TWI673879B - 高壓元件及其製造方法 - Google Patents

高壓元件及其製造方法 Download PDF

Info

Publication number
TWI673879B
TWI673879B TW107134195A TW107134195A TWI673879B TW I673879 B TWI673879 B TW I673879B TW 107134195 A TW107134195 A TW 107134195A TW 107134195 A TW107134195 A TW 107134195A TW I673879 B TWI673879 B TW I673879B
Authority
TW
Taiwan
Prior art keywords
region
well
drift
electrode
gate electrode
Prior art date
Application number
TW107134195A
Other languages
English (en)
Other versions
TW202013733A (zh
Inventor
黃宗義
游焜煌
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Priority to TW107134195A priority Critical patent/TWI673879B/zh
Priority to US16/542,268 priority patent/US10923589B2/en
Application granted granted Critical
Publication of TWI673879B publication Critical patent/TWI673879B/zh
Publication of TW202013733A publication Critical patent/TW202013733A/zh
Priority to US17/148,360 priority patent/US20210135005A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提出一種高壓元件及其製造方法。高壓元件包含：矽晶層、井區、本體區、閘極以及源極與汲極。其中，矽晶層形成於半導體基板上。井區具有N型導電型，形成於矽晶層中。本體區具有P型導電型，形成於井區中。閘極位於井區上方並連接於井區。源極與汲極具有N型導電型，分別位於閘極之外部不同側下方之本體區中與井區中。反轉區定義於源極與井區間之本體區中，用以在導通操作中作為反轉電流通道。反轉區具有鍺原子分布區，且其中之鍺原子濃度高於1*10 13個/cm 2。漂移區定義於本體區與汲極之間之井區中，用以在導通操作中之作為漂移電流通道。

Description

高壓元件及其製造方法
本發明有關於一種高壓元件及其製造方法，特別是指一種能夠降低導通阻值的高壓元件及其製造方法。
第1A與1B圖分別顯示一種習知高壓元件100的上視示意圖與剖視示意圖。所謂的高壓元件，係指於正常操作時，施加於汲極的電壓高於5V。一般而言，高壓元件100的汲極19與閘極17間，具有漂移區12a(如第1B圖中虛框線範圍所示意)，將汲極19與本體區16分隔，且漂移區12a在通道方向(如第1A與1B圖中虛線箭號所示意)之長度根據高壓元件100正常操作時所承受的操作電壓而調整。如第1A與1B圖所示，高壓元件100包含：井區12、絕緣結構13、漂移氧化區14、本體區16、本體極16’、閘極17、源極18、與汲極19。其中，井區12的導電型為N型，形成於半導體基板11上，絕緣結構13為區域氧化(local oxidation of silicon,LOCOS)結構，以定義操作區13a，作為高壓元件100操作時主要的作用區。操作區13a的範圍如第1A圖中，粗黑虛線框所示意。閘極17覆蓋部分漂移氧化區14。
本體區16包括反轉區15定義於接近井區12之上表面之源極18與井區12間之本體區16中，如第1B圖中之橢圓虛框線所示意，用以作為高壓元件100在導通操作中之反轉電流通道。一般而言，在反轉區15中，以硼原子作為P型雜質，摻雜於本體區16中，使得在導通操作中，閘極17被施加操作電壓時， 形成反轉電流通道，提供導通電流流經的路徑，此為本領域中具有通常知識鍺所熟知，在此不予贅述。然而，這些硼原子在高壓元件100的製造過程中的熱製程步驟，常會隨著晶格的缺陷而擴散，造成反轉區15的範圍不容易控制，使得反轉電流通道的長度增加，造成導通電阻的升高， 有鑑於此，本發明提出一種能夠在高壓元件導通操作時，抑制硼原子擴散，降低導通電阻的高壓元件及其製造方法。
就其中一觀點言，本發明提供了一種高壓元件，包含一矽晶層，形成於一半導體基板上；一井區，具有一N型導電型，形成於該矽晶層中；一本體區，具有一P型導電型，形成於該井區中；一閘極，位於該井區上方並連接於該井區；以及一源極與一汲極，具有該N型導電型，該源極與該汲極分別位於該閘極之外部不同側下方之該本體區中與該井區中；其中，一反轉區定義於該源極與該井區間之該本體區中，用以作為該高壓元件在一導通操作中之一反轉電流通道，其中該反轉區具有一鍺原子分布區，且其中之鍺原子濃度高於1*1013個/cm2；其中，一漂移區定義於該本體區與該汲極之間之該井區中，用以作為該高壓元件在一導通操作中之一漂移電流通道。
就另一觀點言，本發明提供了一種高壓元件製造方法，包含：形成一矽晶層於一半導體基板上；形成一井區於該矽晶層中，該井區具有一N型導電型；形成一本體區於該井區中，該本體區具有一P型導電型；形成一閘極於該井區上方並連接於該井區；以及形成一源極與一汲極，具有該N型導電型，該源極與該汲極分別位於該閘極之外部不同側下方之該本體區中與該井區中；其中，一反轉區定義於該源極與該井區間之該本體區中，用以作為該高壓元件在一導通操作中之一反轉電流通道，其中該反轉區具有一鍺原子分布區，且其中 之鍺原子濃度高於1*1013個/cm2；其中，一漂移區定義於該本體區與該汲極之間之該井區中，用以作為該高壓元件在一導通操作中之一漂移電流通道。
在一種較佳的實施型態中，該高壓元件更包含一漂移氧化區，形成於該漂移區上並連接於該漂移區，且至少部分該漂移氧化區位於部分該閘極下並連接於該閘極，其中該漂移氧化區包括一區域氧化(local oxidation of silicon,LOCOS)結構、一淺溝槽絕緣(shallow trench isolation,STI)結構或一化學氣相沉積(chemical vapor deposition,CVD)氧化區。
在一種較佳的實施型態中，該高壓元件更包含一本體極，具有該P型導電型，用以作為該本體區之一電性接點，該本體極形成於該本體區中。
在一種較佳的實施型態中，該閘極包括：一介電層，形成於該井區上並連接於井區；一導電層，用以作為該閘極之電性接點，形成所有該介電層上並連接於該介電層；以及一間隔層，形成於該導電層之兩側以作為該閘極之兩側之電性絕緣層。
在一種較佳的實施型態中，該反轉區更具有一硼原子分布區，且該鍺原子分布區用以限制該硼原子分布區之擴散範圍。
在一種較佳的實施型態中，該形成該本體區於該井區中之步驟，包括：以一第一離子植入製程步驟，植入複數鍺原子於該鍺原子分布區，而使該鍺原子分布區具有一非結晶形(amorphous)區域；於該鍺原子被植入於該鍺原子分布區後，以一第二離子植入製程步驟，植入複數硼原子於包括該鍺原子分布區之部分該井區中；以及於該硼原子被植入於該井區後，以一熱退火(theraml annealing)製程步驟，使該鍺原子分布區成為結晶形的(crystalline)，並形成該本體區與其中之反轉區。
在前述的實施型態中，該非結晶形區域之深度較佳地小於0.1微米。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
100,200,300,400,500‧‧‧高壓元件
11,21,31,41,51‧‧‧半導體基板
11’,21’,31’,41’,51’‧‧‧矽晶層
11a,21a,31a,41a,51a‧‧‧上表面
11b,21b,31b,41b,51b‧‧‧下表面
12,22,32,42,52‧‧‧井區
12a,22a,32a,42a,52a‧‧‧漂移區
13,23,33,43,53‧‧‧絕緣結構
13a,23a,33a,43a,53a‧‧‧操作區
14,24,34,44‧‧‧漂移氧化區
15,25,35,45,55‧‧‧反轉區
16,26,36,46,56‧‧‧本體區
16’,26’,36’,46’,56’‧‧‧本體極
17,27,37,47,57‧‧‧閘極
18,28,38,48,58‧‧‧源極
19,29,39,49,59‧‧‧汲極
261‧‧‧光阻層
271,371,471,571‧‧‧介電層
272,372,472,572‧‧‧導電層
273,373,473,573‧‧‧間隔層
第1A與1B圖分別顯示一種先前技術高壓元件100的上視示意圖與剖視示意圖。
第2圖顯示本發明的第一個實施例。
第3圖顯示本發明的第二個實施例。
第4圖顯示本發明的第三個實施例。
第5圖顯示本發明的第四個實施例。
第6A-6H圖顯示本發明的第五個實施例。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之較佳實施例的詳細說明中，將可清楚的呈現。本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。
請參考第2圖，其顯示本發明的第一個實施例。第2圖顯示高壓元件200的剖線剖視示意圖。如第2圖所示，高壓元件200包含：矽晶層21’、井區22、絕緣結構23、漂移氧化區24、本體區26、本體極26’、閘極27、源極28、以及汲極29。
其中，矽晶層21’形成於半導體基板21上，矽晶層21’於垂直方向(如第2圖中之實線箭號方向所示意，下同)上，具有相對之上表面21a與下表面 21b。半導體基板21例如但不限於為一具有P型導電型的半導體矽基板。矽晶層21’例如以磊晶製程步驟，形成於半導體基板21上，或是以半導體基板21的部分，作為矽晶層21’。形成矽晶層21’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第2圖，其中，絕緣結構23形成於上表面21a上並連接於上表面21a，用以定義操作區23a。絕緣結構23並不限於如第2圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。操作區23a係高壓元件200在導通操作時的電壓電流主要作用區。漂移氧化區24形成於該上表面21a上並連接於上表面21a，且位於操作區23a中之漂移區22a(如第2圖中虛線框所示意)上並連接於漂移區22a。至少部分漂移氧化區24位於部分閘極27下並連接於閘極27，其中漂移氧化區24例如可包括如圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，也可以包括一淺溝槽絕緣(shallow trench isolation,STI)結構或一化學氣相沉積(chemical vapor deposition,CVD)氧化區。
井區22具有N型導電型，形成於矽晶層21’中，且於垂直方向上，井區22位於上表面21a下並連接於上表面21a。形成井區22的方法，例如但不限於以離子植入製程步驟，將N型導電型雜質，以加速離子的形式，植入矽晶層21’中，以形成井區22。
本體區26具有P型導電型，形成於操作區23a的井區22中，且於垂直方向上，本體區26位於上表面21a下並連接於上表面21a。本體極26’具有P型導電型，用以作為本體區26之電性接點，於垂直方向上，本體極26’形成於上表面21a下並連接於上表面21a之本體區26中。
閘極27形成於矽晶層21’之上表面21a上的操作區23a中，於垂直方向上，部分井區22位於閘極27之下方並連接於閘極27。其中，閘極27至少包 含：介電層271、導電層272以及間隔層273。介電層271形成於上表面21a上並連接於上表面21a，且介電層271於垂直方向上，連接井區22。導電層272用以作為閘極27之電性接點，形成於所有介電層271上並連接於介電層271。間隔層273形成於導電層272之兩側以作為閘極27之兩側之電性絕緣層。
請繼續參閱第2圖，源極28與汲極29具有N型導電型，於垂直方向上，源極28與汲極29形成於上表面21a下並連接於上表面21a之操作區23a中，且源極28與汲極29分別位於閘極27在通道方向之外部下方不同側之本體區26中與遠離本體區26側之井區22中。其中，於通道方向上，反轉區25定義於源極28與井區22間，連接上表面21a之本體區26，如圖中橢圓虛線所示意，用以作為高壓元件200在導通操作中之反轉電流通道。其中，於通道方向上，漂移區22a定義於本體區26與汲極29之間，連接上表面21a之井區22，用以作為高壓元件200在導通操作中之漂移電流通道。
需說明的是，所謂反轉電流通道係指高壓元件200在導通操作中因施加於閘極27的電壓，而使閘極27的下方形成反轉層(inversion layer)以使導通電流通過的區域，介於源極28與漂移電流通道之間，此為本領域具有通常知識所熟知，在此不予贅述，本發明其他實施例以此類推。
需說明的是，所謂漂移電流通道係指高壓元件200在導通操作中使導通電流以漂移的方式通過的區域，此為本領域具有通常知識所熟知，在此不予贅述。
需說明的是，上表面21a並非指一完全平坦的平面，而是指矽晶層21’的一個表面。在本實施例中，例如漂移氧化區24與上表面21a接觸的部分上表面21a，就具有下陷的部分。
需說明的是，閘極27包括與上表面連接的介電層271、具有導電性的導電層272、以及具有電絕緣特性之間隔層273，此為本領域具有通常知識所熟知，在此不予贅述。
需說明的是，前述之「P型導電型」與「N型導電型」係指於高壓元件中，以不同導電型之雜質摻雜於半導體組成區域(例如但不限於前述之井區、本體區、源極與汲極等區域)內，使得半導體組成區域成為P或N型導電型。
此外需說明的是，所謂的高壓元件，係指於正常操作時，施加於汲極的電壓高於一特定之電壓，例如5V，且高壓井區25與汲極29之橫向距離(漂移區長度)根據正常操作時所承受的操作電壓而調整，因而可操作於前述較高之特定電壓。此皆為本領域中具有通常知識者所熟知，在此不予贅述。
需注意的是，本發明的基本概念中，高壓元件200係包含矽晶層21’、井區22、本體區26、閘極27、源極28、以及汲極29；而在一種較佳的實施方式方式中，可更附屬包含絕緣結構23、漂移氧化區24、與本體極26’。
值得注意的是，本發明優於先前技術的其中一個技術特徵，在於：根據本發明，以第2圖所示之實施例為例，反轉區25具有重疊的硼原子分布區與鍺原子分布區，且其中之鍺原子濃度高於1*1013個/cm2，且該鍺原子分布區用以限制該硼原子分布區之擴散範圍。其中，形成本體區26的步驟例如包括：以第一離子植入製程步驟，植入鍺原子於鍺原子分布區，而使鍺原子分布區成為非結晶形的(amorphous)；於鍺原子被植入於鍺原子分布區後，以第二離子植入製程步驟，植入硼原子於包括鍺原子分布區之部分井區22中；以及於該硼原子被植入於井區22後，以一熱退火(theraml annealing)製程步驟，使鍺原子分布區成為結晶形的(crystalline)，並形成本體區26與其中之反轉區25。
當鍺原子被植入於鍺原子分布區後，因為鍺原子相對於矽原子大，可將原本在反轉區25結晶形的(crystalline)矽晶格，撞擊成非結晶形的。接著 植入硼原子在非結晶形的井區22(包含鍺原子分布區)。之後再以熱退火製程步驟，例如但不限於形成間隔層273的同一個熱退火製程步驟，使非結晶形的部分本體區26再結晶，因為有鍺原子，再結晶的矽-鍺晶格相較於沒有鍺原子的矽晶格，可以更快速達到完美結晶，也就是說，在熱退火製程步驟的過程中，根據本發明的本體區26缺陷(defect)較少，使得硼原子在前述熱退火製程步驟中的擴散範圍受到限制，避免反轉區25的範圍擴大(相較於沒有植入鍺原子的先前技術。
在先前技術中，因為沒有鍺原子，以第1圖所示之高壓元件100為例，雖然在熱退火製程步驟中，先前技術高壓元件100中的矽晶格，雖然也會再結晶(re-crystalize)，但其再結晶的速度相較於本發明慢。一般而言，根據本發明的高壓元件中的矽-鍺晶格，再結晶僅需要數個微秒(micro-second)即可達到完美晶格；而先前技術的高壓元件中的矽晶格，再結晶則需要數秒(second)才能可達到完美晶格。因此，在先前技術中，由於再結晶需要較長時間，硼原子在熱退火製程步驟中的擴散範圍，在高溫下與較長時間中，會隨著矽晶格中的缺陷擴散，導致反轉區15擴散範圍相對本發明更大，造成反轉電流通道較長，導通電阻較高，操作速度較慢。因此，根據本發明，可以降低高壓元件操作時的導通電阻，提高操作速度。
請參考第3圖，其顯示本發明的第二個實施例。第3圖顯示高壓元件300的剖線剖視示意圖。如第3圖所示，高壓元件300包含：矽晶層31’、井區32、絕緣結構33、漂移氧化區34、本體區36、本體極36’、閘極37、源極38以及汲極39。
其中，矽晶層31’形成於半導體基板31上，矽晶層31’於垂直方向(如第3圖中之實線箭號方向所示意，下同)上，具有相對之上表面31a與下表面31b。半導體基板31例如但不限於為P型導電型的半導體矽基板。矽晶層31’例如以磊晶的步驟，形成於半導體基板31上，或是以半導體基板31的部分，作為矽 晶層31’。形成矽晶層31’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第3圖，其中，絕緣結構33形成於上表面31a上並連接於上表面31a，用以定義操作區33a。絕緣結構33並不限於如第3圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。操作區33a係高壓元件300在導通操作時的電壓電流主要作用區。漂移氧化區34形成於該上表面31a上並連接於上表面31a，且位於操作區33a中之漂移區32a(如第3圖中虛線框所示意)上並連接於漂移區32a。
井區32具有N型導電型，形成於矽晶層31’中，且於垂直方向上，井區32位於上表面31a下並連接於上表面31a。形成井區32的方法，例如但不限於以離子植入製程步驟，將N型導電型雜質，以加速離子的形式，植入矽晶層31’中，以形成井區32。
本體區36具有P型導電型，形成於操作區33a的井區32中，且於垂直方向上，本體區36位於上表面31a下並連接於上表面31a。本體極36’具有N型導電型，用以作為本體區36之電性接點，於垂直方向上，本體極36’形成於上表面31a下並連接於上表面31a之本體區36中。
閘極37形成於矽晶層31’之上表面31a上的操作區33a中，於垂直方向上，部分井區32位於閘極37之下方並連接於閘極37。其中，閘極37至少包含：介電層371、導電層372以及間隔層373。介電層371形成於上表面31a上並連接於上表面31a，且介電層371於垂直方向上，連接井區32。導電層372用以作為閘極37之電性接點，形成所有介電層371上並連接於介電層371。間隔層373形成於導電層372之兩側以作為閘極37之兩側之電性絕緣層。
請繼續參閱第3圖，源極38與汲極39具有N型導電型，於垂直方向上，源極38與汲極39形成於上表面31a下並連接於上表面31a之操作區33a中， 且源極38與汲極39分別位於閘極37在通道方向之外部下方不同側之本體區36中與遠離本體區36側之井區32中。其中，於通道方向上，反轉區35定義於源極38與井區32間，連接上表面31a之本體區36，如圖中橢圓虛線所示意，用以作為高壓元件300在導通操作中之反轉電流通道。其中，於通道方向上，漂移區32a定義於本體區36與汲極39之間，連接上表面31a之井區32，用以作為高壓元件300在導通操作中之漂移電流通道。
反轉區35具有重疊的硼原子分布區與鍺原子分布區，且其中之鍺原子濃度高於1*1013個/cm2，且該鍺原子分布區用以限制該硼原子分布區之擴散範圍。其中，形成本體區36的步驟例如包括：以第一離子植入製程步驟，植入鍺原子於鍺原子分布區，而使鍺原子分布區成為非結晶形的(amorphous)；於鍺原子被植入於鍺原子分布區後，以第二離子植入製程步驟，植入硼原子於包括鍺原子分布區之部分井區32中；以及於該硼原子被植入於井區32後，以一熱退火(theraml annealing)製程步驟，使鍺原子分布區成為結晶形的(crystalline)，並形成本體區36與其中之反轉區35。
本實施例與第一個實施例不同之處，在於，在第一個實施例中，漂移氧化區24為LOCOS結構，而在本實施例中，漂移氧化區34為化學氣相沉積(chemical vapor deposition,CVD)氧化區。CVD氧化區由CVD製程沉積步驟而形成，為本領域中具有通常知識者所熟知，在此不予贅述。
請參考第4圖，其顯示本發明的第三個實施例。第4圖顯示高壓元件400的剖線剖視示意圖。如第4圖所示，高壓元件400包含：矽晶層41’、井區42、絕緣結構43、漂移氧化區44、本體區46、本體極46’、閘極47、源極48以及汲極49。
其中，矽晶層41’形成於半導體基板41上，矽晶層41’於垂直方向(如第4圖中之實線箭號方向所示意，下同)上，具有相對之上表面41a與下表面 41b。半導體基板41例如但不限於為一P型導電型的半導體矽基板。矽晶層41’例如以磊晶的步驟，形成於半導體基板41上，或是以半導體基板41的部分，作為矽晶層41’。形成矽晶層41’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第4圖，其中，絕緣結構43形成於上表面41a上並連接於上表面41a，用以定義操作區43a。絕緣結構43並不限於如第4圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。操作區43a係高壓元件400在導通操作時的電壓電流主要作用區。漂移氧化區44形成於該上表面41a上並連接於上表面41a，且位於操作區43a中之漂移區42a(如第4圖中虛線框所示意)上並連接於漂移區42a。
井區42具有N型導電型，形成於矽晶層41’中，且於垂直方向上，井區42位於上表面41a下並連接於上表面41a。形成井區42的方法，例如但不限於以離子植入製程步驟，將N型導電型雜質，以加速離子的形式，植入矽晶層41’中，以形成井區42。
本體區46具有P型導電型，形成於操作區43a的井區42中，且於垂直方向上，本體區46位於上表面41a下並連接於上表面41a。本體極46’具有N型導電型，用以作為本體區46之電性接點，於垂直方向上，本體極46’形成於上表面41a下並連接於上表面41a之本體區46中。
閘極47形成於矽晶層41’之上表面41a上的操作區43a中，於垂直方向上，部分井區42位於閘極47之下方並連接於閘極47。其中，閘極47至少包含：介電層471、導電層472以及間隔層473。介電層471形成於上表面41a上並連接於上表面41a，且介電層471於垂直方向上，連接井區42。導電層472用以作為閘極47之電性接點，形成所有介電層471上並連接於介電層471。間隔層473形成於導電層472之兩側以作為閘極47之兩側之電性絕緣層。
請繼續參閱第4圖，源極48與汲極49具有N型導電型，於垂直方向上，源極48與汲極49形成於上表面41a下並連接於上表面41a之操作區43a中，且源極48與汲極49分別位於閘極47在通道方向之外部下方不同側之本體區46中與遠離本體區46側之井區42中。其中，於通道方向上，反轉區45定義於源極48與井區42間，連接上表面41a之本體區46，如圖中橢圓虛線所示意，用以作為高壓元件400在導通操作中之反轉電流通道。其中，於通道方向上，漂移區42a定義於汲極49與本體區46之間，連接上表面41a之井區42，用以作為高壓元件400在導通操作中之漂移電流通道。
反轉區45具有重疊的硼原子分布區與鍺原子分布區，且其中之鍺原子濃度高於1*1013個/cm2，且該鍺原子分布區用以限制該硼原子分布區之擴散範圍。其中，形成本體區46的步驟例如包括：以第一離子植入製程步驟，植入鍺原子於鍺原子分布區，而使鍺原子分布區成為非結晶形的(amorphous)；於鍺原子被植入於鍺原子分布區後，以第二離子植入製程步驟，植入硼原子於包括鍺原子分布區之部分井區42中；以及於該硼原子被植入於井區42後，以一熱退火(theraml annealing)製程步驟，使鍺原子分布區成為結晶形的(crystalline)，並形成本體區46與其中之反轉區45。
本實施例與第一個實施例不同之處，在於，在第一個實施例中，漂移氧化區24為LOCOS結構，而在本實施例中，漂移氧化區44為淺溝槽絕緣(shallow trench isolation,STI)結構。STI結構為本領域中具有通常知識者所熟知，在此不予贅述。
請參考第5圖，其顯示本發明的第四個實施例。第5圖顯示高壓元件500的剖線剖視示意圖。如第5圖所示，高壓元件500包含：矽晶層51’、井區52、絕緣結構53、本體區56、本體極56’、閘極57、源極58以及汲極59。
其中，矽晶層51’形成於半導體基板51上，矽晶層51’於垂直方向(如第5圖中之實線箭號方向所示意，下同)上，具有相對之上表面51a與下表面51b。半導體基板51例如但不限於為一P型導電型的半導體矽基板。矽晶層51’例如以磊晶的步驟，形成於半導體基板51上，或是以半導體基板51的部分，作為矽晶層51’。形成矽晶層51’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第5圖，其中，絕緣結構53形成於上表面51a上並連接於上表面51a，用以定義操作區53a。絕緣結構53並不限於如第5圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。操作區53a係高壓元件500在導通操作時的電壓電流主要作用區。
井區52具有N型導電型，形成於矽晶層51’中，且於垂直方向上，井區52位於上表面51a下並連接於上表面51a。形成井區52的方法，例如但不限於以離子植入製程步驟，將N型導電型雜質，以加速離子的形式，植入矽晶層51’中，以形成井區52。
本體區56具有P型導電型，形成於操作區53a的井區52中，且於垂直方向上，本體區56位於上表面51a下並連接於上表面51a。本體極56’具有N型導電型，用以作為本體區56之電性接點，於垂直方向上，本體極56’形成於上表面51a下並連接於上表面51a之本體區56中。
閘極57形成於矽晶層51’之上表面51a上的操作區53a中，於垂直方向上，部分井區52位於閘極57之下方並連接於閘極57。其中，閘極57至少包含：介電層571、導電層572以及間隔層573。介電層571形成於上表面51a上並連接於上表面51a，且介電層571於垂直方向上，連接井區52。導電層572用以作為 閘極57之電性接點，形成所有介電層571上並連接於介電層571。間隔層573形成於導電層572之兩側以作為閘極57之兩側之電性絕緣層。
請繼續參閱第5圖，源極58與汲極59具有N型導電型，於垂直方向上，源極58與汲極59形成於上表面51a下並連接於上表面51a之操作區53a中，且源極58與汲極59分別位於閘極57在通道方向之外部下方不同側之本體區56中與遠離本體區56側之井區52中。其中，於通道方向上，反轉區56a定義於源極58與井區52間，連接上表面51a之本體區56，如圖中橢圓虛線所示意，用以作為高壓元件500在導通操作中之反轉電流通道。其中，於通道方向上，漂移區52a定義於汲極59與本體區56之間，連接上表面51a之井區52中，用以作為高壓元件500在導通操作中之漂移電流通道。
反轉區55具有重疊的硼原子分布區與鍺原子分布區，且其中之鍺原子濃度高於1*1013個/cm2，且該鍺原子分布區用以限制該硼原子分布區之擴散範圍。其中，形成本體區56的步驟例如包括：以第一離子植入製程步驟，植入鍺原子於鍺原子分布區，而使鍺原子分布區成為非結晶形的(amorphous)；於鍺原子被植入於鍺原子分布區後，以第二離子植入製程步驟，植入硼原子於包括鍺原子分布區之部分井區52中；以及於該硼原子被植入於井區52後，以一熱退火(theraml annealing)製程步驟，使鍺原子分布區成為結晶形的(crystalline)，並形成本體區56與其中之反轉區55。
本實施例與第一個實施例不同之處，在於，在第一個實施例中，漂移氧化區24為LOCOS結構，而在本實施例中，並不包含漂移氧化區，而是以漂移區52a在通道方向上的長度來調整可承受的操作電壓。
請參考第6A-6H圖，其顯示本發明的第五個實施例。第6A-6H圖顯示高壓元件200製造方法。第6B圖顯示第6A圖中AA’剖線剖視示意圖。如第6A與6B圖所示，首先形成矽晶層21’於半導體基板21上，矽晶層21’於垂直方 向(如第6B圖中之實線箭號方向所示意，下同)上，具有相對之上表面21a與下表面21b。半導體基板21例如但不限於為具有P型導電型的半導體矽基板。矽晶層21’例如以磊晶的步驟，形成於半導體基板21上，或是以半導體基板21的部分，作為矽晶層21’。形成矽晶層21’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第6A與6B圖，接著，形成絕緣結構23與漂移氧化區24於上表面21a上並連接於上表面21a。絕緣結構23用以定義操作區23a(如第6A圖中虛線框所示意)。絕緣結構23並不限於如圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。漂移氧化區24形成於上表面21a上並連接於上表面21a，且位於操作區23a中之漂移區22a上並連接於漂移區22a(參考第2圖中虛線框)。
接著，請參閱第6C圖，形成井區22具有N型導電型，形成於矽晶層21’中，且於垂直方向上，井區22位於上表面21a下並連接於上表面21a。例如但不限於以離子植入製程步驟，將N型導電型雜質，以加速離子的形式，如第6D圖中虛線箭號所示意，植入矽晶層21’中，以形成井區22。
接著，請參閱第6D圖，例如以微影製程步驟形成光阻層261為遮罩，以第一離子植入製程步驟，如圖中複數向下的虛線箭號所示意，將複數鍺離子植入鍺原子分布區26a，而使鍺原子分布區26a成為非結晶形的(amorphous)，且其中之鍺原子濃度高於1*1013個/cm2。在一種較佳的實施例中，鍺原子分布區26a的深度，例如小於0.1微米，在更佳的實施例中，鍺原子分布區26a的範圍係自上表面21a向下至0.03微米深度的區域。
接著，請參閱第6E圖，於鍺原子被植入於鍺原子分布區26a後，例如仍以微影製程步驟所形成的光阻層261為遮罩，以第二離子植入製程步驟， 如圖中複數向下的虛線箭號所示意，植入複數硼原子於包括鍺原子分布區26a之部分井區22中之硼原子分布區26b。
反轉區25具有重疊的硼原子分布區與鍺原子分布區，且該鍺原子分布區用以限制該硼原子分布區之擴散範圍。其中，形成本體區26的步驟例如包括：；以及於該硼原子被植入於井區22後，以一熱退火(theraml annealing)製程步驟，使鍺原子分布區成為結晶形的(crystalline)，並形成本體區26與其中之反轉區25。
接著，請參閱第6F圖，形成閘極27的介電層271與導電層272於矽晶層21’之上表面21a上的操作區23a中，部分本體區26位於閘極27正下方並連接於閘極27，以提供高壓元件200在導通操作中之反轉電流通道。
請繼續參閱第6F圖，例如在形成閘極27的介電層271與導電層272後，形成輕摻雜區281，以避免高壓元件200於導通操作時，間隔層273下方的本體區26無法形成反轉電流通道。形成輕摻雜區281的方法，例如將N型導電型雜質摻雜至本體區26中，以形成輕摻雜區281。其中，本實施例可利用例如但不限於離子植入製程步驟，將N型導電型雜質，以加速離子的形式，植入本體區26中，以形成輕摻雜區281。
接著，請參閱第6G圖，形成間隔層273於導電層272側面之外，以形成閘極27。形成間隔層273之製程步驟，包括一熱退火(theraml annealing)製程步驟，例如利用此熱退火製程步驟，如圖中複數虛曲線箭號所示意，使鍺原子分布區26a再結晶而成為結晶形的(crystalline)，並同時形成本體區26與其中之反轉區25。
接著，請參閱第6H圖，形成本體極26’、源極28以及汲極29於上表面21a下並連接於上表面21a之操作區23a中。源極28與汲極29分別位於閘極27在通道方向之外部下方不同側之本體區26中與遠離本體區26側之井區22中，且 於通道方向上，漂移區22a位於汲極29與本體區26之間，靠近上表面21a之井區22中，用以作為高壓元件200在導通操作中之漂移電流通道。源極28與汲極29具有N型導電型，形成源極28與汲極29之步驟，例如但不限於利用由微影製程步驟形成光阻層為遮罩，將N型導電型雜質分別摻雜至本體區26與井區22中，以形成源極28與汲極29。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如臨界電壓調整區等；又如，微影技術並不限於光罩技術，亦可包含電子束微影技術。凡此種種，皆可根據本發明的教示類推而得。此外，所說明之各個實施例，並不限於單獨應用，亦可以組合應用，例如但不限於將兩實施例併用。因此，本發明的範圍應涵蓋上述及其他所有等效變化。此外，本發明的任一實施型態不必須達成所有的目的或優點，因此，請求專利範圍任一項也不應以此為限。

Claims (10)

  1. 一種高壓元件，包含：一矽晶層，形成於一半導體基板上；一井區，具有一N型導電型，形成於該矽晶層中；一本體區，具有一P型導電型，形成於該井區中；一閘極，位於該井區上方並連接於該井區；以及一源極與一汲極，具有該N型導電型，該源極與該汲極分別位於該閘極之外部不同側下方之該本體區中與該井區中；其中，一反轉區定義於該源極與該井區間之該本體區中，用以作為該高壓元件在一導通操作中之一反轉電流通道，其中該反轉區具有一鍺原子分布區，且其中之鍺原子濃度高於1*1013個/cm2；其中，一漂移區定義於該本體區與該汲極之間之該井區中，用以作為該高壓元件在一導通操作中之一漂移電流通道；其中該反轉區更具有一硼原子分布區，且該鍺原子分布區用以限制該硼原子分布區之擴散範圍。
  2. 如申請專利範圍第1項所述之高壓元件，更包含一漂移氧化區，形成於該漂移區上並連接於該漂移區，且至少部分該漂移氧化區位於部分該閘極下並連接於該閘極，其中該漂移氧化區包括一區域氧化(local oxidation of silicon,LOCOS)結構、一淺溝槽絕緣(shallow trench isolation,STI)結構或一化學氣相沉積(chemical vapor deposition,CVD)氧化區。
  3. 如申請專利範圍第1項所述之高壓元件，更包含一本體極，具有該P型導電型，用以作為該本體區之一電性接點，該本體極形成於該本體區中。
  4. 如申請專利範圍第1項所述之高壓元件，其中該閘極包括：一介電層，形成於該井區上並連接於該井區；一導電層，用以作為該閘極之電性接點，形成所有該介電層上並連接於該介電層；以及一間隔層，形成於該導電層之兩側以作為該閘極之兩側之電性絕緣層。
  5. 一種高壓元件製造方法，包含：形成一矽晶層於一半導體基板上；形成一井區於該矽晶層中，該井區具有一N型導電型；形成一本體區於該井區中，該本體區具有一P型導電型；形成一閘極於該井區上方並連接於該井區；以及形成一源極與一汲極，具有該N型導電型，該源極與該汲極分別位於該閘極之外部不同側下方之該本體區中與該井區中；其中，一反轉區定義於該源極與該井區間之該本體區中，用以作為該高壓元件在一導通操作中之一反轉電流通道，其中該反轉區具有一鍺原子分布區，且其中之鍺原子濃度高於1*1013個/cm2；其中，一漂移區定義於該本體區與該汲極之間之該井區中，用以作為該高壓元件在一導通操作中之一漂移電流通道；其中該反轉區更具有一硼原子分布區，且該鍺原子分布區用以限制該硼原子分布區之擴散範圍。
  6. 如申請專利範圍第5項所述之高壓元件製造方法，更包含形成一漂移氧化區於該漂移區上並連接於該漂移區，且至少部分該漂移氧化區位於部分該閘極下並連接於該閘極，其中該漂移氧化區包括一區域氧化(local oxidation of silicon,LOCOS)結構、一淺溝槽絕緣(shallow trench isolation,STI)結構或一化學氣相沉積(chemical vapor deposition,CVD)氧化區。
  7. 如申請專利範圍第5項所述之高壓元件製造方法，更包含形成一本體極，具有該P型導電型，用以作為該本體區之一電性接點，該本體極形成於該本體區中。
  8. 如申請專利範圍第5項所述之高壓元件製造方法，其中該閘極至少包含：一介電層，形成於該井區上並連接於該井區；一導電層，用以作為該閘極之電性接點，形成所有該介電層上並連接於該介電層；以及一間隔層，形成於該導電層之兩側以作為該閘極之兩側之電性絕緣層。
  9. 如申請專利範圍第5項所述之高壓元件製造方法，其中該形成該本體區於該井區中之步驟，包括：以一第一離子植入製程步驟，植入複數鍺原子於該鍺原子分布區，而使該鍺原子分布區具有一非結晶形(amorphous)區域；於該鍺原子被植入於該鍺原子分布區後，以一第二離子植入製程步驟，植入複數硼原子於包括該鍺原子分布區之部分該井區中；以及於該硼原子被植入於該井區後，以一熱退火(theraml annealing)製程步驟，使該鍺原子分布區成為結晶形的(crystalline)，並形成該本體區與其中之反轉區。
  10. 如申請專利範圍第9項所述之高壓元件製造方法，其中該非結晶形區域之深度小於0.1微米。
TW107134195A 2018-09-27 2018-09-27 高壓元件及其製造方法 TWI673879B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107134195A TWI673879B (zh) 2018-09-27 2018-09-27 高壓元件及其製造方法
US16/542,268 US10923589B2 (en) 2018-09-27 2019-08-15 High voltage device and manufacturing method thereof
US17/148,360 US20210135005A1 (en) 2018-09-27 2021-01-13 High voltage device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107134195A TWI673879B (zh) 2018-09-27 2018-09-27 高壓元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI673879B true TWI673879B (zh) 2019-10-01
TW202013733A TW202013733A (zh) 2020-04-01

Family

ID=69023598

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134195A TWI673879B (zh) 2018-09-27 2018-09-27 高壓元件及其製造方法

Country Status (2)

Country Link
US (2) US10923589B2 (zh)
TW (1) TWI673879B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410139A (zh) * 2020-07-02 2021-09-17 台湾积体电路制造股份有限公司 半导体结构及其形成方法
TWI759175B (zh) * 2021-04-19 2022-03-21 立錡科技股份有限公司 高壓元件及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200709304A (en) * 2005-07-25 2007-03-01 Freescale Semiconductor Inc Semiconductor devices and method of fabrication
TW201338160A (zh) * 2012-03-01 2013-09-16 Macronix Int Co Ltd 半導體結構及其製程

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361922B2 (ja) * 1994-09-13 2003-01-07 株式会社東芝 半導体装置
JPH08139319A (ja) * 1994-11-11 1996-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7638380B2 (en) * 2000-01-05 2009-12-29 Agere Systems Inc. Method for manufacturing a laterally diffused metal oxide semiconductor device
US7009209B2 (en) * 2001-01-03 2006-03-07 Mississippi State University Research And Technology Corporation (Rtc) Silicon carbide and related wide-bandgap transistors on semi-insulating epitaxy for high-speed, high-power applications
US20040251498A1 (en) * 2001-11-01 2004-12-16 Zingg Rene Paul Lateral islolated gate bipolar transistor device
US7485916B2 (en) * 2003-09-22 2009-02-03 Nxp, B.V. Dynamic control of capacitance elements in field effect structures
US7776700B2 (en) * 2007-01-04 2010-08-17 Freescale Semiconductor, Inc. LDMOS device and method
US10177243B1 (en) * 2017-06-19 2019-01-08 Nxp B.V. Extended drain NMOS transistor with buried P type region

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200709304A (en) * 2005-07-25 2007-03-01 Freescale Semiconductor Inc Semiconductor devices and method of fabrication
TW201338160A (zh) * 2012-03-01 2013-09-16 Macronix Int Co Ltd 半導體結構及其製程

Also Published As

Publication number Publication date
US20200105926A1 (en) 2020-04-02
TW202013733A (zh) 2020-04-01
US10923589B2 (en) 2021-02-16
US20210135005A1 (en) 2021-05-06

Similar Documents

Publication Publication Date Title
JP4992710B2 (ja) Ｍｏｓトランジスタ及びその製造方法
JP2015056619A (ja) 半導体装置
TWI673879B (zh) 高壓元件及其製造方法
TW201724524A (zh) 功率金屬氧化物半導體場效電晶體及用於製造其之方法
TWI624065B (zh) 雙擴散金屬氧化物半導體元件及其製造方法
TWI605586B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
TWI523232B (zh) 金屬氧化物半導體元件及其製造方法
TWI677094B (zh) 高壓元件及其製造方法
TWI665802B (zh) 高壓元件及其製造方法
JP2005260055A (ja) 半導体装置およびその製造方法
TW202228212A (zh) 高壓元件、高壓控制元件及其製造方法
JP5784652B2 (ja) 半導体装置
CN111009569B (zh) 高压元件及其制造方法
CN112466950A (zh) 一种抗边缘漏电soi mos结构及其形成方法
JP2017162920A (ja) 半導体装置及びその製造方法
JP2009266868A (ja) Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
JP2020188226A (ja) 窒化物半導体装置
TWI619200B (zh) 具有雙井區之金屬氧化物半導體元件及其製造方法
TWI759175B (zh) 高壓元件及其製造方法
TWI668802B (zh) 金屬氧化物半導體元件及其製造方法
JP7252094B2 (ja) 半導体装置及びトランジスタ
TWI818371B (zh) 高壓元件及其製造方法
JP5683436B2 (ja) 半導体装置の製造方法
KR20120044800A (ko) 반도체 소자 및 이의 제조 방법
JP2013074238A (ja) 横型半導体装置及びその製造方法