CN113410139A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113410139A
CN113410139A CN202010625450.5A CN202010625450A CN113410139A CN 113410139 A CN113410139 A CN 113410139A CN 202010625450 A CN202010625450 A CN 202010625450A CN 113410139 A CN113410139 A CN 113410139A
Authority
CN
China
Prior art keywords
well
region
drift well
drift
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010625450.5A
Other languages
English (en)
Inventor
陈正龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TSMC China Co Ltd
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
TSMC China Co Ltd
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TSMC China Co Ltd, Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical TSMC China Co Ltd
Priority to CN202010625450.5A priority Critical patent/CN113410139A/zh
Priority to US16/933,706 priority patent/US11362198B2/en
Priority to TW109138501A priority patent/TWI794672B/zh
Publication of CN113410139A publication Critical patent/CN113410139A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开涉及半导体结构及其形成方法。一种形成半导体结构的方法，包括：在衬底中形成漂移阱，其中，漂移阱包括具有第一导电类型的第一掺杂剂；在漂移阱之上形成隔离结构；在漂移阱中并且与隔离结构间隔开地形成阱区域，使得漂移阱的顶部在阱区域与隔离结构之间；利用具有与第一导电类型不同的第二导电类型的第二掺杂剂来掺杂顶部，使得在掺杂顶部之后，顶部中的第二掺杂剂的掺杂浓度低于顶部中的第一掺杂剂的掺杂浓度；以及形成栅极结构，该栅极结构从隔离结构延伸到阱区域并且覆盖漂移阱的顶部。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体结构及其形成方法。
背景技术
半导体集成电路(IC)产业经历了快速增长。集成电路材料和设计的技术进步已经产生了几代集成电路，其中每一代都比前一代具有更小、更复杂的电路。然而，这些进步增加了处理和制造集成电路的复杂性，并且对于要实现的这些进步，需要在集成电路处理和制造中进行类似发展。在集成电路演进的过程中，功能密度通常增加，同时几何尺寸减小。
减小的几何尺寸在制造被称为横向扩散金属氧化物半导体(LDMOS)晶体管的一种晶体管器件时产生挑战。LDMOS晶体管具有在硅晶圆之上形成的硅的局部氧化(LOCOS)结构。
发明内容
根据本公开的一个实施例，提供了一种形成半导体结构的方法，包括：在衬底中形成漂移阱，其中，所述漂移阱包括具有第一导电类型的第一掺杂剂；在所述漂移阱之上形成隔离结构；在所述漂移阱中并且与所述隔离结构间隔开地形成阱区域，使得所述漂移阱的顶部在所述阱区域与所述隔离结构之间；利用具有与所述第一导电类型不同的第二导电类型的第二掺杂剂来掺杂所述顶部，使得在掺杂所述顶部之后，所述顶部中的所述第二掺杂剂的掺杂浓度低于所述顶部中的所述第一掺杂剂的掺杂浓度；以及形成栅极结构，所述栅极结构从所述隔离结构延伸到所述阱区域并且覆盖所述漂移阱的顶部。
根据本公开的另一实施例，提供了一种形成半导体结构的方法，包括：在衬底中形成漂移阱；在所述漂移阱之上形成隔离结构；形成掩模以覆盖所述隔离结构，同时暴露所述漂移阱的第一部分；使用所述掩模对所述漂移阱的第一部分执行第一注入工艺，以在所述漂移阱中并且与所述隔离结构间隔开地形成阱区域；使用所述掩模对所述漂移阱的与所述阱区域相邻的第二部分以倾斜角执行第二注入工艺，以在所述漂移阱的第二部分中形成掺杂改性区域；以及形成栅极结构，所述栅极结构从所述隔离结构延伸到所述阱区域。
根据本公开的又一实施例，提供了一种半导体结构，包括：漂移阱，所述漂移阱在衬底中并且包括顶部和底部，其中，所述顶部和所述底部均为第一导电类型的区域；隔离结构，所述隔离结构在所述漂移阱上并且与所述漂移阱的顶部相邻；阱区域，所述阱区域在所述漂移阱中，其中，所述漂移阱的顶部在所述阱区域与所述隔离结构之间，所述顶部中的具有第二导电类型的第一掺杂剂的掺杂浓度大于所述底部中的具有所述第二导电类型的第二掺杂剂的掺杂浓度，并且所述第二导电类型不同于所述第一导电类型；以及栅极结构，所述栅极结构从所述隔离结构延伸到所述阱区域。
附图说明
在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
图1A和图1B是示出根据本公开的一些实施例的形成半导体结构的方法的流程图；
图2-图15是示出根据本公开的一些实施例的处于各个阶段的用于形成半导体结构的方法的横截面视图；并且
图16是根据本公开的另一实施例的半导体结构的横截面视图。
图17是图15所示的半导体结构的布局的顶视图。
图18是根据本公开的另一实施例的半导体结构的布局的顶视图。
图19是根据本公开的另一实施例的半导体结构的布局的顶视图。
图20是根据本公开的另一实施例的半导体结构的布局的顶视图。
图21示出了根据本公开的另一实施例的漂移阱的掺杂浓度的仿真模型。
具体实施方式
下面的公开内容提供了用于实现所提供的主题的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例而不意图是限制性的。例如，在下面的描述中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复参考数字和/或字母。该重复是出于简单和清楚的目的，并且其本身不指示所讨论的各种实施例和/或配置之间的关系。
此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、“低于”、“之上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可以被相应地解释。
图1A和图1B是示出根据本公开的一些实施例的形成半导体结构200的方法100的流程图。方法100仅是示例，并且不意图在权利要求中明确记载的内容之外限制本公开。可以在方法100之前、期间和之后提供附加操作，并且针对方法的附加实施例，可以替换、消除或移动所描述的一些操作。图2至图15是示出根据本公开的一些实施例的处于各个阶段的用于形成半导体结构200的方法100的横截面视图。半导体结构200可以是横向扩散金属氧化物半导体(LDMOS)晶体管，例如，超高压LDMOS晶体管。
参考图1A和图2，方法100从操作S102开始，其中在衬底210中形成阱区域212。可以通过利用具有第一导电类型(例如，在这种情况下为N型)的第一掺杂剂(例如，磷(P)、砷(As)、锑(Sb)、其组合等)来掺杂衬底210，来形成阱区域212。例如，对衬底210执行注入工艺以形成阱区域212，然后进行退火工艺(例如，图3中描述的热处理)以激活阱区域212的所注入的掺杂剂。在一些实施例中，衬底210可以包括半导体晶圆，例如，硅晶圆。在一些其他实施例中，衬底210掺杂有具有第二导电类型(例如，在这种情况下为P型)的掺杂剂(例如，硼(B)、BF2、BF3、其组合等)。替代地，衬底210可以包括另一基本半导体，例如，锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其组合。
参考图1A、图2和图3，方法100继续进行操作S104，其中对阱区域212执行热处理(例如，上述退火工艺)以形成漂移阱(drift well)212a。通过在800摄氏度到1200摄氏度的范围内的温度下对阱区域212进行加热来执行热处理，这也被称为热驱入处理。这样，阱区域212的掺杂剂被扩散，并且因此阱区域212被扩展以在衬底210中形成漂移阱212a。在一些实施例中，漂移阱212a的厚度T1为约2μm至约15μm。在一些实施例中，漂移阱212a具有在约1E13原子/cm3至约1E17原子/cm3的范围内的掺杂浓度。
为了便于解释，假设在图2-图15中，第一导电类型是N型，第二导电类型是P型。在一些实施例中，漂移阱212a的N型掺杂剂的掺杂浓度大于衬底210的N型掺杂剂的掺杂浓度(例如，基本为零)。此外，在衬底210是P型衬底时，漂移阱212a包括N型掺杂剂和P型掺杂剂两者。然而，漂移阱212a中的P型掺杂剂的量远小于漂移阱212a中的N型掺杂剂的量。这样，漂移阱212a的净掺杂浓度(net doping concentration)基本是漂移阱212a的N型掺杂剂的掺杂浓度。
注意，术语“净掺杂浓度”在本文中是指同一区域中的N型掺杂剂的掺杂浓度与P型掺杂剂的掺杂浓度之间的差。例如，漂移阱212a中的净掺杂浓度是在操作S102和S104中掺杂的N型掺杂剂的掺杂浓度与衬底210中掺杂的P型掺杂剂的掺杂浓度之间的差。
参考图1A和图4，方法100继续进行操作S106，其中在漂移阱212a之上形成衬垫层220。通过适当的技术(例如，原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、热氧化、其组合、或其他适当的技术)在漂移阱212a之上沉积衬垫层220。例如，衬垫层220可以在氧气蒸汽周围环境中、在约900摄氏度至约1000摄氏度的范围内的温度下生长，以形成厚度在约100埃至约500埃的范围内的层。在一些实施例中，衬垫层220是薄衬垫氧化物层，并且衬垫层220是由氧化硅或其他合适的材料制成的。
参考图1A和图5，方法100继续进行操作S108，其中在衬垫层220之上形成掩模层230。通过适当的技术(例如，原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、其组合或其他适当的技术)在衬垫层220之上沉积掩模层230。例如，可以使用等离子体增强气相沉积或等离子体增强CVD(PECVD)来形成厚度在约1000埃至约2500埃的范围内的掩模层230。换句话说，掩模层230的厚度大于衬垫层220的厚度。在一些实施例中，掩模层230和衬垫层220包括不同的材料。例如，掩模层230是由氮化硅或其他合适的材料制成的。
参考图1A和图6，方法100继续进行操作S110，其中在掩模层230之上形成经图案化的光致抗蚀剂层240。更详细地，经图案化的光致抗蚀剂层240是通过以下方式形成的：在掩模层230之上形成光致抗蚀剂层，并且通过使用适当的光刻技术将光致抗蚀剂层图案化为经图案化的光致抗蚀剂层240。例如，在将光致抗蚀剂层旋涂到掩模层230上之后，将光致抗蚀剂层暴露于光辐射的图案。在一些实施例中，经图案化的光致抗蚀剂层240覆盖掩模层230的一部分，并且掩模层230的其他部分被暴露。
参考图1A和图7，方法100继续进行操作S112，其中使用经图案化的光致抗蚀剂层240作为蚀刻掩模来蚀刻掩模层230，以形成开口250。蚀刻掩模层230，直到暴露出衬垫层220为止。换句话说，在形成开口250之后，衬垫层220仍然覆盖下面的漂移阱212a。掩模层230是例如使用各向异性蚀刻工艺来蚀刻的，例如，反应离子蚀刻(RIE)，使用氯(Cl2)、HBr或CF4作为用于掩模层230的蚀刻剂。在一些实施例中，开口250被形成在掩模层230中。
参考图1A和图8，方法100继续进行操作S114，其中移除经图案化的光致抗蚀剂层240。在一些实施例中，移除经图案化的光致抗蚀剂层240可以通过使用光致抗蚀剂剥离工艺(例如，灰化工艺和蚀刻工艺)或其他适当工艺来执行。
参考图1B和图9，方法100继续进行操作S116，其中在漂移阱212a之上形成隔离结构260。隔离结构260具有与漂移阱212a、衬垫层220和掩模层230接触的尖峰部分(peakportion)262。掩模层230具有弯曲部分232，该弯曲部分232覆盖隔离结构260的尖峰部分262。在一些实施例中，隔离结构260可以通过以下方式来形成：执行干法蚀刻以在衬垫层220和漂移阱212a中形成沟槽，并且然后利用绝缘体材料(例如，氧化硅、氮化硅或氮氧化硅)来填充沟槽。经填充的沟槽可以具有多层结构，例如填充有氮化硅或氧化硅的热氧化物衬里，以便改善沟槽界面。在本实施例中，隔离结构260是浅沟槽隔离(STI)结构或硅的局部氧化(LOCUS)结构。
在一些实施例中，形成隔离结构260包括执行热氧化工艺，该热氧化工艺是在800摄氏度到1200摄氏度的温度范围内执行的。在热氧化物的生长期间，掩模层230被向上推并且具有弯曲部分232。衬垫层220(例如，衬垫氧化物)被配置为减小漂移阱212a中的张力，并且避免发生塑性变形而损坏半导体结构200。因此，在高温下(例如，从800摄氏度到1200摄氏度)，衬垫层220的粘度降低，并且由于热氧化物的生长而在漂移阱212a和掩模层230之间产生的应力被缓解。
参考图1B和图10，方法100继续进行操作S118，其中移除衬垫层220和掩模层230(参见图9)。更详细地，移除衬垫层220和掩模层230，使得暴露出隔离结构260的尖峰部分262以及漂移阱212a。在一些实施例中，在移除衬垫层220和掩模层230之前，执行蚀刻工艺以进行回蚀和平坦化。
参考图1B和图11，方法100继续进行操作S120，其中在隔离结构260下方形成经掺杂的区域214。更详细地，可以通过穿过隔离结构260利用P型掺杂剂(例如，硼(B)、BF2、BF3、其组合等)来掺杂漂移阱212a，来形成经掺杂的区域214。例如，对漂移阱212a执行注入工艺，然后进行退火工艺以激活经注入的掺杂剂。形成经掺杂的区域214的目的是为了实现更高的击穿电压。在一些实施例中，经掺杂的区域214与隔离结构260接触。在一些实施例中，隔离结构260的长度大于经掺杂的区域214的长度。即，隔离结构260完全覆盖经掺杂的区域214。
在一些实施例中，经掺杂的区域214的掺杂浓度在约1E15原子/cm3至约1E17原子/cm3的范围内。经掺杂的区域214的P型掺杂剂的掺杂浓度大于漂移阱212a的P型掺杂剂的掺杂浓度。经掺杂的区域214包括N型掺杂剂和P型掺杂剂两者。然而，经掺杂的区域214中的P型掺杂剂的量远大于经掺杂的区域214中的N型掺杂剂的量。这样，经掺杂的区域214的净掺杂浓度基本上是经掺杂的区域214在操作120中掺杂的P型掺杂剂的掺杂浓度。
参考图1B和图12，方法100继续进行操作S122，其中在漂移阱212a中并且与隔离结构260相邻地形成阱区域216。更详细地，在图11的结构之上(即，在隔离结构260和漂移阱212a之上)形成掩模264，并且掩模264暴露漂移阱212a的一部分。随后，通过穿过掩模264利用P型掺杂剂(例如，硼(B)、BF2、BF3、其组合等)来掺杂漂移阱212a，来形成阱区域216。例如，对漂移阱212a执行注入工艺I1，然后进行退火工艺以激活经注入的掺杂剂。在一些实施例中，形成阱区域216，使得阱区域216与隔离结构260和经掺杂的区域214间隔开。换句话说，经掺杂的区域214和阱区域216被漂移阱212a的一部分分隔开。在一些实施例中，阱区域216设置在漂移阱212a的拐角区域(corner region)中。阱区域216在操作S122中掺杂的掺杂剂可以与经掺杂的区域214在操作S120中掺杂的掺杂剂相同。
在一些实施例中，阱区域216的P型掺杂剂的掺杂浓度在约2E15原子/cm3至约1E17原子/cm3的范围内。阱区域216的P型掺杂剂的掺杂浓度大于漂移阱212a的其他部分的P型掺杂剂的掺杂浓度。阱区域216包括N型掺杂剂和P型掺杂剂两者。然而，阱区域216中的P型掺杂剂的量远大于阱区域216中的N型掺杂剂的量。这样，阱区域216的净掺杂浓度基本上是阱区域216在操作122中掺杂的P型掺杂剂的掺杂浓度。
在一些实施例中，如图12所示，阱区域216的顶表面高于经掺杂的区域214的顶表面，并且阱区域216的底表面低于经掺杂的区域214的底表面。在一些实施例中，阱区域216的长度小于经掺杂的区域214的长度。阱区域216的厚度大于经掺杂的区域214的厚度。
参考图1B和图13，方法100继续进行操作S124，其中穿过掩膜264以倾斜角θ对阱区域216和漂移阱212a执行注入工艺I2。更详细地，阱区域216和漂移阱212a可以掺杂有P型掺杂剂，例如，硼(B)、BF2、BF3、其组合等。此后，执行退火工艺以激活经注入的掺杂剂。
在一些实施例中，执行具有倾斜角θ的注入工艺I2，使得漂移阱212a具有不均匀的掺杂浓度，如图21所示，图21是根据本公开的另一实施例的漂移阱212a的掺杂浓度的仿真模型。例如，P型掺杂剂(在这种情况下为硼)的掺杂浓度290不同于N型掺杂剂(在这种情况下为磷)的掺杂浓度300。更详细地，漂移阱212a具有顶部211(也称为掺杂改性区域211)和在顶部211下方的底部213。漂移阱212a的顶部211位于阱区域216和隔离结构260之间。漂移阱212a的顶部211的P型掺杂剂的掺杂浓度大于漂移阱212a的底部213的P型掺杂剂的掺杂浓度。换句话说，利用P型掺杂剂来掺杂漂移阱212a的顶部211被执行，使得顶部211的净掺杂浓度减小。漂移阱212a的顶部211保持为N型。这样，可以保持隔离结构260的隔离效果，并且不会影响半导体结构的特性。因为降低了隔离结构260的尖峰部分262附近的N型掺杂剂的掺杂浓度以实现电荷平衡，因此可以减小隔离结构260的尖峰部分262的峰值电场，并且因此击穿电压可以增加(例如，增加约15％)。因此，可以实现足够的击穿电压和更高的击穿电压，并且可以改善半导体结构的性能。
漂移阱212a的顶部211中的净掺杂浓度是在操作S102和S104中掺杂的N型掺杂剂的掺杂浓度与在操作S124中掺杂的P型掺杂剂的掺杂浓度之间的差。在一些实施例中，顶部211中的N型掺杂剂的掺杂浓度和P型掺杂剂的掺杂浓度具有相同的阶数(例如，约1E15原子/cm3)。在一些其他实施例中，漂移阱212a的底部213中的N型掺杂剂的掺杂浓度和P型掺杂剂的掺杂浓度具有不同的阶数(例如，1E15原子/cm3和1E13原子/cm3)。此外，因为在操作S124中掺杂的P型掺杂剂的掺杂浓度低于在操作S102中掺杂的N型掺杂剂的掺杂浓度，所以漂移阱212a的顶部211的净掺杂浓度在操作S124之后降低。
如图12和图21所示，在漂移阱212a中，P型掺杂剂的掺杂浓度290和N型掺杂剂的掺杂浓度300是不均匀的。在以倾斜角θ执行注入工艺I2之后，在漂移阱212a的顶部区域211中，P型掺杂剂的掺杂浓度290低于N型掺杂剂的掺杂浓度300。换句话说，漂移阱212a的顶部211的净掺杂浓度降低。
如图12和图13所示，注入工艺I1的角度垂直于漂移阱212a的长度方向，而注入工艺I2以倾斜角θ来执行。在一些实施例中，以在5度至65度的范围内的倾斜角θ来执行注入工艺I2。例如，倾斜角θ在从7度到60度的范围内。如果角度θ小于约5度，则掺杂改性区域211可能不与隔离结构260的尖峰部分262接触，并且尖峰部分262附近的击穿电压可能不会提高；如果角度θ大于约65度，则可能需要增加P型杂质的浓度以减少大角度注入的浓度损失。漂移阱212a的所得顶部(掺杂改性区域)211具有约1E12原子/cm3至约1E15原子/cm3的净掺杂浓度。如果顶部211的净掺杂浓度大于约1E15原子/cm3或小于约1E12原子/cm3，则可能发生电荷不平衡，并且击穿电压可能降低，从而器件特性可能降低。
在一些实施例中，漂移阱212a的顶部211的厚度小于阱区域216的厚度。例如，漂移阱212a的顶部211的厚度T2在从约0.05μm到约3μm的范围内。在一些实施例中，漂移阱212a的顶部211与经掺杂的区域214间隔开。在一些其他实施例中，漂移阱212a的顶部211与隔离结构260的尖峰部分262和阱区域216接触。
参考图1B和图14，方法100继续进行操作S126，其中形成从隔离结构260延伸到阱区域216的栅极结构280。更详细地，在阱区域216和漂移阱212a的顶部211之上形成栅极电介质层270。在形成栅极电介质层270之后，在隔离结构260和栅极电介质层270之上形成栅极结构280。
在一些实施例中，栅极电介质层270具有位于栅极结构280与阱区域216之间的部分272。换句话说，栅极电介质层270的部分272覆盖阱区域216的一部分。在一些实施例中，栅极电介质层270具有位于栅极结构280与漂移阱212a的顶部211之间的部分274。换句话说，栅极电介质层270的部分274覆盖漂移阱212a的顶部211。
在一些实施例中，栅极电介质层270可以包括氧化硅层。替代地，栅极电介质层270可以可选地包括高k电介质材料、氮氧化硅、其他合适的材料、或其组合。高k材料可以选自金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属的氧氮化物、金属铝酸盐、硅酸锆、铝酸锆、HfO2、或其组合。栅极电介质层270可以具有多层结构，例如，一层氧化硅和另一层高k材料。可以使用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、热氧化、其他适当工艺、或其组合来形成栅极电介质层270。
在一些实施例中，栅极结构280具有位于栅极电介质层270之上的一部分，以及位于隔离结构260之上的其他部分。换句话说，栅极结构280覆盖隔离结构260的尖峰部分262。换句话说，栅极结构280与隔离结构260和栅极电介质层270接触。在一些实施例中，栅极结构280可以包括掺杂的或非掺杂的多晶的硅(或多晶硅)。替代地，栅极结构280可以包括金属(例如，Al、Cu、W、Ti、Ta、TiN、TaN、NiSi、CoSi)、其他合适的导电材料、或其组合。可以通过化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、电镀、和其他适当工艺来形成栅极结构280。栅极结构280可以具有多层结构，并且可以用多步骤工艺来形成。
在一些实施例中，在漂移阱212a之上形成栅极电介质层270和栅极结构280可以包括图案化工艺。下面描述用于对栅极电介质层270和栅极结构280进行图案化的一种示例性方法。在图13所示的结构之上依次形成电介质层和导电层，并且通过适当工艺(例如，旋涂)在导电层上形成光致抗蚀剂层，然后通过适当光刻技术对光致抗蚀剂层进行图案化以形成经图案化的光致抗蚀剂层。使用经图案化的光致抗蚀剂层作为蚀刻掩模来蚀刻电介质层和导电层，以形成栅极电介质层270和栅极结构280。此后，可以通过使用光致抗蚀剂剥离工艺(例如，灰化工艺)来移除光致抗蚀剂层。
参考图1B和图15，方法100继续进行操作S128，其中在阱区域216中形成源极区域217，并且在漂移阱212a中形成漏极区域218。更详细地，可以通过分别对阱区域216和漂移阱212a执行注入工艺，来形成阱区域216中的源极区域217和漂移阱212a中的漏极区域218。此后，执行退火工艺以激活经注入的掺杂剂。阱区域216中的源极区域217和漂移阱212a中的漏极区域218也可以称为有源区域。在一些实施例中，阱区域216中的源极区域217和漂移阱212a中的漏极区域218可以掺杂有相同的掺杂剂。例如，阱区域216中的源极区域217和漂移阱212a中的漏极区域218可以掺杂有N型掺杂剂，例如，磷(P)、砷(As)、锑(Sb)、其组合等。
在一些实施例中，隔离结构260位于漏极区域218与源极区域217之间。源极区域217和漏极区域218被形成在栅极结构280的相反侧。源极区域217和漏极区域218之间的距离L1可以被称为沟道长度。在一些实施例中，漂移阱212a的顶部211位于漏极区域218与源极区域217之间。
在一些实施例中，在阱区域216中形成体区域(bulk region)219。可以通过对漂移阱212a执行注入工艺来形成阱区域216中的体区域219。此后，执行退火工艺以激活经注入的掺杂剂。阱区域216中的体区域219和阱区域216中的源极区域217可以掺杂有不同的掺杂剂。例如，阱区域216中的体区域219掺杂有p型掺杂剂，例如，硼(B)、BF2或BF3、其组合等。在其他实施例中，阱区域216中的体区域219和漂移阱212a中的漏极区域218可以掺杂有不同的掺杂剂。
在一些实施例中，体区域219被形成在漂移阱212a的拐角中。体区域219与源极区域217相邻。源极区域217位于体区域219与漏极区域218之间。
注意，在图1A-图15所示的实施例中，第一导电类型是N型，并且第二导电类型是P型。然而，在一些其他实施例中，第一导电类型是P型，并且第二导电类型是N型。
图16是根据本公开的另一实施例的半导体结构200’的横截面视图。如图16所示，半导体结构200’包括衬底210、漂移阱212a、隔离结构260、阱区域216’和栅极结构280。图16中的半导体结构200’和图15中的半导体结构200之间的差异涉及阱区域216’的轮廓。衬底210、漂移阱212a、隔离结构260和栅极结构280的连接关系和材料与图15所示的半导体结构200相似，并且在下文中不再重复描述。
如图16所示，阱区域216’具有与漂移阱212a的顶部211’相邻的倾斜部分。这样，漂移阱212a的顶部211’具有与阱区域216’的倾斜部分接触的倾斜侧壁211S。
图17是图15所示的半导体结构200的布局的顶视图，其中为清楚起见，省略了栅极结构280和栅极电介质层270(参见图15)。在一些实施例中，图15是沿着图17中的线A-A截取的横截面视图。如图17所示，漏极区域218被源极区域217围绕。隔离结构260位于源极区域217与漏极区域218之间，并且漂移阱212a的位于隔离结构260正下方的一部分被称为沟道区域。距离L1位于源极区域217与漏极区域218之间。漏极区域218具有椭圆形轮廓。隔离结构260和源极区域217围绕漏极区域218，并且各自具有椭圆形的环形轮廓。在本实施例中，布局设计可以应用于超高压半导体器件，例如，超高压LDMOS晶体管。
图18是根据本公开的另一实施例的半导体结构200a的布局的顶视图。在一些实施例中，图15是沿着图18中的线Aa-Aa截取的横截面视图。如图18所示，半导体结构200a包括漏极区域218a、隔离结构260a和源极区域217a。图18中的半导体结构200a与图17中的半导体结构200之间的差异涉及布局设计。漏极区域218a、隔离结构260a和源极区域217a的连接关系和材料与图17所示的半导体结构200相似，并且在下文中不再重复描述。
如图18所示，漏极区域218a被源极区域217a围绕。隔离结构260a位于源极区域217a和漏极区域218a之间，并且漂移区域的位于隔离结构260a正下方的一部分被称为沟道区域。距离L2位于源极区域217a与漏极区域218a之间。在一些实施例中，源极区域217a与漏极区域218a之间的距离L2基本上等于图17中的源极区域217与漏极区域218之间的距离L1。漏极区域218a具有圆形轮廓。隔离结构260a和源极区域217a围绕漏极区域218a，并且因此具有圆形的环形轮廓。
图19是根据本公开的另一实施例的半导体结构200b的布局的顶视图。在一些实施例中，图15是沿着图19中的线Ab-Ab截取的横截面视图。如图19所示，半导体结构200b包括漏极区域218b、隔离结构260b和源极区域217b。图19中的半导体结构200b与图17中的半导体结构200之间的差异涉及布局设计。漏极区域218b、隔离结构260b和源极区域217b的连接关系和材料与图17所示的半导体结构200相似，并且在下文中不再重复描述。
如图19所示，漏极区域218b被源极区域217b围绕。隔离结构260b位于源极区域217b和漏极区域218b之间，并且漂移区域的位于隔离结构260b正下方的一部分被称为沟道区域。距离L3位于源极区域217b与漏极区域218b之间。在一些实施例中，图19中的源极区域217b与漏极区域218b之间的距离L3基本上等于图17中的源极区域217与漏极区域218之间的距离L1。漏极区域218b具有椭圆形轮廓。隔离结构260b和源极区域217b围绕漏极区域218b，并且各自具有带有圆形边缘的近似矩形的环形轮廓。
图20是根据本公开的另一实施例的半导体结构200c的布局的顶视图。在一些实施例中，图15是沿着图20中的线Ac-Ac截取的横截面视图。如图20所示，半导体结构200c包括漏极区域218c、隔离结构260c和源极区域217c。图20中的半导体结构200c与图17中的半导体结构200之间的差异涉及布局设计。漏极区域218c、隔离结构260c和源极区域217c的连接关系和材料与图17所示的半导体结构200相似，并且在下文中不再重复描述。
如图20所示，漏极区域218c被源极区域217c围绕。隔离结构260c位于源极区域217c和漏极区域218c之间，并且漂移区域的位于隔离结构260c正下方的一部分被称为沟道区域。距离L4位于源极区域217c与漏极区域218c之间。在一些实施例中，图20中的源极区域217c与漏极区域218c之间的距离L4基本等于图17中的源极区域217与漏极区域218之间的距离L1。漏极区域218c具有弯曲轮廓，例如，U形轮廓。隔离结构260c和源极区域217c围绕漏极区域218c，并且各自具有弯曲轮廓。
基于前述描述，因为在漂移阱中并且与隔离结构的尖峰部分相邻地/接触地形成掺杂改性区域(即，漂移阱的顶部)，漂移区域的顶部的净掺杂浓度小于漂移阱的其他区域以实现电荷平衡，并且可以减小隔离结构的尖峰部分附近的电场，从而可以增加击穿电压。因此，可以实现足够的击穿电压和更高的击穿电压，并且可以改善半导体结构的性能。此外，掺杂改性区域的形成可以使用与形成阱区域时所使用的掩模相同的掩模，使得掺杂改性区域的形成不会增加制造成本。
根据本实施例的一些实施例，一种形成半导体结构的方法，包括：在衬底中形成漂移阱，其中，漂移阱包括具有第一导电类型的第一掺杂剂；在漂移阱之上形成隔离结构；在漂移阱中并且与隔离结构间隔开地形成阱区域，使得漂移阱的顶部在阱区域与隔离结构之间；利用具有与第一导电类型不同的第二导电类型的第二掺杂剂来掺杂顶部，使得在掺杂顶部之后，顶部中的第二掺杂剂的掺杂浓度低于顶部中的第一掺杂剂的掺杂浓度；以及形成栅极结构，该栅极结构从隔离结构延伸到阱区域并且覆盖漂移阱的顶部。
根据本实施例的一些实施例，一种形成半导体结构的方法，包括：在衬底中形成漂移阱；在漂移阱之上形成隔离结构；形成掩模以覆盖隔离结构，同时暴露漂移阱的第一部分；使用掩模对漂移阱的第一部分执行第一注入工艺，以在漂移阱中并且与隔离结构间隔开地形成阱区域；使用掩模对漂移阱的与阱区域相邻的第二部分以倾斜角θ执行第二注入工艺，以在漂移阱的第二部分中形成掺杂改性区域；以及形成栅极结构，该栅极结构从隔离结构延伸到阱区域。
根据本实施例的一些实施例，一种半导体结构，包括：漂移阱、隔离结构、阱区域和栅极结构。漂移阱设置在衬底中并且包括顶部和底部，其中，顶部和底部均为第一导电类型的区域。隔离结构设置在漂移阱上并且与漂移阱的顶部相邻。阱区域设置在漂移阱中，其中，漂移阱的顶部在阱区域与隔离结构之间，顶部中的具有第二导电类型的第一掺杂剂的掺杂浓度大于底部中的具有第二导电类型的第二掺杂剂的掺杂浓度，并且第二导电类型不同于第一导电类型。栅极结构从隔离结构延伸到阱区域。
以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他工艺和结构以实现本文介绍的实施例的相同目的和/或实现本文介绍的实施例的相同优点的基础。本领域技术人员还应该认识到，这样的等同构造不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替换和变更。
示例1.一种形成半导体结构的方法，包括：在衬底中形成漂移阱，其中，所述漂移阱包括具有第一导电类型的第一掺杂剂；在所述漂移阱之上形成隔离结构；在所述漂移阱中并且与所述隔离结构间隔开地形成阱区域，使得所述漂移阱的顶部在所述阱区域与所述隔离结构之间；利用具有与所述第一导电类型不同的第二导电类型的第二掺杂剂来掺杂所述顶部，使得在掺杂所述顶部之后，所述顶部中的所述第二掺杂剂的掺杂浓度低于所述顶部中的所述第一掺杂剂的掺杂浓度；以及形成栅极结构，所述栅极结构从所述隔离结构延伸到所述阱区域并且覆盖所述漂移阱的顶部。
示例2.根据示例1所述的方法，其中，形成所述阱区域包括：利用具有所述第二导电类型的第三掺杂剂来掺杂所述漂移阱，使得所述阱区域中的所述第三掺杂剂的掺杂浓度高于所述阱区域中的所述第一掺杂剂的掺杂浓度。
示例3.根据示例1所述的方法，其中，所述顶部中的所述第二掺杂剂的掺杂浓度在1E12原子/cm3至1E15原子/cm3的范围内。
示例4.根据示例1所述的方法，其中，掺杂所述顶部被执行使得所述顶部与所述隔离结构和所述阱区域接触。
示例5.根据示例1所述的方法，还包括：在掺杂所述漂移阱的顶部之前，在所述隔离结构之下的所述漂移阱中形成经掺杂的区域。
示例6.根据示例5所述的方法，其中，形成所述经掺杂的区域包括：利用具有所述第二导电类型的第四掺杂剂来掺杂所述经掺杂的区域，使得所述经掺杂的区域中的所述第四掺杂剂的掺杂浓度高于所述经掺杂的区域中的所述第一掺杂剂的掺杂浓度。
示例7.根据示例1所述的方法，还包括：在所述漂移阱的顶部和所述阱区域之上形成栅极电介质层。
示例8.根据示例1所述的方法，还包括：在所述阱区域中形成源极区域，并且在所述漂移阱中形成漏极区域，其中，所述隔离结构在所述源极区域与所述漏极区域之间。
示例9.一种形成半导体结构的方法，包括：在衬底中形成漂移阱；在所述漂移阱之上形成隔离结构；形成掩模以覆盖所述隔离结构，同时暴露所述漂移阱的第一部分；使用所述掩模对所述漂移阱的第一部分执行第一注入工艺，以在所述漂移阱中并且与所述隔离结构间隔开地形成阱区域；使用所述掩模对所述漂移阱的与所述阱区域相邻的第二部分以倾斜角执行第二注入工艺，以在所述漂移阱的第二部分中形成掺杂改性区域；以及形成栅极结构，所述栅极结构从所述隔离结构延伸到所述阱区域。
示例10.根据示例9所述的方法，其中，在所述衬底中形成所述漂移阱包括：利用具有第一导电类型的第一掺杂剂来掺杂所述衬底，并且执行所述第二注入工艺包括：利用具有与所述第一导电类型不同的第二导电类型的第二掺杂剂来掺杂所述漂移阱的第二部分。
示例11.根据示例10所述的方法，其中，利用所述第二掺杂剂来掺杂所述漂移阱的第二部分被执行使得所述漂移阱的第二部分保持所述第一导电类型。
示例12.根据示例10所述的方法，其中，利用所述第二掺杂剂来掺杂所述漂移阱的第二部分被执行使得所述第二部分的净掺杂浓度降低。
示例13.根据示例9所述的方法，其中，所述第二注入工艺是以从5度至65度的范围内的所述倾斜角来执行的。
示例14.根据示例9所述的方法，还包括：在执行所述第二注入工艺之后移除所述掩模。
示例15.一种半导体结构，包括：漂移阱，所述漂移阱在衬底中并且包括顶部和底部，其中，所述顶部和所述底部均为第一导电类型的区域；隔离结构，所述隔离结构在所述漂移阱上并且与所述漂移阱的顶部相邻；阱区域，所述阱区域在所述漂移阱中，其中，所述漂移阱的顶部在所述阱区域与所述隔离结构之间，所述顶部中的具有第二导电类型的第一掺杂剂的掺杂浓度大于所述底部中的具有所述第二导电类型的第二掺杂剂的掺杂浓度，并且所述第二导电类型不同于所述第一导电类型；以及栅极结构，所述栅极结构从所述隔离结构延伸到所述阱区域。
示例16.根据示例15所述的半导体结构，还包括：漏极区域和源极区域，所述漏极区域在所述漂移阱中，所述源极区域在所述阱区域中，并且所述隔离结构在所述漏极区域与所述源极区域之间。
示例17.根据示例16所述的半导体结构，其中，所述漂移阱的顶部在所述漏极区域与所述源极区域之间。
示例18.根据示例16所述的半导体结构，其中，所述漏极区域被所述源极区域围绕。
示例19.根据示例15所述的半导体结构，还包括：栅极电介质层，所述栅极电介质层在所述漂移阱的顶部与所述栅极结构之间。
示例20.根据示例15所述的半导体结构，其中，所述阱区域包括第三掺杂剂和第四掺杂剂，所述第三掺杂剂具有所述第二导电类型，所述第四掺杂剂具有所述第一导电类型，并且所述阱区域中的所述第三掺杂剂的掺杂浓度大于所述阱区域中的所述第四掺杂剂的掺杂浓度。

Claims (10)

1.一种形成半导体结构的方法，包括：
在衬底中形成漂移阱，其中，所述漂移阱包括具有第一导电类型的第一掺杂剂；
在所述漂移阱之上形成隔离结构；
在所述漂移阱中并且与所述隔离结构间隔开地形成阱区域，使得所述漂移阱的顶部在所述阱区域与所述隔离结构之间；
利用具有与所述第一导电类型不同的第二导电类型的第二掺杂剂来掺杂所述顶部，使得在掺杂所述顶部之后，所述顶部中的所述第二掺杂剂的掺杂浓度低于所述顶部中的所述第一掺杂剂的掺杂浓度；以及
形成栅极结构，所述栅极结构从所述隔离结构延伸到所述阱区域并且覆盖所述漂移阱的顶部。
2.根据权利要求1所述的方法，其中，形成所述阱区域包括：利用具有所述第二导电类型的第三掺杂剂来掺杂所述漂移阱，使得所述阱区域中的所述第三掺杂剂的掺杂浓度高于所述阱区域中的所述第一掺杂剂的掺杂浓度。
3.根据权利要求1所述的方法，其中，所述顶部中的所述第二掺杂剂的掺杂浓度在1E12原子/cm3至1E15原子/cm3的范围内。
4.根据权利要求1所述的方法，其中，掺杂所述顶部被执行使得所述顶部与所述隔离结构和所述阱区域接触。
5.根据权利要求1所述的方法，还包括：
在掺杂所述漂移阱的顶部之前，在所述隔离结构之下的所述漂移阱中形成经掺杂的区域。
6.根据权利要求5所述的方法，其中，形成所述经掺杂的区域包括：利用具有所述第二导电类型的第四掺杂剂来掺杂所述经掺杂的区域，使得所述经掺杂的区域中的所述第四掺杂剂的掺杂浓度高于所述经掺杂的区域中的所述第一掺杂剂的掺杂浓度。
7.根据权利要求1所述的方法，还包括：
在所述漂移阱的顶部和所述阱区域之上形成栅极电介质层。
8.根据权利要求1所述的方法，还包括：
在所述阱区域中形成源极区域，并且在所述漂移阱中形成漏极区域，其中，所述隔离结构在所述源极区域与所述漏极区域之间。
9.一种形成半导体结构的方法，包括：
在衬底中形成漂移阱；
在所述漂移阱之上形成隔离结构；
形成掩模以覆盖所述隔离结构，同时暴露所述漂移阱的第一部分；
使用所述掩模对所述漂移阱的第一部分执行第一注入工艺，以在所述漂移阱中并且与所述隔离结构间隔开地形成阱区域；
使用所述掩模对所述漂移阱的与所述阱区域相邻的第二部分以倾斜角执行第二注入工艺，以在所述漂移阱的第二部分中形成掺杂改性区域；以及
形成栅极结构，所述栅极结构从所述隔离结构延伸到所述阱区域。
10.一种半导体结构，包括：
漂移阱，所述漂移阱在衬底中并且包括顶部和底部，其中，所述顶部和所述底部均为第一导电类型的区域；
隔离结构，所述隔离结构在所述漂移阱上并且与所述漂移阱的顶部相邻；
阱区域，所述阱区域在所述漂移阱中，其中，所述漂移阱的顶部在所述阱区域与所述隔离结构之间，所述顶部中的具有第二导电类型的第一掺杂剂的掺杂浓度大于所述底部中的具有所述第二导电类型的第二掺杂剂的掺杂浓度，并且所述第二导电类型不同于所述第一导电类型；以及
栅极结构，所述栅极结构从所述隔离结构延伸到所述阱区域。
CN202010625450.5A 2020-07-02 2020-07-02 半导体结构及其形成方法 Pending CN113410139A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010625450.5A CN113410139A (zh) 2020-07-02 2020-07-02 半导体结构及其形成方法
US16/933,706 US11362198B2 (en) 2020-07-02 2020-07-20 Semiconductor structure and method of forming the same
TW109138501A TWI794672B (zh) 2020-07-02 2020-11-04 半導體結構及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010625450.5A CN113410139A (zh) 2020-07-02 2020-07-02 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN113410139A true CN113410139A (zh) 2021-09-17

Family

ID=77677460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010625450.5A Pending CN113410139A (zh) 2020-07-02 2020-07-02 半导体结构及其形成方法

Country Status (3)

Country Link
US (1) US11362198B2 (zh)
CN (1) CN113410139A (zh)
TW (1) TWI794672B (zh)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349225A (en) * 1993-04-12 1994-09-20 Texas Instruments Incorporated Field effect transistor with a lightly doped drain
US5675166A (en) * 1995-07-07 1997-10-07 Motorola, Inc. FET with stable threshold voltage and method of manufacturing the same
US6171913B1 (en) * 1998-09-08 2001-01-09 Taiwan Semiconductor Manufacturing Company Process for manufacturing a single asymmetric pocket implant
US6198131B1 (en) * 1998-12-07 2001-03-06 United Microelectronics Corp. High-voltage metal-oxide semiconductor
US6372587B1 (en) * 2000-05-10 2002-04-16 Advanced Micro Devices, Inc. Angled halo implant tailoring using implant mask
US6773997B2 (en) * 2001-07-31 2004-08-10 Semiconductor Components Industries, L.L.C. Method for manufacturing a high voltage MOSFET semiconductor device with enhanced charge controllability
US7224025B2 (en) 2004-08-03 2007-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Isolated LDMOS IC technology
US7608513B2 (en) * 2007-01-25 2009-10-27 Freescale Semiconductor, Inc. Dual gate LDMOS device fabrication methods
CN101916728B (zh) 2010-07-20 2012-05-30 中国科学院上海微系统与信息技术研究所 可完全消除衬底辅助耗尽效应的soi超结ldmos结构的制作工艺
US8575692B2 (en) * 2011-02-11 2013-11-05 Freescale Semiconductor, Inc. Near zero channel length field drift LDMOS
US8680613B2 (en) 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
CN102306659B (zh) 2011-09-08 2013-06-19 浙江大学 一种基于体电场调制的ldmos器件
US8624322B1 (en) * 2012-07-17 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage device with a parallel resistor
CN103855208A (zh) * 2012-11-28 2014-06-11 北大方正集团有限公司 一种高压ldmos集成器件
US9450048B2 (en) * 2013-01-09 2016-09-20 Macronix International Co., Ltd. Semiconductor device and manufacturing method and operating method for the same
US9269808B2 (en) * 2014-02-21 2016-02-23 Vanguard International Semiconductor Corporation Method and apparatus for power device with depletion structure
US9583612B1 (en) * 2016-01-21 2017-02-28 Texas Instruments Incorporated Drift region implant self-aligned to field relief oxide with sidewall dielectric
US10153366B2 (en) 2016-03-09 2018-12-11 Polar Semiconductor, Llc LDMOS transistor with lightly-doped annular RESURF periphery
KR102424771B1 (ko) * 2018-01-24 2022-07-25 주식회사 디비하이텍 반도체 소자 및 그 제조 방법
TWI656642B (zh) * 2018-05-08 2019-04-11 立錡科技股份有限公司 橫向雙擴散金屬氧化物半導體元件及其製造方法
TWI673879B (zh) * 2018-09-27 2019-10-01 立錡科技股份有限公司 高壓元件及其製造方法

Also Published As

Publication number Publication date
TWI794672B (zh) 2023-03-01
US11362198B2 (en) 2022-06-14
US20220005949A1 (en) 2022-01-06
TW202203456A (zh) 2022-01-16

Similar Documents

Publication Publication Date Title
US11710663B2 (en) Semiconductor device with fin structures
US20130280899A1 (en) Silicide formation and associated devices
US20220320313A1 (en) Semiconductor Manufacturing
US10943977B2 (en) GAA FET with U-shaped channel
US10804268B2 (en) Vertical gate semiconductor device with steep subthreshold slope
US20150380516A1 (en) Doped protection layer for contact formation
US11049945B2 (en) Semiconductor device structure and method for forming the same
CN109841569A (zh) 具有增强的栅极接触件和阈值电压的栅极结构及其方法
KR20210053153A (ko) 접촉 플러그 주위의 에어 스페이서 및 이를 형성하는 방법
US9608060B2 (en) Isolation structure for semiconductor device
US20220367634A1 (en) Semiconductor device
TWI790157B (zh) 接點插塞
TWI794672B (zh) 半導體結構及其形成方法
CN112951765B (zh) 半导体结构及其形成方法
US9721805B1 (en) Formation method of semiconductor device structure
US11532701B2 (en) Semiconductor isolation structure and method for making the semiconductor isolation structure
CN218004857U (zh) 半导体装置
US11742207B2 (en) Semiconductor device and manufacturing method thereof
CN111146198B (zh) 半导体结构及其制造方法
US20170222044A1 (en) Structure and formation method of semiconductor device structure
WO2023150062A1 (en) Bird's beak profile of field oxide region

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination