TWI656642B - 橫向雙擴散金屬氧化物半導體元件及其製造方法 - Google Patents

橫向雙擴散金屬氧化物半導體元件及其製造方法 Download PDF

Info

Publication number
TWI656642B
TWI656642B TW107115630A TW107115630A TWI656642B TW I656642 B TWI656642 B TW I656642B TW 107115630 A TW107115630 A TW 107115630A TW 107115630 A TW107115630 A TW 107115630A TW I656642 B TWI656642 B TW I656642B
Authority
TW
Taiwan
Prior art keywords
region
drift
oxidation
oxidation region
layer
Prior art date
Application number
TW107115630A
Other languages
English (en)
Other versions
TW201947761A (zh
Inventor
黃宗義
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Priority to TW107115630A priority Critical patent/TWI656642B/zh
Priority to US16/297,660 priority patent/US20190348533A1/en
Application granted granted Critical
Publication of TWI656642B publication Critical patent/TWI656642B/zh
Publication of TW201947761A publication Critical patent/TW201947761A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明提出一種橫向雙擴散金屬氧化物半導體(lateral double diffused metal oxide semiconductor, LDMOS)元件及其製造方法。其中，LDMOS元件包含：半導體層、絕緣氧化區、第一漂移氧化區、第二漂移氧化區、井區、本體區、閘極、源極、以及汲極。其中，絕緣氧化區、第一漂移氧化區、與第二漂移氧化區於垂直方向上，分別具有絕緣厚度、第一厚度、與第二厚度，且第二厚度小於第一厚度。第二漂移氧化區係化學汽相沉積(chemical vapor deposition, CVD) 氧化區，由CVD製程步驟所形成。第一漂移氧化區係區域氧化(local oxidation of silicon, LOCOS) 氧化區或淺溝槽絕緣(shallow trench isolation, STI) 氧化區。

Description

橫向雙擴散金屬氧化物半導體元件及其製造方法
本發明係有關一種橫向雙擴散金屬氧化物半導體(lateral double diffused metal oxide semiconductor, LDMOS)元件及其製造方法，特別是指一種維持崩潰防護電壓並降低導通電阻之LDMOS元件及其製造方法。
第1A與1B圖分別顯示一種習知橫向雙擴散金屬氧化物半導體(lateral double diffused metal oxide semiconductor, LDMOS)元件100的剖視示意圖與上視示意圖。如第1A與1B圖所示，LDMOS元件100包含：井區12、絕緣氧化區13、第一漂移氧化區14、本體區16、閘極17、源極18、與汲極19。其中，井區12的導電型為N型，形成於基板11上，絕緣氧化區13為區域氧化(local oxidation of silicon, LOCOS)結構，以定義操作區13a，作為LDMOS元件100操作時主要的作用區。操作區13a的範圍由第1B圖中，粗黑虛線框所示意。閘極17覆蓋部分第一漂移氧化區14。為使LDMOS元件100的耐壓(withstand voltage)提高，絕緣氧化區13與第一漂移氧化區14的厚度增加，但如此一來，LDMOS元件100的導通電阻將會提高，操作的速度降低，降低元件的性能。
有鑑於此，本發明即針對上述先前技術之改善，提出一種LDMOS元件及其製造方法，可維持崩潰防護電壓並降低導通電阻之LDMOS元件及其製造方法。
就其中一觀點言，本發明提供了橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor, LDMOS)元件，包含：一半導體層，形成於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；一絕緣氧化區，形成於該上表面上並連接於該上表面，用以定義一操作區；一第一漂移氧化區，形成於該上表面上並連接於該上表面，且位於該操作區中之一漂移區上並連接於該漂移區；一第二漂移氧化區，形成於該上表面上並連接於該上表面，且位於該操作區中之該漂移區上並連接於該漂移區，並與該第一漂移氧化區於一橫向上連接；一井區，具有一第一導電型，形成於該半導體層之該操作區中，且於該垂直方向上，該井區位於該上表面下並連接於該上表面；一本體區，具有一第二導電型，形成於該半導體層之該井區中，且於該垂直方向上，該本體區位於該上表面下並連接於該上表面；一閘極，形成於該半導體層之該上表面上的該操作區中，由上視圖視之，該閘極覆蓋所有該第二漂移氧化區及至少部分該第一漂移氧化區，該閘極包括：一介電層，形成於該上表面上並連接於該上表面，並與該第二漂移氧化區於該橫向上連接，且該第二漂移氧化區隔開該介電層及該第一漂移氧化區；一導電層，用以作為該閘極之電性接點，形成於所有該介電層上並連接於該介電層，且形成於所有該第二漂移氧化區上並連接於該第二漂移氧化區，且形成於至少部分該第一漂移氧化區上並連接於該第一漂移氧化區；以及一間隔層，形成於該導電層之一側壁外並連接於該導電層，用以作為該閘極之電性絕緣層；一源極，具有該第一導電型，於該垂直方向上，該源極形成於該上表面下並連接於該上表面之該半導體層之該本體區中；以及一汲極，具有該第一導電型，於該垂直方向上，該汲極形成於該上表面下並連接於該上表面之該半導體層之該井區中，且由上視圖視之，該汲極介於該第一漂移氧化區與該絕緣氧化區之間；其中，該源極與該汲極分別位於該閘極之外部下方之該本體區中與遠離該本體區側之該井區中，且於一橫向上，該漂移區定義於該汲極與該本體區之間，靠近該上表面之該井區中，用以作為該高壓元件在該導通操作中之一漂移區；其中，該絕緣氧化區、該第一漂移氧化區、與該第二漂移氧化區於一垂直方向上，分別具有一絕緣厚度、第一厚度、與第二厚度，且該第二厚度小於該第一厚度；其中，該第二漂移氧化區係一化學汽相沉積(chemical vapor deposition, CVD) 氧化區，由一CVD製程步驟所形成；其中，該第一漂移氧化區係一區域氧化(local oxidation of silicon, LOCOS) 區或一淺溝槽絕緣(shallow trench isolation, STI) 氧化區；其中，該第二厚度大於該介電層之一介電層厚度。
就另一觀點言，本發明提供了一種橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor, LDMOS)元件製造方法，包含：形成一半導體層於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；形成一絕緣氧化區於該上表面上並連接於該上表面，用以定義一操作區；形成一第一漂移氧化區於該上表面上並連接於該上表面，且該第一漂移氧化區位於該操作區中之一漂移區上並連接於該漂移區；形成一第二漂移氧化區於該上表面上並連接於該上表面，且該第二漂移氧化區位於該操作區中之該漂移區上並連接於該漂移區，並與該第一漂移氧化區於一橫向上連接；形成一井區於該半導體層之該操作區中，且該井區具有一第一導電型，於該垂直方向上，該井區位於該上表面下並連接於該上表面；形成一本體區於該半導體層之該井區中，且該本體區具有一第二導電型，於該垂直方向上，該本體區位於該上表面下並連接於該上表面；形成一閘極於該半導體層之該上表面上的該操作區中，由上視圖視之，該閘極覆蓋所有該第二漂移氧化區及至少部分該第一漂移氧化區，該閘極包括：一介電層，形成於該上表面上並連接於該上表面，並與該第二漂移氧化區於該橫向上連接，且該第二漂移氧化區隔開該介電層及該第一漂移氧化區；一導電層，用以作為該閘極之電性接點，形成於所有該介電層上並連接於該介電層，且形成於所有該第二漂移氧化區上並連接於該第二漂移氧化區，且形成於至少部分該第一漂移氧化區上並連接於該第一漂移氧化區；以及一間隔層，形成於該導電層之一側壁外並連接於該導電層，用以作為該閘極之電性絕緣層；形成一源極於該上表面下並連接於該上表面之該半導體層之該本體區中，該源極具有該第一導電型；以及形成一汲極於該上表面下並連接於該上表面之該半導體層之該井區中，且由上視圖視之，該汲極介於該第一漂移氧化區與該絕緣氧化區之間，該汲極具有該第一導電型；其中，該源極與該汲極分別位於該閘極之外部下方之該本體區中與遠離該本體區側之該井區中，且於一橫向上，該漂移區定義於該汲極與該本體區之間，靠近該上表面之該井區中，用以作為該高壓元件在該導通操作中之一漂移區；其中，該絕緣氧化區、該第一漂移氧化區、與該第二漂移氧化區於一垂直方向上，分別具有一絕緣厚度、第一厚度、與第二厚度，且該第二厚度小於該第一厚度；其中，該第二漂移氧化區係一化學汽相沉積(chemical vapor deposition, CVD) 氧化區，由一CVD製程步驟所形成；其中，該第一漂移氧化區係一區域氧化(local oxidation of silicon, LOCOS) 區或一淺溝槽絕緣(shallow trench isolation, STI) 氧化區；其中，該第二厚度大於該介電層之一介電層厚度。在其中一種較佳的實施型態中，該絕緣氧化區、該第一漂移氧化區、與該第二漂移氧化區係區域氧化(local oxidation of silicon, LOCOS)結構，且該第一厚度大於該絕緣厚度。在其中一種較佳的實施型態中，其中該絕緣氧化區、該第一漂移氧化區、或該第二漂移氧化區係淺溝槽絕緣(shallow trench isolation, STI)結構。在其中一種較佳的實施型態中，其中該絕緣氧化區、該汲極、該第一漂移氧化區、該第二漂移氧化區、與該介電層於該橫向上依序相鄰排列。在其中一種較佳的實施型態中，更包括一本體極，具有第二導電型，形成於該本體區中，以作為該本體區之電性接點。
就另一觀點言，本發明提供了一種橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor, LDMOS)元件，包含：一半導體層，形成於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；通道井區一絕緣氧化區，形成於該上表面上並連接於該上表面，用以定義一操作區；通道井區一第一漂移氧化區，形成於該上表面上並連接於該上表面，且位於該操作區中之一漂移區上並連接於該漂移區；通道井區一第二漂移氧化區，形成於該上表面上並連接於該上表面，且位於該操作區中之該漂移區上並連接於該漂移區，並與該第一漂移氧化區於一橫向上連接；通道井區一漂移井區，具有一第一導電型，形成於該半導體層之該操作區中，且於該垂直方向上，該漂移井區位於該上表面下並連接於該上表面；通道井區一通道井區，具有該第二導電型，且於該垂直方向上，形成於該上表面下之該操作區中，該通道井區與該漂移井區在一橫向上鄰接；通道井區一埋層，具有一第一導電型，於該垂直方向上，形成於該通道井區下方且與該通道井區連接，且該埋層於該操作區內，完全覆蓋該通道井區；通道井區一閘極，形成於該半導體層之該上表面上的該操作區中，由上視圖視之，該閘極覆蓋所有該第二漂移氧化區及至少部分該第一漂移氧化區，該閘極包括：通道井區一介電層，形成於該上表面上並連接於該上表面，並與該第二漂移氧化區於該橫向上連接，且該第二漂移氧化區隔開該介電層及該第一漂移氧化區；通道井區一導電層，用以作為該閘極之電性接點，形成於所有該介電層上並連接於該介電層，且形成於所有該第二漂移氧化區上並連接於該第二漂移氧化區，且形成於至少部分該第一漂移氧化區上並連接於該第一漂移氧化區；以及通道井區一間隔層，形成於該導電層之一側壁外並連接於該導電層，用以作為該閘極之電性絕緣層；通道井區一源極，具有該第一導電型，於該垂直方向上，該源極形成於該上表面下並連接於該上表面之該半導體層之該通道井區中；以及通道井區一汲極，具有該第一導電型，於該垂直方向上，該汲極形成於該上表面下並連接於該上表面之該半導體層之該漂移井區中，且由上視圖視之，該汲極介於該第一漂移氧化區與該絕緣氧化區之間；通道井區其中，該源極與該汲極分別位於該閘極之外部下方之該通道井區中與遠離該通道井區側之該漂移井區中，且於一橫向上，該漂移區定義於該汲極與該通道井區之間，靠近該上表面之該漂移井區中，用以作為該高壓元件在該導通操作中之一漂移區；通道井區其中，該絕緣氧化區、該第一漂移氧化區、與該第二漂移氧化區於一垂直方向上，分別具有一絕緣厚度、第一厚度、與第二厚度，且該第二厚度小於該第一厚度；通道井區其中，該第二漂移氧化區係一化學汽相沉積(chemical vapor deposition, CVD) 氧化區，由一CVD製程步驟所形成；通道井區其中，該第一漂移氧化區係一區域氧化(local oxidation of silicon, LOCOS) 區或一淺溝槽絕緣(shallow trench isolation, STI) 氧化區；通道井區其中，該第二厚度大於該介電層之一介電層厚度。
就另一觀點言，本發明提供了一種橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor, LDMOS)元件製造方法，包含：形成一半導體層於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；形成一絕緣氧化區於該上表面上並連接於該上表面，用以定義一操作區；形成一第一漂移氧化區於該上表面上並連接於該上表面，且該第一漂移氧化區位於該操作區中之一漂移區上並連接於該漂移區；形成一第二漂移氧化區於該上表面上並連接於該上表面，且該第二漂移氧化區位於該操作區中之該漂移區上並連接於該漂移區，並與該第一漂移氧化區於一橫向上連接；形成一漂移井區於該半導體層之該操作區中，且該漂移井區具有一第一導電型，於該垂直方向上，該漂移井區位於該上表面下並連接於該上表面；形成一通道井區於該半導體層之該操作區中，且該通道井區具有一第二導電型，於該垂直方向上，該通道井區位於該上表面下並連接於該上表面，該通道井區與該漂移井區在一橫向上鄰接；形成一埋層於該通道井區下方且與該通道井區連接，且該埋層於該操作區內，完全覆蓋該通道井區，該埋層具有一第一導電型；形成一閘極於該半導體層之該上表面上的該操作區中，由上視圖視之，該閘極覆蓋所有該第二漂移氧化區及至少部分該第一漂移氧化區，該閘極包括：一介電層，形成於該上表面上並連接於該上表面，並與該第二漂移氧化區於該橫向上連接，且該第二漂移氧化區隔開該介電層及該第一漂移氧化區；一導電層，用以作為該閘極之電性接點，形成於所有該介電層上並連接於該介電層，且形成於所有該第二漂移氧化區上並連接於該第二漂移氧化區，且形成於至少部分該第一漂移氧化區上並連接於該第一漂移氧化區；以及一間隔層，形成於該導電層之一側壁外並連接於該導電層，用以作為該閘極之電性絕緣層；形成一源極於該上表面下並連接於該上表面之該半導體層之該通道井區中，該源極具有該第一導電型；以及形成一汲極於該上表面下並連接於該上表面之該半導體層之該漂移井區中，且由上視圖視之，該汲極介於該第一漂移氧化區與該絕緣氧化區之間，該汲極具有該第一導電型；其中，該源極與該汲極分別位於該閘極之外部下方之該通道井區中與遠離該通道井區側之該漂移井區中，且於一橫向上，該漂移區定義於該汲極與該通道井區之間，靠近該上表面之該漂移井區中，用以作為該高壓元件在該導通操作中之一漂移區；其中，該絕緣氧化區、該第一漂移氧化區、與該第二漂移氧化區於一垂直方向上，分別具有一絕緣厚度、第一厚度、與第二厚度，且該第二厚度小於該第一厚度；其中，該第二漂移氧化區係一化學汽相沉積(chemical vapor deposition, CVD) 氧化區，由一CVD製程步驟所形成；其中，該第一漂移氧化區係一區域氧化(local oxidation of silicon, LOCOS) 區或一淺溝槽絕緣(shallow trench isolation, STI) 氧化區；其中，該第二厚度大於該介電層之一介電層厚度。
在一種較佳的實施型態中，該絕緣氧化區、該汲極、該第一漂移氧化區、該第二漂移氧化區、與該介電層於該橫向上依序相鄰排列。
在一種較佳的實施型態中，橫向雙擴散金屬氧化物半導體元件更包括一本體極，具有第二導電型，形成於該本體區中，以作為該本體區之電性接點。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之較佳實施例的詳細說明中，將可清楚的呈現。本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。
第2A-2B圖顯示本發明的第一個實施例。第2A與2B圖分別顯示高壓元件200的剖視示意圖與上視示意圖。如第2A與2B圖所示，高壓元件200包含：半導體層21’、井區22、絕緣氧化區23、第一漂移氧化區24、第二漂移氧化區25、本體區26、閘極27、源極28以及汲極29。半導體層21’形成於基板21上，半導體層21’於垂直方向(如第2A圖中之虛線箭號方向所示意，下同)上，具有相對之上表面21a與下表面21b。基板21例如但不限於為一P型或N型的半導體矽基板。半導體層21’例如以磊晶的步驟，形成於基板21上，或是以基板21的部分，作為半導體層21’。形成半導體層21’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第2A與2B圖，其中，絕緣氧化區23形成於上表面21a上並連接於上表面21a，用以定義操作區23a(如第2B圖中虛線框所示意)。絕緣氧化區23並不限於如圖所示之區域氧化(local oxidation of silicon, LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation, STI)結構。第一漂移氧化區24形成於該上表面21a上並連接於上表面21a，且位於操作區23a中之漂移區22a(如第2A圖中虛線框所示意)上並連接於漂移區22a。第二漂移氧化區25形成於上表面21a上並連接於上表面21a，且位於操作區23a中之漂移區22a上並連接於漂移區22a，並與第一漂移氧化區24於橫向(如第2A圖中之實線箭號方向所示意，下同)上連接。
井區22具有第一導電型，形成於半導體層21’之操作區23a中，且於垂直方向上，井區22位於上表面21a下並連接於上表面21a。本體區26具有第二導電型，形成於半導體層21’的井區22中，且於垂直方向上，本體區26位於上表面21a下並連接於上表面21a。閘極27形成於半導體層21’之上表面21a上的操作區23a中，由上視圖視之，閘極27覆蓋所有第二漂移氧化區25及至少部分第一漂移氧化區24，且於垂直方向上，部分本體區26位於閘極27正下方並連接於閘極27，以提供高壓元件200在導通操作中之反轉電流通道。
請繼續參閱第2A與2B圖，閘極27包括：介電層27a、導電層27b、以及間隔層27c。介電層27a形成於上表面21a上並連接於上表面21a，並與第二漂移氧化區25於橫向上連接，且第二漂移氧化區25隔開介電層27a及第一漂移氧化區24。導電層27b用以作為閘極27之電性接點，形成於所有介電層27a上並連接於介電層27a，且形成於所有第二漂移氧化區25上並連接於第二漂移氧化區25，且形成於至少部分第一漂移氧化區24上並連接於第一漂移氧化區24。間隔層27c形成於導電層27b之一側壁外並連接於導電層27b，用以作為閘極27之電性絕緣層。
源極28具有第一導電型，於垂直方向上，源極28形成於上表面21a下並連接於上表面21a之半導體層21’之本體區26中。汲極29具有第一導電型，於垂直方向上，汲極29形成於上表面21a下並連接於上表面21a之半導體層21’之井區22中，且由上視圖視之，汲極29介於第一漂移氧化區24與絕緣氧化區23之間。源極28與汲極29分別位於閘極27在橫向上之外部下方之本體區26中與遠離本體區26側之井區22中，且於橫向上，漂移區22a定義於汲極29與本體區26之間，靠近上表面21a之井區22中，用以作為高壓元件200在導通操作中之漂移區。
絕緣氧化區23、第一漂移氧化區24、與第二漂移氧化區25於垂直方向上，分別具有絕緣厚度 di、第一厚度 d1、與第二厚度 d2，且第二厚度 d2小於第一厚度 d1。第二漂移氧化區25係化學汽相沉積(chemical vapor deposition, CVD) 氧化區，由CVD製程步驟所形成，CVD製程步驟為本領域具有通常知識所熟知，在此不予贅述。第一漂移氧化區24係如圖所示之區域氧化(local oxidation of silicon, LOCOS) 區。第二厚度 d2大於介電層27a之介電層厚度 dk。
需說明的是，所謂反轉電流通道，以本實施例說明，係指高壓元件200在導通操作中因施加於閘極27的電壓，而使閘極27的下方形成反轉層(inversion layer)以使導通電流通過的區域，此為本領域具有通常知識所熟知，在此不予贅述。
需說明的是，所謂漂移區，以本實施例說明，係指高壓元件200在導通操作中使導通電流以漂移的方式通過的區域，此為本領域具有通常知識所熟知，在此不予贅述。
需說明的是，以本實施例說明，上表面21a並非指一完全平坦的平面，而是指半導體層21’的一個表面。在本實施例中，例如第一漂移氧化區24與上表面21a接觸的部分上表面21a，就具有下陷的部分。
需說明的是，前述之「第一導電型」與「第二導電型」係指於高壓MOS元件中，以不同導電型之雜質摻雜於半導體組成區域(例如但不限於前述之井區、本體區、源極與汲極等區域)內，使得半導體組成區域成為第一或第二導電型(例如但不限於第一導電型為N型，而第二導電型為P型，或反之亦可)。
此外需說明的是，所謂的高壓MOS元件，係指於正常操作時，施加於汲極的電壓高於一特定之電壓，例如5V，且本體區26與汲極29之橫向距離(漂移區長度)根據正常操作時所承受的操作電壓而調整，因而可操作於前述較高之特定電壓。此皆為本領域中具有通常知識者所熟知，在此不予贅述。
值得注意的是，本發明優於先前技術的其中一個技術特徵，在於：根據本發明，將先前技術中閘極下方的漂移氧化區(如第1A圖所示的第一漂移氧化區14)，在靠近源極側的部分，以厚度較小的CVD氧化區取代，如此一來，可在不降低崩潰防護電壓的情況下，降低導通電阻，增加導通電流，增加元件操作的速度與應用範圍。此外，CVD氧化區與漂移區之接面，在垂直方向上，其水平高度與反轉電流通道相同，與先前技術相比(先前技術之漂移氧化區與漂移區之接面，其水平高度低於反轉電流通道，因此導通電流路徑較長)，可以降低導通阻值。
第3A-3B圖顯示本發明的第二個實施例。第3A與3B圖分別顯示高壓元件300的剖視示意圖與上視示意圖。如第3A與3B圖所示，高壓元件300包含：半導體層31’、井區32、絕緣氧化區33、第一漂移氧化區34、第二漂移氧化區35、本體區36、閘極37、源極38以及汲極39。半導體層31’形成於基板31上，半導體層31’於垂直方向(如第3A圖中之虛線箭號方向所示意，下同)上，具有相對之上表面31a與下表面31b。基板31例如但不限於為一P型或N型的半導體矽基板。半導體層31’例如以磊晶的步驟，形成於基板31上，或是以基板31的部分，作為半導體層31’。形成半導體層31’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第3A與3B圖，其中，絕緣氧化區33形成於上表面31a上並連接於上表面31a，用以定義操作區33a(如第3B圖中虛線框所示意)。絕緣氧化區33並不限於如圖所示之區域氧化(local oxidation of silicon, LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation, STI)結構。第一漂移氧化區34形成於該上表面31a上並連接於上表面31a，且位於操作區33a中之漂移區32a(如第3A圖中虛線框所示意)上並連接於漂移區32a。第二漂移氧化區35形成於上表面31a上並連接於上表面31a，且位於操作區33a中之漂移區32a上並連接於漂移區32a，並與第一漂移氧化區34於橫向(如第3A圖中之實線箭號方向所示意，下同)上連接。
井區32具有第一導電型，形成於半導體層31’之操作區33a中，且於垂直方向上，井區32位於上表面31a下並連接於上表面31a。本體區36具有第二導電型，形成於半導體層31’的井區32中，且於垂直方向上，本體區36位於上表面31a下並連接於上表面31a。閘極37形成於半導體層31’之上表面31a上的操作區33a中，由上視圖視之，閘極37覆蓋所有第二漂移氧化區35及至少部分第一漂移氧化區34，且於垂直方向上，部分本體區36位於閘極37正下方並連接於閘極37，以提供高壓元件300在導通操作中之反轉電流通道。
請繼續參閱第3A與3B圖，閘極37包括：介電層37a、導電層37b、以及間隔層37c。介電層37a形成於上表面31a上並連接於上表面31a，並與第二漂移氧化區35於橫向上連接，且第二漂移氧化區35隔開介電層37a及第一漂移氧化區34。導電層37b用以作為閘極37之電性接點，形成於所有介電層37a上並連接於介電層37a，且形成於所有第二漂移氧化區35上並連接於第二漂移氧化區35，且形成於至少部分第一漂移氧化區34上並連接於第一漂移氧化區34。間隔層37c形成於導電層37b之一側壁外並連接於導電層37b，用以作為閘極37之電性絕緣層。
源極38具有第一導電型，於垂直方向上，源極38形成於上表面31a下並連接於上表面31a之半導體層31’之本體區36中。汲極39具有第一導電型，於垂直方向上，汲極39形成於上表面31a下並連接於上表面31a之半導體層31’之井區32中，且由上視圖視之，汲極39介於第一漂移氧化區34與絕緣氧化區33之間。源極38與汲極39分別位於閘極37在橫向上之外部下方之本體區36中與遠離本體區36側之井區32中，且於橫向上，漂移區32a定義於汲極39與本體區36之間，靠近上表面31a之井區32中，用以作為高壓元件300在導通操作中之漂移區。
絕緣氧化區33、第一漂移氧化區34、與第二漂移氧化區35於垂直方向上，分別具有絕緣厚度 di、第一厚度 d1、與第二厚度 d2，且第二厚度 d2小於第一厚度 d1。第二漂移氧化區35係化學汽相沉積(chemical vapor deposition, CVD) 氧化區，由CVD製程步驟所形成，CVD製程步驟為本領域具有通常知識所熟知，在此不予贅述。第一漂移氧化區34係如圖所示之淺溝槽絕緣(shallow trench isolation, STI) 氧化區。第二厚度 d2大於介電層37a之介電層厚度 dk。
第4A-4B圖顯示本發明的第三個實施例。第4A與4B圖分別顯示高壓元件400的剖視示意圖與上視示意圖。如第4A與4B圖所示，高壓元件400包含：半導體層41’、漂移井區42、埋層46’、絕緣氧化區43、第一漂移氧化區44、第二漂移氧化區45、通道井區46、閘極47、源極48以及汲極49。半導體層41’形成於基板41上，半導體層41’於垂直方向(如第4A圖中之虛線箭號方向所示意，下同)上，具有相對之上表面41a與下表面41b。基板41例如但不限於為一P型或N型的半導體矽基板。半導體層41’例如以磊晶的步驟，形成於基板41上，或是以基板41的部分，作為半導體層41’。形成半導體層41’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第4A與4B圖，其中，絕緣氧化區43形成於上表面41a上並連接於上表面41a，用以定義操作區43a(如第4B圖中虛線框所示意)。絕緣氧化區43並不限於如圖所示之區域氧化(local oxidation of silicon, LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation, STI)結構。第一漂移氧化區44形成於該上表面41a上並連接於上表面41a，且位於操作區43a中之漂移區42a(如第4A圖中虛線框所示意)上並連接於漂移區42a。第二漂移氧化區45形成於上表面41a上並連接於上表面41a，且位於操作區43a中之漂移區42a上並連接於漂移區42a，並與第一漂移氧化區44於橫向(如第4A圖中之實線箭號方向所示意，下同)上連接。
漂移井區42具有第一導電型，形成於半導體層41’之操作區43a中，且於垂直方向上，漂移井區42位於上表面41a下並連接於上表面41a。通道井區46具有第二導電型，形成於半導體層41’的操作區43a中，且於垂直方向上，通道井區46位於上表面41a下並連接於上表面41a。埋層46’具有第一導電型，於垂直方向上，形成於通道井區46下方且與該通道井區46連接，且該埋層於該操作區內，完全覆蓋該通道井區46下方。閘極47形成於半導體層41’之上表面41a上的操作區43a中，由上視圖視之，閘極47覆蓋所有第二漂移氧化區45及至少部分第一漂移氧化區44，且於垂直方向上，部分通道井區46位於閘極47正下方並連接於閘極47，以提供高壓元件400在導通操作中之反轉電流通道。
請繼續參閱第4A與4B圖，閘極47包括：介電層47a、導電層47b、以及間隔層47c。介電層47a形成於上表面41a上並連接於上表面41a，並與第二漂移氧化區45於橫向(如第4A圖中之實線箭號方向所示意，下同)上連接，且第二漂移氧化區45隔開介電層47a及第一漂移氧化區44。導電層47b用以作為閘極47之電性接點，形成於所有介電層47a上並連接於介電層47a，且形成於所有第二漂移氧化區45上並連接於第二漂移氧化區45，且形成於至少部分第一漂移氧化區44上並連接於第一漂移氧化區44。間隔層47c形成於導電層47b之一側壁外並連接於導電層47b，用以作為閘極47之電性絕緣層。
源極48具有第一導電型，於垂直方向上，源極48形成於上表面41a下並連接於上表面41a之半導體層41’之通道井區46中。汲極49具有第一導電型，於垂直方向上，汲極49形成於上表面41a下並連接於上表面41a之半導體層41’之漂移井區42中，且由上視圖視之，汲極49介於第一漂移氧化區44與絕緣氧化區43之間。源極48與汲極49分別位於閘極47在橫向上之外部下方之通道井區46中與遠離通道井區46側之漂移井區42中，且於橫向上，漂移區42a定義於汲極49與通道井區46之間，靠近上表面41a之漂移井區42中，用以作為高壓元件400在導通操作中之漂移區。
絕緣氧化區43、第一漂移氧化區44、與第二漂移氧化區45於垂直方向上，分別具有絕緣厚度 di、第一厚度 d1、與第二厚度 d2，且第二厚度 d2小於第一厚度 d1。第二漂移氧化區45係化學汽相沉積(chemical vapor deposition, CVD) 氧化區，由CVD製程步驟所形成，CVD製程步驟為本領域具有通常知識所熟知，在此不予贅述。第一漂移氧化區44係如圖所示之區域氧化(local oxidation of silicon, LOCOS) 區。第二厚度 d2大於介電層47a之介電層厚度 dk。
第5A-5B圖顯示本發明的第四個實施例。第5A與5B圖分別顯示高壓元件500的剖視示意圖與上視示意圖。如第5A與5B圖所示，高壓元件500包含：半導體層51’、漂移井區52、埋層56’、絕緣氧化區53、第一漂移氧化區54、第二漂移氧化區55、通道井區56、閘極57、源極58以及汲極59。半導體層51’形成於基板51上，半導體層51’於垂直方向(如第5A圖中之虛線箭號方向所示意，下同)上，具有相對之上表面51a與下表面51b。基板51例如但不限於為一P型或N型的半導體矽基板。半導體層51’例如以磊晶的步驟，形成於基板51上，或是以基板51的部分，作為半導體層51’。形成半導體層51’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第5A與5B圖，其中，絕緣氧化區53形成於上表面51a上並連接於上表面51a，用以定義操作區53a(如第5B圖中虛線框所示意)。絕緣氧化區53並不限於如圖所示之區域氧化(local oxidation of silicon, LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation, STI)結構。第一漂移氧化區54形成於該上表面51a上並連接於上表面51a，且位於操作區53a中之漂移區52a(如第5A圖中虛線框所示意)上並連接於漂移區52a。第二漂移氧化區55形成於上表面51a上並連接於上表面51a，且位於操作區53a中之漂移區52a上並連接於漂移區52a，並與第一漂移氧化區54於橫向(如第5A圖中之實線箭號方向所示意，下同)上連接。
漂移井區52具有第一導電型，形成於半導體層51’之操作區53a中，且於垂直方向上，漂移井區52位於上表面51a下並連接於上表面51a。通道井區56具有第二導電型，形成於半導體層51’的操作區53a中，且於垂直方向上，通道井區56位於上表面51a下並連接於上表面51a。埋層56’具有第一導電型，於垂直方向上，形成於通道井區56下方且與該通道井區56連接，且該埋層於該操作區內，完全覆蓋該通道井區56下方。閘極57形成於半導體層51’之上表面51a上的操作區53a中，由上視圖視之，閘極57覆蓋所有第二漂移氧化區55及至少部分第一漂移氧化區54，且於垂直方向上，部分通道井區56位於閘極57正下方並連接於閘極57，以提供高壓元件500在導通操作中之反轉電流通道。
請繼續參閱第5A與5B圖，閘極57包括：介電層57a、導電層57b、以及間隔層57c。介電層57a形成於上表面51a上並連接於上表面51a，並與第二漂移氧化區55於橫向(如第5A圖中之實線箭號方向所示意，下同)上連接，且第二漂移氧化區55隔開介電層57a及第一漂移氧化區54。導電層57b用以作為閘極57之電性接點，形成於所有介電層57a上並連接於介電層57a，且形成於所有第二漂移氧化區55上並連接於第二漂移氧化區55，且形成於至少部分第一漂移氧化區54上並連接於第一漂移氧化區54。間隔層57c形成於導電層57b之一側壁外並連接於導電層57b，用以作為閘極57之電性絕緣層。
源極58具有第一導電型，於垂直方向上，源極58形成於上表面51a下並連接於上表面51a之半導體層51’之通道井區56中。汲極59具有第一導電型，於垂直方向上，汲極59形成於上表面51a下並連接於上表面51a之半導體層51’之漂移井區52中，且由上視圖視之，汲極59介於第一漂移氧化區54與絕緣氧化區53之間。源極58與汲極59分別位於閘極57在橫向上之外部下方之通道井區56中與遠離通道井區56側之漂移井區52中，且於橫向上，漂移區52a定義於汲極59與通道井區56之間，靠近上表面51a之漂移井區52中，用以作為高壓元件500在導通操作中之漂移區。
絕緣氧化區53、第一漂移氧化區54、與第二漂移氧化區55於垂直方向上，分別具有絕緣厚度 di、第一厚度 d1、與第二厚度 d2，且第二厚度 d2小於第一厚度 d1。第二漂移氧化區55係化學汽相沉積(chemical vapor deposition, CVD) 氧化區，由CVD製程步驟所形成，CVD製程步驟為本領域具有通常知識所熟知，在此不予贅述。第一漂移氧化區54係如圖所示之淺溝槽絕緣(shallow trench isolation, STI) 氧化區。第二厚度 d2大於介電層57a之介電層厚度 dk。
第6A-6J圖顯示本發明的第五個實施例。第6A-6C及6E-6I圖顯示根據本發明之橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor, LDMOS)元件200製造方法的剖視示意圖，第6D與6J圖分別顯示第6C與第6I圖之上視示意圖。首先，如第6A圖所示，提供基板21，其中，基板21例如但不限於為一P型或N型的半導體矽基板，亦可以為其他半導體基板。
接著如第6B圖所示，形成半導體層21’於基板21上。半導體層21’於垂直方向(如第6B圖中之虛線箭號方向所示意，下同)上，具有相對之上表面21a與下表面21b。半導體層21’例如以磊晶的步驟，形成於基板21上，或是以基板21的部分，作為半導體層21’。形成半導體層21’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。接著，形成井區22於半導體層21’之操作區23a中，且井區22具有第一導電型，於垂直方向上，井區22位於上表面21a下並連接於上表面21a。形成井區22的方式，例如但不限於以離子植入製程，以將第一導電型雜質，以加速離子的形式，植入半導體層21’內，而形成井區22。
接下來，如第6C圖所示，形成絕緣氧化區23與第一漂移氧化區24於上表面21a上並連接於上表面21a。絕緣氧化區23用以定義操作區23a。操作區23a作為LDMOS元件200操作時主要的作用區，其範圍如6D圖中粗黑虛線框所示意。絕緣氧化區23與第一漂移氧化區24例如但不限於為如圖所示之區域氧化(local oxidation of silicon, LOCOS)結構，且可利用相同製程步驟形成。第一漂移氧化區24位於操作區23a中之漂移區22a上並連接於漂移區22a(參閱第2A圖)。
接下來，如第6E圖所示，利用遮罩層25a，定義第二漂移氧化區25，其中，遮罩層25a例如但不限於包含氮化層(如氮化矽)或其他硬遮罩層，即為可阻擋氧化製程或沉積製程的遮罩。接下來，如第6F圖所示，形成第二漂移氧化區25，接著將遮罩層25a移除。如此一來，可以形成在垂直方向上(如第6E圖中虛線箭號所示意之方向)厚度較第一漂移氧化區24小的第二漂移氧化區25，並且不會影響到第一漂移氧化區24的厚度。如第6F圖所示，第一漂移氧化區24在垂直方向上具有厚度 d1，其大於第二漂移氧化區25在垂直方向上具有之厚度 d2。且第二漂移氧化區25與第一漂移氧化區24於如第6F圖中箭號所示意之橫向上連接。第二漂移氧化區25係化學汽相沉積(chemical vapor deposition, CVD) 氧化區，由CVD製程步驟所形成。第一漂移氧化區24例如但不限於如圖所示之區域氧化(local oxidation of silicon, LOCOS) 區或一淺溝槽絕緣(shallow trench isolation, STI) 氧化區。
接下來，如第6G圖所示，例如但不限於以微影製程形成光阻層26a為遮罩，以定義第二導電型本體區26，並以離子植入製程，將第二導電型雜質，以加速離子的形式，如第6G圖中虛線箭號所示意，植入定義的區域內，而形成第二導電型本體區26於井區22中，接著再將光阻層26a去除(未示出)。
接下來，如第6H圖所示，形成介電層27a於漂移區22a上，與漂移區22a在垂直方向上連接，並與第二漂移氧化區25於橫向上連接。第二漂移氧化區25在橫向上隔開介電層27a及第一漂移氧化區24。介電層27a具有較高之介電係數，即其介電係數高於矽或基板21材質的介電係數。接著形成導電層27b於介電層27a上，導電層27b用以作為閘極27的電性接點，其包含導電材質，例如但不限於為金屬或具有P型或N型雜質摻雜之多晶矽。導電層27b除了覆蓋介電層27a之外，並覆蓋所有第二漂移氧化區25及部分第一漂移氧化區24。接著，以導電層27b為遮罩，形成輕摻雜區28’於本體區26中。輕摻雜區28’具有與漂移區22相同的導電型，在本實施例中，例如為第一導電型，以電連接源極28與反轉電流通道。
接下來，如第6I圖所示，形成間隔層27c於導電層27b之側壁外之上表面21a上，包覆導電層27b的側壁，包含絕緣材料，亦可作為形成源極28時的自我對準遮罩。接著形成源極28於本體區26中，源極28具有與漂移區22相同的導電型，在本實施例中，例如為第一導電型，且由上視圖第6J圖視之，間隔層27c介於源極28與導電層27b之間。汲極29具與井區22相同的導電型，在本實施例中，例如為第一導電型，形成於井區22中，且由剖視圖第6I圖視之，汲極29於橫向上介於第一漂移氧化區24與絕緣氧化區23之間。其中，由上視圖第6J圖視之，在由右至左的橫向上，絕緣氧化區23、汲極29、第一漂移氧化區24、第二漂移氧化區25、與介電層27a依序連接。
本發明與先前技術主要的差異在於，將先前技術中閘極下方的第一漂移氧化區(如第1A圖所示的第一漂移氧化區14)，在靠近源極側的部分，以厚度較小的CVD氧化區取代，如此一來，可在不降低崩潰防護電壓的情況下，降低導通電阻，增加導通電流，增加元件操作的速度與應用範圍。
第7A-7I圖顯示本發明的第六個實施例。第7A-7C及7E-7H圖顯示根據本發明之橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor, LDMOS)元件400製造方法的剖視示意圖，第7D與7I圖分別顯示第7C與第7H圖之上視示意圖。首先，如第7A圖所示，提供基板41，其中，基板41例如但不限於為一P型或N型的半導體矽基板，亦可以為其他半導體基板。
接著如第7B圖所示，形成半導體層41’於基板41上。半導體層41’於垂直方向(如第7B圖中之虛線箭號方向所示意，下同)上，具有相對之上表面41a與下表面41b。半導體層41’例如以磊晶的步驟，形成於基板41上，或是以基板41的部分，作為半導體層41’。形成半導體層41’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。接著，形成漂移井區42與通道井區46於半導體層41’之操作區43a中，且漂移井區42具有第一導電型，通道井區46具有第二導電型。於垂直方向上，漂移井區42與通道井區46位於上表面41a下並連接於上表面41a。形成漂移井區42的方式，例如但不限於以離子植入製程，以將第一導電型雜質，以加速離子的形式，植入半導體層41’內中所定義的區域，而形成漂移井區42。形成通道井區46的方式，例如但不限於以離子植入製程，以將第二導電型雜質，以加速離子的形式，植入半導體層41’內所定義的區域，而形成通道井區46。通道井區46與漂移井區42在橫向上鄰接。接著，形成埋層46’於通道井區46下方且與通道井區連接，且埋層46’於操作區43a內，完全覆蓋通道井區46，埋層46’具有第一導電型。
接下來，如第7C圖所示，形成絕緣氧化區43與第一漂移氧化區44於上表面41a上並連接於上表面41a。絕緣氧化區43用以定義操作區43a。操作區43a作為LDMOS元件400操作時主要的作用區，其範圍如7D圖中粗黑虛線框所示意。絕緣氧化區43與第一漂移氧化區44例如但不限於為如圖所示之區域氧化(local oxidation of silicon, LOCOS)結構，且可利用相同製程步驟形成。第一漂移氧化區44位於操作區43a中之漂移區42a上並連接於漂移區42a(參閱第4A圖)。
接下來，如第7E圖所示，利用遮罩層45a，定義第二漂移氧化區45，其中，遮罩層45a例如但不限於包含氮化層(如氮化矽)或其他硬遮罩層，即為可阻擋氧化製程或沉積製程的遮罩。接下來，如第7F圖所示，形成第二漂移氧化區45，接著將遮罩層45a移除。如此一來，可以形成在垂直方向上(如第7E與7F圖中虛線箭號所示意之方向)厚度較第一漂移氧化區44小的第二漂移氧化區45，並且不會影響到第一漂移氧化區44的厚度。如第7F圖所示，第一漂移氧化區44在垂直方向上具有厚度 d1，其大於第二漂移氧化區45在垂直方向上具有之厚度 d2。且第二漂移氧化區45與第一漂移氧化區44於如第7F圖中箭號所示意之橫向上連接。第二漂移氧化區45係化學汽相沉積(chemical vapor deposition, CVD) 氧化區，由CVD製程步驟所形成。第一漂移氧化區44例如但不限於如圖所示之區域氧化(local oxidation of silicon, LOCOS) 區或一淺溝槽絕緣(shallow trench isolation, STI) 氧化區。
接下來，如第7G圖所示，形成介電層47a於漂移區42a上，與漂移區42a在垂直方向上連接，並與第二漂移氧化區45於橫向上連接。第二漂移氧化區45在橫向上隔開介電層47a及第一漂移氧化區44。介電層47a具有較高之介電係數，即其介電係數高於矽或基板41材質的介電係數。接著形成導電層47b於介電層47a上，導電層47b用以作為閘極47的電性接點，其包含導電材質，例如但不限於為金屬或具有P型或N型雜質摻雜之多晶矽。導電層47b除了覆蓋介電層47a之外，並覆蓋所有第二漂移氧化區45及部分第一漂移氧化區44。接著，以導電層47b為遮罩，形成輕摻雜區48’於通道井區46中。輕摻雜區48’具有與漂移區42相同的導電型，在本實施例中，例如為第一導電型，以電連接源極48與反轉電流通道。
接下來，如第7H圖所示，形成間隔層47c於導電層47b之側壁外之上表面41a上，包覆導電層47b的側壁，包含絕緣材料，亦可作為形成源極48時的自我對準遮罩。接著形成源極48於通道井區46中，源極48具有與漂移區42相同的導電型，在本實施例中，例如為第一導電型，且由上視圖第7I圖視之，間隔層47c介於源極48與導電層47b之間。汲極49具與漂移井區42相同的導電型，在本實施例中，例如為第一導電型，形成於漂移井區42中，且由剖視圖第7H圖視之，汲極49於橫向上介於第一漂移氧化區44與絕緣氧化區43之間。其中，由上視圖第7I圖視之，在由右至左的橫向上，絕緣氧化區43、汲極49、第一漂移氧化區44、第二漂移氧化區45、與介電層47a依序連接。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如深井區等；又如，微影技術並不限於光罩技術，亦可包含電子束微影技術。凡此種種，皆可根據本發明的教示類推而得。此外，所說明之各個實施例，並不限於單獨應用，亦可以組合應用，例如但不限於將兩實施例併用。因此，本發明的範圍應涵蓋上述及其他所有等效變化。此外，本發明的任一實施型態不必須達成所有的目的或優點，因此，請求專利範圍任一項也不應以此為限。
11, 21, 31, 41, 51‧‧‧基板
12, 22, 32‧‧‧井區
13, 23, 33, 43, 53‧‧‧絕緣氧化區
13a, 23a, 33a, 43a, 53a‧‧‧操作區
14, 24, 34, 44, 54‧‧‧第一漂移氧化區
16, 26, 36‧‧‧本體區
17, 27, 37, 47, 57‧‧‧閘極
27a, 37a, 47a, 57a‧‧‧介電層
27b, 37b, 47b, 57b‧‧‧導電層
27c, 37c, 47c, 57c‧‧‧間隔層
18, 28, 38, 48, 58‧‧‧源極
19, 29, 39, 49, 59‧‧‧汲極
22a, 32a, 42a , 52a‧‧‧漂移區
25, 35, 45, 55‧‧‧第二漂移氧化區
25a, 45a‧‧‧遮罩層
28’, 48’‧‧‧輕摻雜區
42, 52‧‧‧漂移井區
46, 56‧‧‧通道井區
100, 200, 300, 400, 500‧‧‧LDMOS元件
d1,‧‧‧第一厚度
d2‧‧‧第二厚度
di‧‧‧絕緣厚度
dk‧‧‧介電層厚度
第1A-1B圖顯示一種習知LDMOS元件100。
第2A-2B圖顯示本發明的第一個實施例。
第3A-3B圖顯示本發明的第二個實施例。
第4A-4B圖顯示本發明的第三個實施例。
第5A-5B圖顯示本發明的第四個實施例。
第6A-6J圖顯示本發明的第五個實施例。
第7A-7I圖顯示本發明的第六個實施例。

Claims (4)

  1. 一種橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor,LDMOS)元件，包含：一半導體層，形成於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；一絕緣氧化區，形成於該上表面上並連接於該上表面，用以定義一操作區；一第一漂移氧化區，形成於該上表面上並連接於該上表面，且位於該操作區中之一漂移區上並連接於該漂移區；一第二漂移氧化區，形成於該上表面上並連接於該上表面，且位於該操作區中之該漂移區上並連接於該漂移區，並與該第一漂移氧化區於一橫向上連接；一漂移井區，具有一第一導電型，形成於該半導體層之該操作區中，且於該垂直方向上，該漂移井區位於該上表面下並連接於該上表面；一通道井區，具有該第二導電型，且於該垂直方向上，形成於該上表面下之該操作區中，該通道井區與該漂移井區在一橫向上鄰接；一埋層，具有一第一導電型，於該垂直方向上，形成於該通道井區下方且與該通道井區連接，且該埋層於該操作區內，完全覆蓋該通道井區；一閘極，形成於該半導體層之該上表面上的該操作區中，由上視圖視之，該閘極覆蓋所有該第二漂移氧化區及至少部分該第一漂移氧化區，該閘極包括：一介電層，形成於該上表面上並連接於該上表面，並與該第二漂移氧化區於該橫向上連接，且該第二漂移氧化區隔開該介電層及該第一漂移氧化區；一導電層，用以作為該閘極之電性接點，形成於所有該介電層上並連接於該介電層，且形成於所有該第二漂移氧化區上並連接於該第二漂移氧化區，且形成於至少部分該第一漂移氧化區上並連接於該第一漂移氧化區；以及一間隔層，形成於該導電層之一側壁外並連接於該導電層，用以作為該閘極之電性絕緣層；一源極，具有該第一導電型，於該垂直方向上，該源極形成於該上表面下並連接於該上表面之該半導體層之該通道井區中；以及一汲極，具有該第一導電型，於該垂直方向上，該汲極形成於該上表面下並連接於該上表面之該半導體層之該漂移井區中，且由上視圖視之，該汲極介於該第一漂移氧化區與該絕緣氧化區之間；其中，該源極與該汲極分別位於該閘極之外部下方之該通道井區中與遠離該通道井區側之該漂移井區中，且於一橫向上，該漂移區定義於該汲極與該通道井區之間，靠近該上表面之該漂移井區中，用以作為該高壓元件在該導通操作中之一漂移區；其中，該絕緣氧化區、該第一漂移氧化區、與該第二漂移氧化區於一垂直方向上，分別具有一絕緣厚度、第一厚度、與第二厚度，且該第二厚度小於該第一厚度；其中，該第二漂移氧化區係一化學汽相沉積(chemical vapor deposition,CVD)氧化區，由一CVD製程步驟所形成；其中，該第一漂移氧化區係一區域氧化(local oxidation of silicon,LOCOS)區或一淺溝槽絕緣(shallow trench isolation,STI)氧化區；其中，該第二厚度大於該介電層之一介電層厚度。
  2. 如申請專利範圍第1項所述之橫向雙擴散金屬氧化物半導體元件，其中該絕緣氧化區、該汲極、該第一漂移氧化區、該第二漂移氧化區、與該介電層於該橫向上依序相鄰排列。
  3. 一種橫向雙擴散金屬氧化物半導體(Lateral Double Diffused Metal Oxide Semiconductor,LDMOS)元件製造方法，包含：形成一半導體層於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；形成一漂移井區於該半導體層之該操作區中，且該漂移井區具有一第一導電型，於該垂直方向上，該漂移井區位於該上表面下並連接於該上表面；形成一通道井區於該半導體層之該操作區中，且該通道井區具有一第二導電型，於該垂直方向上，該通道井區位於該上表面下並連接於該上表面，該通道井區與該漂移井區在一橫向上鄰接；形成一埋層於該通道井區下方且與該通道井區連接，且該埋層於該操作區內，完全覆蓋該通道井區，該埋層具有一第一導電型；形成一絕緣氧化區於該上表面上並連接於該上表面，用以定義一操作區；形成一第一漂移氧化區於該上表面上並連接於該上表面，且該第一漂移氧化區位於該操作區中之一漂移區上並連接於該漂移區；形成一第二漂移氧化區於該上表面上並連接於該上表面，且該第二漂移氧化區位於該操作區中之該漂移區上並連接於該漂移區，並與該第一漂移氧化區於一橫向上連接；形成一閘極於該半導體層之該上表面上的該操作區中，由上視圖視之，該閘極覆蓋所有該第二漂移氧化區及至少部分該第一漂移氧化區，該閘極包括：一介電層，形成於該上表面上並連接於該上表面，並與該第二漂移氧化區於該橫向上連接，且該第二漂移氧化區隔開該介電層及該第一漂移氧化區；一導電層，用以作為該閘極之電性接點，形成於所有該介電層上並連接於該介電層，且形成於所有該第二漂移氧化區上並連接於該第二漂移氧化區，且形成於至少部分該第一漂移氧化區上並連接於該第一漂移氧化區；以及一間隔層，形成於該導電層之一側壁外並連接於該導電層，用以作為該閘極之電性絕緣層；形成一源極於該上表面下並連接於該上表面之該半導體層之該通道井區中，該源極具有該第一導電型；以及形成一汲極於該上表面下並連接於該上表面之該半導體層之該漂移井區中，且由上視圖視之，該汲極介於該第一漂移氧化區與該絕緣氧化區之間，該汲極具有該第一導電型；其中，該源極與該汲極分別位於該閘極之外部下方之該通道井區中與遠離該通道井區側之該漂移井區中，且於一橫向上，該漂移區定義於該汲極與該通道井區之間，靠近該上表面之該漂移井區中，用以作為該高壓元件在該導通操作中之一漂移區；其中，該絕緣氧化區、該第一漂移氧化區、與該第二漂移氧化區於一垂直方向上，分別具有一絕緣厚度、第一厚度、與第二厚度，且該第二厚度小於該第一厚度；其中，該第二漂移氧化區係一化學汽相沉積(chemical vapor deposition,CVD)氧化區，由一CVD製程步驟所形成；其中，該第一漂移氧化區係一區域氧化(local oxidation of silicon,LOCOS)區或一淺溝槽絕緣(shallow trench isolation,STI)氧化區；其中，該第二厚度大於該介電層之一介電層厚度。
  4. 如申請專利範圍第3項所述之橫向雙擴散金屬氧化物半導體元件製造方法，其中該絕緣氧化區、該汲極、該第一漂移氧化區、該第二漂移氧化區、與該介電層於該橫向上依序相鄰排列。
TW107115630A 2018-05-08 2018-05-08 橫向雙擴散金屬氧化物半導體元件及其製造方法 TWI656642B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107115630A TWI656642B (zh) 2018-05-08 2018-05-08 橫向雙擴散金屬氧化物半導體元件及其製造方法
US16/297,660 US20190348533A1 (en) 2018-05-08 2019-03-10 Lateral double diffused metal oxide semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107115630A TWI656642B (zh) 2018-05-08 2018-05-08 橫向雙擴散金屬氧化物半導體元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI656642B true TWI656642B (zh) 2019-04-11
TW201947761A TW201947761A (zh) 2019-12-16

Family

ID=66996076

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107115630A TWI656642B (zh) 2018-05-08 2018-05-08 橫向雙擴散金屬氧化物半導體元件及其製造方法

Country Status (2)

Country Link
US (1) US20190348533A1 (zh)
TW (1) TWI656642B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770452B (zh) * 2019-09-05 2022-07-11 立錡科技股份有限公司 高壓元件及其製造方法
CN115116936A (zh) * 2022-06-29 2022-09-27 武汉新芯集成电路制造有限公司 包含ldmos晶体管的半导体器件及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244178B (zh) * 2020-01-15 2020-10-16 合肥晶合集成电路有限公司 扩散型场效应晶体管的形成方法
CN113410139A (zh) * 2020-07-02 2021-09-17 台湾积体电路制造股份有限公司 半导体结构及其形成方法
US11398552B2 (en) * 2020-08-26 2022-07-26 Vanguard International Semiconductor Corporation High-voltage semiconductor device and method of forming the same
TWI786976B (zh) * 2021-01-08 2022-12-11 立錡科技股份有限公司 高壓元件、高壓控制元件及其製造方法
CN114975607A (zh) * 2021-02-18 2022-08-30 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制备方法
US11908930B2 (en) 2021-08-17 2024-02-20 Globalfoundries Singapore Pte. Ltd. Laterally-diffused metal-oxide-semiconductor devices with a multiple-thickness buffer dielectric layer
CN114335156A (zh) * 2022-03-16 2022-04-12 北京芯可鉴科技有限公司 横向双扩散金属氧化物半导体场效应管及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW305057B (zh) * 1994-04-08 1997-05-11 Texas Instruments Inc

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101572476B1 (ko) * 2008-12-12 2015-11-27 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US9070576B2 (en) * 2012-09-07 2015-06-30 Freescale Semiconductor Inc. Semiconductor device and related fabrication methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW305057B (zh) * 1994-04-08 1997-05-11 Texas Instruments Inc

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770452B (zh) * 2019-09-05 2022-07-11 立錡科技股份有限公司 高壓元件及其製造方法
CN115116936A (zh) * 2022-06-29 2022-09-27 武汉新芯集成电路制造有限公司 包含ldmos晶体管的半导体器件及其制作方法

Also Published As

Publication number Publication date
US20190348533A1 (en) 2019-11-14
TW201947761A (zh) 2019-12-16

Similar Documents

Publication Publication Date Title
TWI656642B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
US10840368B2 (en) Semiconductor device
US9263570B2 (en) Semiconductor device including a high breakdown voltage DMOS and method of manufacturing the same
TW201244102A (en) Lateral DMOS with capacitively depleted drift region
TWI668746B (zh) 高壓元件及其製造方法
TWI614892B (zh) 高壓元件及其製造方法
TW201943081A (zh) 半導體裝置及其製造方法
TWI650866B (zh) 高壓元件及其製造方法
TWI644441B (zh) 高壓元件及其製造方法
TWI624065B (zh) 雙擴散金屬氧化物半導體元件及其製造方法
TW201519446A (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
TWI770452B (zh) 高壓元件及其製造方法
WO2017175544A1 (ja) 半導体装置およびその製造方法
KR100947941B1 (ko) 반도체 소자 및 그 제조방법
TWI786976B (zh) 高壓元件、高壓控制元件及其製造方法
TWI677094B (zh) 高壓元件及其製造方法
TWI665802B (zh) 高壓元件及其製造方法
TWI619200B (zh) 具有雙井區之金屬氧化物半導體元件及其製造方法
TWI668802B (zh) 金屬氧化物半導體元件及其製造方法
TWI641146B (zh) 橫向雙擴散金屬氧化物半導體元件製造方法
TWI841913B (zh) 高壓元件及其製造方法
TWI841999B (zh) 具有多重場板之高壓元件及其製造方法
TWI821940B (zh) 高壓元件與低壓元件整合製造方法
JP7252094B2 (ja) 半導体装置及びトランジスタ
TWI656646B (zh) 高壓元件及其製造方法