JP2005260055A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005260055A
JP2005260055A JP2004070784A JP2004070784A JP2005260055A JP 2005260055 A JP2005260055 A JP 2005260055A JP 2004070784 A JP2004070784 A JP 2004070784A JP 2004070784 A JP2004070784 A JP 2004070784A JP 2005260055 A JP2005260055 A JP 2005260055A
Authority
JP
Japan
Prior art keywords
layer
impurity
semiconductor substrate
low
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004070784A
Other languages
English (en)
Other versions
JP4711636B2 (ja
Inventor
Mitsuhiro Suzuki
光浩 鈴木
Minoru Morinaga
実 森永
Masahiro Inoue
征宏 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004070784A priority Critical patent/JP4711636B2/ja
Priority to TW094106390A priority patent/TW200535950A/zh
Priority to US11/072,310 priority patent/US7196393B2/en
Priority to KR1020050020596A priority patent/KR101084490B1/ko
Priority to CNA2005100527699A priority patent/CN1667837A/zh
Publication of JP2005260055A publication Critical patent/JP2005260055A/ja
Application granted granted Critical
Publication of JP4711636B2 publication Critical patent/JP4711636B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 電流駆動能力の低下を抑え、安定した駆動を行える高耐圧トランジスタを備えた半導体装置およびその製造方法を提供する。
【解決手段】 ドレイン拡散層１１ｂを、低濃度不純物領域５ａと高濃度不純物領域５ｂとで構成し、低濃度不純物領域５ａをチャンネル領域側に配置する。チャンネル領域に、ドレイン拡散層１１ｂとは逆導電型の不純物層７を、低濃度不純物領域５ａから間隔Ｔをあけた位置に形成する。あるいは、低濃度不純物領域５ａと不純物層７とを、互いに接する位置に形成する。もしくは、両者の間に境界不純物層を設ける。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関し、より特定的には、オフセット構造を有する高耐圧トランジスタを備えた半導体装置およびその製造方法に関する。
トランジスタの耐圧・リーク特性を安定させる手法として、オフセット構造を有する高耐圧トランジスタが知られている（例えば、特許文献１の図６）。このような高耐圧トランジスタでは、ドレイン拡散層は、ゲート電極側に配置される不純物領域（以下、低濃度不純物領域と称す）と、この領域よりも不純物濃度が高い領域（以下、高濃度不純物領域と称す）とで構成される。また、ＬＯＣＯＳ法（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ
Ｓｉｌｉｃｏｎ：シリコン局所酸化法）や、ＳＴＩ法（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ
Ｉｓｏｌａｔｉｏｎ）といったトレンチ構造などによる素子分離が行われている。
図６は、ＬＯＣＯＳ法による素子分離が行われた、オフセット構造を有するＭＯＳ型トランジスタを備えた半導体装置の断面図である。図６において、半導体基板１は、高耐圧トランジスタ２０ｄを形成するためのベースとなる基板であり、その上には、第１導電型のウェル拡散層２が形成されている。ウェル拡散層２の表面には、素子分離用の絶縁層として、ＬＯＣＯＳ酸化膜６ａおよび６ｂが形成されている。
第２導電型のソース拡散層１１ａは、ＬＯＣＯＳ酸化膜６ａと接するようにウェル拡散層２の内部に形成される。第２導電型のドレイン拡散層１１ｂは、低濃度不純物領域５ａと高濃度不純物領域５ｂとで構成され、低濃度不純物領域５ａは、ソース拡散層１１ａの側でかつＬＯＣＯＳ酸化膜６ｂの下部に配置される。このような構成を有する低濃度不純物領域５ａは、オフセットドレイン拡散層とも称される。
ウェル拡散層２の内部における、ソース拡散層１１ａとドレイン拡散層１１ｂとの間は、チャンネルとなるべき領域（以下、チャンネル領域と称す）であり、このチャンネル領域およびソース拡散層１１ａに重なるように、第１導電型の不純物層１５が形成されている。チャンネル領域の上には、ゲート絶縁膜８が形成されており、ゲート絶縁膜８の上には、ゲート電極９が形成されている。
ここで、不純物層１５は、高耐圧トランジスタ２０ｄの閾値電圧を調整する閾値電圧調整用不純物層である。この不純物層１５は、イオン注入法などにより、ソース拡散層１１ａおよびチャンネル領域に第１導電型の不純物を導入し、導入した不純物を熱拡散することにより形成される。このようにチャンネル領域に不純物層１５が形成されていることで、ゲート電極９あるいはドレイン拡散層１１ｂに、高電圧を印加することが可能となる。
特開平９−２２３７９３号公報
しかしながら、上記のような構成を有する高耐圧トランジスタ２０ｄは、電流駆動能力が低下しやすく、このことが大きな問題となっている。図６において、枠内の図は、ＬＯＣＯＳ酸化膜６ｂのチャンネル領域側の拡大図である。図６において、不純物層１５の端部は、低濃度不純物領域５ａの端部と重なっている。以下、両者が重なった部分を、重なり部３０と称す。不純物層１５と低濃度不純物領域５ａとは、互いに反対導電型を有している。従って、重なり部３０では、伝導に寄与するキャリヤ濃度が低くなって寄生抵抗が生じ、高抵抗となる。これによって高耐圧トランジスタの電流駆動能力が低下する。
そこで、上記特許文献１では、上記のように構成された半導体装置のチャンネル領域に、さらに別の不純物層を設けることにより、上記課題を解決する手法を提案している。図７は、このような構成を有する半導体装置の断面図である。図７において、図６に示す半導体装置と同様に構成された半導体装置のチャンネル領域には、ドレイン拡散層１１ｂと同一導電型を有する高濃度不純物層４０が、さらに形成されている。この高濃度不純物層４０は、不純物層１５を形成した後に、チャンネル領域に、ドレイン拡散層１１ｂと同一導電型を有する不純物を導入し、この不純物を熱拡散することにより得られる。
このような構成を有する高耐圧トランジスタ２０ｅは、不純物層１５の不純物により低濃度不純物領域５ａの不純物が補償されて、重なり部３０における空乏層６０がのびることにより、ドレイン拡散層１１ｂあるいはゲート電極９の高耐圧を確保できる。一方、高濃度不純物層４０により、閾値電圧を所望の値に調節することで、トランジスタの電流駆動能力を高めることができる。
しかしながら上記の手法では、不純物層１５および高濃度不純物層４０を形成するときの半導体基板の深さ方向への不純物分布を、熱拡散により制御している。不純物層１５は、重なり部３０において所望の空乏層６０が得られるように、その濃度を制御する必要があるが、熱拡散により不純物濃度を適切な値に制御することは困難である。また、チャンネル領域には、不純物層１５と高濃度不純物層４０とが重なりあって形成されるため、チャンネル領域の表面部分の濃度制御が困難である。
それゆえに、本発明の目的は、ドレイン拡散層の低濃度不純物領域の端部およびチャンネル領域における不純物濃度の制御が容易であり、ドレイン拡散層あるいはゲート電極の高耐圧を確保できるとともに、トランジスタの電流駆動能力の低下を抑制できる半導体装置およびその製造方法を提供することである。
本発明は、高耐圧トランジスタを有する半導体装置に向けられており、この半導体装置は、表面が第１導電型の半導体基板、この半導体基板の内部に形成された第２導電型のソース拡散層およびドレイン拡散層と第１導電型の不純物層、並びに、この半導体基板の上に形成されたゲート電極およびゲート絶縁膜を備える。ドレイン拡散層は、ソース拡散層側に形成された第２導電型の低濃度不純物領域と、この低濃度不純物領域よりも不純物濃度が高い第２導電型の高濃度不純物領域とで構成される。また、素子分離用の絶縁層が形成されていてもよく、低濃度不純物領域は、絶縁層の下部に形成されたオフセットドレイン拡散層であってもよい。
ここで、本発明の半導体装置の特徴は、低濃度不純物領域と不純物層とが、互いに不純物を補償しない位置に形成されている点にある。このような構成であると、不純物層の不純物によって低濃度不純物領域が補償されるのを抑制できる。その結果、寄生抵抗の発生が低減され、電流駆動能力の低下を抑制できる。また、ゲート電極やドレイン拡散層に高電圧を印加して動作できる。
低濃度不純物領域と不純物層とが、互いに不純物を補償しない位置に形成されているとは、例えば、両者が、離間した位置にある、あるいは、接する位置にあることをいう。また、両者の間には、第２導電型の境界不純物層がさらに形成されていてもよい。
本発明は、上記のような構成を有する半導体装置の製造方法にも向けられている。この製造方法では、まず、表面が第１導電型の半導体基板に第２導電型の不純物を導入することにより、半導体基板の内部に低濃度不純物領域を形成する。次に、半導体基板の内部に、一方が低濃度不純物領域の上にあるように、素子分離用の一対の絶縁層を形成する。次に、低濃度不純物領域の上に形成された絶縁層の上に、チャンネルとなるべき領域の一部を含めて覆うレジストパターンを形成する。次に、レジストパターンおよび絶縁層をマスクとして、半導体基板に第１導電型の不純物を導入することにより、半導体基板の内部であって、低濃度不純物領域と離間した位置に不純物層を形成する。次に、レジストパターンを除去し、半導体基板のチャンネルとなるべき領域の上に、ゲート絶縁膜を形成する。次に、ゲート絶縁膜上にゲート電極を形成する。そして、一対の絶縁層およびゲート電極をマスクとして、半導体基板に第２導電型の不純物を導入することにより、半導体基板の内部にソース拡散層およびドレイン拡散層を形成する。
また、ゲート電極を形成する工程の後に、熱処理により、不純物層および低濃度不純物領域に含まれる不純物を、両者が接触するまで、半導体基板の主面に沿った方向に拡散させてもよい。
また、上記とは別の製造方法として、次のようなものがある。この製造方法では、まず、表面が第１導電型の半導体基板に第２導電型の不純物を導入することにより、半導体基板の内部に低濃度不純物領域を形成する。次に、半導体基板の内部に、一方が低濃度不純物領域の上にあるように、素子分離用の一対の絶縁層を形成する。次に、絶縁層をマスクとして、半導体基板の内部に第１導電型の不純物を導入することにより、不純物層を形成する。次に、半導体基板の上に、少なくとも、チャンネルとなるべき領域の前記低濃度不純物領域側の上部に開口部を有するレジストパターンを形成する。次に、このレジストパターンマスクとして、半導体基板に第２導電型の不純物を導入することにより、半導体基板の内部に境界不純物層を形成する。次に、レジストパターンを除去する。次に、チャンネルとなるべき領域の上に、ゲート絶縁膜を形成する。次に、ゲート絶縁膜上にゲート電極を形成する。次に、絶縁層およびゲート電極をマスクとして、半導体基板に第２導電型の不純物を導入することで、半導体基板の内部にソース拡散層およびドレイン拡散層を形成する。
これらの製造方法により、ドレイン拡散層の低濃度不純物領域の端部およびチャンネル領域における不純物濃度の制御を容易に行うことができる。また、電流駆動能力に優れた高耐圧トランジスタを備えた半導体装置を容易に製造できる。
以上のように本発明によれば、ドレイン拡散層の低濃度不純物領域と、チャンネル領域に形成される、低濃度不純物領域とは逆の導電型である不純物層とを、互いに不純物を補償しない位置に形成することで、ゲート電極あるいはドレイン拡散層への高電圧の印加が可能になるとともに、チャンネル領域での電流駆動能力の低下を抑制できる、高耐圧トランジスタを備えた半導体装置およびその製造方法を実現できる。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る、ＬＯＣＯＳ法による素子分離が行われた、オフセット構造を有するＭＯＳ型トランジスタを備えた半導体装置の断面図である。図１に示す半導体装置は、表面にウェル拡散層２が設けられた半導体基板１の上に形成されている。半導体基板１は、高耐圧トランジスタ２０ａを形成するためのベースとなる基板であり、この基板の上には、第１導電型のウェル拡散層２が形成されている。ウェル拡散層２の表面には、素子分離用の絶縁層として、ＬＯＣＯＳ酸化膜６ａおよび６ｂが形成されている。
第２導電型のソース拡散層１１ａは、ＬＯＣＯＳ酸化膜６ａと接するようにウェル拡散層２の内部に形成される。第２導電型のドレイン拡散層１１ｂは、低濃度不純物領域５ａと高濃度不純物領域５ｂとで構成され、低濃度不純物領域５ａはＬＯＣＯＳ酸化膜６ｂの下部に配置される。このような構成を有する低濃度不純物領域５ａは、オフセットドレイン拡散層とも称される。
不純物層７は、ソース拡散層１１ａおよびチャンネル領域に、低濃度不純物領域５ａとは反対の導電型、すなわち第１導電型の不純物をイオン注入法などにより導入することによって形成される。この不純物層７は、高耐圧トランジスタ２０ａの閾値電圧を調整する閾値電圧調整用不純物層である。チャンネル領域の上には、ゲート絶縁膜８を介してゲート電極９が形成される。
ここで、本実施形態に係る半導体装置では、図６および図７に示す従来の半導体装置とは異なり、不純物層７と低濃度不純物領域５ａとが、互いに不純物を補償しない位置、すなわち、両者が間隔Ｔを持って離間した位置にある。不純物層７と低濃度不純物領域５ａとが、このような位置関係にあると、上記従来例で問題となっていた、両者の重なり部３０がなくなる。従って、低濃度不純物領域５ａのチャンネル領域側の端部での寄生抵抗の発生が解消できる。
また、チャンネル領域に不純物層７があることで、閾値電圧を所望の値に調整でき、高耐圧トランジスタ２０ａの電流駆動能力を高めることができる。また、オフセットドレイン拡散層が形成されていることで、ゲート電極９あるいはドレイン拡散層１１ｂに印加する高電圧動作が可能となる。さらに、チャンネル領域には不純物層７のみが形成されているので、この領域の表面部分の濃度制御が容易である。
図２は、図１に示す半導体装置を製造する過程における、各段階での基板およびその上面の断面図である。以下、図２を用いて、第１の実施形態に係る半導体装置の製造方法を説明する。
図２（ａ）は、基板上に、酸化シリコン膜および窒化シリコン膜を形成した状態を示す。まず、Ｐ型の半導体基板１の表面に、Ｐ型のウェル拡散層２を形成する。次に、ウェル拡散層２の表面に、ＳｉＯ2（酸化シリコン）膜３およびＳｉＮ（窒化シリコン）膜４を、酸化法あるいはＣＶＤ法（Ｃｈｅｍｉｃａｉ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長法）により順次堆積する。
図２（ｂ）は、基板上に、低濃度不純物領域５ａを形成するための、マスクパターンを形成した様子を示す。まず、ＳｉＯ2膜３とＳｉＮ膜４に、フォトリソグラフィ処理およびドライエッチング処理等を施して、ＬＯＣＯＳ酸化膜６ａおよび６ｂが形成されるべき領域に、開口部を形成する。次に、ドレイン拡散層１１ｂが形成されるべき側の開口部を残し、他方の開口部を覆うようにレジストを塗布することにより、レジスト膜を形成する。このレジスト膜に露光・現像を行って、所望の形状にパターニングされたレジストパターン１２を形成する。そして、パターニングされたＳｉＯ2膜３、ＳｉＮ膜４およびレジストパターン１２をマスクとして、Ｎ型不純物（例えば、リン、砒素、アンチモン）のイオン注入を行う。これにより、ウェル拡散層２の内部に、低濃度不純物領域５ａが形成される。
図２（ｃ）は、ウェル拡散層２の表面にＬＯＣＯＳ酸化膜６ａおよび６ｂを形成した様子を示す。まず、レジストパターン１２を除去する。そして、１０００℃の熱処理を施すことにより、ＳｉＮ膜４を耐酸化マスクとしてウェル拡散層２の表面を熱酸化すると共に、低濃度不純物領域５ａに注入したＮ型不純物を熱拡散する。これにより、ウェル拡散層２の表面に、厚み７０ｎｍ程度のＬＯＣＯＳ酸化膜６ａおよび６ｂが形成され、同時に、低濃度不純物領域５ａが深く形成される。ＳｉＮ膜４およびＳｉＯ2膜３は、エッチング処理により除去する。
図２（ｄ）は、基板上に所望の形状にパターニングしたレジストパターン１３を形成し、ウェル拡散層２の内部に不純物層７を形成した様子を示す。まず、ＬＯＣＯＳ酸化膜６ｂの上に、チャンネル領域の一部を含めて覆うレジストパターン１３を形成する。このレジストパターン１３とＬＯＣＯＳ酸化膜６ａとをマスクにして、ウェル拡散層２にＰ型不純物（例えば、ボロン、アルミニウム）のイオン注入を行う。これにより、低濃度不純物領域５ａと間隔Ｔをおいたウェル拡散層２の内部に、不純物層７が形成される。
図２（ｅ）は、ウェル拡散層２の内部にソース拡散層１１ａおよびドレイン拡散層１１ｂを、基板上にゲート絶縁膜８およびゲート電極９を形成した様子を示す。まず、レジストパターン１３を除去する。次に、ＬＯＣＯＳ酸化膜６ａおよび６ｂの間におけるウェル拡散層２の表面に、熱酸化やＣＶＤ法によりＳｉＯ2膜を堆積する。次いで、このＳｉＯ2膜の上にＣＶＤ法によりポリシリコン膜を堆積する。そして、これらの膜をフォトリソグラフィ処理およびドライエッチング処理などを施して必要なパターンを形成することにより、ゲート絶縁膜８およびゲート電極９を形成する。
次に、ゲート電極９、ＬＯＣＯＳ酸化膜６ａおよび６ｂをマスクとして、ウェル拡散層２の内部にＮ型不純物のイオン注入を行うことにより、高濃度不純物領域５ｂとソース拡散層１１ａとを形成する。これにより、オフセット構造を有する高耐圧トランジスタ２０ａが形成される。
上記のように構成された高耐圧トランジスタ２０ａにおける、代表的な表面不純物濃度は、ウェル拡散層２では３×１０15ａｔｏｍｓ／ｃｍ3、低濃度不純物領域５ａでは５×１０16ａｔｏｍｓ／ｃｍ3、ソース拡散層１１ａ及び高濃度不純物領域５ｂでは５×１０20ａｔｏｍｓ／ｃｍ3、不純物層７では１×１０17ａｔｏｍｓ／ｃｍ3程度である。
ここで、本実施形態に係る半導体装置の特徴部分である、不純物層７と低濃度不純物領域５ａとの間隔Ｔについて、詳しく説明する。図１において、低濃度不純物領域５ａと不純物層７との間隔Ｔは、例えば、約１μｍ以下である。両者の間隔が１μｍ以下である部分は、閾値電圧が低く、抵抗増加の原因となりにくいためである。
また、不純物層７と低濃度不純物領域５ａとの間には、閾値電圧調整用の不純物が注入されない部分ができるので、低濃度不純物領域５ａのＰ型不純物と不純物層７のＮ型不純物とが互いに補償することがなくなる。従って、低濃度不純物領域５ａのチャンネル領域側端部におけるキャリヤ濃度の低下が抑制され、電流駆動能力の良いトランジスタが実現できる。
また、低濃度不純物領域５ａと不純物層７とは、図３に示すように、接していてもよい。図３に示す半導体装置は、図２（ｅ）に示す工程において、熱処理により、不純物層７および低濃度不純物領域５ａに含まれる不純物を、半導体基板の主面に沿った方向に拡散させて、不純物層７と低濃度不純物領域５ａとを接触させることにより得られる。このような構成は、熱処理の程度を好適に制御することにより、容易に実現できる。
なお、このような構成を有する高耐圧トランジスタ２０ｂでは、低濃度不純物領域５ａと不純物層７との間に隙間がないが、上述のように、両者の間隔が１μｍ程度以下の部分では、閾値電圧が低いため、抵抗増加の原因とはなりにくい。
なお、上記説明では、不純物層７は、チャンネル領域およびソース拡散層１１ａに重なるように形成されている。しかし、この不純物層７は、少なくともチャンネル領域に形成されていれば、閾値電圧調整用不純物層としての役割を果たす。
（第２の実施形態）
本実施形態では、低濃度不純物領域５ａと不純物層７との間に、境界不純物層を設けた半導体装置について説明する。なお、本実施形態に係る半導体装置は、第１の実施形態に係る半導体装置とほぼ同じ構成を有するので、以下では両者の違いについてのみ説明する。
図４は、本発明の第２の実施形態に係る半導体装置の断面構造を示す。図４において、低濃度不純物領域５ａと不純物層７との間には、第２導電型を有する境界不純物層１０が設けられている。
図５は、図４に示す半導体装置を製造する過程における、各段階での基板およびその上面の断面図を示す。以下、図５を用いて、第２の実施形態に係る半導体装置の製造方法を説明する。なお、図５（ａ）から図５（ｃ）に示す工程は、上記第１の実施形態に係る図２（ａ）から図２（ｃ）に示す工程と同じであるので、ここでは説明を省略する。
図５（ｄ）は、所望の形状にパターニングしたレジストパターン１４と、ウェル拡散層２の内部に不純物層７および境界不純物層１０を形成した様子を示す。まず、ＬＯＣＯＳ酸化膜６ａおよび６ｂをマスクとして、ウェル拡散層２にＮ型不純物（例えば、リン、ヒ素）のイオン注入を行うことにより、ウェル拡散層２の内部に、Ｎ型の不純物層を形成する。このＮ型の不純物層のうち、ＬＯＣＯＳ酸化膜６ａおよび６ｂの間にある不純物層が、閾値電圧調整用の不純物層７となる。
次に、基板表面を覆うようにレジストを塗布し、少なくとも、チャンネル領域の低濃度不純物領域５ａ側の上部に開口部５０が形成されたレジストパターン１４を形成する。次に、レジストパターン１４およびＬＯＣＯＳ酸化膜６ｂをマスクとして、Ｐ型不純物を、表面不純物濃度が１×１０17ａｔｏｍｓ／ｃｍ3程度になるようにイオン注入する。これにより、低濃度不純物領域５ａと不純物層７との間に、境界不純物層１０が形成される。この境界不純物層１０は、低濃度不純物領域５ａおよび不純物層７の両方に重なり合っている。境界不純物層１０の幅は、約１μｍもしくはそれ以下であることが好ましい。
図５（ｅ）は、上記第１の実施形態に係る図２（ｅ）に示す工程と同じであるので、ここでは説明を省略する。図２（ｅ）と同じ処理を行うことで、オフセット構造を有する高耐圧トランジスタ２０ｃが形成される。
上記のように構成された高耐圧トランジスタ２０ｃを備えた半導体装置では、不純物層７と低濃度不純物領域５ａとが重なり合っていても、境界不純物層１０によって、低濃度不純物領域５ａの不純物濃度が増加するため、寄生抵抗の発生を抑制して、閾値電圧を低下させることができる。また、境界不純物層１０は、その幅が１μｍ程度と極狭いものであるため、チャンネル領域の表面濃度の制御は容易である。
なお、上記説明では、不純物層７と低濃度不純物領域５ａとが重なりあった部分に、さらに境界不純物層１０を形成したが、上記第１の実施形態で説明したように、不純物層７と低濃度不純物領域５ａとを離間させて形成し、両者の隙間に境界不純物層１０を形成してもよい。
上記各実施形態では、ＬＯＣＯＳ法による素子分離を行ったオフセット構造を有するＭＯＳトランジスタを例に挙げて説明したが、本発明は、ＳＴＩ法による素子分離を行ったオフセット構造を有するＭＯＳトランジスタにも有効である。
また、上記各実施形態では、Ｐ型のＭＯＳトランジスタを例に挙げて説明したが、本発明は、Ｎ型のＭＯＳトランジスタにも適用できる。Ｎ型ＭＯＳトランジスタは、半導体基板の表面、不純物層がＮ型であり、ソース拡散層、ドレイン拡散層がＰ型となる。また、上記各実施形態で述べたトランジスタと同様の方法で、ＣＭＯＳトランジスタを用いた高耐圧トランジスタを構成することも可能である。
本発明の半導体装置は、チャンネル領域側のドレイン拡散層における寄生抵抗の発生を抑制して、安定した高耐圧トランジスタの電流駆動能力を維持できるという特徴を有するので、ＬＯＣＯＳ法やＳＴＩ法などによるオフセット構造を有する高耐圧トランジスタを備えた半導体装置およびその製造方法等に有用である。
本発明の第１の実施形態に係る半導体装置の構成を示す断面図 図１に示す半導体装置の製造工程を示す図 本発明の第１の実施形態に係る半導体装置の別の構成を示す断面図 本発明の第２の実施形態に係る半導体装置の構成を示す断面図 図４に示す半導体装置の製造工程を示す図 従来の半導体装置の構成を示す断面図 従来の半導体装置の構成を示す断面図
符号の説明
１ 半導体基板
２ ウェル拡散層
３ ＳｉＯ2膜
４ ＳｉＮ膜
５ａ 低濃度不純物領域
５ｂ 高濃度不純物領域
６ａ，６ｂ ＬＯＣＯＳ酸化膜
７ 不純物層
８ ゲート絶縁膜
９ ゲート電極
１０ 境界不純物層
１１ａ ソース拡散層
１１ｂ ドレイン拡散層
１２ レジストパターン
１３ レジストパターン
１５ 不純物層
２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ 高耐圧トランジスタ
３０ 重なり部
４０ 高濃度不純物層
５０ 開口部

Claims (8)

  1. 高耐圧トランジスタを有する半導体装置であって、
    表面が第１導電型の半導体基板と、
    前記半導体基板の内部に形成された第２導電型のソース拡散層と、
    第２導電型の低濃度不純物領域と前記低濃度不純物領域よりも不純物濃度が高い第２導電型の高濃度不純物領域とを含み、かつ、前記低濃度不純物領域が前記ソース拡散層側に形成されたドレイン拡散層と、
    前記半導体基板の内部の、前記ソース拡散層と前記低濃度不純物領域との間に形成された第１導電型の不純物層と、
    前記第１導電型の不純物層の上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜の上に形成されたゲート電極とを備え、
    前記低濃度不純物領域と前記不純物層とは、互いに不純物を補償しない位置に形成されていることを特徴とする、半導体装置。
  2. 前記低濃度不純物領域と前記不純物層とは、離間していることを特徴とする、請求項１に記載の半導体装置。
  3. 前記低濃度不純物領域と前記不純物層とは、接していることを特徴とする、請求項１に記載の半導体装置。
  4. 前記低濃度不純物領域と前記不純物層との間に、第２導電型の境界不純物層をさらに備える、請求項１に記載の半導体装置。
  5. 前記半導体基板の内部に、素子分離用の絶縁層をさらに備え、前記低濃度不純物領域は、前記絶縁層の下部に形成されていることを特徴とする、請求項１に記載の半導体装置。
  6. 高耐圧トランジスタを有する半導体装置を製造する方法であって、
    表面が第１導電型の半導体基板に第２導電型の不純物を導入することにより、前記半導体基板の内部に低濃度不純物領域を形成する工程と、
    前記半導体基板の内部に、一方が前記低濃度不純物領域の上にあるように、一対の素子分離用の絶縁層を形成する工程と、
    前記低濃度不純物領域の上に形成された前記絶縁層の上に、チャンネルとなるべき領域の一部を含めて覆うレジストパターンを形成する工程と、
    前記レジストパターンおよび前記絶縁層をマスクとして、前記半導体基板に第１導電型の不純物を導入することにより、前記半導体基板の内部であって、前記低濃度不純物領域と離間した位置に、不純物層を形成する工程と、
    前記レジストパターンを除去する工程と、
    前記不純物層の上に、ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、ゲート電極を形成する工程と、
    前記一対の絶縁膜および前記ゲート電極をマスクとして、前記半導体基板に第２導電型の不純物を導入することにより、前記半導体基板の内部にソース拡散層およびドレイン拡散層を形成する工程とを備える、半導体装置の製造方法。
  7. ゲート電極を形成する工程の後に、
    熱処理により、前記不純物層および前記低濃度不純物領域に含まれる不純物を、両者が接触するまで前記半導体基板の主面に沿った方向に拡散させる工程をさらに含む、請求項６に記載の半導体装置の製造方法。
  8. 高耐圧トランジスタを有する半導体装置を製造する方法であって、
    表面が第１導電型の半導体基板に第２導電型の不純物を導入することにより、前記半導体基板の内部に低濃度不純物領域を形成する工程と、
    前記半導体基板の内部に、一方が前記低濃度不純物領域の上にあるように、一対の素子分離用の絶縁層を形成する工程と、
    前記絶縁層をマスクとして、前記半導体基板の内部に第１導電型の不純物を導入することにより、不純物層を形成する工程と、
    前記半導体基板の上に、少なくとも、チャンネルとなるべき領域の前記低濃度不純物領域側の上部に開口部を有するレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして、前記半導体基板に第２導電型の不純物を導入することにより、前記半導体基板の内部に境界不純物層を形成する工程と、
    前記レジストパターンを除去する工程と、
    前記不純物層の上に、ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上に、ゲート電極を形成する工程と、
    前記一対の絶縁層および前記ゲート電極をマスクとして、前記半導体基板に第２導電型の不純物を導入することにより、前記半導体基板の内部にソース拡散層およびドレイン拡散層を形成する工程とを備える、半導体装置の製造方法。
JP2004070784A 2004-03-12 2004-03-12 半導体装置の製造方法 Expired - Fee Related JP4711636B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004070784A JP4711636B2 (ja) 2004-03-12 2004-03-12 半導体装置の製造方法
TW094106390A TW200535950A (en) 2004-03-12 2005-03-03 Semiconductor device and method for fabricating the same
US11/072,310 US7196393B2 (en) 2004-03-12 2005-03-07 Semiconductor device including a high voltage transistor
KR1020050020596A KR101084490B1 (ko) 2004-03-12 2005-03-11 반도체 장치 및 이를 제조하기 위한 방법
CNA2005100527699A CN1667837A (zh) 2004-03-12 2005-03-14 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004070784A JP4711636B2 (ja) 2004-03-12 2004-03-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005260055A true JP2005260055A (ja) 2005-09-22
JP4711636B2 JP4711636B2 (ja) 2011-06-29

Family

ID=34918545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004070784A Expired - Fee Related JP4711636B2 (ja) 2004-03-12 2004-03-12 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7196393B2 (ja)
JP (1) JP4711636B2 (ja)
KR (1) KR101084490B1 (ja)
CN (1) CN1667837A (ja)
TW (1) TW200535950A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016155A (ja) * 2008-07-03 2010-01-21 Seiko Epson Corp 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174071B2 (en) * 2008-05-02 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage LDMOS transistor
US8163621B2 (en) 2008-06-06 2012-04-24 Globalfoundries Singapore Pte. Ltd. High performance LDMOS device having enhanced dielectric strain layer
JP5437602B2 (ja) * 2008-07-29 2014-03-12 セイコーインスツル株式会社 半導体装置およびその製造方法
JP2010067955A (ja) * 2008-08-13 2010-03-25 Seiko Instruments Inc 半導体装置およびその製造方法
JP5452146B2 (ja) * 2009-09-17 2014-03-26 セイコーインスツル株式会社 半導体装置
WO2011161748A1 (ja) 2010-06-21 2011-12-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11888062B2 (en) * 2021-10-01 2024-01-30 Globalfoundries U.S. Inc. Extended-drain metal-oxide-semiconductor devices with a silicon-germanium layer beneath a portion of the gate

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62101074A (ja) * 1985-10-28 1987-05-11 Hitachi Ltd 半導体装置
JPH01123416A (ja) * 1987-11-06 1989-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPH01264262A (ja) * 1988-04-15 1989-10-20 Toshiba Corp Ｍｏｓ型電界効果トランジスタ
JPH06338616A (ja) * 1993-05-28 1994-12-06 Sanyo Electric Co Ltd 縦型ｍｏｓ半導体装置及びその製造方法
JPH07245410A (ja) * 1994-03-08 1995-09-19 Toshiba Corp 高耐圧電界効果トランジスタ
JPH0818052A (ja) * 1994-04-28 1996-01-19 Nippondenso Co Ltd Ｍｉｓ型半導体装置及びその製造方法
JPH08236754A (ja) * 1995-02-22 1996-09-13 Fuji Electric Co Ltd ｐチャネル型高耐圧ＭＯＳＦＥＴ
JPH0955502A (ja) * 1995-08-14 1997-02-25 Sony Corp トランジスタ及びその製造方法
JPH09223793A (ja) * 1996-02-16 1997-08-26 Sony Corp 半導体装置及びその製造方法
JP2001068560A (ja) * 1999-08-30 2001-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法及び半導体装置
JP2001358334A (ja) * 2000-05-01 2001-12-26 Hynix Semiconductor Inc 半導体素子及びその製造方法
JP2003060199A (ja) * 2001-08-10 2003-02-28 Sanyo Electric Co Ltd 半導体装置とその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512769A (en) * 1992-05-25 1996-04-30 Matsushita Electronics Corporation High breakdown voltage semiconductor device and method of fabricating the same
JP2000252465A (ja) * 1999-03-03 2000-09-14 Sony Corp 半導体装置およびその製造方法
JP3442009B2 (ja) * 1999-09-24 2003-09-02 松下電器産業株式会社 高耐圧ｍｏｓトランジスタの構造
JP3350014B2 (ja) * 2000-01-31 2002-11-25 松下電器産業株式会社 半導体装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62101074A (ja) * 1985-10-28 1987-05-11 Hitachi Ltd 半導体装置
JPH01123416A (ja) * 1987-11-06 1989-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPH01264262A (ja) * 1988-04-15 1989-10-20 Toshiba Corp Ｍｏｓ型電界効果トランジスタ
JPH06338616A (ja) * 1993-05-28 1994-12-06 Sanyo Electric Co Ltd 縦型ｍｏｓ半導体装置及びその製造方法
JPH07245410A (ja) * 1994-03-08 1995-09-19 Toshiba Corp 高耐圧電界効果トランジスタ
JPH0818052A (ja) * 1994-04-28 1996-01-19 Nippondenso Co Ltd Ｍｉｓ型半導体装置及びその製造方法
JPH08236754A (ja) * 1995-02-22 1996-09-13 Fuji Electric Co Ltd ｐチャネル型高耐圧ＭＯＳＦＥＴ
JPH0955502A (ja) * 1995-08-14 1997-02-25 Sony Corp トランジスタ及びその製造方法
JPH09223793A (ja) * 1996-02-16 1997-08-26 Sony Corp 半導体装置及びその製造方法
JP2001068560A (ja) * 1999-08-30 2001-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法及び半導体装置
JP2001358334A (ja) * 2000-05-01 2001-12-26 Hynix Semiconductor Inc 半導体素子及びその製造方法
JP2003060199A (ja) * 2001-08-10 2003-02-28 Sanyo Electric Co Ltd 半導体装置とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016155A (ja) * 2008-07-03 2010-01-21 Seiko Epson Corp 半導体装置
JP4587003B2 (ja) * 2008-07-03 2010-11-24 セイコーエプソン株式会社 半導体装置

Also Published As

Publication number Publication date
KR20060044310A (ko) 2006-05-16
KR101084490B1 (ko) 2011-11-21
JP4711636B2 (ja) 2011-06-29
TW200535950A (en) 2005-11-01
CN1667837A (zh) 2005-09-14
US7196393B2 (en) 2007-03-27
US20050199962A1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
JP4469677B2 (ja) 半導体装置およびその製造方法
US6642581B2 (en) Semiconductor device comprising buried channel region
JP2000260987A (ja) 半導体装置とその製造方法
KR101084490B1 (ko) 반도체 장치 및 이를 제조하기 위한 방법
JP2668141B2 (ja) Ｍｉｓ型ｆｅｔ
JP3448546B2 (ja) 半導体装置とその製造方法
JP2009065150A (ja) トレンチトランジスタ及びその形成方法
KR100218299B1 (ko) 트랜지스터 제조방법
US6350641B1 (en) Method of increasing the depth of lightly doping in a high voltage device
JP5060002B2 (ja) 半導体装置の製造方法
JPH07283400A (ja) 半導体装置及びその製造方法
JP2010056216A (ja) 半導体装置およびその製造方法
US7271414B2 (en) Semiconductor device and method for fabricating the same
KR100279102B1 (ko) 분리홈을구비한반도체장치
JP7252094B2 (ja) 半導体装置及びトランジスタ
KR100618313B1 (ko) 융기된 소스/드레인 구조를 갖는 모스 트랜지스터 및 이의제조 방법
JP3802331B2 (ja) 半導体装置とその製造方法
US20070200151A1 (en) Semiconductor device and method of fabricating the same
JPH10261795A (ja) 絶縁ゲート型電界効果トランジスタ及びその製造方法
KR100790264B1 (ko) 반도체 소자 및 반도체 소자의 제조방법
JP2001085676A (ja) Ｍｏｓトランジスタ及びその製造方法
JPH08293599A (ja) 半導体装置およびその製造方法
JP2007300013A (ja) 半導体装置の製造方法
JP2005285950A (ja) 半導体装置及びその製造方法
JP2001196578A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090706

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

LAPS Cancellation because of no payment of annual fees