KR100790264B1 - 반도체 소자 및 반도체 소자의 제조방법 - Google Patents

반도체 소자 및 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100790264B1
KR100790264B1 KR1020060074110A KR20060074110A KR100790264B1 KR 100790264 B1 KR100790264 B1 KR 100790264B1 KR 1020060074110 A KR1020060074110 A KR 1020060074110A KR 20060074110 A KR20060074110 A KR 20060074110A KR 100790264 B1 KR100790264 B1 KR 100790264B1
Authority
KR
South Korea
Prior art keywords
gate electrode
region
mos transistor
field oxide
forming
Prior art date
Application number
KR1020060074110A
Other languages
English (en)
Inventor
정지훈
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060074110A priority Critical patent/KR100790264B1/ko
Priority to US11/835,071 priority patent/US7700468B2/en
Application granted granted Critical
Publication of KR100790264B1 publication Critical patent/KR100790264B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명에서는 반도체 소자 및 반도체 소자의 제조방법에 관해 개시되며, 대표적으로 씨모스 트랜지스터를 예시하여 본 발명의 기술 사상을 개시한다.
본 발명에 따른 반도체 소자의 제조방법은 반도체 기판에 필드 산화막을 형성하여 활성 영역을 정의하는 단계와, 상기 활성 영역에 게이트 산화막과 게이트 폴리를 포함한 게이트 전극을 형성하는 단계와, 상기 게이트 전극과 필드 산화막 사이에 식각 홈을 형성하는 단계와, 상기 게이트 전극과 필드 산화막 사이에 불순물 이온을 주입하여 소스/드레인 영역을 형성하는 단계가 포함되어 구성되는 것을 특징으로 한다.
반도체, 씨모스, 식각 홈

Description

반도체 소자 및 반도체 소자의 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}
도 1 내지 도 3은 종래의 씨모스 트랜지스터를 형성하는 방법을 설명하는 도면.
도 4 내지 도 9는 본 발명에 따른 반도체 소자 및 반도체 소자의 제조방법을 설명하는 도면.
도 10과 도 11은 종래의 소스/드레인 영역과 본 발명의 소스/드레인 영역을 설명하는 도면.
본 발명에서는 반도체 소자 및 반도체 소자의 제조방법에 관해 개시된다.
일반적으로 모스(MOS) 트랜지스터는 반도체 기판에 형성된 소스/드레인 영역과 이 소스/드레인 영역이 형성된 기판 상에 산화막과 게이트 폴리가 형성된 구조를 갖는다.
그리고, 모스 트랜지스터는 채널의 종류에 따라 N 모스 트랜지스터와 P 모스 트랜지스터로 나눌 수 있으며, 씨모스(CMOS: Complement Metal Oxide Semiconductor) 트랜지스터는 N 모스 트랜지스터와 P 모스 트랜지스터가 하나의 기판에 형성된 것이다.
씨모스 트랜지스터는 P 모스 트랜지스터와 N 모스 트랜지스터가 짝을 이루어 특정 회로, 예를 들어 인버터(Invertor), 플립플롭(Flip-Flop) 등의 회로를 구성하게 된다.
최근 모스 트랜지스터에서 고성능 고집적의 소자를 추구하여 치수의 미세화가 진행되고 있지만 전원 전압은 그대로 유지되고 있기 때문에 모스 트랜지스터 내부의 전계 강도가 증대된다. 즉, 소자의 미세화에 따라 게이트 폭이 좁아지기 때문에 드레인으로 전계 집중에 일어난다. 그리고, 전계 집중에 따라 드레인 부근 공핍층의 캐리어는 이 고전계로부터 에너지를 얻어 핫 캐리어(hot carrier) 효과라고 하는 각종 악영향을 반도체 소자에 미친다.
따라서, 드레인 부근의 핫 캐리어 효과를 방지하기 위하여 드레인과 채널 사이에 저농도로 완만한 프로파일을 가진 저농도 소스/드레인 영역을 형성한 엘디디(LDD: Lightly Doped Drain) 구조의 씨모스 트랜지스터가 대두되었다. 그리고, 엘디디 구조의 도입에 따라 전계를 낮추어 억제하고 또한 드레인 방향으로 확산하는 효과로 기판 전류 발생이나 소자 열화를 감소시킬 수 있다.
이러한 씨모스 트랜지스터를 형성하는 일반적인 방법을 설명한다.
도 1에 도시된 바와 같이, 반도체 기판(100)에 LOCOS(Local Oxidation Of Silicon) 공정이나 STI(Shallow Trench Isolation) 공정에 의해 필드 산화막(101)을 형성하여 반도체 소자가 형성될 활성 영역을 정의한다.
그리고, 각 정의된 활성 영역에 선택적으로 불순물 이온 주입하여 P웰 및 N웰을 형성함으로써 P형 모스 트랜지스터 영역과 N형 모스 트랜지스터 영역을 형성한다.
이후, 반도체 기판(100)을 열산화하여 P형 및 N형 모스 트랜지스터 영역에 게이트 산화막(102)을 성장시키고 그 상부에 폴리 실리콘을 증착한 다음, 폴리 실리콘과 게이트 산화막(102)을 패터닝하여 게이트 산화막(102)과 게이트 폴리(103)를 포함한 게이트 전극을 형성한다.
이때, 게이트 폴리(103)는 P형 모스 트랜지스터 영역, N형 모스 트랜지스터 영역의 상부에 형성된다. 그리고, 각 게이트 폴리(103)를 포함한 반도체 기판(100) 표면에 캡 산화막(104)을 형성한다.
이후, 반도체 기판(100)의 N형 모스 트랜지스터 영역으로의 이온 주입을 방지하기 위한 마스크 패턴(M110)을 형성하고, 저농도 N형 불순물을 이온 주입(A)하여 P형 모스 트랜지스터 영역의 게이트 폴리(103)에서 필드 산화막(101) 사이의 반
도체 기판(100) 표면에 N형의 엘디디 영역(105)을 형성한다.
그리고, N형의 엘디디 영역(105)을 형성한 후 크리닝 공정을 수행하는데, 이 과정에서 상기 캡 산화막(104)이 손상될 수 있으므로 캡 산화막(104) 형성 공정이 추가될 수 있다.
그 다음으로, 도 2에 도시된 바와 같이, N형 모스 트랜지스터 상부의 마스트 패턴(M110)을 제거하고, P형 모스 트랜지스터 영역으로의 이온주입을 방지하기 위한 마스크 패턴(M120)을 형성한 후 저농도의 P형 불순물을 이온 주입(B)하여 N형 모스 트랜지스터 영역의 게이트 폴리(103)에서 필드 산화막(101) 사이의 반도체 기판에 P형의 엘디디 영역(106)을 형성한다.
마찬가지로, P형의 엘디디 영역(106)을 형성한 후 크리닝 공정을 수행하는데, 이 과정에서 상기 캡 산화막(104)이 손상될 수 있으므로 캡 산화막(104) 형성 공정이 추가될 수 있다.
그 다음 도 3에 도시된 바와 같이, P형 모스 트랜지스터 상부의 마스크 패턴(120)을 제거하고, 반도체 기판(100) 전면에 질화막을 증착한 후 캡 산화막(104)과 질화막이 각 게이트 폴리(103) 측벽에만 남도록 이방성 식각하여 측벽 스페이서(107)를 형성한다.
이후, P형 모스 트랜지스터와 N형 모스 트랜지스터 영역에 선택적으로 고농도의 N형 불순물과 P형 불순울 이온 주입하여 각각 N형 소오스/드레인(108)과 P형 소오스/드레인(109)을 형성한다.
이때, 고농도의 N형 불순물으로써 As(Arsenic) 이나 P(Phosporous)가 사용될 수 있으며, 고농도의 P형 불순물로써, B(Boron)이 사용될 수 있다.
따라서, P형 모스 트랜지스터와 N형 모스 트랜지스터가 동시에 형성된 씨모스 트랜지스터가 형성된다.
이와 같이, 종래의 씨모스 트랜지스터는 드레인 부근의 핫 캐리어 효과를 방지하기 위하여 드레인과 채널 사이에 저농도로 완만한 프로파일을 가진 저농도 소스/드레인 영역을 형성한 엘디디(LDD: Lightly Doped Drain) 구조를 형성하는데, 이를 위해 엘디디 영역 형성 공정, 크리닝 공정, 캡 산화막 형성공정, 측벽 스페이 스 형성공정 등 다수의 공정이 요구되는 문제점이 있다.
본 발명은 핫 캐리어 효과를 방지하고 항복 전압(Breakdown Voltage)을 효과적으로 제어하기 위한 엘디디 구조를 획기적으로 개선한 반도체 소자 및 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.
본 발명에서는 반도체 소자 및 반도체 소자의 제조방법에 관해 개시되며, 대표적으로 씨모스 트랜지스터를 예시하여 본 발명의 기술 사상을 개시한다.
본 발명에 따른 반도체 소자의 제조방법은 반도체 기판에 필드 산화막을 형성하여 활성 영역을 정의하는 단계와, 상기 활성 영역에 게이트 산화막과 게이트 폴리를 포함한 게이트 전극을 형성하는 단계와, 상기 게이트 전극과 필드 산화막 사이에 식각 홈을 형성하는 단계와, 상기 게이트 전극과 필드 산화막 사이에 불순물 이온을 주입하여 소스/드레인 영역을 형성하는 단계가 포함되어 구성되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 소자는 반도체 기판에 활성 영역을 정의하는 필드 산화막과, 상기 활성 영역에 형성되는 게이트 전극과, 상기 게이트 전극과 필드 산화막 사이의 형성되는 식각 홈과, 상기 활성 영역에 형성된 소스/드레인 영역이 포함되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 소자의 제조방법은 반도체 기판에 필드 산화막을 형성하여 활성 영역을 정의하는 단계와, 상기 활성 영역에 선택적으로 불순물 이온 주입하여 P형 모스 트랜지스터 영역과 N형 모스 트랜지스터 영역을 형성하는 단계와, 상기 P형 모스 트랜지스터 영역 및 N형 모스 트랜지스터 영역에 각각 게이트 전극을 형성하는 단계와, 상기 각각의 게이트 전극과 필드 산화막 사이에 식각 홈을 형성하는 단계와, 상기 게이트 전극과 필드 산화막 사이에 불순물 이온을 주입하여 소스/드레인 영역을 형성하는 단계가 포함되는 것을 특징으로 한다.
상기와 같은 특징을 갖는 본 발명에 따른 반도체 소자 및 반도체 소자의 제조방법은 핫 캐리어 효과를 방지하고 항복 전압(Breakdown Voltage)을 효과적으로 제어할 수 있는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자 및 반도체 소자의 제조방법에 대해 상세히 설명하도록 한다.
본 발명에서는 예시적으로 씨모스 트랜지스터 및 그 제조방법에 관해 개시하고 있다. 씨모스(CMOS: Complement Metal Oxide Semiconductor) 트랜지스터는 N 모스 트랜지스터와 P 모스 트랜지스터가 짝을 이루어 특정 회로를 구성하게 된다. 한편, 본 발명에 따른 반도체 소자의 제조방법은 씨모스 트랜지스터 뿐만 아니라 다양한 트랜지스터 제조방법에 적용될 수 있다.
먼저, 도 4에 도시된 바와 같이, 반도체 기판(200)에 LOCOS(Local Oxidation Of Silicon) 공정이나 STI(Shallow Trench Isolation) 공정에 의해 필드 산화막(201)을 형성하여 반도체 소자가 형성될 활성 영역을 정의한다.
여기서, 상기 반도체 기판(200)으로서 제1도전형 반도체 기판이나 제2도전형 반도체 기판이 사용될 수 있고, 제1도전형을 N형으로, 제2도전형을 P형으로 정할 수 있으며 제1도전형을 P형으로, 제2도전형을 N형으로 정할 수 있다.
그리고, 각 정의된 활성 영역에 트윈 웰(Twin Well) 형성 공정을 이용하여 선택적으로 불순물 이온 주입하여 P웰 및 N웰을 형성함으로써, P형 모스 트랜지스터 영역과 N형 모스 트랜지스터 영역을 형성한다.
이후, 반도체 기판(200)의 P형 및 N형 모스 트랜지스터 영역에 산화막을 열산화 공정에 의해 100Å 정도의 두께로 성장시켜 게이트 산화막(202)을 형성시키고 그 상부에 폴리 실리콘을 증착한다.
그리고, 상기 폴리 실리콘과 게이트 산화막(202)을 패터닝하여 게이트 산화막(202)과 게이트 폴리(203)를 포함한 게이트 전극을 형성한다.
이때, 게이트 폴리(203)는 P형 모스 트랜지스터 영역, N형 모스 트랜지스터 영역의 상부에 각각 형성된다.
그리고, 도 5와 도 6에 도시된 바와 같이, P형 모스 트랜지스터 영역 및 N형 모스 트랜지스터 영역에 마스크 패턴(210)을 형성하고, 불순물 이온 주입 영역의 일부분을 식각 공정을 통해 식각 홈(207)을 형성한다.
식각 홈(207)의 형성은 P형 모스 트랜지스터 영역 및 N형 모스 트랜지스터 영역에 동시에 이루어질 수 있다.
즉, 본 발명에서는 식각 공정을 통해 소스/드레인 영역을 형성하기 위한 리세스 에치(Recess etch)를 실시한다.
구체적으로, 식각 공정으로 건식 식각 공정이 적용될 수 있으며, 구체적으로 이방성 식각 특성을 갖는 반응성 이온 에칭(Reactive Ion Etching) 공정이 사용될 수 있다.
또한, 종래에는 게이트 폴리를 형성한 후 게이트 폴리를 포함한 반도체 기판 표면에 캡 산화막을 형성하는 공정이 필수적으로 요구되고 있으나, 본 발명에서는 캡 산화막 형성 공정이 선택적이다.
이후, 도 7에 도시된 바와 같이, 반도체 기판(200)의 N형 모스 트랜지스터 영역으로의 이온 주입을 방지하기 위한 마스크 패턴(211)을 형성한다.
그리고, 고농도 N형 불순물을 이온 주입(A)하여 P형 모스 트랜지스터 영역의 반도체 기판(200) 표면에 N형의 소스/드레인 영역을 형성한다.
이때, 상기 마스크 패턴(211)은 P형 모스 트랜지스터 영역에도 형성되어, 고농도 N형 불순물이 P형 모스 트랜지스터 영역의 일부 영역에만 주입되도록 할 수 있다.
그 다음으로, 도 8에 도시된 바와 같이, N형 모스 트랜지스터 상부의 마스크 패턴(211)을 제거하고, P형 모스 트랜지스터 영역으로의 이온주입을 방지하기 위한 마스크 패턴(212)을 형성한다.
그리고, 고농도의 P형 불순물을 이온 주입(B)하여 N형 모스 트랜지스터 영역의 반도체 기판(200)에 P형의 소스/드레인 영역을 형성한다.
이때, 상기 마스크 패턴(212)은 N형 모스 트랜지스터 영역에도 형성되어, 고농도 P형 불순물이 N형 모스 트랜지스터 영역의 일부 영역에만 주입되도록 할 수 있다.
그리고, P형 모스 트랜지스터 상부의 마스크 패턴(212)를 제거한다.
이때, P형의 모스 트랜지스터 영역에 주입되는 고농도의 N형 불순물으로써 As(Arsenic) 이나 P(Phosporous)가 사용될 수 있다.
또한, N형의 모스 트랜지시터 영역에 주입되는 고농도의 P형 불순물로써, B(Boron)이 사용될 수 있다.
이와 같이, 본 발명에서는 엘디디 영역을 형성하는 공정을 생략할 수 있다.
도 9에는 씨모스 트랜지스터가 형성된 것을 도시한 도면이다.
N형 모스 트랜지스터 및 P형 모스 트랜지스터의 게이트 폴리(203)와 필드 산화막(201) 사이의 영역에 식각 홈(207)이 형성되고, 소스 영역(208)과 드레인 영역(209)이 형성된 것을 알 수 있다.
즉, 본 발명은 종래의 엘디디 영역 및 소스/드레인 영역에 의한 효과를 식각 홈(207)과 고농도의 불순물 이온 주입으로 한번에 형성할 수 있다.
따라서, P형 모스 트랜지스터와 N형 모스 트랜지스터가 동시에 형성된 씨모스 트랜지스터가 형성된다.
이후, 씨모스 트랜지스터의 용도에 따라 층간 절연막을 형성 공정 및 배선 공정이 추가적으로 이루어질 수 있다.
도 10는 종래의 공정으로 생성된 씨모스 트랜지스터의 불순물 영역을 도시한 도면이고, 도 11은 본 발명의 공정으로 생성된 씨모스 트랜지스터의 불순물 영역을 도시한 도면이다.
종래의 씨모스 트랜지스터의 경우 엘디디 영역(105)과 소스/드레인 영역(108)이 형성됨에 반해, 본 발명에서는 식각 홈(207)과 소스/드레인 영역이 형성 된 것을 알 수 있다.
본 발명의 불순물 주입 영역은 종래의 엘디디 영역 및 스페이서를 마스크로 한 고농도 불순물 주입 영역인 소스/드레인 영역과 같은 프로파일로 소스/드레인 영역을 형성하여 높은 전계 효과를 억제할 수 있다.
한편, 본 발명에서는 씨모스 트랜지스터를 예시하여 설명하였으나, 본 발명의 기술 사상은 다양한 공정에 적용될 수 있으며, 예를 들어 모스 트랜지스터의 형성 과정에도 적용될 수 있다.
본 발명에 따른 반도체 소자 및 반도체 소자의 제조방법은 엘디디 구조를 형성하지 않고 식각 홈을 형성함으로써, 핫 캐리어 효과를 방지하고 항복 전압(Breakdown Voltage)을 효과적으로 제어할 수 있다.

Claims (10)

  1. 반도체 기판에 필드 산화막을 형성하여 활성 영역을 정의하는 단계와,
    상기 활성 영역에 게이트 산화막과 게이트 폴리를 포함한 게이트 전극을 형성하는 단계와,
    상기 게이트 전극과 필드 산화막 사이의 상기 게이트 전극 및 필드 산화막과 이격된 위치에 식각 홈을 형성하는 단계와,
    상기 게이트 전극과 필드 산화막 사이에 불순물 이온을 주입하여 소스/드레인 영역을 형성하는 단계가 포함되어 구성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1항에 있어서,
    상기 불순물 이온은 상기 게이트 전극과 필드 산화막 사이의 일부 영역에 주입되는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1항에 있어서,
    상기 식각 홈을 형성하는 단계는 상기 게이트 전극과 필드 산화막 사이의 일부 영역에 마스크 패턴을 형성하고 반응성 이온 에칭 공정이 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1항에 있어서,
    상기 소스/드레인 영역은 1회의 불순물 주입 공정에 의해 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 반도체 기판에 활성 영역을 정의하는 필드 산화막과,
    상기 활성 영역에 형성되는 게이트 전극과,
    상기 게이트 전극과 필드 산화막 사이의 상기 게이트 전극 및 필드 산화막과 이격된 위치에 형성되는 식각 홈과,
    상기 활성 영역에 형성된 소스/드레인 영역이 포함된 반도체 소자.
  6. 제 5항에 있어서,
    상기 게이트 전극은 게이트 산화막과 게이트 폴리를 포함하는 것을 특징으로 하는 반도체 소자.
  7. 제 5항에 있어서,
    상기 소스/드레인 영역은 상기 식각 홈의 하부 및 측부에 형성되는 것을 특징으로 하는 반도체 소자.
  8. 반도체 기판에 필드 산화막을 형성하여 활성 영역을 정의하는 단계와,
    상기 활성 영역에 선택적으로 불순물 이온 주입하여 P형 모스 트랜지스터 영역과 N형 모스 트랜지스터 영역을 형성하는 단계와,
    상기 P형 모스 트랜지스터 영역 및 N형 모스 트랜지스터 영역에 각각 게이트 전극을 형성하는 단계와,
    상기 각각의 게이트 전극과 필드 산화막 사이의 상기 게이트 전극 및 필드 산화막과 이격된 위치에 식각 홈을 형성하는 단계와,
    상기 게이트 전극과 필드 산화막 사이에 불순물 이온을 주입하여 소스/드레인 영역을 형성하는 단계가 포함되는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 8항에 있어서,
    상기 게이트 전극을 형성하는 단계는 게이트 산화막을 형성하고 상기 게이트 산화막의 상부에 폴리 실리콘을 증착하여 패터닝하는 단계가 포함되는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 8항에 있어서,
    상기 불순물 이온을 주입하는 단계는 상기 P형 모스 트랜지스터 영역에 마스크 패턴을 형성하고 상기 N형 모스 트랜지스터 영역에 P형 불순물 이온을 주입하는 단계와, 상기 N형 모스 트랜지스터 영역에 마스크 패턴을 형성하고 상기 P형 모스 트랜지스터 영역에 N형 불순물 이온을 주입하는 단계가 포함되는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020060074110A 2006-08-07 2006-08-07 반도체 소자 및 반도체 소자의 제조방법 KR100790264B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060074110A KR100790264B1 (ko) 2006-08-07 2006-08-07 반도체 소자 및 반도체 소자의 제조방법
US11/835,071 US7700468B2 (en) 2006-08-07 2007-08-07 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060074110A KR100790264B1 (ko) 2006-08-07 2006-08-07 반도체 소자 및 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100790264B1 true KR100790264B1 (ko) 2008-01-02

Family

ID=39028296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060074110A KR100790264B1 (ko) 2006-08-07 2006-08-07 반도체 소자 및 반도체 소자의 제조방법

Country Status (2)

Country Link
US (1) US7700468B2 (ko)
KR (1) KR100790264B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01181566A (ja) * 1988-01-11 1989-07-19 Nec Corp 絶縁ゲート電界効果トランジスタおよびその製造方法
JPH023285A (ja) * 1988-06-20 1990-01-08 Kawasaki Steel Corp 半導体装置の製造方法
KR970013323A (ko) * 1995-08-28 1997-03-29 김주용 모스전계효과 트랜지스터의 제조방법
KR20060054577A (ko) * 2004-11-15 2006-05-23 삼성전자주식회사 고내압 트랜지스터 및 이의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234397B1 (ko) 1996-12-13 1999-12-15 윤종용 반도체장치의 금속배선 형성방법
US20080283926A1 (en) * 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for integrating silicon germanium and carbon doped silicon within a strained cmos flow
US7915670B2 (en) * 2007-07-16 2011-03-29 International Business Machines Corporation Asymmetric field effect transistor structure and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01181566A (ja) * 1988-01-11 1989-07-19 Nec Corp 絶縁ゲート電界効果トランジスタおよびその製造方法
JPH023285A (ja) * 1988-06-20 1990-01-08 Kawasaki Steel Corp 半導体装置の製造方法
KR970013323A (ko) * 1995-08-28 1997-03-29 김주용 모스전계효과 트랜지스터의 제조방법
KR20060054577A (ko) * 2004-11-15 2006-05-23 삼성전자주식회사 고내압 트랜지스터 및 이의 제조 방법

Also Published As

Publication number Publication date
US20080029791A1 (en) 2008-02-07
US7700468B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
KR100420534B1 (ko) 얕은 트렌치 분리 구조의 반도체 장치와 일관된 임계전압을 갖는 모스 트랜지스터 제조 방법
JP2005026586A (ja) 半導体装置及びその製造方法
US7098099B1 (en) Semiconductor device having optimized shallow junction geometries and method for fabrication thereof
JP4501183B2 (ja) 半導体装置の製造方法
US20030008515A1 (en) Method of fabricating a vertical MOS transistor
KR100840659B1 (ko) 디이모스 소자의 제조 방법
JP3744438B2 (ja) 半導体装置
KR100790264B1 (ko) 반도체 소자 및 반도체 소자의 제조방법
KR100310173B1 (ko) 엘디디형 상보형 모스 트랜지스터 제조 방법
KR100399911B1 (ko) 반도체 소자 및 그의 제조 방법
KR100486084B1 (ko) 엘디디형 씨모스 트랜지스터 제조 방법
KR100485004B1 (ko) 에스오아이 반도체 소자 및 그 제조 방법
KR100311177B1 (ko) 반도체장치의 제조방법
KR100625392B1 (ko) 반도체소자의 제조방법
KR101231229B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100649875B1 (ko) 반도체 장치의 제조 방법
KR100357173B1 (ko) 박막 트랜지스터의 제조 방법
KR100967485B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR20020002918A (ko) 반도체메모리장치의 트랜지스터 제조방법
JPH0778979A (ja) 半導体装置の製造方法
KR100505618B1 (ko) 고성능 모스 트랜지스터 및 그 제조방법
KR100606952B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100327438B1 (ko) 저전압 트랜지스터의 제조방법
KR100943133B1 (ko) 반도체 소자의 트랜지스터 및 그 형성 방법
KR930008525B1 (ko) 비대칭 디스포저블 측벽을 사용한 커패시터 셀 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee