JP2005026586A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005026586A
JP2005026586A JP2003192418A JP2003192418A JP2005026586A JP 2005026586 A JP2005026586 A JP 2005026586A JP 2003192418 A JP2003192418 A JP 2003192418A JP 2003192418 A JP2003192418 A JP 2003192418A JP 2005026586 A JP2005026586 A JP 2005026586A
Authority
JP
Japan
Prior art keywords
gate
film
forming
electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003192418A
Other languages
English (en)
Inventor
Kazuhiro Miyagawa
一弘 宮川
Mitsuo Yasuhira
光雄 安平
Yasushi Akasaka
泰志 赤坂
Isamu Nishimura
勇 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2003192418A priority Critical patent/JP2005026586A/ja
Priority to US10/863,395 priority patent/US7071529B2/en
Priority to KR1020040051339A priority patent/KR20050004086A/ko
Publication of JP2005026586A publication Critical patent/JP2005026586A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】ダマシン型ゲートあるいはリプレース型ゲートを有する半導体装置において、ゲートパターン密度の偏りを小さくし、ダミーゲートの上面を露出させるＣＭＰ工程において、ディッシングが発生しないようにする。
【解決手段】ダマシン型ゲートあるいはリプレース型ゲートを有する半導体装置において、ゲート形成位置以外の位置１４に、ダミーゲート１２ａを追加して配置することにより、ゲートパターン密度の偏りを小さくする。あるいはダミーゲート１２ａの代わりにインターフェーストランジスタ、あるいはアナログ回路用容量の電極を配置することにより、ゲートパターン密度の偏りを小さくする。
【選択図】 図１２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の構造およびその製造方法に関するものであり、特にダマシン型ゲートおよびリプレース型ゲートの構造およびその製造方法に関するものである。
【０００２】
【従来の技術】
ＬＳＩの微細化に伴い、ゲート絶縁膜の薄膜化が進み、多結晶シリコンゲート電極の空乏化によるゲート容量低下が無視できなくなってきている。これを解決するために、ゲート電極を空乏化の無いメタルに置き換える検討が行われている。（例えば特許文献１参照）
【０００３】
通常、ソース／ドレインの形成はゲート電極形成後に行われるが、メタルは多結晶シリコンに比べ、シリコン酸化膜やＡｌ２Ｏ３、ＨｆＯ２などの高誘電体膜と反応しやすいため、高温熱処理を必要とするソース／ドレインの形成後にゲート電極を形成する方法が提案されており、ダマシン型ゲートまたはリプレース型ゲートと呼ばれている。（例えば、非特許文献１及び２参照）
【０００４】
【特許文献１】
特開２００１−１０２４４３号公報
【非特許文献１】
Ａ． Ｙａｇｉｓｈｉｔａ ｅｔ ａｌ．， ＩＥＤＭ Ｔｅｃｈ． Ｄｉｇ． （１９９８）， ｐｐ．７８５−７８８など
【非特許文献２】
Ａ． Ｃｈａｔｔｅｒｊｅｅ ｅｔ ａｌ．， ＩＥＤＭ Ｔｅｃｈ． Ｄｉｇ．（１９９７）， ｐｐ．８２１−８２４など
【０００５】
図４４〜５４は、従来のダマシン型ゲートおよびリプレース型ゲートの製造方法を、順を追って説明する工程説明図である。
まず、図４４に示すように、半導体基板１上に素子分離６ａおよびＰ型ウェル８、Ｎ型ウェル１０を形成し、ダミーゲート酸化膜１１および多結晶シリコン膜１２を形成する。
【０００６】
次に、図４５に示すように、リソグラフィによりレジストパターン１３を形成し、これをマスクとしてドライエッチングを行い、ダミーゲート１２ａを形成する。
【０００７】
次に、図４６に示すように、リソグラフィおよびイオン注入により、ＮＭＯＳの低濃度拡散層領域（以下、エクステンションと称する）１５およびＮＭＯＳのポケットイオン注入領域（以下、Ｈａｌｏと称する）１６、ＰＭＯＳのエクステンション１７およびＰＭＯＳのＨａｌｏ１８を形成する。
【０００８】
次に、図４７に示すように、シリコン窒化膜からなるスペーサー１９を形成し、図４８に示すように、リソグラフィおよびイオン注入によりＮＭＯＳのソース／ドレイン２０およびＰＭＯＳのソース／ドレイン２１を形成する。
【０００９】
次に、図４９に示すように、シリコン窒化膜からなるコンタクトエッチのストッパー膜２２およびシリコン酸化膜からなる層間絶縁膜２３を形成する。
【００１０】
次に、図５０に示すように、化学機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：以下、ＣＭＰと称する）により層間絶縁膜２３およびコンタクトエッチのストッパー膜２２を研磨し、ダミーゲート１２ａの上面を露出させる。
次に、図５１に示すように、ダミーゲート１２ａおよびダミーゲート酸化膜１１（図５０参照）を除去することにより、ゲート溝２５を形成する。
【００１１】
次に、図５２に示すように、ゲート溝２５（図５１参照）の内部を被覆するようにＡｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２などからなる高誘電体絶縁膜あるいはＳｉＯ２、ＳｉＮなどからなるゲート絶縁膜２６を形成し、次にＴｉＮなどからなる第１の金属膜２７を形成する。第１の金属膜は、ＭＯＳＦＥＴの閾値などを決定するものであり、仕事関数や高誘電体膜との反応性を勘案して決定する。
【００１２】
さらに、溝を埋め込むように第２の金属膜２８を堆積する。第２の金属は、電極の抵抗を下げるために堆積するものであり、Ｗ，Ａｌ、Ｃｕなど通常配線に用いられる材料で良い。
【００１３】
次に、図５３に示すように、ダマシン型ゲートを形成する場合には、ゲート溝２５（図５１参照）の外部に堆積された第２の金属膜２８、第１の金属膜２７およびゲート絶縁膜２６をＣＭＰにより除去することによりダマシン型ゲート２９を形成する。
【００１４】
また、リプレース型ゲートを形成する場合には、図５３の工程に代えて、図５４に示すように、リソグラフィによりレジストパターン（図示しない）を形成し、これをマスクとしてドライエッチングにより第２の金属膜２８、第１の金属膜２７およびゲート絶縁膜２６を選択エッチングしてリプレース型ゲート３０を形成する。
これ以降は図示しないが、ダマシン型ゲートまたはリプレース型ゲートの上に層間絶縁膜を堆積し、コンタクト形成／配線形成を行う。
【００１５】
図５５に、従来のダマシン型ゲートの形成工程において、ダミーゲートの上面を露出させるためのＣＭＰ処理前の断面図を示す。また、図５６に、ダミーゲートの上面を露出させるためのＣＭＰ処理後の断面図を示す（なお、図５５は前述の従来技術の図４９の工程に相当し、図５６は従来技術の図５０の工程に相当する工程である）。
【００１６】
図５５において、１はＰ型シリコン基板、７はＮ型チャネルトランジスタを形成する領域（以下、Ｎｃｈ領域と称する）、９はＰ型チャネルトランジスタを形成する領域（以下、Ｐｃｈ領域と称する）であり、Ｎｃｈ領域７およびＰｃｈ領域９にダミーゲート１２ａを形成している。また、１４はダミーゲートを形成していない領域を示す。また、８はＰ型ウェル、１０はＮ型ウェル、６ａは素子分離、１２ａはダミーゲート、２２はコンタクトエッチのストッパー膜、２３は層間絶縁膜を示す。
【００１７】
図５６に示すように、ダミーゲート１２ａの上面をＣＭＰにより露出させるとき、コンタクトエッチのストッパー膜２２と層間絶縁膜２３の研磨速度が異なるため、トランジスタとしてのゲートを形成してない領域１４では、ＣＭＰ後の層間絶縁膜の膜厚がディッシングにより薄くなり、窪み３５が発生する。
この後、ダマシン型ゲートでは、ダミーゲート１２ａおよびその下に形成したダミーゲート酸化膜１１を選択的に除去してゲート溝を形成し、ゲート溝を埋め込むようにゲート絶縁膜および金属膜を形成し、ゲート溝の外部に形成した部分を再度ＣＭＰにより除去する。
【００１８】
このとき、図５７に示すように、窪み３５（図５６参照）に金属膜３５ａが残ってしまい、配線ショートを引き起こしたり、層間容量を変化させたりする。また、ダミーゲート占有密度によるＣＭＰのパターン依存が発生するため、研磨量の制御が難しくなる。
また、図５８に示すように、リプレース型ゲートにおいても、金属膜を選択エッチングする工程において、窪み３５（図５６参照）に金属膜３５ｂが残ってしまい、ダマシン型ゲートの場合と同様の問題が生じると考えられる。
【００１９】
【発明が解決しようとする課題】
上述したように、従来の技術では、上記ダマシン型ゲートまたはリプレース型ゲートを有する半導体装置の製造方法において、ダミーゲートを形成していない領域のＣＭＰディッシング部に金属膜が残留し、配線ショート等を引き起こしてしまうという問題があった。
【００２０】
本発明は、上記従来の技術の課題を解決するためになされたもので、ダマシン型ゲートあるいはリプレース型ゲートを有する半導体装置において、配線ショート等を引き起こさない半導体装置を得ることを目的とする。また、ダマシン型ゲートあるいはリプレース型ゲートを有する半導体装置のダミーゲートを露出させる工程において、ＣＭＰによるディッシングが基板上で発生しないようにする製造方法を得ることを目的とする。
【００２１】
【課題を解決するための手段】
本発明は、特にダマシン型ゲートあるいはリプレース型ゲート構造を有する半導体装置において、ダマシン型ゲートあるいはリプレース型ゲート形成位置以外の位置に、ダミーパターンを追加して配置する、あるいは入出力のインターフェース（以下、Ｉ／Ｏと称する）トランジスタ、あるいはアナログ回路用容量の電極を配置することを特徴とする。
上記方法により基板上のゲートパターン密度の偏りを小さくし、ダミーゲートの上面を露出させるＣＭＰ工程において、ディッシングが発生しないようにするようにするものである。
【００２２】
本発明による半導体装置は、ダマシン型ゲート構造或いはリプレース型ゲート構造の半導体素子を複数設けてなる半導体装置において、前記半導体素子間の素子形成領域以外の領域に、ダミーパターンを設けたことを特徴とするものである。
【００２３】
また、本発明による他の半導体装置は、ダマシン型ゲート構造或いはリプレース型ゲート構造の半導体素子を複数設けてなる半導体装置において、前記半導体素子間の素子形成領域以外の領域に、前記ダマシン型ゲート構造或いはリプレース型ゲート構造とは異なる他の回路素子構造のパターンを設けたことを特徴とするものである。
【００２４】
また、本発明による半導体装置の製造方法は、半導体基板主面にダミーゲート酸化膜を形成する工程と、上記ダミーゲート酸化膜上のダマシン型又はリプレース型のゲート形成位置と前記ゲート形成位置以外の位置にそれぞれダミーゲートを形成する工程と、上記それぞれのダミーゲート上にコンタクトエッチのストッパー膜を形成する工程と、上記コンタクトエッチのストッパー膜の上に層間絶縁膜を形成する工程と、上記層間絶縁膜及び上記コンタクトエッチのストッパー膜を化学機械的研磨により研磨して上記ダミーゲート上面を露出させる工程と、上記ダミーゲートおよびダミーゲート酸化膜を選択的に除去してゲート溝を形成する工程と、上記半導体基板主面に上記ゲート溝の内面を覆うように高誘電体ゲート絶縁膜を形成する工程と、上記高誘電体ゲート絶縁膜の上に上記ゲート溝を埋めるように電極膜を形成する工程と、上記ゲート溝の外部の上記電極膜及び上記高誘電体ゲート絶縁膜を除去することによりダマシン型ゲート電極を形成するか、又は、上記ゲート溝より広い幅から外側の上記電極膜及び上記高誘電体ゲート絶縁膜を除去することにより上記ゲート溝より広い幅の電極を残してリプレース型ゲート電極を形成する工程とを備えたことを特徴とする。
【００２５】
また、本発明による半導体装置の製造方法は、半導体基板主面のダマシン型又はリプレース型のゲート形成位置にダミーゲート酸化膜とダミーゲートを形成する工程と、上記半導体基板主面上に化学機械的研磨のストッパー膜を上記ダミーゲートの厚さに近い厚さに形成する工程と、上記化学機械的研磨のストッパー膜を所定の厚さ選択的にエッチングして上記化学機械的研磨のストッパー膜を一定厚さ残留させるとともに上記ダマシン型ゲート形成位置以外の位置にダミーパターンを形成する工程と、上記残留化学機械的研磨のストッパー膜及び上記ダミーパターンの上に層間絶縁膜を形成する工程と、上記層間絶縁膜及び上記残留化学機械的研磨のストッパー膜を化学機械的研磨により研磨して上記ダミーゲートの上面を露出させる工程と、上記ダミーゲート及びダミーゲート酸化膜を選択的に除去してゲート溝を形成する工程と、上記半導体主面に上記ゲート溝の内面を覆うように高誘電体ゲート絶縁膜を形成する工程と、上記高誘電体ゲート絶縁膜の上に上記ゲート溝を埋めるように電極膜を形成する工程と、上記ゲート溝の外部の上記電極膜及び上記高誘電体ゲート絶縁膜を除去することによりダマシン型ゲート電極を形成するか、又は、上記ゲート溝より広い幅から外側の上記電極膜及び上記高誘電体ゲート絶縁膜を除去することにより上記ゲート溝より広い幅の電極を残してリプレース型ゲート電極を形成する工程とを備えたことを特徴とする。
【００２６】
また、本発明による半導体装置の製造方法は、半導体基板主面にゲート酸化膜を形成する工程と、上記ゲート酸化膜上のダマシン型又はリプレース型のゲート形成位置にダミーゲートを形成し、前記ゲート形成位置以外の位置にインターフェーストランジスタ電極を形成する工程と、上記ダミーゲートおよびインターフェーストランジスタ電極上にコンタクトエッチのストッパー膜を形成する工程と、上記コンタクトエッチのストッパー膜の上に層間絶縁膜を形成する工程と、上記層間絶縁膜を化学機械的研磨により研磨して上記ダミーゲートの上面を露出させる工程と、上記ダミーゲートおよびゲート酸化膜を選択的に除去してゲート溝を形成する工程と、上記半導体主面に上記ゲート溝の内面を覆うように高誘電体ゲート絶縁膜を形成する工程と、上記高誘電体ゲート絶縁膜の上に上記ゲート溝を埋めるように電極膜を形成する工程と、上記ゲート溝の外部の上記電極膜及び上記高誘電体ゲート絶縁膜を除去することによりダマシン型ゲート電極を形成するか、又は、上記ゲート溝より広い幅から外側の上記電極膜及び上記高誘電体ゲート絶縁膜を除去することにより上記ゲート溝より広い幅の電極を残してリプレース型ゲート電極を形成する工程とを備えたことを特徴とする。
【００２７】
また、本発明による半導体装置の製造方法は、半導体基板主面にゲート酸化膜を形成する工程と、上記ゲート酸化膜上のダマシン型又はリプレース型のゲート形成位置にダミーゲートを形成し、前記ゲート形成位置以外の位置にアナログ回路用容量の電極を形成する工程と、上記ダミーゲートおよび上記アナログ回路用容量の電極上にコンタクトエッチのストッパー膜を形成する工程と、上記コンタクトエッチのストッパー膜の上に層間絶縁膜を形成する工程と、上記層間絶縁膜及び上記コンタクトエッチのストッパー膜を化学機械的研磨により研磨して上記ダミーゲートおよびアナログ回路用容量の電極の上面を露出させる工程と、上記ダミーゲートおよびゲート酸化膜を除去してゲート溝を形成する工程と、上記アナログ回路用容量の電極を所定の厚さエッチングし、アナログ回路用容量部の溝を形成する工程と、上記ゲート溝および上記アナログ回路用容量部の溝の内面を覆うように高誘電体ゲート絶縁膜を形成する工程と、上記高誘電体ゲート絶縁膜の上に上記ゲート溝および上記アナログ回路用容量部の溝を埋めるように電極膜を形成する工程と、上記ゲート溝および上記アナログ回路用容量部の溝の外部の上記電極膜及び上記高誘電体ゲート絶縁膜を除去することによりダマシン型ゲート電極を形成するか、又は、上記ゲート溝より広い幅から外側の上記電極膜及び上記高誘電体ゲート絶縁膜を除去することにより上記ゲート溝より広い幅の電極を残してリプレース型ゲート電極を形成する工程とを備えたことを特徴とする。本発明のその他の特徴については以下に詳細に説明する。
【００２８】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態を説明する。
実施の形態１．
図１〜１６は、本発明実施の形態１による半導体装置の製造方法を、半導体装置の断面により、順を追って説明する工程説明図である。
【００２９】
半導体装置の製造にあたっては、一般にＰ型シリコン基板またはＮ型シリコン基板が用いられるが、ここではＰ型シリコン基板を用いる。素子分離形成方法として、素子領域をシリコン窒化膜で覆ったのち、いわゆる選択酸化法（ＬＯＣＯＳ）によって分離してもよいし、シャロートレンチ分離法（ＳＴＩ）によって行ってもよい。ここでは、ＳＴＩを用いた場合の例を示す。
【００３０】
まず、図１に示すように、Ｐ型シリコン基板１の主面上に縦型拡散炉によりバッファ熱酸化膜２を２０ｎｍ形成し、バッファ熱酸化膜２の上にＬＰＣＶＤによりシリコン窒化膜３を１５０ｎｍ生成する。
次に、図示しないが、次に、リソグラフィによりシリコン窒化膜３の上にレジストパターンを形成し、これをマスクとして、シリコン窒化膜３およびバッファ熱酸化膜２を選択エッチングする。
【００３１】
次に、図２に示すように、選択エッチングされたシリコン窒化膜３ａおよびバッファ熱酸化膜２ａをマスクとして、反応性イオンエッチングにより、Ｐ型シリコン基板１にトレンチ４を３５０ｎｍ程度の深さで形成する。次に、トレンチ４の内壁に形成されたプラズマダメージ層除去のため、１１００℃の希釈酸素雰囲気でシリコン内壁を酸化し、ライナー酸化膜５を縦型拡散炉により２０ｎｍの膜厚で生成する。
【００３２】
次に、図３に示すように、トレンチ４（図２参照）を埋め込むように、高密度プラズマＣＶＤにより埋め込み酸化膜６を６００ｎｍの膜厚で生成する。このとき、トレンチ４、選択エッチングされたシリコン窒化膜３ａおよびバッファ熱酸化膜２ａ（図２参照）が埋め込み酸化膜６により完全に埋め込まれ、且つ、次工程のＣＭＰにより十分な平坦性が得られるように膜厚を設定する。
【００３３】
次に、図４に示すように、埋め込み酸化膜６をＣＭＰにより研磨し、シリコン窒化膜３ａの上面を露出させる。
【００３４】
次に、図５に示すように、シリコン窒化膜３ａ（図４参照）を熱燐酸により全面除去し、さらに希弗酸水溶液によりバッファ熱酸化膜２ａ（図４参照）を全面除去し、素子分離６ａを形成する。
【００３５】
次に、図示しないが、リソグラフィによりＰ型ウェル形成領域以外の位置にレジストパターンを形成し、これをマスクとしてＰ型不純物のイオン注入を行う。ウェル内部の不純物濃度を均一化するため、イオン注入は３回に分けて行う。１回目は、ボロンを加速電圧４００ｋｅＶ、ドーズ量５×１０１２ｃｍ−２の条件で行い、２回目は、ボロンを加速電圧２５０ｋｅＶ、ドーズ量５×１０１２ｃｍ−２の条件で行い、３回目は、ボロンを加速電圧４０ｋｅＶ、ドーズ量５×１０１２ｃｍ−２の条件で行う。
【００３６】
また、Ｎｃｈトランジスタの閾値電圧調整のため、ボロンのイオン注入を加速電圧２０ｋｅＶ、ドーズ量５×１０１２ｃｍ−２の条件で行い、図６に示すように、Ｎｃｈ領域７にＰ型ウェル８を形成する。
【００３７】
次に、図示しないが、リソグラフィによりＮ型ウェル形成領域以外の位置にレジストパターンを形成し、これをマスクとしてＮ型不純物のイオン注入を行う。ウェル内部の不純物濃度を均一化するため、イオン注入は３回に分けて行う。１回目は、リンを加速電圧６００ｋｅＶ、ドーズ量５×１０１２ｃｍ−２の条件で行い、２回目は、リンを加速電圧３００ｋｅＶ、ドーズ量５×１０１２ｃｍ−２の条件で行い、３回目は、ヒ素を加速電圧１５０ｋｅＶ、ドーズ量５×１０１２ｃｍ−２の条件で行う。
【００３８】
また、Ｐｃｈトランジスタの閾値電圧調整のため、ヒ素のイオン注入を加速電圧１００ｋｅＶ、ドーズ量２×１０１２ｃｍ−２の条件で行い、図６に示すように、Ｐｃｈ領域９にＮ型ウェル１０を形成する。
【００３９】
次に、縦型の拡散炉により、ダミーゲート酸化膜１１を５ｎｍ程度の膜厚で生成する。さらに、ＬＰＣＶＤにより、多結晶シリコン膜１２を２００ｎｍ程度の膜厚で生成する。
このとき、ダミーゲートの材料として、多結晶シリコン膜の代わりに、シリコンゲルマニウム等を用いても良い。
【００４０】
次に、図７に示すように、リソグラフィにより、Ｎｃｈ領域７及びＰｃｈ領域９と、トランジスタとしてのゲートを形成しない領域１４のそれぞれのゲート形成位置にレジストパターン１３を形成し、これをマスクとしてドライエッチングを行い、Ｎｃｈ領域７、Ｐｃｈ領域９およびトランジスタとしてのゲートを形成しない領域１４にダミーゲート１２ａを形成する。
【００４１】
このとき、Ｎｃｈ領域７及びＰｃｈ領域９のゲート形成位置、およびトランジスタとしてのゲートを形成しない位置１４に、ライン幅＝０．２ｕｍ程度、スペース幅＝０．５ｕｍ程度でダミーゲート１２ａを形成している。従って、Ｎｃｈ領域７、Ｐｃｈ領域９、およびトランジスタとしてのゲートを形成しない領域１４のいずれの領域においても、ダミーゲート１２ａのパターン密度はほぼ一定となっている。
【００４２】
次に、図示しないが、Ｎｃｈ領域７以外の位置にリソグラフィによりレジストパターンを形成する。
次に、Ｎｃｈエクステンション、ＮｃｈのＨａｌｏのイオン注入を行う。Ｎｃｈのエクステンションのイオン注入は、ヒ素を加速電圧２０ｋｅＶ、ドーズ量２×１０１４ｃｍ−２の条件で行う。また、ＮｃｈのＨａｌｏのイオン注入は、ボロンを加速電圧２５ｋｅＶ、ドーズ量１×１０１３ｃｍ−２、注入角度３０°程度の条件で行い、図８に示すように、Ｎｃｈ領域７にＮｃｈのエクステンション１５、ＮｃｈのＨａｌｏ１６を形成する。
【００４３】
次に、図示しないが、Ｐｃｈ領域９以外の位置にリソグラフィによりレジストパターンを形成する。
【００４４】
次に、Ｐｃｈのエクステンション、ＰｃｈのＨａｌｏのイオン注入を行う。Ｐｃｈのエクステンションのイオン注入は、二弗化ボロンを加速電圧１５ｋｅＶ、３×１０１３ｃｍ−２の条件で行う。また、ＰｃｈのＨａｌｏのイオン注入は、ヒ素を加速電圧１５０ｋｅＶ、ドーズ量１×１０１３ｃｍ−２、注入角度３０°程度の条件で行い、図８に示すように、Ｐｃｈ領域９にＰｃｈのエクステンション１７、ＰｃｈのＨａｌｏ１８を形成する。
【００４５】
次に、図９に示すように、ＬＰＣＶＤによりシリコン窒化膜を１００ｎｍ程度生成し、反応性イオンエッチングにより、Ｎｃｈ領域７、Ｐｃｈ領域９、およびトランジスタとしてのゲートを形成しない領域１４のダミーゲート１２ａの側壁に、シリコン窒化膜からなるスペーサー１９を形成する。
【００４６】
次に、図示しないが、Ｎｃｈ領域７以外の位置にリソグラフィによりレジストパターンを形成する。このレジストパターンをマスクとして、Ｎｃｈ領域７にソース／ドレイン形成のためのイオン注入を行う。
【００４７】
Ｎｃｈソース／ドレインのイオン注入は、ヒ素を加速電圧５０ｋｅＶ、ドーズ量５×１０１５ｃｍ−２の条件で行い、図１０に示すように、Ｎｃｈ領域７にＮｃｈソース／ドレイン２０を形成する。
このとき、ゲートエッジの近傍は、スペーサー１９により高濃度領域が形成されないので、ドレイン近傍におけるホットエレクトロンによるＭＯＳの特性劣化を防止することができる。
【００４８】
次に、図示しないが、Ｐｃｈ領域９以外の位置にリソグラフィによりレジストパターンを形成する。このレジストパターンをマスクとして、Ｐｃｈ領域９にソース／ドレイン形成のためのイオン注入を行う。
【００４９】
Ｐｃｈソース／ドレインのイオン注入は、ボロンを加速電圧１０ｋｅＶ、ドーズ量５×１０１５ｃｍ−２の条件で行い、図１０に示すように、Ｐｃｈ領域９にＰｃｈソース／ドレイン２１を形成する。
このとき、ゲートエッジの近傍は、スペーサー１９により、高濃度領域が形成されないので、ドレイン近傍におけるホットエレクトロンによるＭＯＳの特性劣化を防止することができる。
【００５０】
次に、図１１に示すように、Ｎｃｈ領域７、Ｐｃｈ領域９、およびトランジスタとしてのゲートを形成しない領域１４全体を覆うように、シリコン窒化膜からなるコンタクトエッチのストッパー膜２２をＬＰＣＶＤにより３０ｎｍ程度形成する。さらに、コンタクトエッチのストッパー膜２２の上に、シリコン酸化膜からなる層間絶縁膜２３を常圧ＣＶＤにより３００〜５００ｎｍ程度形成する。
【００５１】
次に、図１２に示すように、層間絶縁膜２３およびコンタクトエッチのストッパー膜２２をＣＭＰにより研磨し、Ｎｃｈ領域７、Ｐｃｈ領域９のダミーゲート１２ａ、およびトランジスタとしてのゲートを形成しない領域１４のダミーゲート１２ａの上面を露出させる。
このとき、Ｎｃｈ領域７、Ｐｃｈ領域９のダミーゲート１２ａと、トランジスタとしてのゲートを形成しない領域１４のダミーゲート１２ａの高さはほぼ同じであり、また、Ｐ型シリコン基板１上のダミーゲート１２ａのパターン密度はどの箇所もほぼ一定となっているので、ＣＭＰによるディッシングが無い平坦な形状となっている。
【００５２】
次に、図１３に示すように、トランジスタとしてのゲートを形成しない領域１４の全体を覆うように、リソグラフィによりレジストパターン２４を形成する。これをマスクとして、Ｎｃｈ領域７、Ｐｃｈ領域９のダミーゲート１２ａおよびダミーゲート酸化膜１１（図１２参照）を反応性イオンエッチングにより選択的に除去し、ゲート溝２５を形成する。
【００５３】
次に、図１４に示すように、ゲート溝２５（図１３参照）の内部を被覆するように、Ｈｉｇｈ−ｋ膜やシリコン窒化膜などからなるゲート絶縁膜２６を５ｎｍ形成する。次に、溝状のゲート絶縁膜２６の内面に、ＴｉＮからなる第１の金属膜２７を５ｎｍ形成する。このとき、第１の金属膜２７も溝を残している。さらに、電気抵抗低減のため、第１の金属膜２７の溝を埋め込むように、タングステンからなる第２の金属膜２８を３００ｎｍ生成する。
【００５４】
次に、図１５に示すように、Ｎｃｈ領域７、Ｐｃｈ領域９のゲート溝２５（図１３参照）の外部に形成した第２の金属膜２８、第１の金属膜２７、およびゲート絶縁膜２６をＣＭＰにより除去することにより、ダマシン型ゲート２９を形成する。
【００５５】
なお、図１３に示す工程では、トランジスタとしてのゲートを形成しない領域１４にレジストパターン２４を形成したが、このレジストパターンを形成することなく、トランジスタとしてのゲートを形成しない領域１４のダミーゲートもダマシン型に形成するようにしても良い。
【００５６】
さらに図１５の工程に代えて、図１６に示すように、ゲート絶縁膜２６、第１の金属膜２７、および第２の金属膜２８を形成後、リソグラフィによりＮｃｈ領域７およびＰｃｈ領域９のゲート形成位置にゲート幅より広い幅のレジストパターン（図示しない）を形成し、第２の金属膜２８、第１の金属膜２７およびゲート絶縁膜２６をドライエッチングにより選択エッチングし、リプレース型ゲート３０を形成するようにしても良い。
【００５７】
これ以降は、ダマシン型ゲートを形成する場合、及びリプレース型ゲートを形成する場合も、ともに、この上に第２の層間絶縁膜を堆積し、コンタクトおよび配線を形成する。これらの工程はこの分野で既知の工程であるので説明を省略する。
【００５８】
以上述べたように、この実施の形態では、ダマシン型ゲートあるいはリプレース型ゲート構造を形成する半導体装置の製造方法において、ダマシン型ゲートあるいはリプレース型ゲートを形成するためのダミーゲートのほかに、トランジスタとしてのゲートを形成しない領域にも、ダミーゲートを追加して形成するようにした。このようにして、基板上のどの部分においても、複数のダミーゲートのパターンの分布の疎密差が小さくなるようにするので、ダミーゲートの上面を露出させるＣＭＰ工程で発生するディッシングが抑制され、ダマシン型ゲート形成工程において配線ショートや層間容量変化のない、良好な配線形成が可能な半導体装置およびその製造方法を得ることができる。
【００５９】
また、別の言い方をすれば、基板上のどの部分においも、ダマシン型ゲート電極又はリプレース型電極を形成するためのダミーパターンと、これに追加したダミーパターンについて、各部分におけるダミーパターンの合計占有面積が同じまたはほぼ同じとなるようにしたものであり、これによりＣＭＰのパターン依存性をなくし、あるいは改良するようにしたものである。
【００６０】
なお、上記の説明からも理解されるとおり、ここでダマシン型ゲート電極とは、ゲート形成位置にダミーゲート酸化膜およびダミーゲートを形成し、ゲート形成位置以外の位置にダミーゲートとほぼ同じ高さになるように層間絶縁膜を形成し、ダミーゲートおよびダミーゲート酸化膜を除去することにより形成したゲート形成位置の凹部の底部および側壁にゲート絶縁膜を形成し、このゲート絶縁膜で形成した溝が、電極膜により埋め込まれた構造の電極のことをいう。
また、リプレース型ゲート電極とは、ゲート形成位置にダミーゲート酸化膜およびダミーゲートを形成し、ゲート形成位置以外の位置にダミーゲートとほぼ同じ高さになるように層間絶縁膜を形成し、ダミーゲートおよびダミーダミーゲート酸化膜を除去することにより形成したゲート形成位置の凹部の底部および側壁にゲート絶縁膜を形成し、このゲート絶縁膜で形成した溝が、電極膜により埋め込まれ、ゲート絶縁膜および電極膜がそれぞれゲート形成位置の凹部の上部かつ外側に接続された状態で一定長さ横方向に積層されている構造の電極のことをいう。
【００６１】
次に、この実施の形態により製造された半導体装置は図１５または図１６に示すような構造を有している。すなわち、この実施の形態による半導体装置は、ゲート電極をメタル材料で形成したダマシン型ゲート電極又はリプレース型電極を有する半導体装置であって、上記ダマシン型ゲート電極又はリプレース型電極を形成していない位置にダミーパターンの電極を形成しているものである。
【００６２】
これを言い換えると、ダマシン型ゲート電極又はリプレース型電極の分布の疎な領域において、図５６に示したような絶縁膜の窪みが発生しないように、ダマシン型ゲート電極又はリプレース型電極と、これに追加したダミーパターンの電極とを合わせた全体としての電極分布について、その分布の疎密差を小さくしたものである。
【００６３】
実施の形態２．
図１７〜２４は、本発明実施の形態２による半導体装置の製造方法を、半導体装置の断面により、順を追って説明する工程説明図である。
【００６４】
素子分離形成に関しては、実施形態１の製造方法に従って形成するものとする。
【００６５】
その後、図１７に示すように、Ｐ型シリコン基板１の主面に素子分離６ａを形成し、リソグラフィおよびイオン注入により、Ｎｃｈ領域７、Ｐｃｈ領域９にそれぞれＰ型ウェル８、Ｎ型ウェル１０を形成する。次に、Ｎｃｈ領域７、Ｐｃｈ領域９にそれぞれダミーゲート酸化膜１１、ダミーゲート１２ａを形成する。また、５はライナー酸化膜である。
【００６６】
次に、リソグラフィおよびイオン注入により、Ｎｃｈ領域７にＮｃｈのエクステンション１５、ＮｃｈのＨａｌｏ１６を形成し、Ｐｃｈ領域９にＰｃｈのエクステンション１７、ＰｃｈのＨａｌｏ１８を形成する。
【００６７】
次に、シリコン窒化膜をＬＰＣＶＤにより１００ｎｍ形成し、反応性イオンエッチングにより、Ｎｃｈ領域７およびＰｃｈ領域９のダミーゲート１２ａの側壁に、シリコン窒化膜からなるスペーサー１９を形成する。
【００６８】
次に、リソグラフィおよびイオン注入により、Ｎｃｈ領域７にＮｃｈソース／ドレイン２０を形成し、Ｐｃｈ領域９にＰｃｈソース／ドレイン２１を形成する。
このとき、トランジスタとしてのゲートを形成しない領域１４には、ダミーパターンを形成していない。
【００６９】
次に、図１８に示すように、シリコン窒化膜２２をＬＰＣＶＤにより２００ｎｍ程度の膜厚で生成する。このとき、シリコン窒化膜２２の膜厚はダミーゲート酸化膜１１の膜厚５ｎｍとダミーゲート１２ａの膜厚２００ｎｍの合計２０５ｎｍより、やや薄くなるように設定している。
【００７０】
次に、図１９に示すように、トランジスタとしてのゲートを形成しない領域１４に、リソグラフィによりレジストパターン１３をライン幅＝０．２ｕｍ程度、スペース幅＝０．５ｕｍ程度で形成する。次に、これをマスクとしてシリコン窒化膜２２を選択エッチングし、トランジスタとしてのゲートを形成しない領域１４にシリコン窒化膜からなるダミーパターン２２ａを形成する。このとき、ダミーパターン２２ａは、Ｎｃｈ領域７、Ｐｃｈ領域９のダミーゲート１２ａとほぼ同じ密度で配置されている。
【００７１】
また、このとき、シリコン窒化膜２２の選択エッチングにおいて、Ｎｃｈ領域７及びＰｃｈ領域９にもＣＭＰのストッパー膜を一定厚さ残留させるように所定の厚さをエッチングする。具体的には、実施形態１で用いたＣＭＰのストッパー膜２２の膜厚３０ｎｍとほぼ同じ膜厚だけ残るように、所定の膜厚分だけエッチングを行う。
【００７２】
このエッチングを行うことにより、トランジスタとしてのゲートを形成しない領域１４に、シリコン窒化膜からなるダミーパターン２２ａを形成する。このダミーパターン２２ａの高さはダミーゲート１２ａの高さに近く、やや低い程度になっている。また、ダミーパターン２２ａを形成する位置以外の位置では、３０ｎｍ程度の膜厚でシリコン窒化膜が残るようにしたので、実施の形態１のコンタクトエッチのストッパー膜２２に相当し、ＣＭＰのストッパー膜として機能する。
【００７３】
次に、図２０に示すように、Ｎｃｈ領域７、Ｐｃｈ領域９、およびトランジスタとしてのゲートを形成しない領域１４、すなわち全面に、シリコン酸化膜からなる層間絶縁膜２３を常圧ＣＶＤにより３００〜５００ｎｍ程度形成する。
【００７４】
次に、図２１に示すように、層間絶縁膜２３およびＣＭＰのストッパー膜２２をＣＭＰにより研磨し、Ｎｃｈ領域７、Ｐｃｈ領域９のダミーゲート１２ａの上面を露出させる。
【００７５】
このとき、トランジスタとしてのゲートを形成しない領域１４のダミーパターン２２ａの高さは、Ｎｃｈ領域７およびＰｃｈ領域９のダミーゲート１２ａの高さとほぼ同じか、わずかに低い程度であり、また、トランジスタとしてのゲートを形成しない領域１４のダミーパターン２２ａと、Ｎｃｈ領域７およびＰｃｈ領域９のダミーゲート１２ａを合わせた全体としての密度がＰ型シリコン基板１上のどの箇所もほぼ一定となっているので、ＣＭＰによるディッシングが無い平坦な形状となっている。ここで、ダミーパターン２２ａの上面は、必ずしも露出している必要はない。
【００７６】
次に、図２２に示すように、反応性イオンエッチングによりＮｃｈ領域７およびＰｃｈ領域９のダミーゲート１２ａおよびダミーゲート酸化膜１１（図２１参照）を選択的に除去し、ゲート溝２５を形成する。
【００７７】
次に、図２３に示すように、ゲート溝２５（図２２参照）の内部を被覆するように、Ｈｉｇｈ−ｋ膜やシリコン窒化膜などからなるゲート絶縁膜２６を５ｎｍ形成する。次に、溝状のゲート絶縁膜２６の内面に、ＴｉＮからなる第１の金属膜２７を５ｎｍ形成する。このとき、第１の金属膜２７も溝を残している。さらに、電気抵抗低減のため、第１の金属膜２７の溝を埋め込むように、タングステンからなる第２の金属膜２８を３００ｎｍ生成する。
【００７８】
次に、図２４に示すように、Ｎｃｈ領域７、Ｐｃｈ領域９のゲート溝２５（図２２参照）の外部に形成した第２の金属膜２８、第１の金属膜２７、およびゲート絶縁膜２６をＣＭＰにより除去することにより、ダマシン型ゲート２９を形成する。
なお、ここではダマシン型ゲートの例を示したが、実施形態１で示したように、リプレース型ゲートの方式により形成しても良い。
【００７９】
以上述べたように、この実施の形態では、ダマシン型ゲートあるいはリプレース型ゲート構造を有する半導体装置及びその製造方法において、トランジスタとしてのゲートを形成しない領域にも、ＣＭＰのストッパー膜と同一の材料によりダミーパターンを追加して形成するようにした。このようにすれば、トランジスタとしてのゲートを形成しない領域に、トランジスタとしてのゲートを形成する位置のダミーゲートと同じ密度でダミーパターンが配置される。
従ってダミーゲートの上面を露出させるＣＭＰ工程でディッシングが抑制され、ダマシン型ゲート形成工程において配線ショートや層間容量変化のない、良好な配線形成が可能な半導体装置およびその製造方法を得ることができる。
【００８０】
実施の形態３．
図２５〜３２は、本発明実施の形態３による半導体装置の製造方法を、半導体装置の断面により、順を追って説明する工程説明図である。
【００８１】
図２５において、Ｐ型シリコン基板１の主面に素子分離６ａを形成するまでは、実施形態１と同様の製造方法によるものとする。
【００８２】
その後、図２５に示すように、Ｐ型シリコン基板１の主面上に、リソグラフィおよびイオン注入により、内部回路を形成する領域（以下、内部回路領域と称する）３０、およびＩ／Ｏ回路を形成する領域（以下、Ｉ／Ｏ回路領域と称する）３１にそれぞれＰ型ウェル８、Ｎ型ウェル１０を形成する。それぞれのウェル形成のイオン注入は、実施形態１と同一の条件で行う。
次に、縦型の拡散炉により、ゲート酸化膜１１を５ｎｍの膜厚で生成し、多結晶シリコン膜１２をＬＰＣＶＤにより２００ｎｍの膜厚で生成する。
【００８３】
次に、図２６に示すように、リソグラフィにより、内部回路領域３０およびＩ／Ｏ回路領域３１にレジストパターン１３を形成する。次に、これをマスクとしてドライエッチングを行い、内部回路領域３０にダミーゲート１２ａ、Ｉ／Ｏ回路領域３１にゲート１２ｂをそれぞれ形成する。このとき、Ｐ型シリコン基板１上の、全体におけるダミーゲート１２ａの分布の疎密差を解消するように、Ｉ／Ｏ回路領域３１にＩ／Ｏ回路のゲート１２ｂを配置する。
【００８４】
次に、図２７に示すように、リソグラフィおよびイオン注入により、内部回路領域３０にＮｃｈのエクステンション１５、Ｐｃｈのエクステンション１７を形成し、Ｉ／Ｏ回路領域３１にＮｃｈのエクステンション１５、Ｐｃｈのエクステンション１７を形成する。
【００８５】
次に、シリコン窒化膜をＬＰＣＶＤにより１００ｎｍ生成し、反応性イオンエッチングを行うことにより、内部回路領域３０のダミーゲート１２ａの側壁とＩ／Ｏ回路領域３１のゲート１２ｂの側壁にシリコン窒化膜のスペーサー１９を形成する。
【００８６】
次に、リソグラフィおよびイオン注入により、内部回路領域３０にＮｃｈのソース／ドレイン２０、Ｐｃｈのソース／ドレイン２１を形成し、Ｉ／Ｏ回路領域３１にＮｃｈのソース／ドレイン２０、Ｐｃｈのソース／ドレイン２１を形成する。
このとき、内部回路領域３０およびＩ／Ｏ回路領域３１で形成したエクステンションおよびソース／ドレイン形成のイオン注入は、実施形態１と同一の条件で行うものとする。
【００８７】
次に、図２８に示すように、シリコン窒化膜からなるコンタクトエッチのストッパー膜２２をＬＰＣＶＤにより３０ｎｍ程度生成する。さらに、シリコン酸化膜からなる層間絶縁膜２３を常圧ＣＶＤにより３００〜５００ｎｍ程度形成する。
【００８８】
次に、図２９に示すように、層間絶縁膜２３およびコンタクトエッチのストッパー膜２２をＣＭＰにより研磨し、内部回路領域３０のダミーゲート１２ａ、およびＩ／Ｏ回路領域３１のゲート１２ｂの上面を露出させる。
【００８９】
このとき、内部回路領域３０のダミーゲート１２ａと、Ｉ／Ｏ回路領域３１のゲート１２ｂの高さはほぼ同じであり、また、内部回路領域３０のダミーゲート１２ａと、Ｉ／Ｏ回路領域３１のゲート１２ｂを合わせた密度はＰ型シリコン基板１上のどの部分もほぼ一定となっているので、ＣＭＰによるディッシングが無い平坦な形状となっている。
【００９０】
次に、図３０に示すように、内部回路領域３０以外の領域に、リソグラフィによりレジストパターン２４を形成する。次に、内部回路領域３０のダミーゲート１２ａおよびゲート酸化膜１１（図２９参照）を選択的に除去し、ゲート溝２５を形成する。
【００９１】
次に、図３１に示すように、ゲート溝２５（図３０参照）の内部を被覆するように、Ｈｉｇｈ−ｋ膜やシリコン窒化膜などからなるゲート絶縁膜２６を５ｎｍ形成する。次に、溝状のゲート絶縁膜２６の内面に、ＴｉＮからなる第１の金属膜２７を５ｎｍ形成する。このとき、第１の金属膜２７も溝を残している。さらに、電気抵抗低減のため、第１の金属膜２７の溝を埋め込むように、タングステンからなる第２の金属膜２８を３００ｎｍ生成する。
【００９２】
次に、図３２に示すように、内部回路領域３０のゲート溝２５（図３０参照）の外部に形成した第２の金属膜２８、第１の金属膜２７、およびゲート絶縁膜２６をＣＭＰにより除去し、内部回路領域３０にダマシン型ゲート２９、Ｉ／Ｏ回路領域３１にＩ／Ｏ回路のトランジスタ３２を形成する。
【００９３】
なお、ここではダマシン型ゲートの例を示したが、内部回路領域３０のダマシン型ゲートは、実施形態１で示したように、リプレース型ゲートの方式により形成しても良い。
【００９４】
以上の製造方法によれば、内部回路を構成するダマシン型トランジスタやリプレース型トランジスタの製造工程途中のダミーゲートの形成工程を利用して、Ｉ／Ｏ回路のトランジスタを形成することにより、工程を増やすことなく、内部回路とゲート絶縁膜及びしきい値（Ｖｔ）の異なるＩ／Ｏ回路のトランジスタを形成することができる。
【００９５】
これ以降は、第１の実施形態と同様に、第２の層間絶縁膜を堆積し、コンタクトおよび配線を形成する。
【００９６】
以上述べたように、この実施の形態では、ダマシン型ゲートあるいはリプレース型ゲート構造を有する半導体装置及びその製造方法において、内部回路として用いる領域のトランジスタとしてのゲートを形成する位置にダミーゲートを配置し、内部回路として用いない領域には、Ｉ／Ｏ回路で用いるゲート電極を配置し、パターンの疎密に偏りが出ないようにした。
このようにすれば、ダミーゲートの上面を露出させるＣＭＰ工程においてディッシング抑制され、配線ショートや層間容量変化のない、良好な配線形成が可能な半導体装置およびその製造方法を得ることができる。また、ダマシン型ゲートのダミーパターンと、Ｉ／Ｏ回路で用いるゲート電極を同時に形成できるので、工程を簡略化することができる。
【００９７】
実施の形態４．
図３３〜４３は、本発明実施の形態４による半導体装置の製造方法を、半導体装置の断面により、順を追って説明する工程説明図である。
【００９８】
素子分離形成に関しては、実施形態１の製造方法に従って形成するものとする。
【００９９】
その後、図３３に示すように、Ｐ型シリコン基板１の主面に素子分離６ａを形成し、リソグラフィおよびイオン注入により、Ｎｃｈ領域７、Ｐｃｈ領域９にそれぞれＰ型ウェル８、Ｎ型ウェル１０を形成する。次に、ゲート酸化膜１１を縦型拡散炉により５ｎｍ生成し、多結晶シリコン膜１２をＬＰＣＶＤにより２００ｎｍ生成する。
【０１００】
次に、図３４に示すように、Ｎｃｈ領域７、Ｐｃｈ領域９、さらにアナログ回路用容量を形成する領域（以下、アナログ回路容量領域と称する）３３にそれぞれレジストパターン１３を形成する。これをマスクとして、ドライエッチングによりＮｃｈ領域７、Ｐｃｈ領域９にダミーゲート１２ａを形成し、アナログ回路容量領域３３にアナログ回路用容量のゲート電極１２ｃを形成する。
【０１０１】
次に、図３５に示すように、リソグラフィおよびイオン注入により、Ｎｃｈ領域７にＮｃｈのエクステンション１５を形成し、Ｐｃｈ領域９にＰｃｈのエクステンション１７を形成する。次に、シリコン窒化膜をＬＰＣＶＤにより１００ｎｍ程度形成し、反応性イオンエッチングにより、Ｎｃｈ領域７、Ｐｃｈ領域９のダミーゲート１２ａ、アナログ回路容量領域３３の容量ゲート電極１２ｃの側壁にシリコン窒化膜からなるスペーサー１９を形成する。
【０１０２】
次に、リソグラフィおよびイオン注入によりＮｃｈ領域７にＮｃｈソース／ドレイン２０、Ｐｃｈ領域９にＰｃｈソース／ドレイン２１を形成する。このとき、それぞれの領域に形成したエクステンションおよびソース／ドレイン形成のイオン注入は、実施形態１と同一条件で行う。
【０１０３】
次に、図３６に示すように、Ｎｃｈ領域７、Ｐｃｈ領域９およびアナログ回路容量領域３３、すなわち全体を覆うように、シリコン窒化膜からなるコンタクトエッチのストッパー膜２２をＬＰＣＶＤにより３０ｎｍ程度生成する。さらに、コンタクトエッチのストッパー膜２２の上に、シリコン酸化膜からなる層間絶縁膜２３を常圧ＣＶＤにより３００〜５００ｎｍ程度形成する。
【０１０４】
次に、図３７に示すように、層間絶縁膜２３およびコンタクトエッチのストッパー膜２２（図３６参照）をＣＭＰにより研磨し、Ｎｃｈ領域７およびＰｃｈ領域９のダミーゲート１２ａの上面と、アナログ回路容量領域３３のアナログ回路用容量電極１２ｃの上面を露出させる。
【０１０５】
このとき、Ｎｃｈ領域７およびＰｃｈ領域９のダミーゲート１２ａと、アナログ回路容量領域３３の容量電極１２ｃの高さはほぼ同じであり、また、アナログ回路容量領域３３に容量電極１２ｃが配置されており、容量電極が無い場合と比較して、Ｐ型シリコン基板１上の疎密差が緩和されるようになっているので、ＣＭＰによるディッシングが抑えられた、平坦な形状となっている。
【０１０６】
次に、図３８に示すように、リソグラフィによりアナログ回路容量領域３３の上面を覆うようにレジストパターン２４を形成し、ドライエッチングによりＮｃｈ領域７およびＰｃｈ領域９のダミーゲート１２ａおよびゲート酸化膜１１（図３７参照）を選択的に除去し、ゲート溝２５を形成する。
【０１０７】
次に、図３９に示すように、リソグラフィによりＮｃｈ領域７およびＰｃｈ領域９にレジストパターン２４を形成し、ドライエッチングにより、アナログ回路用容量電極１２ｃの膜厚の半分、すなわち１００ｎｍ程度を選択的にエッチングし、アナログ回路用容量電極の溝１２ｄを形成する。
なお、実施の形態１〜３で示したように、Ｎｃｈ領域７およびＰｃｈ領域９にリプレース型ゲート電極を形成する場合は、アナログ回路容量領域３３にアナログ回路用容量電極の溝を形成する工程（図３９の工程）を省略しても良い。
また、この実施の形態においては、図３８に示すゲート溝を形成する工程を先に行い、その後、図３９に示すアナログ回路用容量電極の溝を形成する工程を行うようにしたが、これらの工程順を入れ替えて形成しても良い。
【０１０８】
次に、図４０に示すように、ゲート溝２５（図３８参照）およびアナログ回路用容量電極の溝１２ｄ（図３９参照）の内部を被覆するように、Ｈｉｇｈ−ｋ膜やシリコン窒化膜などからなるゲート絶縁膜２６を５ｎｍ形成する。次に、溝状のゲート絶縁膜２６の内面に、ＴｉＮからなる第１の金属膜２７を５ｎｍ形成する。このとき、第１の金属膜２７も溝を残している。さらに、電気抵抗低減のため、第１の金属膜２７の溝を埋め込むように、タングステンからなる第２の金属膜２８を３００ｎｍ生成する。
【０１０９】
次に、図４１に示すように、ゲート溝２５（図３８参照）およびアナログ回路用容量電極の溝１２ｄ（図３９参照）の外部に形成した第２の金属膜２８、第１の金属膜２７、およびゲート絶縁膜２６をＣＭＰにより除去し、Ｎｃｈ領域７、Ｐｃｈ領域９にダマシン型ゲート２９を形成し、アナログ回路容量領域３３に、アナログ回路用容量３４を形成する。
【０１１０】
なお、ここではダマシン型ゲートの例を示したが、Ｎｃｈ領域７、Ｐｃｈ領域９のゲートは、実施の形態１で示したように、リプレース型ゲートの方式により形成しても良い。また、このときは前述のように、アナログ回路容量領域３３にアナログ回路用容量電極の溝を形成する工程を省略することも可能であり、この場合は図４２に示すような構造になる。図４２において、３０はリプレース型ゲート、３４ａはアナログ回路用容量である。
【０１１１】
以上のような製造方法によれば、ダマシン型トランジスタやリプレース型トランジスタの製造工程途中のダミーゲートトランジスタの形成工程を利用して、工程を増やすことなく、アナログ回路用容量を形成することができる。
【０１１２】
これ以降は、第１の実施形態と同様に、第２の層間絶縁膜を堆積し、コンタクトおよび配線を形成する。
【０１１３】
なお、本実施の形態では、図４１や図４２に示すように、アナログ回路用容量３４または３４ａを能動（アクティブ）領域に形成するようにしたが、図４３に示すように、これを素子分離６ａ（フィールド）領域に形成するようにしてもよい。このように、素子分離上にアナログ回路用容量を形成することにより、Ｐ型シリコン基板１を介してのノイズ耐性を向上させることができる。
【０１１４】
以上述べたように、この実施の形態によれば、ダマシン型ゲートあるいはリプレース型ゲート構造を有する半導体装置において、内部回路として用いる領域のトランジスタとしてのゲートを形成する位置にダミーゲートを配置し、内部回路として用いない領域には、アナログ回路で用いる容量電極を配置し、パターンの疎密に偏りが出ないようにした。
このようにすれば、ダミーゲートの上面を露出させるＣＭＰ工程で発生するディッシングが抑制され、ダマシン型ゲート形成工程において配線ショートや層間容量変化のない、良好な配線形成が可能な半導体装置およびその製造方法を提供することができる。
また、ダマシン型ゲートのダミーパターンと、アナログ回路で用いる容量の電極を同時に形成できるので、工程を簡略化することができる。また、アナログ回路用容量を素子分離上に形成することにより、半導体基板を介してのノイズ耐性を向上させることができる。
【０１１５】
なお、ダマシン型ゲートあるいはリプレース型ゲートの疎密差を解消するために、実施の形態３では、Ｉ／Ｏ回路で用いるゲート電極を配置し、実施の形態４では、アナログ回路用容量のゲート電極を配置した。しかし、ダマシン型ゲートあるいはリプレース型ゲートの疎密差を解消するために配置する電極は、これらに限られるものではなく、その他の回路素子の電極を配置するようにしてもよい。
【０１１６】
【発明の効果】
以上説明したように、本発明によれば、ダマシン型ゲート又はリプレース型ゲートを有する半導体装置およびその製造方法において、配線ショートや層間容量変化の抑制された、良好な半導体装置およびその製造方法を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１の半導体装置の製造方法を示す断面図。
【図２】本発明の実施形態１の半導体装置の製造方法を示す断面図。
【図３】本発明の実施形態１の半導体装置の製造方法を示す断面図。
【図４】本発明の実施形態１の半導体装置の製造方法を示す断面図。
【図５】本発明の実施形態１の半導体装置の製造方法を示す断面図。
【図６】本発明の実施形態１の半導体装置の製造方法を示す断面図。
【図７】本発明の実施形態１の半導体装置の製造方法を示す断面図。
【図８】本発明の実施形態１の半導体装置の製造方法を示す断面図。
【図９】本発明の実施形態１の半導体装置の製造方法を示す断面図。
【図１０】本発明の実施形態１の半導体装置の製造方法を示す断面図。
【図１１】本発明の実施形態１の半導体装置の製造方法を示す断面図。
【図１２】本発明の実施形態１の半導体装置の製造方法を示す断面図。
【図１３】本発明の実施形態１の半導体装置の製造方法を示す断面図。
【図１４】本発明の実施形態１の半導体装置の製造方法を示す断面図。
【図１５】本発明の実施形態１の半導体装置の製造方法を示す断面図。
【図１６】本発明の実施形態１の半導体装置の製造方法を示す断面図。
【図１７】本発明の実施形態２の半導体装置の製造方法を示す断面図。
【図１８】本発明の実施形態２の半導体装置の製造方法を示す断面図。
【図１９】本発明の実施形態２の半導体装置の製造方法を示す断面図。
【図２０】本発明の実施形態２の半導体装置の製造方法を示す断面図。
【図２１】本発明の実施形態２の半導体装置の製造方法を示す断面図。
【図２２】本発明の実施形態２の半導体装置の製造方法を示す断面図。
【図２３】本発明の実施形態２の半導体装置の製造方法を示す断面図。
【図２４】本発明の実施形態２の半導体装置の製造方法を示す断面図。
【図２５】本発明の実施形態３の半導体装置の製造方法を示す断面図。
【図２６】本発明の実施形態３の半導体装置の製造方法を示す断面図。
【図２７】本発明の実施形態３の半導体装置の製造方法を示す断面図。
【図２８】本発明の実施形態３の半導体装置の製造方法を示す断面図。
【図２９】本発明の実施形態３の半導体装置の製造方法を示す断面図。
【図３０】本発明の実施形態３の半導体装置の製造方法を示す断面図。
【図３１】本発明の実施形態３の半導体装置の製造方法を示す断面図。
【図３２】本発明の実施形態３の半導体装置の製造方法を示す断面図。
【図３３】本発明の実施形態４の半導体装置の製造方法を示す断面図。
【図３４】本発明の実施形態４の半導体装置の製造方法を示す断面図。
【図３５】本発明の実施形態４の半導体装置の製造方法を示す断面図。
【図３６】本発明の実施形態４の半導体装置の製造方法を示す断面図。
【図３７】本発明の実施形態４の半導体装置の製造方法を示す断面図。
【図３８】本発明の実施形態４の半導体装置の製造方法を示す断面図。
【図３９】本発明の実施形態４の半導体装置の製造方法を示す断面図。
【図４０】本発明の実施形態４の半導体装置の製造方法を示す断面図。
【図４１】本発明の実施形態４の半導体装置の製造方法を示す断面図。
【図４２】本発明の実施形態４の半導体装置の製造方法を示す断面図。
【図４３】本発明の実施形態４の半導体装置の製造方法を示す断面図。
【図４４】従来の半導体装置の製造方法を示す断面図。
【図４５】従来の半導体装置の製造方法を示す断面図。
【図４６】従来の半導体装置の製造方法を示す断面図。
【図４７】従来の半導体装置の製造方法を示す断面図。
【図４８】従来の半導体装置の製造方法を示す断面図。
【図４９】従来の半導体装置の製造方法を示す断面図。
【図５０】従来の半導体装置の製造方法を示す断面図。
【図５１】従来の半導体装置の製造方法を示す断面図。
【図５２】従来の半導体装置の製造方法を示す断面図。
【図５３】従来の半導体装置の製造方法を示す断面図。
【図５４】従来の半導体装置の製造方法を示す断面図。
【図５５】従来の半導体装置の製造方法を示す断面図。
【図５６】従来の半導体装置の製造方法を示す断面図。
【図５７】従来の半導体装置の製造方法を示す断面図。
【図５８】従来の半導体装置の製造方法を示す断面図。
【符号の説明】
１ Ｐ型シリコン基板、 ２ バッファ熱酸化膜、 ３ シリコン窒化膜、 ５ ライナー酸化膜、 ６ａ 素子分離、７ Ｎｃｈ領域、 ８ Ｐ型ウェル、９ Ｐｃｈ領域、 １０ Ｎ型ウェル、 １１ ダミーゲート酸化膜またはゲート酸化膜、 １２ａ ダミーゲート、 １２ｂ Ｉ／Ｏ回路のゲート、 １２ｃアナログ回路用容量のゲート電極、 １２ｄ アナログ回路用容量電極の溝、１４ トランジスタとしてのゲートを形成しない領域、 １９ スペーサー、２２ コンタクトエッチのストッパー膜またはＣＭＰのストッパー膜 ２３ 層間絶縁膜、 ２５ ゲート溝、 ２６ ゲート絶縁膜、 ２７ 第１の金属膜、 ２８ 第２の金属膜、 ２９ ダマシン型ゲート、 ３０ リプレース型ゲート、 ３２ Ｉ／Ｏ回路のゲート、３４ アナログ回路用容量。

Claims (12)

  1. ダマシン型ゲート構造或いはリプレース型ゲート構造の半導体素子を複数設けてなる半導体装置において、前記半導体素子間の素子形成領域以外の領域に、ダミーパターンを設けたことを特徴とする半導体装置。
  2. 前記ダミーパターンは、前記ダマシン型ゲート構造或いはリプレース型ゲート構造の半導体素子と同種の半導体素子構造のパターンであることを特徴とする請求項１に記載の半導体装置。
  3. 前記ダミーパターンは、絶縁膜構造のパターンであることを特徴とする請求項１に記載の半導体装置。
  4. ダマシン型ゲート構造或いはリプレース型ゲート構造の半導体素子を複数設けてなる半導体装置において、前記半導体素子間の素子形成領域以外の領域に、前記ダマシン型ゲート構造或いはリプレース型ゲート構造とは異なる他の回路素子構造のパターンを設けたことを特徴とする半導体装置。
  5. 前記他の回路素子構造のパターンは、インターフェーストランジスタのパターンであることを特徴とする請求項４に記載の半導体装置。
  6. 前記インターフェーストランジスタのゲート絶縁膜の膜厚は前記ダマシン型ゲート電極又はリプレース型電極のゲート絶縁膜の膜厚と異なっていることを特徴とする請求項５に記載の半導体装置。
  7. 前記他の回路素子構造のパターンは、アナログ回路用の容量のパターンであることを特徴とする請求項４に記載の半導体装置。
  8. 前記アナログ回路用容量の電極を、前記半導体基板の素子分離領域の上に設けたことを特徴とする請求項７に記載の半導体装置。
  9. 半導体基板主面にダミーゲート酸化膜を形成する工程と、
    上記ダミーゲート酸化膜上のダマシン型又はリプレース型のゲート形成位置と前記ゲート形成位置以外の位置にそれぞれダミーゲートを形成する工程と、
    上記それぞれのダミーゲート上にコンタクトエッチのストッパー膜を形成する工程と、
    上記コンタクトエッチのストッパー膜の上に層間絶縁膜を形成する工程と、
    上記層間絶縁膜及び上記コンタクトエッチのストッパー膜を化学機械的研磨により研磨して上記ダミーゲート上面を露出させる工程と、
    上記ダミーゲートおよびダミーゲート酸化膜を選択的に除去してゲート溝を形成する工程と、
    上記半導体基板主面に上記ゲート溝の内面を覆うように高誘電体ゲート絶縁膜を形成する工程と、
    上記高誘電体ゲート絶縁膜の上に上記ゲート溝を埋めるように電極膜を形成する工程と、
    上記ゲート溝の外部の上記電極膜及び上記高誘電体ゲート絶縁膜を除去することによりダマシン型ゲート電極を形成するか、又は、上記ゲート溝より広い幅から外側の上記電極膜及び上記高誘電体ゲート絶縁膜を除去することにより上記ゲート溝より広い幅の電極を残してリプレース型ゲート電極を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
  10. 半導体基板主面のダマシン型又はリプレース型のゲート形成位置にダミーゲート酸化膜とダミーゲートを形成する工程と、
    上記半導体基板主面上に化学機械的研磨のストッパー膜を上記ダミーゲートの厚さに近い厚さに形成する工程と、
    上記化学機械的研磨のストッパー膜を所定の厚さ選択的にエッチングして上記化学機械的研磨のストッパー膜を一定厚さ残留させるとともに上記ダマシン型ゲート形成位置以外の位置にダミーパターンを形成する工程と、
    上記残留化学機械的研磨のストッパー膜及び上記ダミーパターンの上に層間絶縁膜を形成する工程と、
    上記層間絶縁膜及び上記残留化学機械的研磨のストッパー膜を化学機械的研磨により研磨して上記ダミーゲートの上面を露出させる工程と、
    上記ダミーゲート及びダミーゲート酸化膜を選択的に除去してゲート溝を形成する工程と、
    上記半導体主面に上記ゲート溝の内面を覆うように高誘電体ゲート絶縁膜を形成する工程と、
    上記高誘電体ゲート絶縁膜の上に上記ゲート溝を埋めるように電極膜を形成する工程と、
    上記ゲート溝の外部の上記電極膜及び上記高誘電体ゲート絶縁膜を除去することによりダマシン型ゲート電極を形成するか、又は、上記ゲート溝より広い幅から外側の上記電極膜及び上記高誘電体ゲート絶縁膜を除去することにより上記ゲート溝より広い幅の電極を残してリプレース型ゲート電極を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
  11. 半導体基板主面にゲート酸化膜を形成する工程と、
    上記ゲート酸化膜上のダマシン型又はリプレース型のゲート形成位置にダミーゲートを形成し、前記ゲート形成位置以外の位置にインターフェーストランジスタ電極を形成する工程と、
    上記ダミーゲートおよびインターフェーストランジスタ電極上にコンタクトエッチのストッパー膜を形成する工程と、
    上記コンタクトエッチのストッパー膜の上に層間絶縁膜を形成する工程と、
    上記層間絶縁膜を化学機械的研磨により研磨して上記ダミーゲートの上面を露出させる工程と、
    上記ダミーゲートおよびゲート酸化膜を選択的に除去してゲート溝を形成する工程と、
    上記半導体主面に上記ゲート溝の内面を覆うように高誘電体ゲート絶縁膜を形成する工程と、
    上記高誘電体ゲート絶縁膜の上に上記ゲート溝を埋めるように電極膜を形成する工程と、
    上記ゲート溝の外部の上記電極膜及び上記高誘電体ゲート絶縁膜を除去することによりダマシン型ゲート電極を形成するか、又は、上記ゲート溝より広い幅から外側の上記電極膜及び上記高誘電体ゲート絶縁膜を除去することにより上記ゲート溝より広い幅の電極を残してリプレース型ゲート電極を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
  12. 半導体基板主面にゲート酸化膜を形成する工程と、
    上記ゲート酸化膜上のダマシン型又はリプレース型のゲート形成位置にダミーゲートを形成し、前記ゲート形成位置以外の位置にアナログ回路用容量の電極を形成する工程と、
    上記ダミーゲートおよび上記アナログ回路用容量の電極上にコンタクトエッチのストッパー膜を形成する工程と、
    上記コンタクトエッチのストッパー膜の上に層間絶縁膜を形成する工程と、
    上記層間絶縁膜及び上記コンタクトエッチのストッパー膜を化学機械的研磨により研磨して上記ダミーゲートおよびアナログ回路用容量の電極の上面を露出させる工程と、
    上記ダミーゲートおよびゲート酸化膜を除去してゲート溝を形成する工程と、
    上記アナログ回路用容量の電極を所定の厚さエッチングし、アナログ回路用容量部の溝を形成する工程と、
    上記ゲート溝および上記アナログ回路用容量部の溝の内面を覆うように高誘電体ゲート絶縁膜を形成する工程と、
    上記高誘電体ゲート絶縁膜の上に上記ゲート溝および上記アナログ回路用容量部の溝を埋めるように電極膜を形成する工程と、
    上記ゲート溝および上記アナログ回路用容量部の溝の外部の上記電極膜及び上記高誘電体ゲート絶縁膜を除去することによりダマシン型ゲート電極を形成するか、又は、上記ゲート溝より広い幅から外側の上記電極膜及び上記高誘電体ゲート絶縁膜を除去することにより上記ゲート溝より広い幅の電極を残してリプレース型ゲート電極を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
JP2003192418A 2003-07-04 2003-07-04 半導体装置及びその製造方法 Pending JP2005026586A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003192418A JP2005026586A (ja) 2003-07-04 2003-07-04 半導体装置及びその製造方法
US10/863,395 US7071529B2 (en) 2003-07-04 2004-06-09 Semiconductor device having a Damascene gate or a replacing gate
KR1020040051339A KR20050004086A (ko) 2003-07-04 2004-07-02 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003192418A JP2005026586A (ja) 2003-07-04 2003-07-04 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008114712A Division JP2008235925A (ja) 2008-04-25 2008-04-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005026586A true JP2005026586A (ja) 2005-01-27

Family

ID=33549865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003192418A Pending JP2005026586A (ja) 2003-07-04 2003-07-04 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US7071529B2 (ja)
JP (1) JP2005026586A (ja)
KR (1) KR20050004086A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165403A (ja) * 2013-02-26 2014-09-08 Renesas Electronics Corp 半導体装置および半導体ウェハ

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787836B2 (en) * 2002-08-21 2004-09-07 International Business Machines Corporation Integrated metal-insulator-metal capacitor and metal gate transistor
DE102005022084B3 (de) * 2005-05-12 2006-10-26 Infineon Technologies Ag Verfahren zum Strukturieren eines Halbleiterbauelements
US7473623B2 (en) * 2006-06-30 2009-01-06 Advanced Micro Devices, Inc. Providing stress uniformity in a semiconductor device
US7601574B2 (en) * 2006-10-25 2009-10-13 Globalfoundries Inc. Methods for fabricating a stress enhanced MOS transistor
US7851861B2 (en) * 2007-01-22 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor and metal gate transistor
US7671394B2 (en) * 2007-10-17 2010-03-02 International Business Machines Corporation Embedded trench capacitor having a high-k node dielectric and a metallic inner electrode
JP2010003812A (ja) * 2008-06-19 2010-01-07 Fujitsu Microelectronics Ltd 半導体装置およびその製造方法
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8993428B2 (en) * 2009-10-05 2015-03-31 International Business Machines Corporation Structure and method to create a damascene local interconnect during metal gate deposition
US8963223B2 (en) * 2010-03-01 2015-02-24 Broadcom Corporation Scalable integrated MIM capacitor using gate metal
US9000525B2 (en) 2010-05-19 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for alignment marks
US8492214B2 (en) * 2011-03-18 2013-07-23 International Business Machines Corporation Damascene metal gate and shield structure, methods of manufacture and design structures
CN102751187B (zh) * 2011-04-20 2015-11-25 中芯国际集成电路制造(上海)有限公司 抛光方法以及栅极的形成方法
US9349657B2 (en) * 2011-06-17 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication methods of integrated semiconductor structure
US8643069B2 (en) * 2011-07-12 2014-02-04 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
CN102891085B (zh) * 2011-07-20 2016-08-03 联华电子股份有限公司 具有金属栅极的半导体元件及其制作方法
CN102983097B (zh) * 2011-09-05 2015-02-18 中芯国际集成电路制造(上海)有限公司 制作金属栅极的金属塞方法
US8658487B2 (en) * 2011-11-17 2014-02-25 United Microelectronics Corp. Semiconductor device and fabrication method thereof
CN103377931B (zh) * 2012-04-23 2016-04-13 中国科学院微电子研究所 半导体结构及其制造方法
US9040363B2 (en) 2013-03-20 2015-05-26 International Business Machines Corporation FinFET with reduced capacitance
US10176996B2 (en) 2014-08-06 2019-01-08 Globalfoundries Inc. Replacement metal gate and fabrication process with reduced lithography steps
KR102424964B1 (ko) 2015-09-23 2022-07-25 삼성전자주식회사 반도체 소자 및 그 제조방법
CN110148582A (zh) * 2019-04-15 2019-08-20 上海华力集成电路制造有限公司 接触孔的制造方法
CN113394087B (zh) * 2021-05-25 2024-01-19 上海华力集成电路制造有限公司 后栅工艺中伪栅平坦化方法
CN113643979A (zh) * 2021-07-20 2021-11-12 上海华力集成电路制造有限公司 Hv cmos cmp方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638778B2 (ja) 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6121078A (en) * 1998-09-17 2000-09-19 International Business Machines Corporation Integrated circuit planarization and fill biasing design method
JP2001102443A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体装置およびその製造方法
JP4096507B2 (ja) 2000-09-29 2008-06-04 富士通株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165403A (ja) * 2013-02-26 2014-09-08 Renesas Electronics Corp 半導体装置および半導体ウェハ

Also Published As

Publication number Publication date
US7071529B2 (en) 2006-07-04
US20050001267A1 (en) 2005-01-06
KR20050004086A (ko) 2005-01-12

Similar Documents

Publication Publication Date Title
JP2005026586A (ja) 半導体装置及びその製造方法
US6992358B2 (en) Semiconductor device and method for manufacturing the same
JP5234886B2 (ja) 半導体装置の製造方法
JP2003523629A (ja) Ｃｍｏｓデバイスにおけるストレス誘発転位を除去する方法
JP2003347420A (ja) 半導体装置及びその製造方法
JP5627165B2 (ja) 半導体装置及び半導体装置の製造方法
KR20020085067A (ko) 씨모스형 반도체 장치 형성 방법
JP2005019892A (ja) 半導体装置及びその製造方法
KR20010039872A (ko) 게이트 구조의 제조 방법
JP3990858B2 (ja) 半導体装置
JP2006202850A (ja) 半導体装置およびその製造方法
JP2008235925A (ja) 半導体装置の製造方法
JP3744438B2 (ja) 半導体装置
US6150244A (en) Method for fabricating MOS transistor having raised source and drain
JP2012028562A (ja) 半導体装置の製造方法
JP2004349627A (ja) 半導体装置の製造方法
JP2001257272A (ja) 半導体集積回路装置およびその製造方法
KR20050009482A (ko) 반도체 소자의 제조방법
JP4989076B2 (ja) 半導体装置の製造方法
JP4287690B2 (ja) 半導体装置の製造方法
JP2006352003A (ja) 半導体装置およびその製造方法
KR20070002664A (ko) 반도체 소자의 듀얼게이트 제조방법
KR100790264B1 (ko) 반도체 소자 및 반도체 소자의 제조방법
JP4467162B2 (ja) 半導体装置の製造方法
JP3123598B2 (ja) Ｌｓｉ及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060920

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304