JPH05206159A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05206159A JPH05206159A JP4208104A JP20810492A JPH05206159A JP H05206159 A JPH05206159 A JP H05206159A JP 4208104 A JP4208104 A JP 4208104A JP 20810492 A JP20810492 A JP 20810492A JP H05206159 A JPH05206159 A JP H05206159A
- Authority
- JP
- Japan
- Prior art keywords
- region
- adjacent
- trench
- conductivity type
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000002344 surface layer Substances 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 オン抵抗が低く、スイッチング特性が早く、
ブレークダウン電圧が高く、しかも、ラッチアップに対
する抵抗性を改善し構成が簡単且つ簡潔でＳＯＩ技術で
製造し得るＩＧＢＴ装置を提供する。 【構成】 離間され、表面に隣接する横方向に配向され
た第１および第２装置領域を具え、チャネル領域２２に
よりこの第２装置領域を少なくとも部分的に囲み、ゲー
ト領域２０により第２装置領域２４およびチャネル領域
２２に隣接するもこれから絶縁して設ける。ゲート領域
２０は第２装置領域２４および絶縁チャネル領域２２に
隣接してほぼ垂直方向に延在させて作動中絶縁チャネル
領域２２にほぼ垂直な導電チャネルを誘起させる。この
ゲート領域２０はトランジスタ装置を囲むトレンチ１６
に設け、その側壁及び底部にトレンチ状ゲート誘電体層
１８を設けて装置の残部からゲートを絶縁する。装置は
半導体基板に、又は介在絶縁層に直接設けることのでき
るエピタキシヤル表面層１４に形成する。
ブレークダウン電圧が高く、しかも、ラッチアップに対
する抵抗性を改善し構成が簡単且つ簡潔でＳＯＩ技術で
製造し得るＩＧＢＴ装置を提供する。 【構成】 離間され、表面に隣接する横方向に配向され
た第１および第２装置領域を具え、チャネル領域２２に
よりこの第２装置領域を少なくとも部分的に囲み、ゲー
ト領域２０により第２装置領域２４およびチャネル領域
２２に隣接するもこれから絶縁して設ける。ゲート領域
２０は第２装置領域２４および絶縁チャネル領域２２に
隣接してほぼ垂直方向に延在させて作動中絶縁チャネル
領域２２にほぼ垂直な導電チャネルを誘起させる。この
ゲート領域２０はトランジスタ装置を囲むトレンチ１６
に設け、その側壁及び底部にトレンチ状ゲート誘電体層
１８を設けて装置の残部からゲートを絶縁する。装置は
半導体基板に、又は介在絶縁層に直接設けることのでき
るエピタキシヤル表面層１４に形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特に電力集
積回路に用いるに好適な横方向トレンチゲートバイポー
ラトランジスタ（ＬＴＧＢＴ）装置に関するものであ
る。
積回路に用いるに好適な横方向トレンチゲートバイポー
ラトランジスタ（ＬＴＧＢＴ）装置に関するものであ
る。
【０００２】
【従来の技術】電力集積回路の分野においては、装置の
設計者によって動作時の抵抗値が低く、スイッチング時
間が早く、ブレークダウン電圧の高い装置の開発が試み
られている。これらの区域で著しい約束を呈する装置の
あるカテゴリーは絶縁ゲートバイポーラトランジスタ
（ＩＧＢＴ）であり、その装置の分類には通常の多数キ
ャリアＭＯＳ装置の絶縁ゲート構体が組込まれ、導電率
変調には少数キャリア導通を追加的に用いている。代表
的な従来のＩＧＢＴ装置はヨーロッパ特許公開ＥＰＯ１
１１８０３号、ＥＰＯ３７２３９１号およびドイツ特許
ＤＥ３８２０６７７号に示されている。種々のトレンチ
構体を用いる他の型の構体の例は米国特許第４，５４
６，３７６号およびヨーロッパ特許公開ＥＰＯ０４７３
９２号に示されている。
設計者によって動作時の抵抗値が低く、スイッチング時
間が早く、ブレークダウン電圧の高い装置の開発が試み
られている。これらの区域で著しい約束を呈する装置の
あるカテゴリーは絶縁ゲートバイポーラトランジスタ
（ＩＧＢＴ）であり、その装置の分類には通常の多数キ
ャリアＭＯＳ装置の絶縁ゲート構体が組込まれ、導電率
変調には少数キャリア導通を追加的に用いている。代表
的な従来のＩＧＢＴ装置はヨーロッパ特許公開ＥＰＯ１
１１８０３号、ＥＰＯ３７２３９１号およびドイツ特許
ＤＥ３８２０６７７号に示されている。種々のトレンチ
構体を用いる他の型の構体の例は米国特許第４，５４
６，３７６号およびヨーロッパ特許公開ＥＰＯ０４７３
９２号に示されている。
【０００３】
【発明が解決しようとする課題】少数キャリアＩＧＢＴ
装置は高電力用途に用いる際に良好な性能特性を呈する
ため、著しく注目されているが、これら装置には重要な
欠点がある。特に導電率変調電力装置は高電流密度で高
電圧も存在する際に悪化する問題を“ラッチアップ”す
る傾向にある。電力装置には高電流および／または高電
圧条件が常時存在するため、ラッチアップに対する高抵
抗性で導電率変調電力装置を提供する必要がある。かか
る改善がなされていない場合には、これら装置はサイリ
スタが呈する所と同様にこれら装置が“オフ”状態への
転換を行い得なくなるように“ラッチアップ”を行う傾
向にある。これがため装置を一時的に、または永久的に
損傷するようになる。
装置は高電力用途に用いる際に良好な性能特性を呈する
ため、著しく注目されているが、これら装置には重要な
欠点がある。特に導電率変調電力装置は高電流密度で高
電圧も存在する際に悪化する問題を“ラッチアップ”す
る傾向にある。電力装置には高電流および／または高電
圧条件が常時存在するため、ラッチアップに対する高抵
抗性で導電率変調電力装置を提供する必要がある。かか
る改善がなされていない場合には、これら装置はサイリ
スタが呈する所と同様にこれら装置が“オフ”状態への
転換を行い得なくなるように“ラッチアップ”を行う傾
向にある。これがため装置を一時的に、または永久的に
損傷するようになる。
【０００４】この問題に関する従来の解決策はＩＧＢＴ
装置のチャネル領域のドーピングを増大することであ
る。これがためチャネル抵抗を低下し、従って導通時チ
ャネルを横切る電圧降下を低下し、その結果一層耐ラッ
チアップ性の高い装置が得られるようになる。しかし、
この技術の主な欠点は、装置のスレシホルド電圧がこれ
により代表的には充分なゲートターンオン電圧を提供す
るのが困難となるレベルまで増大することである。さら
に、この手段のみが減少するが、前記問題を解決するも
のではない。
装置のチャネル領域のドーピングを増大することであ
る。これがためチャネル抵抗を低下し、従って導通時チ
ャネルを横切る電圧降下を低下し、その結果一層耐ラッ
チアップ性の高い装置が得られるようになる。しかし、
この技術の主な欠点は、装置のスレシホルド電圧がこれ
により代表的には充分なゲートターンオン電圧を提供す
るのが困難となるレベルまで増大することである。さら
に、この手段のみが減少するが、前記問題を解決するも
のではない。
【０００５】従って、従来のＩＧＢＴ装置の固有の利点
を有し、しかも、これと同時にラッチアップに対する抵
抗性を充分に改善し得る装置が必要である。
を有し、しかも、これと同時にラッチアップに対する抵
抗性を充分に改善し得る装置が必要である。
【０００６】本発明の目的はオン抵抗が低く、スイッチ
ング特性が早く、ブレークダウン電圧が高く、しかも、
同時に高電力および／または高電圧回路用途でのラッチ
アップに対する抵抗性を著しく改善し得るＩＧＢＴ装置
を提供せんとするにある。
ング特性が早く、ブレークダウン電圧が高く、しかも、
同時に高電力および／または高電圧回路用途でのラッチ
アップに対する抵抗性を著しく改善し得るＩＧＢＴ装置
を提供せんとするにある。
【０００７】本発明の他の目的は上述した利点を有し、
しかも、構成が簡単且つ簡潔でＳＯＩ技術で製造し得る
ＩＧＢＴ装置を提供せんとするにある。
しかも、構成が簡単且つ簡潔でＳＯＩ技術で製造し得る
ＩＧＢＴ装置を提供せんとするにある。
【０００８】
【課題を解決するための手段】本発明半導体装置は、離
間され、表面に隣接する第１および第２装置領域と、前
記第２装置領域を少なくとも部分的に囲む表面隣接チャ
ネル領域と、前記第２装置領域および前記チャネル領域
に隣接するもこれから絶縁されたゲート領域と、作動中
絶縁チャネル領域にほぼ垂直な導電チャネルを誘起する
手段とを具え、この手段に前記第２装置領域および絶縁
チャネル領域に隣接してほぼ垂直方向に延在する前記ゲ
ート領域を設けるようにしたことを特徴とする。
間され、表面に隣接する第１および第２装置領域と、前
記第２装置領域を少なくとも部分的に囲む表面隣接チャ
ネル領域と、前記第２装置領域および前記チャネル領域
に隣接するもこれから絶縁されたゲート領域と、作動中
絶縁チャネル領域にほぼ垂直な導電チャネルを誘起する
手段とを具え、この手段に前記第２装置領域および絶縁
チャネル領域に隣接してほぼ垂直方向に延在する前記ゲ
ート領域を設けるようにしたことを特徴とする。
【０００９】かかる半導体装置を以下“横方向トレンチ
−ゲートバイポーラトランジスタ（ＬＴＧＢＴ）装置”
と称する。本発明の第１例では、ＬＴＧＢＴ装置は半導
体基板上に設けられた半導体表面層に形成する。本発明
の第２例では、半導体基板上に埋設絶縁層を設け、この
埋設絶縁層上に表面層を設けて基板から装置を完全に絶
縁し得るようにする。
−ゲートバイポーラトランジスタ（ＬＴＧＢＴ）装置”
と称する。本発明の第１例では、ＬＴＧＢＴ装置は半導
体基板上に設けられた半導体表面層に形成する。本発明
の第２例では、半導体基板上に埋設絶縁層を設け、この
埋設絶縁層上に表面層を設けて基板から装置を完全に絶
縁し得るようにする。
【００１０】本質的には、これらの構成によって、第１
および第２装置領域が同一表面に隣接し、しかも、これ
と同時にチャネル領域に隣接し、ほぼ垂直方向にトレン
チ内に有利に延在する絶縁ゲート領域によって制御され
る垂直導通チャネルを設けるようにした横方向装置構体
を構成する。
および第２装置領域が同一表面に隣接し、しかも、これ
と同時にチャネル領域に隣接し、ほぼ垂直方向にトレン
チ内に有利に延在する絶縁ゲート領域によって制御され
る垂直導通チャネルを設けるようにした横方向装置構体
を構成する。
【００１１】この特定の構成によって、正孔に対しては
陽極から陰極への横方向表面隣接経路と、陰極から垂直
導通チャネルを短い距離に亘って降下し、次いで陽極に
向かって横方向に横切って延在する第２経路とを構成す
る。少数キャリア（正孔）は横方向に、最初垂直導通チ
ャネルを流れることなく、陰極に直接流れ得るため、陰
極−チャネル接合の順方向バイアスは最小となる。これ
がため、構成上固有の寄生ｎｐｎトランジスタがターン
オンされるのを防止し、これによって高電流密度におい
てもラッチアップを防止する。さらに、電子流が最初に
下方に向かうため、電子−正孔再結合電流は、従来の横
方向絶縁ゲートバイポーラトランジスタの場合のように
装置の表面部分に流れないで装置の本体内を流れ得るよ
うになる。上述した構成の他の利点は、ゲート制御チャ
ネル導通領域がほぼ垂直であるため、この領域の寸法が
最適となり、これと同時にチャネル領域の横方向寸法が
増大してフィールドを整形することができ、これにより
高電圧ブレークダウン特性を改善することができる。
陽極から陰極への横方向表面隣接経路と、陰極から垂直
導通チャネルを短い距離に亘って降下し、次いで陽極に
向かって横方向に横切って延在する第２経路とを構成す
る。少数キャリア（正孔）は横方向に、最初垂直導通チ
ャネルを流れることなく、陰極に直接流れ得るため、陰
極−チャネル接合の順方向バイアスは最小となる。これ
がため、構成上固有の寄生ｎｐｎトランジスタがターン
オンされるのを防止し、これによって高電流密度におい
てもラッチアップを防止する。さらに、電子流が最初に
下方に向かうため、電子−正孔再結合電流は、従来の横
方向絶縁ゲートバイポーラトランジスタの場合のように
装置の表面部分に流れないで装置の本体内を流れ得るよ
うになる。上述した構成の他の利点は、ゲート制御チャ
ネル導通領域がほぼ垂直であるため、この領域の寸法が
最適となり、これと同時にチャネル領域の横方向寸法が
増大してフィールドを整形することができ、これにより
高電圧ブレークダウン特性を改善することができる。
【００１２】さらに、ＬＴＧＢＴ装置は埋設絶縁層上に
形成し得るため、装置全体を容易且つ有効に絶縁するこ
とができ、従って、装置全体の高電圧絶縁を必要とする
ソースホロワ“ハイサイド”スイッチのような用途に特
に好適とすることができる。
形成し得るため、装置全体を容易且つ有効に絶縁するこ
とができ、従って、装置全体の高電圧絶縁を必要とする
ソースホロワ“ハイサイド”スイッチのような用途に特
に好適とすることができる。
【００１３】
【実施例】図面につき本発明の実施例を説明する。図は
実寸法では示さず、特に、垂直方向の寸法は便宜上拡大
して示す。さらに同一導電型の半導体領域は同一方向の
斜線で示し、且つ、種々の図中の関連する領域には一般
に同一符号を付して示す。
実寸法では示さず、特に、垂直方向の寸法は便宜上拡大
して示す。さらに同一導電型の半導体領域は同一方向の
斜線で示し、且つ、種々の図中の関連する領域には一般
に同一符号を付して示す。
【００１４】図１は本発明の第１例の横方向トレンチゲ
ートバイポーラトランジスタ（ＬＴＧＢＴ）を示す。即
ち、図１において、ＬＴＧＢＴ装置１は第１導電型、本
例ではｐ型の半導体基板１０を具える。この基板１０は
ほぼ１０14原子／ｃｍ3 の代表的なドーピング濃度で軽
くドープする。基板１の第１主表面１２には、第１導電
型とは反対の第２導電型、本例ではｎ型のエピタキシヤ
ル半導体表面層１４を設けるとともにこれによりｐｎ接
合を形成する。このエピタキシヤル層１４は代表的には
その厚さをほぼ２．５μｍとするとともにその単位面積
当たりの電荷を１〜２×１０12原子／ｃｍ2 とする。前
記エピタキシヤル層１４の表面にはトレンチ１６を設け
るとともにこれをエピタキシヤル層全体に亘って延在さ
せるようにする。エッチングのような慣例の技術により
形成し得るこのトレンチはその幅を代表的にはほぼ２μ
ｍとし、これにより装置の能動部分を囲むようにする。
ートバイポーラトランジスタ（ＬＴＧＢＴ）を示す。即
ち、図１において、ＬＴＧＢＴ装置１は第１導電型、本
例ではｐ型の半導体基板１０を具える。この基板１０は
ほぼ１０14原子／ｃｍ3 の代表的なドーピング濃度で軽
くドープする。基板１の第１主表面１２には、第１導電
型とは反対の第２導電型、本例ではｎ型のエピタキシヤ
ル半導体表面層１４を設けるとともにこれによりｐｎ接
合を形成する。このエピタキシヤル層１４は代表的には
その厚さをほぼ２．５μｍとするとともにその単位面積
当たりの電荷を１〜２×１０12原子／ｃｍ2 とする。前
記エピタキシヤル層１４の表面にはトレンチ１６を設け
るとともにこれをエピタキシヤル層全体に亘って延在さ
せるようにする。エッチングのような慣例の技術により
形成し得るこのトレンチはその幅を代表的にはほぼ２μ
ｍとし、これにより装置の能動部分を囲むようにする。
【００１５】代表的には厚さがほぼ０．０５μｍの酸化
珪素薄膜とし得る誘電体層１８によってトレンチの側壁
および底面を覆うようにする。誘電体被覆されたトレン
チはゲート領域２０を具え、このゲート領域はポリシリ
コンのような導電材料で形成するとともにポリリフィル
のような標準処理により製造することができる。またゲ
ート電極Ｇをも設け、これによりゲート領域２０への電
気接触を行う。
珪素薄膜とし得る誘電体層１８によってトレンチの側壁
および底面を覆うようにする。誘電体被覆されたトレン
チはゲート領域２０を具え、このゲート領域はポリシリ
コンのような導電材料で形成するとともにポリリフィル
のような標準処理により製造することができる。またゲ
ート電極Ｇをも設け、これによりゲート領域２０への電
気接触を行う。
【００１６】前記エピタキシヤル層１４にはトレンチ１
６の内側壁に隣接してｐ導電型の表面隣接チャネル領域
２２を設ける。このチャネル領域２２はエピタキシヤル
表面層の１部分を垂直方向に延在するとともにＬＴＧＢ
Ｔ装置のある部分に向かってトレンチの内側壁から横方
向内方に延在する。このチャネル領域の構成は装置設計
要求の機能として極めて大きいが、この領域は代表的に
は厚さがほぼ１．５μｍであり、ドーピング濃度がほぼ
１０17原子／ｃｍ3 であり、横方向の長さがほぼ２０〜
２５μｍである。
６の内側壁に隣接してｐ導電型の表面隣接チャネル領域
２２を設ける。このチャネル領域２２はエピタキシヤル
表面層の１部分を垂直方向に延在するとともにＬＴＧＢ
Ｔ装置のある部分に向かってトレンチの内側壁から横方
向内方に延在する。このチャネル領域の構成は装置設計
要求の機能として極めて大きいが、この領域は代表的に
は厚さがほぼ１．５μｍであり、ドーピング濃度がほぼ
１０17原子／ｃｍ3 であり、横方向の長さがほぼ２０〜
２５μｍである。
【００１７】図１のＬＴＧＢＴ装置にはさらに陰極領域
と称される表面隣接第２装置領域２４を設け、この領域
はトレンチ１６の内側壁に隣接する高ドープｎ型表面隣
接区域24a を有するとともにチャネル領域２２の１部分
を下方に貫通して延在する。本例では陰極領域にさらに
ｐ導電型の第２高ドープ表面隣接区域２４ｂを設け、こ
の区域は前記区域２４ａに隣接して設け、チャネル領域
２２への接続を強めるようにする。陰極領域２４の区域
２４ａ、２４ｂは代表的にはその厚さを０．５μｍと
し、且つその相対的に高いドーピング濃度をほぼ１０20
原子／ｃｍ3 とする。これら区域２４ａおよび２４ｂの
幅は代表的にはそれぞれほぼ５μｍとし、陰極領域への
電気接続はこれら区域２４ａおよび２４ｂの双方をに接
触する陰極電極Ｋによって行う。
と称される表面隣接第２装置領域２４を設け、この領域
はトレンチ１６の内側壁に隣接する高ドープｎ型表面隣
接区域24a を有するとともにチャネル領域２２の１部分
を下方に貫通して延在する。本例では陰極領域にさらに
ｐ導電型の第２高ドープ表面隣接区域２４ｂを設け、こ
の区域は前記区域２４ａに隣接して設け、チャネル領域
２２への接続を強めるようにする。陰極領域２４の区域
２４ａ、２４ｂは代表的にはその厚さを０．５μｍと
し、且つその相対的に高いドーピング濃度をほぼ１０20
原子／ｃｍ3 とする。これら区域２４ａおよび２４ｂの
幅は代表的にはそれぞれほぼ５μｍとし、陰極領域への
電気接続はこれら区域２４ａおよび２４ｂの双方をに接
触する陰極電極Ｋによって行う。
【００１８】ＬＴＧＢＴ装置構造は陽極領域と称され、
エピタキシヤル層１４と相俟ってｐｎ接合を形成する表
面隣接第１装置隣接２６によって完成する。この陽極領
域２６はエピタキシヤル層のある部分に位置するととも
にチャネル領域２２から分離する。陽極電極Ａによって
陽極領域２６への電気接続を行う。図１に示す例では、
表面隣接陽極領域は高ドープｐ導電型表面隣接領域２６
を含み、この表面隣接領域２６は代表的にはその厚さを
ほぼ０．５μｍとし、そのドーピング濃度をほぼ１０20
原子／ｃｍ3 とするが、本発明の要旨内であればそのそ
の変形例も可能である。これがため、例えば陽極領域は
セグメント化されたｐ＋／ｎ＋陽極，セグメント化され
たｐ＋／ショットキー陽極または純粋のショットキーダ
イオードとして設け、スイッチング速度を増大せしめる
ようにすることができる。これらの変更陽極構体は従来
既知であり、マッカージー等が“セグメンテッド−アノ
ード ラテラル インシュレイテッド−ゲート バイポ
ーラトランジスタデバイス”なる題名で出願した米国特
許第５７６，１３１号に記載されている。従ってこれら
の特徴はここではさらに説明しない。
エピタキシヤル層１４と相俟ってｐｎ接合を形成する表
面隣接第１装置隣接２６によって完成する。この陽極領
域２６はエピタキシヤル層のある部分に位置するととも
にチャネル領域２２から分離する。陽極電極Ａによって
陽極領域２６への電気接続を行う。図１に示す例では、
表面隣接陽極領域は高ドープｐ導電型表面隣接領域２６
を含み、この表面隣接領域２６は代表的にはその厚さを
ほぼ０．５μｍとし、そのドーピング濃度をほぼ１０20
原子／ｃｍ3 とするが、本発明の要旨内であればそのそ
の変形例も可能である。これがため、例えば陽極領域は
セグメント化されたｐ＋／ｎ＋陽極，セグメント化され
たｐ＋／ショットキー陽極または純粋のショットキーダ
イオードとして設け、スイッチング速度を増大せしめる
ようにすることができる。これらの変更陽極構体は従来
既知であり、マッカージー等が“セグメンテッド−アノ
ード ラテラル インシュレイテッド−ゲート バイポ
ーラトランジスタデバイス”なる題名で出願した米国特
許第５７６，１３１号に記載されている。従ってこれら
の特徴はここではさらに説明しない。
【００１９】チャネル領域全体が横方向に配向されてい
るにもかかわらず、陰極領域およびその下側のエピタキ
シヤル層部分間にほぼ垂直な導通チャネル２２ａを形成
するかかるチャネル領域２２の特定の構成によって、従
来の装置ではトレードオフとなるように選択する必要が
ある幾つかのパラメータを同時に最適化する。これがた
め、例えばほぼ垂直な導通チャネル２２ａが所望のごと
く短く保持されるようになり、しかも、チャネル領域自
体は陽極領域に向かって内方に延在し、高電圧ブレーク
ダウン特性を改善し得るようにする。特定の有利な構成
では、チャネル領域２２は陰極領域区域２４ｂを越えて
横方向内方に陰極領域区域２４ｂおよび陽極領域２６間
の距離のほぼ１／２の距離に亘って延在する。
るにもかかわらず、陰極領域およびその下側のエピタキ
シヤル層部分間にほぼ垂直な導通チャネル２２ａを形成
するかかるチャネル領域２２の特定の構成によって、従
来の装置ではトレードオフとなるように選択する必要が
ある幾つかのパラメータを同時に最適化する。これがた
め、例えばほぼ垂直な導通チャネル２２ａが所望のごと
く短く保持されるようになり、しかも、チャネル領域自
体は陽極領域に向かって内方に延在し、高電圧ブレーク
ダウン特性を改善し得るようにする。特定の有利な構成
では、チャネル領域２２は陰極領域区域２４ｂを越えて
横方向内方に陰極領域区域２４ｂおよび陽極領域２６間
の距離のほぼ１／２の距離に亘って延在する。
【００２０】本発明ＬＴＧＢＴ装置の第２例を図２に示
す。この例は図１に示す構成とほぼ同様であるが１箇所
だけ相違する。即ち、基板１０およびエピタキシヤル層
１４が表面１２でｐｎ接合と合致して装置に対する接合
分離を行う代わりにエピタキシヤル装置と基板とを基板
１０上に設けられた埋設絶縁層１３によって互いに分離
し、この際エピタキシヤル表面層１４はこの埋設絶縁層
上に設ける。この埋設絶縁層１３は代表的には慣例のよ
うに形成された熱酸化珪素ほぼ０．５μｍの層とするこ
とができる。従ってシリコン−オン−インシュレータ
（ＳＯＩ）ＬＴＧＢＴ装置を形成することができ、この
際装置はすべての周囲の半導体領域から完全に酸化物−
絶縁されるようになる。これがため、図２に示す構体は
ソース−ホロワハイ−サイドスイッチのような高電圧の
用途に特に好適であり、この際装置全体はブレークダウ
ンの危険なく高電圧に耐える有効な絶縁を行う必要があ
る。
す。この例は図１に示す構成とほぼ同様であるが１箇所
だけ相違する。即ち、基板１０およびエピタキシヤル層
１４が表面１２でｐｎ接合と合致して装置に対する接合
分離を行う代わりにエピタキシヤル装置と基板とを基板
１０上に設けられた埋設絶縁層１３によって互いに分離
し、この際エピタキシヤル表面層１４はこの埋設絶縁層
上に設ける。この埋設絶縁層１３は代表的には慣例のよ
うに形成された熱酸化珪素ほぼ０．５μｍの層とするこ
とができる。従ってシリコン−オン−インシュレータ
（ＳＯＩ）ＬＴＧＢＴ装置を形成することができ、この
際装置はすべての周囲の半導体領域から完全に酸化物−
絶縁されるようになる。これがため、図２に示す構体は
ソース−ホロワハイ−サイドスイッチのような高電圧の
用途に特に好適であり、この際装置全体はブレークダウ
ンの危険なく高電圧に耐える有効な絶縁を行う必要があ
る。
【００２１】要約するに、本発明装置は従来のＬＴＧＢ
Ｔ装置に関連する利点のすべてを提供すると同時に従来
の装置の最も顕著な欠点を克服し、即ち、高電流および
／または高電圧レベルでのラッチアップを確実に損傷す
る感応性を克服し得るようにする。さらに、ここに記載
した装置はＳＯＩ技術に特に適応し得、従って広範囲の
高電圧回路に適用することができる。
Ｔ装置に関連する利点のすべてを提供すると同時に従来
の装置の最も顕著な欠点を克服し、即ち、高電流および
／または高電圧レベルでのラッチアップを確実に損傷す
る感応性を克服し得るようにする。さらに、ここに記載
した装置はＳＯＩ技術に特に適応し得、従って広範囲の
高電圧回路に適用することができる。
【００２２】本発明は上述した例にのみ限定されるもの
ではなく要旨を変更しない範囲内で種々の変形または変
更か可能である。
ではなく要旨を変更しない範囲内で種々の変形または変
更か可能である。
【図１】本発明の第１例による横方向トレンチ−ゲート
バイポーラトランジスタ（ＬＴＧＢＴ）装置の構成を示
す断面図である。
バイポーラトランジスタ（ＬＴＧＢＴ）装置の構成を示
す断面図である。
【図２】本発明の第２例による絶縁層上に形成された横
方向トレンチ−ゲートバイポーラトランジスタ（ＬＴＧ
ＢＴ）装置の構成を示す断面図である。
方向トレンチ−ゲートバイポーラトランジスタ（ＬＴＧ
ＢＴ）装置の構成を示す断面図である。
１ ＬＴＧＢＴ装置 １０ 半導体基板 １２ 第１主面 １３ 埋設絶縁層 １４ エピタキシヤル半導体表面層 １６ トレンチ １８ 誘電体層 ２０ ゲート領域 ２２ チャネル領域 ２４ 表面隣接第２装置領域 ２４ａ 第１高ドープｎ導電型表面領域区域 ２４ｂ 第２高ドープ表面領域区域 ２６ 陽極領域
Claims (7)
- 【請求項１】 離間され、表面に隣接する第１および第
２装置領域と、前記第２装置領域を少なくとも部分的に
囲む表面隣接チャネル領域と、前記第２装置領域および
前記チャネル領域に隣接するもこれから絶縁されたゲー
ト領域と、作動中絶縁チャネル領域にほぼ垂直な導電チ
ャネルを誘起する手段とを具え、この手段に前記第２装
置領域および絶縁チャネル領域に隣接してほぼ垂直方向
に延在する前記ゲート領域を設けるようにしたことを特
徴とする半導体装置。 - 【請求項２】 第１導電型の半導体基板に、第１導電型
とは反対の第２導電型の半導体表面層と、前記表面層を
貫通し島を囲むトレンチと、このトレンチの側壁および
床部を覆う誘電体層とを具え、前記ゲート領域は前記ト
レンチ内に位置させるとともに導電材料を具え、前記表
面隣接チャネル領域は第１導電型とするとともに前記ト
レンチの内側壁に隣接させ、前記表面隣接第２装置領域
は前記トレンチの内側壁に隣接し第１装置領域に位置す
る第２導電型の少なくとも高ドープ表面隣接領域を具
え、前記表面隣接第１装置領域によって前記島の中央部
分に位置し、前記チャネル領域から離間されたｐｎ接合
を形成することを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】 前記表面隣接第２装置領域領域は、第２
導電型の高ドープ表面隣接区域に隣接し、第２導電型の
表面隣接領域により前記トレンチの内側壁から離間さ
れ、前記チャネル領域の１部分を貫通して下方に延在す
る第１導電型の高ドープ表面隣接区域を具えることを特
徴とする請求項２に記載の半導体装置。 - 【請求項４】 前記表面隣接チャネル領域は前記第２装
置領域および前記第１装置領域間の距離のほぼ１／２の
距離に亘って前記第２装置領域を越えて横方向内方に延
在することを特徴とする請求項２に記載の半導体装置。 - 【請求項５】 前記表面隣接第１装置領域は前記島の中
央部分に位置し、前記チャネル領域から離間された第１
導電型の高ドープ区域を具えることを特徴とする請求項
２に記載の半導体装置。 - 【請求項６】 前記表面隣接第１装置領域はショットキ
ーダイオードを具えることを特徴とする請求項２に記載
の半導体装置。 - 【請求項７】 前記基板上に埋設絶縁層をさらに具え、
前記表面層を前記埋設絶縁層上に設けるようにしたこと
を特徴とする請求項２に記載の半導体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/741,288 US5227653A (en) | 1991-08-07 | 1991-08-07 | Lateral trench-gate bipolar transistors |
| US7/741288 | 1991-08-07 | ||
| US07/741288 | 1991-08-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206159A true JPH05206159A (ja) | 1993-08-13 |
| JP2633145B2 JP2633145B2 (ja) | 1997-07-23 |
Family
ID=24980123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4208104A Expired - Fee Related JP2633145B2 (ja) | 1991-08-07 | 1992-08-04 | 半導体横方向絶縁ゲートバイポーラトランジスタ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5227653A (ja) |
| EP (1) | EP0526939B1 (ja) |
| JP (1) | JP2633145B2 (ja) |
| KR (1) | KR100278526B1 (ja) |
| DE (1) | DE69210328T2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2272572B (en) * | 1992-11-09 | 1996-07-10 | Fuji Electric Co Ltd | Insulated-gate bipolar transistor and process of producing the same |
| EP0702411B1 (en) * | 1994-09-16 | 2002-11-27 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device with a buried MOS-gate structure |
| EP0761016B1 (en) * | 1995-03-23 | 2002-10-16 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with an ligbt element |
| US5776813A (en) * | 1997-10-06 | 1998-07-07 | Industrial Technology Research Institute | Process to manufacture a vertical gate-enhanced bipolar transistor |
| DE19750413A1 (de) * | 1997-11-14 | 1999-05-20 | Asea Brown Boveri | Bipolartransistor mit isolierter Steuerelektrode (IGBT) |
| DE19800647C1 (de) | 1998-01-09 | 1999-05-27 | Siemens Ag | SOI-Hochspannungsschalter |
| JP3641547B2 (ja) * | 1998-03-25 | 2005-04-20 | 株式会社豊田中央研究所 | 横型ｍｏｓ素子を含む半導体装置 |
| EP1081769A4 (en) * | 1998-04-27 | 2007-05-02 | Mitsubishi Electric Corp | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
| KR100370129B1 (ko) | 2000-08-01 | 2003-01-30 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| JP4290378B2 (ja) * | 2002-03-28 | 2009-07-01 | Ｎｅｃエレクトロニクス株式会社 | 横型パワーｍｏｓトランジスタおよびその製造方法 |
| US7759731B2 (en) * | 2006-08-28 | 2010-07-20 | Advanced Analogic Technologies, Inc. | Lateral trench MOSFET with direct trench polysilicon contact and method of forming the same |
| CN101840935B (zh) * | 2010-05-17 | 2012-02-29 | 电子科技大学 | Soi横向mosfet器件 |
| CN105990408A (zh) * | 2015-02-02 | 2016-10-05 | 无锡华润上华半导体有限公司 | 横向绝缘栅双极型晶体管 |
| CN110459606B (zh) * | 2019-08-29 | 2023-03-24 | 电子科技大学 | 一种具有自偏置pmos的横向沟槽型igbt及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254757A (ja) * | 1989-03-28 | 1990-10-15 | Fuji Electric Co Ltd | 伝導度変調型ｍｏｓｆｅｔを備えた半導体装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4199774A (en) * | 1978-09-18 | 1980-04-22 | The Board Of Trustees Of The Leland Stanford Junior University | Monolithic semiconductor switching device |
| US4546367A (en) * | 1982-06-21 | 1985-10-08 | Eaton Corporation | Lateral bidirectional notch FET with extended gate insulator |
| EP0111803B1 (en) * | 1982-12-13 | 1989-03-01 | General Electric Company | Lateral insulated-gate rectifier structures |
| US4963951A (en) * | 1985-11-29 | 1990-10-16 | General Electric Company | Lateral insulated gate bipolar transistors with improved latch-up immunity |
| US4767722A (en) * | 1986-03-24 | 1988-08-30 | Siliconix Incorporated | Method for making planar vertical channel DMOS structures |
| DE3855922T2 (de) * | 1987-02-26 | 1998-01-02 | Toshiba Kawasaki Kk | An-Steuertechnik für Thyristor mit isolierter Steuerelektrode |
| DE3820677A1 (de) * | 1987-07-13 | 1989-01-26 | Bbc Brown Boveri & Cie | Feldeffektgesteuertes, bipolares leistungshalbleiter-bauelement und verfahren zu dessen herstellung |
| US4914058A (en) * | 1987-12-29 | 1990-04-03 | Siliconix Incorporated | Grooved DMOS process with varying gate dielectric thickness |
| JP2788269B2 (ja) * | 1988-02-08 | 1998-08-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5049968A (en) * | 1988-02-08 | 1991-09-17 | Kabushiki Kaisha Toshiba | Dielectrically isolated substrate and semiconductor device using the same |
| US5016067A (en) * | 1988-04-11 | 1991-05-14 | Texas Instruments Incorporated | Vertical MOS transistor |
| JPH0783118B2 (ja) * | 1988-06-08 | 1995-09-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US4951102A (en) * | 1988-08-24 | 1990-08-21 | Harris Corporation | Trench gate VCMOS |
| DE68929359T2 (de) * | 1988-09-22 | 2002-08-22 | Koninkl Philips Electronics Nv | Laterale bipolare Transistoranordnungen mit isolierter Steuerelektrode mit geteilter Anode |
| EP0371785B1 (en) * | 1988-11-29 | 1996-05-01 | Kabushiki Kaisha Toshiba | Lateral conductivity modulated MOSFET |
| JPH0716009B2 (ja) * | 1988-12-02 | 1995-02-22 | 株式会社日立製作所 | 横型絶縁ゲートバイポーラトランジスタ |
-
1991
- 1991-08-07 US US07/741,288 patent/US5227653A/en not_active Expired - Fee Related
-
1992
- 1992-07-28 EP EP92202313A patent/EP0526939B1/en not_active Expired - Lifetime
- 1992-07-28 DE DE69210328T patent/DE69210328T2/de not_active Expired - Fee Related
- 1992-08-04 JP JP4208104A patent/JP2633145B2/ja not_active Expired - Fee Related
- 1992-08-07 KR KR1019920014158A patent/KR100278526B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254757A (ja) * | 1989-03-28 | 1990-10-15 | Fuji Electric Co Ltd | 伝導度変調型ｍｏｓｆｅｔを備えた半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69210328D1 (de) | 1996-06-05 |
| EP0526939A1 (en) | 1993-02-10 |
| US5227653A (en) | 1993-07-13 |
| EP0526939B1 (en) | 1996-05-01 |
| KR930005238A (ko) | 1993-03-23 |
| JP2633145B2 (ja) | 1997-07-23 |
| DE69210328T2 (de) | 1996-11-07 |
| KR100278526B1 (ko) | 2001-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121633A (en) | Latch-up free power MOS-bipolar transistor | |
| US5304821A (en) | MOS-gate-turnoff thyristor | |
| US6091107A (en) | Semiconductor devices | |
| EP0083815B1 (en) | Lateral junction field effect transistor device | |
| US5801420A (en) | Lateral semiconductor arrangement for power ICS | |
| US7795638B2 (en) | Semiconductor device with a U-shape drift region | |
| KR100275756B1 (ko) | 트렌치 절연 게이트 바이폴라 트랜지스터 | |
| US6303410B1 (en) | Methods of forming power semiconductor devices having T-shaped gate electrodes | |
| US4989058A (en) | Fast switching lateral insulated gate transistors | |
| KR100187635B1 (ko) | 단락 애노우드 수평형 절연 게이트 바이폴라 트랜지스터 | |
| US5879967A (en) | Methods forming power semiconductor devices having latch-up inhibiting regions | |
| EP0522670B1 (en) | Fast switching lateral insulated gate field effect transistor | |
| JP2633145B2 (ja) | 半導体横方向絶縁ゲートバイポーラトランジスタ装置 | |
| EP0615292A1 (en) | Insulated gate bipolar transistor | |
| JP3435635B2 (ja) | 絶縁ゲート型半導体装置、およびその製造方法ならびにインバータ回路 | |
| US20090146177A1 (en) | Variable threshold trench igbt with offset emitter contacts | |
| WO2000010204A1 (en) | Trench-gate semiconductor device | |
| EP0338312B1 (en) | Insulated gate bipolar transistor | |
| EP0761016B1 (en) | Semiconductor device provided with an ligbt element | |
| US5198688A (en) | Semiconductor device provided with a conductivity modulation MISFET | |
| JP4761011B2 (ja) | サイリスタを有する半導体装置及びその製造方法 | |
| JPH11195784A (ja) | 絶縁ゲート形半導体素子 | |
| KR100241055B1 (ko) | 트렌치-게이트 수평형 절연게이트 바이폴라 트랜지스터 | |
| JP3649056B2 (ja) | 半導体装置 | |
| KR100277680B1 (ko) | 개선된 엘아이지비티 전력소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |