JP3649056B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3649056B2 JP3649056B2 JP27234599A JP27234599A JP3649056B2 JP 3649056 B2 JP3649056 B2 JP 3649056B2 JP 27234599 A JP27234599 A JP 27234599A JP 27234599 A JP27234599 A JP 27234599A JP 3649056 B2 JP3649056 B2 JP 3649056B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- body contact
- semiconductor layer
- drain
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置に関し、特にSOI構造を利用した半導体装置に関するものである。
【0002】
【従来の技術】
近年、高周波信号をオン・オフするスイッチ要素として半導体スイッチのニーズが高まっている。このような半導体スイッチとしては、アナログスイッチや半導体リレーなどが知られている。半導体リレーは、発光ダイオードのような発光素子と、フォトダイオードのような受光素子と、受光素子の出力によりオンオフされる半導体スイッチ素子(出力接点用の半導体スイッチ素子)とをパッケージに内蔵したものである。高周波の信号のオン・オフに用いる半導体スイッチでは、オン時における抵抗が小さく且つ電流−電圧特性が線形(つまりオフセットがない)であり、オフ時における出力容量が小さく高周波遮断特性が良いことが要求される。また、この類の半導体スイッチにおいてはある程度の高耐圧が要求され、オン・オフの切り換えの瞬間に生じるスパイク電圧などに対する耐量も必要である。
【0003】
ところで、半導体リレーの出力接点用に用いられる半導体スイッチ素子としては、SOI構造を利用した横型二重拡散型MOSFET(Lateral Double Diffused MOSFET:以下、SOI−LDMOSFETと称す)がある。
【0004】
SOI−LDMOSFETは、例えば図23に示す構造を有している。このSOI−LDMOSFETは、図23に示すように、単結晶シリコンよりなる半導体基板1の一主面上にシリコン酸化膜よりなる絶縁層2を介してn形シリコン層よりなるn形半導体層3が形成されたSOI構造を有している。
【0005】
なお、SOI構造を有する基板(いわゆるSOIウェハ)の形成方法としては、単結晶シリコン中に酸素イオンを注入して内部に絶縁層を形成するSIMOX(Separation Implanted Oxygen)法、2枚の単結晶シリコン基板の一方若しくは両方に熱酸化膜を形成しそれらを貼り合わせる貼り合わせSOI法、半導体基板上に形成した絶縁層上に単結晶シリコンを成長させるSOI成長法、陽極酸化によってシリコンを部分的に多孔質化し酸化することによって形成する方法などが知られている。SOI成長法での単結晶シリコンは、気相、液相、固相のいずれかで成長させる。
【0006】
このSOI−LDMOSFETでは、n形半導体層3内に、p+形ウェル領域5とn++形ドレイン領域4とが離間して形成され、n++形ソース領域6がp+形ウェル領域5内の表面側に形成されている。ここに、p+形ウェル領域5は、n形半導体層3の表面から絶縁層2に達する深さまで形成され、且つ、所定の耐圧を保持できるようにn++形ドレイン領域4から所定距離(ドリフト距離)だけ離間して形成されている。また、n++形ドレイン領域4はn形半導体層3の表面側に形成されている。
【0007】
p+形ウェル領域5においてn++形ソース領域6とn++形ドレイン領域4との間に位置する部位の上には、ゲート絶縁膜8を介してポリシリコンなどからなる絶縁ゲート型のゲート電極9が形成されている。また、n++形ドレイン領域4上にはドレイン電極10が形成され、p+形ウェル領域5とn++形ソース領域6とに跨る形でソース電極11が形成されている。ここに、ソース電極11とp+形ウェル領域5とは、p+形ウェル領域5内に設けられたp++形ベースコンタクト領域7を介して電気的に接続されている。ところで、上述のSOI−LDMOSFETは、n++形ソース領域6の平面形状がn++形ドレイン領域4を囲むドーナツ状に形成してあるが、後述のバイポーラアクションの発生を防止して故障の誘発を防止する(つまり、破壊耐量を向上させる)目的で、n++形ソース領域6を平面形状の周方向において一定間隔で分断し且つp+形ウェル領域5のうちソース電極11に接続された部分とゲート電極9直下の部分とが電気的に接続されるように形成されたp+形半導体領域よりなるボディコンタクト領域12を有している。
【0008】
以下、上記SOI−LDMOSFETの動作について説明するが、まず、ボディコンタクト領域12が設けられていない場合の動作を説明する。
【0009】
上述したSOI−LDMOSFETでは、ゲート電極9とソース電極11との間にゲート電極9が高電位になるように電圧を印加することによって、p+形ウェル領域5におけるゲート絶縁膜8直下が強反転状態となってチャネルが形成され、チャネルを通してn++形ドレイン領域4とn++形ソース領域6との間に電流(電子電流)が流れオン状態となる。このときは、電流通路にpn接合が介在しないので、電流−電圧特性は微小電流領域で線形になる(つまりオフセットがない)。
【0010】
これに対し、SOI−LDMOSFETがオフの状態において、図24に示すようにドレイン電極10とソース電極11との間に、ドレイン電極10が高電位となるドレイン電圧VDが印加されている場合、p+形ウェル領域5とn形半導体層3とのpn接合に空乏層が形成される。そして、ドレイン電圧VDが耐圧を越えると、電界が最も大きくなるp+形ウェル領域5とn形半導体層3とのpn接合近傍で、なだれ増倍的に電子・正孔対が生成される(ブレークダウンが起こる)。こうして生成されたキャリアはポテンシャルの勾配に従って移動する。すなわち、正孔hはp+形ウェル領域5を通ってソース電極11へ移動し、電子eはn形半導体層3、n++形ドレイン領域4を通ってドレイン電極10へ移動する。ここにおいて、上述の正孔hはp+形ウェル領域5におけるn++形ソース領域6直下を通過してソース電極11へ移動する。
【0011】
ところで、SOI−LDMOSFETにおいて出力容量を小さくするにはn形半導体層3の厚さを薄くすればよいが、n形半導体層3の厚みが薄くなると、n++形ソース領域6と絶縁層2との間の距離が小さくなるので、n++形ソース領域6と絶縁層2との間におけるp+形ウェル領域5の断面積が小さくなって、p+形ウェル領域5の抵抗R(図24参照)の抵抗値が大きくなり、p+形ウェル領域5の抵抗Rでの電圧降下が大きくなる。
【0012】
一方、上述のSOI−LDMOSFETでは、n形半導体層3、p+形ウェル領域5、n++形ソース領域6をそれぞれコレクタ、ベース、エミッタとする寄生npnバイポーラトランジスタTrが形成されているので、上述の抵抗Rでの電圧降下が増大することによって、寄生npnバイポーラトランジスタTrのベース・エミッタ間が順バイアスされ、やがてこの寄生npnバイポーラトランジスタTrがオンする。このような寄生npnバイポーラトランジスタTrが動作される現象(バイポーラアクション、寄生バイポーラ効果などと呼ばれている)はSOI−LDMOSFETのチップ面内において一部の領域で発生するので、当該一部領域の温度が上昇し(いわゆるホットスポットが生じ)、電子・正孔対の生成が加速されて流れる電流が大きくなり、さらにこの一部領域の温度が上昇するという正帰還がかかるようになり、ついには電流の集中によって故障を誘発する。なお、バイポーラアクションは、オフ時の電界が最も高くなるp+形ウェル領域5の平面形状が湾曲しているコーナ部分で最も発生しやすいことが実験により分かっている。
【0013】
以上の説明は上記ボディコンタクト領域12が設けられていない場合の動作説明であったが、上記SOI−LDMOSFETでは、バイポーラアクションの発生を防止して故障の誘発を防止する(つまり、破壊耐量を向上させる)目的で、上記ボディコンタクト領域12を一定間隔で設けることにより、p+形ウェル領域5のうちソース電極11に接続された部分とゲート電極9直下の部分との間の抵抗を小さくしてある。このボディコンタクト領域12を備えた上記SOI−LDMOSFETでは、p+形ウェル領域5とn形半導体層3とのpn接合近傍で生成された(発生した)電子・正孔対の正孔hをボディコンタクト領域12を通してソース電極11側に引き抜くことができる(図25中の実線で示す矢印はボディコンタクト領域12を通る正孔hの経路を示し、同図中の破線で示す矢印はp+形ウェル領域5におけるn++形ソース領域6直下を通る正孔hの経路を示す)ので、バイポーラアクションが発生しにくく、アバランシェ耐量やESD耐量などの耐量が向上する。なお、上記ボディコンタクト領域12が形成されたSOI−LDMOSFETでは、図26中に矢印が示された領域にチャネルが形成される。
【0014】
ところで、n++形ドレイン領域4の平面形状はSOI−LDMOSFETのオン抵抗、許容電流、コンタクト面積、耐圧、素子全体の面積、内包されるドレインパッドの面積などの制約から決定される。所定のオン抵抗以下の素子を構成するためにはチャネル幅を所定の長さ以上に保つ必要があり、限られた面積の中でチャネル幅を長くするには、例えば図27に示すようなくし形構造やいわゆるストライプ構造(図示せず)を形成するのが一般的である。図27に示すSOIーLDMOSFETでは、n++形ドレイン領域4の平面形状を略くし形に形成してある。
【0015】
【発明が解決しようとする課題】
上述のボディコンタクト領域12を備えたSOI−LDMOSFETでは、アバランシェ耐量やESD耐量などの耐量を向上させることができるが、より一層の耐量の向上が要求されている。ここで、アバランシェ耐量やESD耐量などの耐量を向上させるにはボディコンタクト領域12を増やすのが有効であることが知られているが、n++形ソース領域6がボディコンタクト領域12により分断されているので、実効的なチャネル幅が減少し、オン抵抗が増大するという不具合があった。
【0016】
本発明は上記事由に鑑みて為されたものであり、その目的は、オン抵抗を増大させることなくアバランシェ耐量やESD耐量などの耐量の向上が可能な半導体装置を提供することにある。
【0017】
【課題を解決するための手段】
請求項1の発明は、上記目的を達成するために、絶縁層の上に第1導電形の半導体層を形成したSOI構造の基板を有し、前記半導体層の表面側に形成され前記半導体層よりも高不純物濃度の第1導電形のドレイン領域と、前記ドレイン領域と離間して且つ前記半導体層の表面から絶縁層まで形成された第2導電形のウェル領域と、前記ウェル領域内で前記ウェル領域の表面側に形成され前記半導体層よりも高不純物濃度の第1導電形のソース領域と、前記ドレイン領域と前記ソース領域との間の前記ウェル領域の表面にゲート絶縁膜を介して配置されたゲート電極と、前記ドレイン領域に接続されたドレイン電極と、前記ウェル領域と前記ソース領域とに跨って接続されたソース電極と、前記ウェル領域内で前記ソース領域を分断する形で形成され前記ウェル領域のうちゲート電極直下の部分とソース電極とを電気的に接続する第2導電形のボディコンタクト領域とを備え、前記ボディコンタクト領域と前記半導体層とから構成されたボディコンタクトダイオード領域の耐圧がボディコンタクトダイオード領域以外のMOSFET領域の耐圧よりも小さくなるような構造を有することを特徴とするものであり、耐圧以上の電圧がドレイン電極とソース電極との間に印加された時、前記ボディコンタクトダイオード領域でアバランシェ・ブレークダウンを生じることにより、前記半導体層、前記ウェル領域、前記ソース領域で形成される寄生バイポーラトランジスタを有する前記MOSFET領域でのキャリアの発生が抑制されるので、前記寄生バイポーラトランジスタがオンするのを防止することができ、ボディコンタクト領域の面積を増やすことなくアバランシェ耐量やESD耐量を向上することができるから、オン抵抗を増加させることなくアバランシェ耐量やESD耐量のような耐量を向上させることができる。
【0018】
しかも、前記ボディコンタクトダイオード領域は、前記ウェル領域が平面形状において前記ドレイン領域側へ凸となる形で湾曲した部分にのみ選択的に形成されているので、オン抵抗を小さくするために前記ドレイン領域の平面形状を略くし形に形成した場合に耐圧が低くなる部分に前記ボディコンタクトダイオード領域が形成されていることで、前記ボディコンタクトダイオード領域の耐圧が前記MOSFET領域の耐圧よりも小さくなるから、同じ面積のボディコンタクト領域を有する構造よりも有効にアバランシェ耐量やESD耐量を向上することができる。
【0026】
請求項2の発明は、請求項1の発明において、前記ボディコンタクトダイオード領域と前記MOSFET領域とが前記半導体層中において離間して形成され、前記ボディコンタクトダイオード領域と前記MOSFET領域とは、各々のドレイン領域同士、ウェル領域同士およびゲート電極同士がそれぞれ電気的に接続されているので、アバランシェ・ブレークダウンを生じる領域が前記MOSFET領域から離れていることで、生成するキャリアおよびアバランシェエネルギによる熱が前記MOSFET領域に伝わり難く、寄生バイポーラトランジスタへの電流集中が緩和され、請求項1の発明よりもアバランシェ耐量やESD耐量のような耐量をさらに向上させることができる。
【0027】
請求項3の発明は、請求項2の発明において、前記ボディコンタクトダイオード領域は、耐圧の小さな高濃度接合の直列接続によって構成されているので、接合容量を抑制することができ、素子の寄生容量を抑制することができる。
【0028】
【発明の実施の形態】
以下の実施形態においては、説明の便宜上、第1導電形をn形、第2導電形をp形として説明するが、n形とp形とは入れ換えてもよい。
【0029】
(実施形態1)
本実施形態では、図1に示す構成のSOI−LDMOSFETを例示する。図23および図27に示した従来例と同様に、本実施形態においても、単結晶シリコンよりなる半導体基板1の上に絶縁層2を介してn形シリコン層よりなるn形半導体層3が形成されている。n形半導体層3内には、p+形ウェル領域5とn++形ドレイン領域4とが離間して形成され、n++形ソース領域6がp+形ウェル領域5内で表面側に形成されている。ここに、p+形ウェル領域5は、n形半導体層3の表面から絶縁層2に達する深さまで形成され、且つ、所定の耐圧を保持できるようにn++形ドレイン領域4から所定距離(ドリフト距離)だけ離間して形成されている。
【0030】
p+形ウェル領域5においてn++形ソース領域6とn++形ドレイン領域4との間に位置する部位の上には、ゲート絶縁膜8を介してポリシリコンなどからなる絶縁ゲート型のゲート電極9が形成されている。また、n++形ドレイン領域4上にはドレイン電極10が形成され、p+形ウェル領域5とn++形ソース領域6とに跨る形でソース電極11が形成されている。ここに、ソース電極11とp+形ウェル領域5とは、p+形ウェル領域5内に設けられたp++形ベースコンタクト領域7を介して電気的に接続されている。
【0031】
本実施形態におけるSOI−LDMOSFETは、平面形状において、n++形ドレイン領域4が図27に示すような略くし形の形状に形成され、n形半導体層3、p+形ウェル領域5、n++形ソース領域6、p++形ベースコンタクト領域7がn++形ドレイン領域4を囲むように形成されている。また、本実施形態においても、p+形ウェル領域5内でn++形ソース領域6を分断する形で形成されp+形ウェル領域5のうちゲート電極9直下の部分とソース電極11とを電気的に接続するp+形半導体(シリコン)よりなるボディコンタクト領域12を備えている。
【0032】
ここにおいて、本実施形態のSOI−LDMOSFETは、ボディコンタクト領域12を、p+形ウェル領域5が平面形状においてn++形ドレイン領域4側へ凸となる形で湾曲した部分にのみ選択的に形成されている点に特徴がある。ここにおいて、図1(a)のY−Y’断面である図1(c)について見ると、n++形ソース領域6がなく、ボディコンタクト領域12とn形半導体層3とでpn接合が形成されたダイオード構造となっている。このダイオード構造を構成する領域(つまり、ボディコンタクト領域12とn形半導体層3とから構成された領域)をボディコンタクトダイオード領域13と称する。言い換えれば、図1(c)はボディコンタクトダイオード領域13の断面図を示している。一方、図1(a)のX−X’断面である図1(b)を見ると、MOSFET構造が構成されている。要するに、ボディコンタクト領域12が形成されていない部分ではMOSFET構造となっている。このMOSFET構造を構成する領域をMOSFET領域14と称する。言い換えれば、図1(b)はMOSFET領域14の断面図を示している。
【0033】
ところで、本実施形態のように、n++形ドレイン領域4が図27に示すような略くし形の形状に形成されたSOI−LDMOSFETにおいては、部分的な平面形状にしたがって耐圧が異なることがデバイスシミュレーションや実験によりわかっている。n++形ドレイン領域4が平面形状においてp+形ウェル領域5側へ凸となる形で湾曲している部分(図1(a)における領域A1)と、p+形ウェル領域5が平面形状において直線状に形成されている部分(図1(a)における領域A2)、p+形ウェル領域5が平面形状においてn++形ドレイン領域4側へ凸となる形で湾曲した部分(図1(a)における領域A3)それぞれの耐圧を比較した結果を図2に示す。ただし、図2の縦軸の耐圧BVでは最も小さな耐圧で規格化した数値を示してある。また、図2は、p+形ウェル領域5が平面形状においてn++形ドレイン領域4側へ凸となる形で湾曲した部分(図1(a)における領域A3)においてもn++形ソース領域6が有る場合についての耐圧を示してあるが、当該部分においてn++形ソース領域6を削除してボディコンタクト領域12を設けても耐圧は変化しない。
【0034】
図2から分かるように、上記領域A1の耐圧が最も高く、次に、上記領域A2の耐圧が高く、上記領域A3の耐圧が最も低くなる。つまり、本実施形態のSOI−LDMOSFET全体の耐圧はp+形ウェル領域5が平面形状においてn++形ドレイン領域4側へ凸となる形で湾曲した部分(図1(a)における領域A3)が決定している。これは耐圧を決定する表面電界の分布がSOI−LDMOSFETの平面形状(表面形状)によって変化するためであるが、ここでは説明を省略する。
【0035】
ここにおいて、本実施形態のSOI−LDMOSFETでは、上述のように、ボディコンタクト領域12を、p+形ウェル領域5が平面形状においてn++形ドレイン領域4側へ凸となる形で湾曲した部分にのみ選択的に形成してあるので、ボディコンタクトダイオード領域13の耐圧をMOSFET領域14の耐圧よりも小さく設定することができる。
【0036】
しかして、本実施形態のSOI−LDMOSFETでは、耐圧以上の電圧がドレイン電極10とソース電極11との間に印加された時、ボディコンタクトダイオード領域13でアバランシェ・ブレークダウンを生じることにより、過剰なキャリアはボディコンタクトダイオード領域13で生成される(発生する)ので、n形半導体層3、p+形ウェル領域5、n++形ソース領域6で形成される寄生npnバイポーラトランジスタを有するMOSFET領域14でのキャリアの発生が抑制されるので、上記寄生npnバイポーラトランジスタがオンすることによる素子破壊を防止することができ、ボディコンタクト領域12の面積を増やすことなくアバランシェ耐量やESD耐量を向上することができるから、オン抵抗を増加させることなくアバランシェ耐量やESD耐量のような耐量を向上させることができる。
【0037】
すなわち、ボディコンタクト領域12の面積を同じにした従来のSOI−LDMOSFETと比較すると、より有効にアバランシェ耐量やESD耐量のような耐圧を向上することができる。また、全チャネル幅に対するボディコンタクト領域12の割合を従来例と同等に設定すれば、オン抵抗は従来例と同等となる。したがって、耐圧の低下やオン抵抗の増大などの性能低下を伴わずに、アバランシェ耐量やESD耐量のような耐量を向上させることができる。
【0038】
(参考例1)
本参考例では図3に示す構成のSOI−LDMOSFETを例示する。
【0039】
本参考例のSOI−LDMOSFETの基本構成は実施形態1と略同じであり、ボディコンタクトダイオード領域13において、p++形ベースコンタクト領域7がp+形ウェル領域5とn形半導体層3との接合まで延設されていて、かつn形半導体層3の濃度がMOSFET領域14におけるn形半導体層3の濃度よりも高く(濃く)設定されている点に特徴がある。要するに、本実施形態では、実施形態1におけるボディコンタクト領域12の表面側にp++形ベースコンタクト領域7が延設されている。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
【0040】
本参考例のSOI−LDMOSFETでは、ボディコンタクトダイオード領域13におけるn形半導体層3の濃度を適宜調整することで、ボディコンタクトダイオード領域13の耐圧を実施形態1で説明したp+形ウェル領域5が平面形状においてn++形ドレイン領域4側へ凸となる形で湾曲した部分(図1(a)の領域A3)の耐圧と同等の耐圧に設定することができる。ここに、n形半導体層3とのpn接合がMOSFET領域14におけるp+形ウェル領域5とn形半導体層3とのpn接合よりも高濃度接合となっている。
【0041】
つまり、本参考例のSOI−LDMOSFETでは、ボディコンタクトダイオード領域13におけるn形半導体層3の濃度を適宜調整することで、SOI−LDMOSFETの耐圧を低下させることなく、ボディコンタクトダイオード領域13の耐圧をMOSFET領域14の耐圧よりも小さな値に設定することができる。また、全チャネル幅に対するボディコンタクト領域12の割合を従来例と同等に設定すれば、オン抵抗は従来例と同等となる。したがって、実施形態1と同様に、耐圧の低下やオン抵抗の増大などの性能低下を伴わずに、アバランシェ耐量やESD耐量のような耐量を向上させることができる。
【0042】
また、上述のようにボディコンタクト領域12の表面側にp++形ベースコンタクト領域7が延設されており、このp++形ベースコンタクト領域7はp+形のボディコンタクト領域12よりもp形不純物濃度が高いので、ボディコンタクト抵抗が小さくなり、発生したキャリアを効果的にソース電極11側へ引き抜くことができ、より効果的にアバランシェ耐量やESD耐量のような耐量を向上させることができる。
【0043】
(参考例2)
本参考例では図4に示す構成のSOI−LDMOSFETを例示する。
【0044】
本参考例のSOI−LDMOSFETの基本構成は実施形態1と略同じであり、ゲート絶縁膜8を介してp+形ウェル領域5とn++形ドレイン領域4との間に介在するn形半導体層3側まで延設されるゲート電極9の延設距離に関して、ボディコンタクトダイオード領域13における延設距離をMOSFET領域14における延設距離よりも長く設定してある点に特徴がある。ここに、ゲート電極9のうちp+形ウェル領域5とn形半導体層3との接合よりもn++形ドレイン領域4側へ延設された部分をゲート・オーバーハング領域と称し、上記延設距離となるゲート・オーバーハング領域の長さLGH(図4(a)参照)をゲート・オーバーハング長と称す。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
【0045】
本参考例では、上記ゲート・オーバーハング長LGHを適宜調整することによって、ボディコンタクトダイオード領域13の耐圧を実施形態1で説明したp+形ウェル領域5が平面形状においてn++形ドレイン領域4側へ凸となる形で湾曲した部分(図1(a)の領域A3)の耐圧と同等の耐圧に設定することができる。
【0046】
つまり、本参考例のSOI−LDMOSFETでは、ボディコンタクトダイオード領域13における上記ゲート・オーバーハング長LGHを調整することで、SOI−LDMOSFETの耐圧を低下させることなく、ボディコンタクトダイオード領域13の耐圧をMOSFET領域14の耐圧よりも小さな値に設定することができる。また、全チャネル幅に対するボディコンタクト領域12の割合を従来例と同等に設定すれば、オン抵抗は従来例と同等となる。したがって、実施形態1と同様に、耐圧の低下やオン抵抗の増大などの性能低下を伴わずに、アバランシェ耐量やESD耐量のような耐量を向上させることができる。
【0047】
(参考例3)
本参考例では図5に示す構成のSOI−LDMOSFETを例示する。
【0048】
本参考例のSOI−LDMOSFETの基本構成は実施形態1と略同じであり、ボディコンタクトダイオード領域13においてn++形ドレイン領域4をp+形ウェル領域5側へ延設することによって、ボディコンタクトダイオード領域13におけるn++形ドレイン領域4とp+形ウェル領域5との間の距離(ドリフト距離と称す)がMOSFET領域14におけるn++形ドレイン領域4とp+形ウェル領域5との間のドリフト距離よりも短く設定されている点に特徴がある。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
【0049】
本参考例では、上記ドリフト距離を適宜調整することによって、ボディコンタクトダイオード領域13の耐圧を実施形態1で説明したp+形ウェル領域5が平面形状においてn++形ドレイン領域4側へ凸となる形で湾曲した部分(図1(a)の領域A3)の耐圧と同等の耐圧に設定することができる。
【0050】
つまり、本参考例のSOI−LDMOSFETでは、ボディコンタクトダイオード領域13におけるドリフト距離を調整することで、SOI−LDMOSFETの耐圧を低下させることなく、ボディコンタクトダイオード領域13の耐圧をMOSFET領域14の耐圧よりも小さな値に設定することができる。また、全チャネル幅に対するボディコンタクト領域12の割合を従来例と同等に設定すれば、オン抵抗は従来例と同等となる。したがって、実施形態1と同様に、耐圧の低下やオン抵抗の増大などの性能低下を伴わずに、アバランシェ耐量やESD耐量のような耐量を向上させることができる。
【0051】
また、本参考例では、n++形ドレイン領域4のみの設計によって耐圧の調整を行うので、設計変更を容易に行うことができるという利点がある。
【0052】
(参考例4)
本参考例では図6に示す構成のSOI−LDMOSFETを例示する。
【0053】
本参考例のSOI−LDMOSFETの基本構成は実施形態1と略同じであり、ボディコンタクトダイオード領域13においてp+形ウェル領域5をn++形ドレイン領域4側へ延設することによって、ボディコンタクトダイオード領域13における上記ドリフト距離をMOSFET領域14におけるドリフト距離よりも短く設定してある点に特徴がある。ここにおいて、ボディコンタクトダイオード領域13では、ゲート電極9の位置をn++形ドレイン領域4側へずらしてある。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
【0054】
本参考例では、上記ドリフト距離を適宜調整することによって、ボディコンタクトダイオード領域13の耐圧を実施形態1で説明したp+形ウェル領域5が平面形状においてn++形ドレイン領域4側へ凸となる形で湾曲した部分(図1(a)の領域A3)の耐圧と同等の耐圧に設定することができる。
【0055】
つまり、本参考例のSOI−LDMOSFETでは、ボディコンタクトダイオード領域13におけるドリフト距離を調整することで、SOI−LDMOSFETの耐圧を低下させることなく、ボディコンタクトダイオード領域13の耐圧をMOSFET領域14の耐圧よりも小さな値に設定することができる。また、全チャネル幅に対するボディコンタクト領域12の割合を従来例と同等に設定すれば、オン抵抗は従来例と同等となる。したがって、実施形態1と同様に、耐圧の低下やオン抵抗の増大などの性能低下を伴わずに、アバランシェ耐量やESD耐量のような耐量を向上させることができる。さらに、本参考例のSOI−LDMOSFETでは、n形半導体層3と絶縁層2とが接する境界部分の面積を狭くすることができるので、ドレイン電極10・半導体基板1間の寄生容量を低減することができるという利点もある。
【0056】
なお、図6に示した例では、ボディコンタクトダイオード領域13においてp+形ウェル領域5をn++形ドレイン領域4側へ延設することによって、ボディコンタクトダイオード領域13における上記ドリフト距離をMOSFET領域14におけるドリフト距離よりも短く設定してあるが、p+形ウェル領域5をn++形ドレイン領域4側へずらすことによってボディコンタクトダイオード領域13における上記ドリフト距離をMOSFET領域14におけるドリフト距離よりも短く設定してもよい。
【0057】
(参考例5)
本参考例では図7に示す構成のSOI−LDMOSFETを例示する。
【0058】
本参考例のSOI−LDMOSFETの基本構成は実施形態1と略同じであり、ボディコンタクトダイオード領域13におけるn++形ドレイン領域4とp+形ウェル領域5との間に介在するn形半導体層3(3b)のn形不純物濃度が、MOSFET領域14におけるn++形ドレイン領域4とp+形ウェル領域5との間に介在するn形半導体層3(3a)のn形不純物濃度よりも低く(薄く)設定されている点に特徴がある。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
【0059】
本参考例では、ボディコンタクトダイオード領域13におけるp+形ウェル領域5とn形半導体層(ドリフト領域)3との接合部分のn形半導体層3のn形不純物濃度を適宜調整することによって、ボディコンタクトダイオード領域13の耐圧を実施形態1で説明したp+形ウェル領域5が平面形状においてn++形ドレイン領域4側へ凸となる形で湾曲した部分(図1(a)の領域A3)の耐圧と同等の耐圧に設定することができる。
【0060】
つまり、本参考例のSOI−LDMOSFETでは、ボディコンタクトダイオード領域13におけるn形半導体層3のn形不純物濃度を調整することで、SOI−LDMOSFETの耐圧を低下させることなく、ボディコンタクトダイオード領域13の耐圧をMOSFET領域14の耐圧よりも小さな値に設定することができる。また、全チャネル幅に対するボディコンタクト領域12の割合を従来例と同等に設定すれば、オン抵抗は従来例と同等となる。したがって、実施形態1と同様に、耐圧の低下やオン抵抗の増大などの性能低下を伴わずに、アバランシェ耐量やESD耐量のような耐量を向上させることができる。さらに、本参考例のSOI−LDMOSFETでは、ボディコンタクトダイオード領域13におけるn++形ドレイン領域4とp+形ウェル領域5との間に介在するn形半導体層3(3b)のn形不純物濃度が、MOSFET領域14におけるn++形ドレイン領域4とp+形ウェル領域5との間に介在するn形半導体層3(3a)のn形不純物濃度よりも低く(薄く)設定されていることで、図8の丸2に示すように電界密度が最も高くなる領域が図8の丸1に示す従来例よりもn++ドレイン領域4の近くへ移動する(つまり、p+形ウェル領域5から遠いところへ移動する)ので、発生するキャリアが寄生npnバイポーラトランジスタのベースに注入される確率が減少し、より効果的に耐量を向上させることができるという利点もある。
【0061】
(参考例6)
本参考例では図9に示す構成のSOI−LDMOSFETを例示する。
【0062】
本参考例のSOI−LDMOSFETの基本構成は実施形態1と略同じであり、ボディコンタクトダイオード領域13におけるn++形ドレイン領域4とp+形ウェル領域5との間に介在するn形半導体層3に濃度プロファイルを設け、p+形ウェル領域5とn形半導体層(ドリフト領域)3との接合部分のn形半導体層3のn形不純物濃度が、MOSFET領域14におけるp+形ウェル領域5とn形半導体層3との接合部分のn形半導体層3のn形不純物濃度よりも低く(薄く)設定されている点、ボディコンタクトダイオード領域13におけるp+形ウェル領域5とゲート電極9とを参考例4と同様にn++形ドレイン領域4側へ延設することによって、ボディコンタクトダイオード領域13におけるドリフト距離をMOSFET領域14におけるドリフト距離よりも短く設定してある点に特徴がある。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
【0063】
本参考例では、ボディコンタクトダイオード領域13におけるp+形ウェル領域5とn++形ドレイン領域4との間に介在するn形半導体層(ドリフト領域)3のn形不純物濃度プロファイルを適宜調整することによって、ボディコンタクトダイオード領域13の耐圧を実施形態1で説明したp+形ウェル領域5が平面形状においてn++形ドレイン領域4側へ凸となる形で湾曲した部分(図1(a)の領域A3)の耐圧と同等の耐圧に設定することができる。ここに、n形不純物濃度プロファイルは、図10に示すように、n++形ドレイン領域4のp+形ウェル領域5側の端部からp+形ウェル領域5に近づくにつれてn形不純物濃度が一様に低くなる(一度も上昇に転じることなく徐々に低くなる)ような濃度プロファイルをもたせてある。
【0064】
本参考例のSOI−LDMOSFETでは、ボディコンタクトダイオード領域13におけるn形半導体層3のn形不純物濃度プロファイルを適切に調整することで、耐圧を決定する表面電界分布が理想的な分布を示すようになり、この部分の耐圧を上昇させることができ、この耐圧の上昇分も含めて、ドリフト距離の調整によってボディコンタクトダイオード領域13の耐圧を実施形態1で説明した領域A3(図1(a)参照)の耐圧と同等の耐圧に設定することができる。つまり、本参考例では、参考例3や参考例4よりもドリフト距離を短くした上で、SOI−LDMOSFETの耐圧を低下させることなく、ボディコンタクトダイオード領域13の耐圧をMOSFET領域14の耐圧よりも小さな値に設定することができる。また、全チャネル幅に対するボディコンタクト領域12の割合を従来例と同等に設定すれば、オン抵抗は従来例と同等となる。したがって、参考例5と同様に、実施形態1よりも効果的に、耐圧の低下やオン抵抗の増大などの性能低下を伴わずに、アバランシェ耐量やESD耐量のような耐量を向上させることができる。しかも、ドリフト距離を最大限に短くすることができるので、オン抵抗を小さくできるという利点も有する。
【0065】
なお、本参考例においても、参考例4で説明したように、ボディコンタクトダイオード領域13におけるp+形ウェル領域5をn++形ドレイン領域4側へずらすことによって、ボディコンタクトダイオード領域13における上記ドリフト距離をMOSFET領域14におけるドリフト距離よりも短く設定してもよい。また、参考例3と同様にボディコンタクトダイオード領域13においてn++形ドレイン領域4をp+形ウェル領域5側へ延設することによってボディコンタクトダイオード領域13におけるドリフト距離をMOSFET領域14におけるドリフト距離よりも短くするようにしてもよい。
【0066】
(参考例7)
本参考例では図11および図12に示す構成のSOI−LDMOSFETを例示する。
【0067】
本参考例のSOI−LDMOSFETの基本構成は参考例1と略同じであり、ボディコンタクトダイオード領域13においてMOSFET領域14から離れた部分におけるp++ベースコンタクト領域7がp+形ウェル領域5とn形半導体層3との接合まで局所的に延設されていて、かつn形半導体層3の濃度がMOSFET領域14よりも局所的に高く(濃く)設定されている点に特徴がある。ここに、図12中に破線で囲んだ領域13bはMOSFET領域14から離れた(遠い)領域を示し、領域13aはMOSFET領域14に隣接する領域を示す。なお、参考例1と同様の構成要素には同一の符号を付して説明を省略する。
【0068】
本参考例のSOI−LDMOSFETでは、参考例1と同様に、耐圧の低下やオン抵抗の増大などの性能低下を伴わずに、アバランシェ耐量やESD耐量のような耐量を向上させることができる。また、アバランシェ・ブレークダウンを生じる領域がMOSFET領域14から遠くにある(離れている)ので、発生したキャリアおよびアバランシェエネルギによる熱がMOSFET領域14に伝わり難く、寄生npnバイポーラトランジスタへの電流集中が緩和され、参考例1よりも有効にアバランシェ耐量やESD耐量のような耐量を向上させることができるという利点を有している。
【0069】
また、ボディコンタクトダイオード領域13の表面側にp++形ベースコンタクト領域7が延設されており、このp++形ベースコンタクト領域7はp+形のボディコンタクト領域12よりもp形不純物濃度が高いので、ボディコンタクト抵抗が小さくなり、発生したキャリアを効果的にソース電極11側へ引き抜くことができ、より効果的にアバランシェ耐量やESD耐量のような耐量を向上させることができる。
【0070】
(参考例8)
本参考例では図13および図14に示す構成のSOI−LDMOSFETを例示する。
【0071】
本参考例のSOI−LDMOSFETの基本構成は参考例2と略同じであり、ボディコンタクトダイオード領域13においてMOSFET領域14から離れた部分におけるゲート・オーバーハング長LGHをMOSFET領域14におけるゲート・オーバーハング長よりも長く設定してある点に特徴がある。なお、参考例2と同様の構成要素には同一の符号を付して説明を省略する。
【0072】
本参考例のSOI−LDMOSFETでは、参考例2と同様に、耐圧の低下やオン抵抗の増大などの性能低下を伴わずに、アバランシェ耐量やESD耐量のような耐量を向上させることができる。また、アバランシェ・ブレークダウンを生じる領域がMOSFET領域14から遠くにある(離れている)ので、発生したキャリアおよびアバランシェエネルギによる熱がMOSFET領域14に伝わり難く、寄生npnバイポーラトランジスタへの電流集中が緩和され、参考例2よりも有効にアバランシェ耐量やESD耐量のような耐量を向上させることができるという利点を有している。
【0073】
(参考例9)
本参考例では図15および図16に示す構成のSOI−LDMOSFETを例示する。
【0074】
本参考例のSOI−LDMOSFETの基本構成は参考例3と略同じであり、ボディコンタクトダイオード領域13においてMOSFET領域14から離れた部分におけるn++形ドレイン領域4をp+形ウェル領域5側へ延設することによって、ドリフト距離をMOSFET領域14のドリフト距離よりも局所的に短く設定してある点に特徴がある。ここに、図15(a)および図16中の4aはn++形ドレイン領域4のうち上記延設された部位を示す。なお、参考例3と同様の構成要素には同一の符号を付して説明を省略する。
【0075】
本参考例のSOI−LDMOSFETでは、参考例3と同様に、耐圧の低下やオン抵抗の増大などの性能低下を伴わずに、アバランシェ耐量やESD耐量のような耐量を向上させることができる。また、アバランシェ・ブレークダウンを生じる領域がMOSFET領域14から遠くにある(離れている)ので、発生したキャリアおよびアバランシェエネルギによる熱がMOSFET領域14に伝わり難く、寄生npnバイポーラトランジスタへの電流集中が緩和され、参考例3よりも有効にアバランシェ耐量やESD耐量のような耐量を向上させることができるという利点を有している。
【0076】
(参考例10)
本参考例では図17および図18に示す構成のSOI−LDMOSFETを例示する。
【0077】
本参考例のSOI−LDMOSFETの基本構成は参考例5と略同じであり、ボディコンタクトダイオード領域13においてMOSFET領域14から離れた部分におけるn形半導体層(ドリフト領域)3に局所的にn形不純物濃度プロファイルを有し、n形半導体層3とp+形ウェル領域5との接合部分のn形不純物濃度がMOSFET領域14よりも局所的に低く(薄く)設定されている点に特徴がある。ここに、図17および図18中の3cはn形半導体層3のうちn形不純物濃度プロファイルを有する領域を示す。なお、参考例5と同様の構成要素には同一の符号を付して説明を省略する。
【0078】
本参考例のSOI−LDMOSFETでは、参考例5と同様に、耐圧の低下やオン抵抗の増大などの性能低下を伴わずに、アバランシェ耐量やESD耐量のような耐量を向上させることができる。また、アバランシェ・ブレークダウンを生じる領域がMOSFET領域14から遠くにある(離れている)ので、生成したキャリアおよびアバランシェエネルギによる熱がMOSFET領域14に伝わり難く、寄生npnバイポーラトランジスタへの電流集中が緩和され、参考例5よりも有効にアバランシェ耐量やESD耐量のような耐量を向上させることができるという利点を有している。
【0079】
(実施形態2)
本実施形態では図19および図20に示す構成のSOI−LDMOSFETを例示する。
【0080】
本実施形態のSOI−LDMOSFETは、実施形態1、参考例1ないし参考例10と同様の構造を有するMOSFET領域14とボディコンタクトダイオード領域13とを備え、かつ、MOSFET領域14とボディコンタクトダイオード領域13とがn形半導体層3中において離間して形成され、MOSFET領域14とボディコンタクトダイオード領域13とは、各々のn++形ドレイン領域4,4’同士がドレイン電極10で電気的に接続され、各々のp+形ウェル領域5とp++形ベースコンタクト領域7とがソース電極11で電気的に接続され、各々のゲート電極9,9同士が電気的に接続されるように構成されている。なお、MOSFET領域14とボディコンタクトダイオード領域13とは、それぞれ外周形状が閉じた曲線により構成されている。
【0081】
本実施形態のSOI−LDMOSFETでは、実施形態1、参考例1ないし参考例10と同様に、耐圧の低下やオン抵抗の増大などの性能低下を伴わずに、アバランシェ耐量やESD耐量のような耐量を向上させることができる。また、アバランシェ・ブレークダウンを生じる領域がMOSFET領域14から遠くにある(離れている)ので、発生したキャリアおよびアバランシェエネルギによる熱がMOSFET領域14に伝わり難く、寄生npnバイポーラトランジスタへの電流集中が緩和され、実施形態1、参考例1ないし参考例10よりも有効にアバランシェ耐量やESD耐量のような耐量を向上させることができるという利点を有している。
【0082】
(実施形態3)
本実施形態では図21および図22に示す構成のSOI−LDMOSFETを例示する。
【0083】
本実施形態のSOI−LDMOSFETは、実施形態2と同様にMOSFET領域14とボディコンタクトダイオード領域13とを備え、かつ、MOSFET領域14とボディコンタクトダイオード領域13とがn形半導体層3中において離間して形成され、MOSFET領域14とボディコンタクトダイオード領域13とは、各々のn++形ドレイン領域4,4’同士がドレイン電極10で電気的に接続され、p+形ウェル領域5とp++形ベースコンタクト領域7とがソース電極11で電気的に接続されていて、ボディコンタクトダイオード領域13が耐圧の小さな高濃度接合(p++n++接合)の直列接続によって構成されている。すなわち、図21および図22中の13p1,13p2はそれぞれp++形領域を示し、13n1,13n2はそれぞれn++形領域を示す。なお、MOSFET領域14とボディコンタクトダイオード領域13とは、それぞれ外周形状が閉じた曲線により構成されている。
【0084】
本実施形態のSOI−LDMOSFETでは、ボディコンタクトダイオード領域13の耐圧を接合の濃度と直列に接続する高濃度接合の数によって調整することができ、この耐圧を実施形態2におけるボディコンタクトダイオード領域13の耐圧と同等にすることによって、実施形態2と同様に、耐圧の低下やオン抵抗の増大などの性能低下を伴わずに、アバランシェ耐量やESD耐量のような耐量を向上させることができる。また、アバランシェ・ブレークダウンを生じる領域がMOSFET領域14から遠くにある(離れている)ので、発生したキャリアおよびアバランシェエネルギによる熱がMOSFET領域14に伝わり難く、寄生npnバイポーラトランジスタへの電流集中が緩和され、実施形態1,2、参考例1ないし参考例10よりも有効にアバランシェ耐量やESD耐量のような耐量を向上させることができるという利点を有している。さらに、ボディコンタクトダイオード領域13にpn接合(p++n++接合)が直列に多段構成されることによって、pn接合容量を抑制することができ、素子の寄生容量を低減することにも効果があるという利点を有している。
【0085】
【発明の効果】
請求項1の発明は、絶縁層の上に第1導電形の半導体層を形成したSOI構造の基板を有し、前記半導体層の表面側に形成され前記半導体層よりも高不純物濃度の第1導電形のドレイン領域と、前記ドレイン領域と離間して且つ前記半導体層の表面から絶縁層まで形成された第2導電形のウェル領域と、前記ウェル領域内で前記ウェル領域の表面側に形成され前記半導体層よりも高不純物濃度の第1導電形のソース領域と、前記ドレイン領域と前記ソース領域との間の前記ウェル領域の表面にゲート絶縁膜を介して配置されたゲート電極と、前記ドレイン領域に接続されたドレイン電極と、前記ウェル領域と前記ソース領域とに跨って接続されたソース電極と、前記ウェル領域内で前記ソース領域を分断する形で形成され前記ウェル領域のうちゲート電極直下の部分とソース電極とを電気的に接続する第2導電形のボディコンタクト領域とを備え、前記ボディコンタクト領域と前記半導体層とから構成されたボディコンタクトダイオード領域の耐圧がボディコンタクトダイオード領域以外のMOSFET領域の耐圧よりも小さくなるような構造を有するものであり、耐圧以上の電圧がドレイン電極とソース電極との間に印加された時、前記ボディコンタクトダイオード領域でアバランシェ・ブレークダウンを生じることにより、前記半導体層、前記ウェル領域、前記ソース領域で形成される寄生バイポーラトランジスタを有する前記MOSFET領域でのキャリアの発生が抑制されるので、前記寄生バイポーラトランジスタがオンするのを防止することができ、ボディコンタクト領域の面積を増やすことなくアバランシェ耐量やESD耐量を向上することができるから、オン抵抗を増加させることなくアバランシェ耐量やESD耐量のような耐量を向上させることができるという効果がある。
【0086】
しかも、前記ボディコンタクトダイオード領域は、前記ウェル領域が平面形状において前記ドレイン領域側へ凸となる形で湾曲した部分にのみ選択的に形成されているので、オン抵抗を小さくするために前記ドレイン領域の平面形状を略くし形に形成した場合に耐圧が低くなる部分に前記ボディコンタクトダイオード領域が形成されていることで、前記ボディコンタクトダイオード領域の耐圧が前記MOSFET領域の耐圧よりも小さくなるから、同じ面積のボディコンタクト領域を有する構造よりも有効にアバランシェ耐量やESD耐量を向上することができるという効果がある。
【0094】
請求項2の発明は、請求項1の発明において、前記ボディコンタクトダイオード領域と前記MOSFET領域とが前記半導体層中において離間して形成され、前記ボディコンタクトダイオード領域と前記MOSFET領域とは、各々のドレイン領域同士、ウェル領域同士およびゲート電極同士がそれぞれ電気的に接続されているので、アバランシェ・ブレークダウンを生じる領域が前記MOSFET領域から離れていることで、生成するキャリアおよびアバランシェエネルギによる熱が前記MOSFET領域に伝わり難く、寄生的なバイポーラトランジスタへの電流集中が緩和され、請求項1の発明よりもアバランシェ耐量やESD耐量のような耐量をさらに向上させることができるという効果がある。
【0095】
請求項3の発明は、請求項2の発明において、前記ボディコンタクトダイオード領域は、耐圧の小さな高濃度接合の直列接続によって構成されているので、接合容量を抑制することができ、素子の寄生容量を抑制することができるという効果がある。
【図面の簡単な説明】
【図1】 実施形態1を示し、(a)は要部概略平面図、(b)は(a)のX−X’断面図、(c)は(a)のY−Y’断面図である。
【図2】 同上の特性説明図である。
【図3】 参考例1を示し、(a)は要部概略平面図、(b)は(a)のX−X’断面図、(c)は(a)のY−Y’断面図である。
【図4】 参考例2を示し、(a)は要部概略平面図、(b)は(a)のX−X’断面図、(c)は(a)のY−Y’断面図である。
【図5】 参考例3を示し、(a)は要部概略平面図、(b)は(a)のX−X’断面図、(c)は(a)のY−Y’断面図である。
【図6】 参考例4を示し、(a)は要部概略平面図、(b)は(a)のX−X’断面図、(c)は(a)のY−Y’断面図である。
【図7】 参考例5を示し、(a)は要部概略平面図、(b)は(a)のX−X’断面図、(c)は(a)のY−Y’断面図である。
【図8】 同上の電界分布の説明図である。
【図9】 参考例6を示し、(a)は要部概略平面図、(b)は(a)のX−X’断面図、(c)は(a)のY−Y’断面図である。
【図10】 同上の表面濃度の説明図である。
【図11】 参考例7を示し、(a)は要部概略平面図、(b)は(a)のX−X’断面図、(c)は(a)のY−Y’断面図である。
【図12】 同上の要部概略平面図である。
【図13】 参考例8を示し、(a)は要部概略平面図、(b)は(a)のX−X’断面図、(c)は(a)のY−Y’断面図である。
【図14】 同上の要部概略平面図である。
【図15】 参考例9を示し、(a)は要部概略平面図、(b)は(a)のX−X’断面図、(c)は(a)のY−Y’断面図である。
【図16】 同上の要部概略平面図である。
【図17】 参考例10を示し、(a)は要部概略平面図、(b)は(a)のX−X’断面図、(c)は(a)のY−Y’断面図である。
【図18】 同上の要部概略平面図である。
【図19】 実施形態2を示し、(a)は要部概略平面図、(b)は(a)のX−X’断面図、(c)は(a)のY−Y’断面図である。
【図20】 同上の要部概略平面図である。
【図21】 実施形態3を示し、(a)は要部概略平面図、(b)は(a)のX−X’断面図、(c)は(a)のY−Y’断面図である。
【図22】 同上の要部概略平面図である。
【図23】 従来例を示し、(a)は要部概略平面図、(b)は(a)のX−X’断面図、(c)は(a)のY−Y’断面図である。
【図24】 同上の動作説明図である。
【図25】 同上の動作説明図である。
【図26】 同上の説明図である。
【図27】 同上の概略平面図である。
【符号の説明】
1 半導体基板
2 絶縁層
3 n形半導体層
4 n++形ドレイン領域
5 p+形ウェル領域
6 n++形ソース領域
7 p++形ベースコンタクト領域
8 ゲート絶縁膜
9 ゲート電極
10 ドレイン電極
11 ソース電極
12 ボディコンタクト領域
13 ボディコンタクトダイオード領域
14 MOSFET領域
Claims (3)
- 絶縁層の上に第1導電形の半導体層を形成したSOI構造の基板を有し、前記半導体層の表面側に形成され前記半導体層よりも高不純物濃度の第1導電形のドレイン領域と、前記ドレイン領域と離間して且つ前記半導体層の表面から絶縁層まで形成された第2導電形のウェル領域と、前記ウェル領域内で前記ウェル領域の表面側に形成され前記半導体層よりも高不純物濃度の第1導電形のソース領域と、前記ドレイン領域と前記ソース領域との間の前記ウェル領域の表面にゲート絶縁膜を介して配置されたゲート電極と、前記ドレイン領域に接続されたドレイン電極と、前記ウェル領域と前記ソース領域とに跨って接続されたソース電極と、前記ウェル領域内で前記ソース領域を分断する形で形成され前記ウェル領域のうちゲート電極直下の部分とソース電極とを電気的に接続する第2導電形のボディコンタクト領域とを備え、前記ボディコンタクト領域と前記半導体層とから構成されたボディコンタクトダイオード領域の耐圧がボディコンタクトダイオード領域以外のMOSFET領域の耐圧よりも小さくなるような構造を有し、前記ボディコンタクトダイオード領域は、前記ウェル領域が平面形状において前記ドレイン領域側へ凸となる形で湾曲した部分にのみ選択的に形成されてなることを特徴とする半導体装置。
- 前記ボディコンタクトダイオード領域と前記MOSFET領域とが前記半導体層中において離間して形成され、前記ボディコンタクトダイオード領域と前記MOSFET領域とは、各々のドレイン領域同士、ウェル領域同士およびゲート電極同士がそれぞれ電気的に接続されてなることを特徴とする請求項1記載の半導体装置。
- 前記ボディコンタクトダイオード領域は、耐圧の小さな高濃度接合の直列接続によって構成されてなることを特徴とする請求項2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27234599A JP3649056B2 (ja) | 1999-09-27 | 1999-09-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27234599A JP3649056B2 (ja) | 1999-09-27 | 1999-09-27 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004310013A Division JP4479462B2 (ja) | 2004-10-25 | 2004-10-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001094083A JP2001094083A (ja) | 2001-04-06 |
JP3649056B2 true JP3649056B2 (ja) | 2005-05-18 |
Family
ID=17512597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27234599A Expired - Lifetime JP3649056B2 (ja) | 1999-09-27 | 1999-09-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3649056B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5332112B2 (ja) * | 2006-03-29 | 2013-11-06 | 富士電機株式会社 | 高耐圧横型mosfet |
JP2008147318A (ja) * | 2006-12-08 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 高耐圧半導体装置及びその製造方法 |
-
1999
- 1999-09-27 JP JP27234599A patent/JP3649056B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001094083A (ja) | 2001-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100423249B1 (ko) | 횡형 반도체장치 | |
JP6617292B2 (ja) | 炭化珪素半導体装置 | |
KR100859701B1 (ko) | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 | |
JP4210110B2 (ja) | 半導体装置 | |
US7795638B2 (en) | Semiconductor device with a U-shape drift region | |
JP5113317B2 (ja) | 寄生バイポーラトランジスタ作用を減少したmos構造を有する集積回路 | |
US10957774B2 (en) | Laterally diffused metal oxide semiconductor with gate poly contact within source window | |
EP1331672B1 (en) | Double diffusion MOSFET | |
KR101530582B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
US5886384A (en) | Semiconductor component with linear current to voltage characteristics | |
SE513284C3 (sv) | Halvledarkomponent med linjär ström-till-spänningskarakteristik | |
EP3474330B1 (en) | Lateral insulated-gate bipolar transistor and manufacturing method therefor | |
KR100278526B1 (ko) | 반도체 소자 | |
CN115528117A (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
US6169299B1 (en) | Semiconductor device | |
JP2008511973A (ja) | パワー半導体デバイス | |
JP4761011B2 (ja) | サイリスタを有する半導体装置及びその製造方法 | |
JP3649056B2 (ja) | 半導体装置 | |
JP2003031821A (ja) | 半導体装置 | |
JP6840300B1 (ja) | 炭化珪素半導体装置 | |
JP4175750B2 (ja) | 絶縁ゲート型半導体装置 | |
CN114068526A (zh) | 半导体功率器件 | |
US6780722B2 (en) | Field effect transistor on insulating layer and manufacturing method | |
JP4479462B2 (ja) | 半導体装置 | |
KR20150142220A (ko) | 전력 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20040824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3649056 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |