JP4210110B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4210110B2 JP4210110B2 JP2002514800A JP2002514800A JP4210110B2 JP 4210110 B2 JP4210110 B2 JP 4210110B2 JP 2002514800 A JP2002514800 A JP 2002514800A JP 2002514800 A JP2002514800 A JP 2002514800A JP 4210110 B2 JP4210110 B2 JP 4210110B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- contact
- semiconductor device
- depletion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 197
- 239000000463 material Substances 0.000 claims description 13
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 9
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- ZUGYBSSWYZCQSV-UHFFFAOYSA-N indium(3+);phosphite Chemical compound [In+3].[O-]P([O-])[O-] ZUGYBSSWYZCQSV-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8122—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
本発明は、電流の流れを制御する半導体装置に関する。本発明による半導体装置は、特に第１半導体領域内に少なくとも一部埋封された島領域を含む。
【０００２】
負荷に定格電流を供給するため、負荷は通常電力供給網の開閉器を介して接続される。その際通電時、また短絡時にも、明らかに定格電流以上の過負荷電流が発生する。負荷を保護するため、負荷と電力網との間に接続された開閉装置はこの過負荷電流を制限し、また阻止できなければならない。この機能のため、半導体装置の形の電流を制御する開閉器が公知である。
【０００３】
米国特許第６０３４３８５号明細書と国際公開第００／１６４０３号パンフレットから、第１と第２電極間の電流の流れを制御する、この種の半導体装置が公知である。特にその電流はオン／オフされ、又は最大値で制限される。この半導体装置の能動部分は、所定の導電型、特にｎ導電型の第１半導体領域から成る。電流制御のため、第１半導体領域内に少なくとも１つの横型チャネル領域が設けられている。この場合、横とは第１半導体領域の表面に対し平行な方向を意味する。それに対して縦とは表面に垂直の方向のことである。この横型チャネル領域は、少なくとも１つのｐｎ接合、特にこのｐｎ接合の空乏層（キャリアの乏しい帯域、従ってまた電気抵抗の高い帯域）により縦方向に制限される。この空乏層の縦の伸張は、特に制御電圧により調整可能である。ｐｎ接合は第１半導体領域と埋封されたｐ導電性の島領域との間に形成されている。埋封された島領域は、阻止方向又は電流を切った状態の高い電界に対して第１電極の遮蔽を引受ける。特殊な実施形態では、チャネル領域はもう１つの空乏層によっても縦方向に制限できる。この別の空乏層は、例えば第２のｐ導電性の半導体領域との第１のｎ導電性の半導体領域との間のもう１つのｐｎ接合により生じる。実施形態に応じ、公知のこの半導体装置の場合、比較的高い順方向抵抗が生じる可能性がある。更に半導体装置内のチャネル領域の横の寸法の厳密な調整並びにチャネル領域の横の厳密な配置のために、個々の半導体領域間の極めて厳密な配置づけが必要になる。この高い調整費用は、特に埋封されたｐ導電性の島領域及び第２のｐ導電性の半導体領域に必要になる。
【０００４】
これに類似する半導体装置は、独国特許出願公開第１９６２９０８８号明細書に記載されている。この半導体装置も、従って比較的高い順方向抵抗を持ち、同様に調整精度に対する要求を高度に満たさねばならない。
【０００５】
更に米国特許第５５４３６３７号明細書では、第１導電型と逆の導電型の、埋封された島領域並びに２つの電極と１つの制御電極を有する第１導電型の第１半導体領域を含む半導体装置が開示されている。制御電極と埋封された島領域とにより惹起されたそれぞれの空乏層も、同様に２つの電極間に流れる電流を制御するチャネル領域を形成する。この制御電極はショットキー接触、又はＭＯＳ接触を形成する。半導体物質としては３Ｃ−、６Ｈ−又は４Ｈ−の炭化ケイ素が使用される。この半導体装置もまた、比較的高い順方向抵抗を持ち、個々の半導体領域を整合する際に、高度の精密性を必要とする。
【０００６】
本発明の課題は、電流を制御する順方向抵抗の僅かな半導体装置を提供することにある。同時に、チャネル領域の局部的な限定に必要な整合費用は、従来技術に比べて改善されなければならない。
【０００７】
本課題を解決すべく、本発明の請求項１の特徴を持つ半導体装置を提案する。
【０００８】
本発明による電流制御用の半導体装置の場合、
ａ）第１表面を有する第１導電型（ｎ又はｐ）の第１半導体領域、
ｂ）第１半導体領域内で、第１表面に面する第２表面を有し、第１導電型に対抗
する第２導電型（ｐ又はｎ）の少なくとも一部埋封された島領域、
ｃ）該領域内の第２表面に配置された第１導電型（ｎ又はｐ）の接触領域及び
ｄ）第１と第２表面間に第１半導体領域の部分として形成された横型チャネル領
域を含んでおり、
ｄ１）この横型チャネル領域の側で、この部分が接触領域の、又は接触領域へ
の電流回路の一部であり、
ｄ２）その内部に、電流は少なくとも１つの空乏層を経て流入可能であり、
ｄ３）その一方の側縁が接触領域に迄達している
装置を有することが重要である。
【０００９】
ここで本発明は、公知の半導体装置の場合に観察された比較的高い順方向抵抗が、特に所謂前部チャネルにより生ずるという認識に基づく。この前部チャネルは、本来の横型チャネル領域と第１半導体領域内の接触領域の間に存在する。第１半導体領域は通常阻止方向に又は遮断状態で生じる電圧の大部分を受容せねばならないので、通常ドーピング率は比較的低い。しかしこれは比較的低い導電率を結果として招く。従って順方向状態で流れる電流は、第１半導体領域を通るその電流回路が長ければ長いほど、益々大きな電気抵抗を受けることになる。埋封された島領域内に接触領域を配置することで接触領域から流れ出る電流は、電流制御の基準となる横型チャネル領域内に直接流れる。そのため不所望な順方向抵抗の上昇を生ずることなる、本来の電流制御にとり重要でない前部チャネルは、この接触領域のこの特別な配置では生じない。従って、結果として生じる順方向抵抗は、全体として公知の半導体装置のそれより明らかに低いものとなる。
【００１０】
この横型チャネル領域は、半導体装置内のその横の寸法においても、その横の位置においても、主に埋封された島領域内の接触領域の位置により定まる。元来ＭＯＳＦＥＴのために考案された国際公開第９９／０７０１１号パンフレットのパターニング法は、半導体装置の横型チャネル領域を限定するためにも使用できる利点を有することは公知である。この場合、横型チャネル領域の寸法と位置を決定する接触領域と島領域を、同じエピタキシャル層内に配置すると特に効を奏する。それに対し公知の半導体装置の場合、横型チャネル領域を限定する装置が少なくとも２つの別のエピタキシャル層内に存在する。そのため、装置を限定する上で必要な２つのリソグラフィ工程の間に、特にエピタキシャル成長が行われることになり、その結果リソグラフィ工程の高度に厳密な整合が、互いに関連して著しく困難になる。この半導体装置の場合、接触領域を島領域内に埋封することで、横型チャネル領域にとり重要なパターニングを唯１つのエピタキシャル層内で行い、その結果比較的僅かな費用で、かつ極めて高度の精密性で行える。
【００１１】
本発明による半導体装置の有利な実施態様は、請求項１に関連する従属請求項から明らかとする。
【００１２】
有利な１実施形態では、島領域と接触領域を第１電極で短絡する。そのため第１半導体領域内に第１表面から出発し、少なくとも第２表面迄延びる接触孔を設ける。より確実な接触を保証すべく、複数の接触孔を設けてもよい。その際少なくとも１つの接触孔には、島領域からも、接触領域からも、各々接触に使える部分が存在する。少なくとも１つの接触孔内に設けた第１電極は、両方の領域をオーミック接触させる。接触領域と島領域の導電性接続（＝短絡）で、さもなければこれら両領域間に形成される容量は、実際上消滅するか又は少なくとも著しく低下する。こうしてこの半導体装置は、極めて高速の開閉器として使用できる。
【００１３】
本発明の半導体装置のもう１つの有利な変形は、横型チャネル領域に隣接する範囲内にある島領域が、隆起部を有することを特徴とする。この隆起部は、例えば接触領域、同時にまた島領域の浅いエッチングにより、横型チャネル領域に隣接していない範囲内に達することができる。接触領域の範囲内で第２表面が、チャネル領域に隣接する島領域の範囲に戻されていることにより、この半導体装置の動作の確実性は高められる。従ってこの横型チャネル領域は、接触領域に起こり得る反転を生じる前に確実にその空乏層によりピンチオフされる。
【００１４】
有利な１実施形態では、横型チャネル領域は第１と第２空乏層間に縦方向に配置されている。この第１空乏層は、第１表面に面する横型チャネル領域の側に、また第２空乏層は島領域に面する横型チャネル領域の側に存在する。第２空乏層は第１半導体領域と埋封された島領域との間のｐｎ接合により形成される。半導体装置の作動状態に応じて、両方の空乏層は横型チャネル領域を制限するか又は完全にピンチオフする。このように形成された横型チャネル領域により極めて高耐圧の半導体装置を得ることができる。
【００１５】
更に１実施形態では、第１空乏層とチャネル領域は、第１又は第２表面に対して垂直の仮想的な投影において、それらの横の（＝側縁）の共通の平面内で重なり合う。その場合この横型チャネル領域は、島領域内に埋め込まれた封された接触領域に迄達する。従って順方向抵抗を高めることになる空乏層により制御できない前部チャネルは形成されない。
【００１６】
１実施形態では第１空乏層は、ショットキー接触のそれである。その際ショットキー接触は、特に第１電極と第１表面にある第１半導体領域の範囲でも形成可能である。その場合この第１電極は、接触孔の上縁を経てその第１表面の範囲に迄達する。しかしこのショットキー接触は、制御電圧を印加できる付加的制御電極によっても、第１半導体領域の第１表面にある範囲に形成できる。この場合、第１電極と制御電極は、電気的に互いに絶縁されている。第１半導体領域は、ショットキー接触の範囲内で、残りの第１半導体領域と異なる適切なドーピングを持つことができる。
【００１７】
もう１つの別の実施形態では、横型チャネル領域は、ＭＩＳ（Metal Isolator Semiconductor）接触により、特にＭＯＳ（Metal Oxide Semiconductor）接触により生じる少なくとも１つの空乏層で制限、即ちピンチオフされる。ここでＭＩＳ接触とは、半導体領域の第１表面に配置した絶縁層と、その上の制御電極から成る層装置を意味する。この絶縁層は、通常酸化物層である。
【００１８】
特に有利な実施形態では、横型チャネル領域を垂直方向に制限する第１空乏層は、第１半導体領域と第２半導体領域との間にあるｐｎ接合の空乏層である。この第２半導体領域は、第１半導体領域内の第１表面に配置される。この第２半導体領域は、第１半導体領域の導電型と逆の導電型を持つ。
【００１９】
第２半導体領域を持つ実施形態の第１の変形は、第２半導体領域内の電荷蓄積効果を利用する点で優れている。これは、絶縁層、有利には酸化物層を有する第１表面の第２半導体領域の電気的絶縁により生ずる。第２半導体領域内への電荷の蓄積により、一定の動作電圧を印加した際のチャネル領域のピンチオフの発生後に、作動電圧が減少した際ピンチオフもさしあたり停止する。それにより許容可能な制限電流（逆方向電流）は、所定の制限時間（阻止時間）にわたりほぼ維持される。この変形により、横型チャネル領域は通常は開いており、大きな電流により惹起される電圧の降下により初めてピンチオフされる受動的な電流制限器を形成する。
【００２０】
第２の変形例では、第２半導体領域を制御電極とオーミック接触させる。制御電圧を制御電極に印加することで、第１空乏層の拡大、従って又横型チャネル領域の電気抵抗を制御できる。この第２の変形例では、チャネル領域も無電圧状態で既にピンチオフ（常閉状態）でき、制御電圧の印加により初めて開く、即ち形成できる。この制御可能な半導体装置で能動的電流制御器を形成できる。
【００２１】
第１電極と制御電極は、互いに電気的に絶縁されていてもよい。他方、第１電極により接触領域及び島領域の他に、第２半導体領域も第１表面でオーミック接触できる。従ってこの接触領域は、第２半導体領域とも電気的に短絡される。この場合、第１電極と制御電極は共通の電極を形成する。
【００２２】
有利な１実施形態では、半導体装置は、部分的に、また完全に少なくとも２ｅＶの帯域間隔を有する半導体物質からできている。特に電荷蓄積効果を利用する場合、極めて高い帯域間隔を有する半導体物質が有利である。適した半導体物質は、例えばダイヤモンド、窒化ガリウム（ＧａＮ）、亜リン酸インジウム（ＩｎＰ）又は有利には炭化ケイ素（ＳｉＣ）である。極めて低い真性キャリア濃度 （＝ドーピング不含のキャリア濃度）及び極めて僅かな順方向損の故に、上記の半導体物質、特にＳｉＣは極めて有利である。この低い真性キャリア濃度は、電荷の蓄積を促進させる。上記の半導体物質は、その他に「一般的な半導体」と比べ明らかに高い耐圧を有し、従って半導体装置を比較的高電圧で使用できる。有利な半導体物質は、炭化ケイ素、特に３Ｃ−又は４Ｈ−又は６Ｈ−又は５Ｒ−ポリタイプの単結晶の炭化ケイ素である。
【００２３】
第１半導体領域と、特に第１表面に対向する第１半導体領域の側に配置された第２電極との間に、付加的ｐｎ接合を設ける実施形態は有利である。この付加的ｐｎ接合により、半導体装置は比較的高い阻止電圧で作動できる。
【００２４】
有利な実施例を図面に基づき以下に詳述する。念のため、図面は実物に即したものではなく、一定の特徴を概略的に図示してあることを記載しておく。図１〜６の互いに対応する部分には同じ符号を付けてある。
【００２５】
図１は、縦型の阻止層電界効果型トランジスタ（ＪＦＥＴ）の方式で電流Ｉを制御する半導体装置１００を示す。図１の装置は半セルだけを示している。半セルの右の端に鏡を当てると、セルの全体構造が得られる。多セル装置は重複し、繰り返して行われる鏡映により得られる。
【００２６】
主に電流を制御する能動範囲は、ｎ型（電子伝導）の第１半導体領域２内に含まれる。該領域２内にｐ型（正孔伝導）の、埋封された島領域３が配置されている。第１半導体領域２は、第１表面２０、埋封された島領域３、第２表面８０を持つ。両表面２０、８０は、互いにほぼ並列に延びている。この第１半導体領域２は、図１の実施例では、基板２７とその上に配置された、エピタキシャル成長された２つの半導体層２６１、２６２から構成されている。第１と第２半導体層２６１、２６２は、基板２７（ｎ+）よりも低くドープされている（ｎ-）。
【００２７】
第２表面８０に、島領域３内に埋込まれたｎ型接触領域５が存在する。該領域は両半導体層２６１、２６２よりも高くドープされている（ｎ+）。島領域３は第１表面２０と平行に、全方向において接触領域５より幅広く延びている。
【００２８】
半導体装置１００用の半導体物質として、炭化ケイ素を使用する。炭化ケイ素は特に高電圧の場合、その特殊な物質特性の故に特に好適である。好適なドーパントとしては、ｐドーピング用にホウ素やアルミニウム、またｎドーピング用に窒素や燐がある。接触領域５のドーパント濃度は、典型的には１×１０19〜１×１０20ｃｍ-3であり、第１半導体領域２のそれは典型的には最高で２×１０16ｃｍ-3である。
【００２９】
埋封された島領域３と、その中に埋め込まれた接触領域５とは、第１半導体層２６１の被着後に形成するとよい。その際、特に国際公開第９９／０７０１１号パンフレットに記載の自己整合性マスキング技術を用いる。島領域３と接触領域５は２つのマスキング工程と、ｎ及びｐドーパント粒子の適切なイオン注入とで第２表面８０内に形成する。その後第２のエピタキシャル成長の工程中に第２半導体層２６２を施す。埋封された島領域３と接触領域５の自己整合的な形成により、製造プロセスの相対的に早い段階で既に、高度の整合精度を要する全処理工程は完了する。その後の全ての処理工程は、この観点では非臨界的である。
【００３０】
第２半導体層２６２内に、埋封された島領域３の第２表面８０迄縦方向に延びる接触孔７０が設けてある。この接触孔７０は、埋封された島領域３と接触領域５の一部を共に露出させ、その結果両領域３及び５は導電性材料から成る第１電極５０によりオーミック接触する。接触領域５と島領域３は、第１電極５０により短絡されている。第１電極５０の材料として、ポリシリコン又は金属、有利にはニッケル、アルミニウム、タンタル、チタン又はタングステンが使える。接触孔７０を例えば乾式エッチングプロセスにより製造する。エッチングの深さの変動を調整するため、図示しない実施形態では、各々比較的直径の小さい複数の接触孔７０を設けることもできる。
【００３１】
第１表面２０に面していない第１半導体領域２の側に、第２電極６０が設けてある。半導体装置１００を流れる電流Ｉのオン／オフは、両電極５０及び６０により行われる。主として縦方向、即ち第１表面２０に対し垂直な電流の流れにより、半導体装置１００も縦型と呼ばれる。
【００３２】
接触孔７０の側方（＝横方向）に、第１半導体領域２内にあり、第１表面２０に隣接する第１空乏層２４が存在する。更に第１半導体領域２と埋封された島領域３との間にｐｎ接合があり、その空乏層をここでは第２空乏層２３と呼ぶ。第２空乏層２３は埋封された島領域３全体を囲んでいる。両空乏層２３、２４が第１半導体領域２内に延びる範囲を、図１に破線で示す。第１と第２空乏層２４及び２３は、第１半導体領域２内にあり、第１と第２電極５０、６０との間の回路の部分である、横型チャネル領域２２を垂直方向に制限する。この第１空乏層２４と埋封された島領域３は、２つの空乏層２３及び２４が同一の投影図内で、第１表面２０上でそれらの側縁で重複するよう配置されている。この横型チャネル領域２２は、正にこの重複範囲内にある。
【００３３】
横型チャネル領域２２は、接触面７０に向い合う側で縁２２１により横方向に制限されている。この縁２２１は、第１又は第２表面２０又は８０に対し垂直な接触領域５の投影により、第１半導体領域２内に形成される。下方の縦方向を制限する役目をする第２空乏層２３は、強くｎドープされた接触領域５が島領域３内に配置されている個所から、もはや第１半導体領域内には延びていない。このような空乏層にとって基準となるｐｎ接合は、この個所からｎ導電性の接触領域５とｐ導電性の島領域３との間に延びる。従って側縁２２１は島領域３内の接触領域５の位置により定まる。それに対し、図１には詳細には示さない横型チャネル領域２２の第２側縁は、島領域５の横の寸法により決定される。これらの形状パラメータは国際公開第９９／１０７０１１号パンフレットに記載されたパターニング法により極めて厳密に調整できる。従ってこの半導体装置１００の場合、横型チャネル領域２２の長さ及び位置の高精度の調整も可能である。
【００３４】
更に横型チャネル２２の接触領域５による横の制限は、電流Ｉが横型チャネル領域２２から出た後、第１半導体領域２内の所謂前部チャネルを流れず、直接接触領域５内に流入する利点を有する。従ってこの種の前部チャネルの抵抗はなくなり、全体として低い順方向抵抗が生じる。
【００３５】
更にこのチャネル領域の配置及びそれと関連する前部チャネルの廃止は、所要面積を減らすことになり、その結果高度の実装密度が半導体装置１００による多くのハーフセルから構成されている、特に多セルの半導体装置が可能になる。前部チャネルの廃止による電力損の低減も、実装密度を高めるのに効を奏する。
【００３６】
第１空乏層２４と接触領域５は、第１表面２０又は第２表面８０に垂直に行われた投影内で、共通の平面内にそれらの側縁で１〜２μmだけ重複するように相対的に配置されている。この重複により側縁２２１が実際に直接接触領域５に迄達し、先に記載した利点を生ずることを保証する。
【００３７】
典型的には、横型チャネル領域２２の長さ（＝横方向の寸法）は炭化ケイ素から製造された半導体装置１００の場合１〜５μmである。この横型チャネル領域 ２２はできるだけ短く形成するとよい。その結果、所要面積の少ない、極めてコンパクトな全体装置が生じる。縦の寸法は無電圧及び無電流状態で０．１〜１μmである。空乏層２３及び２４は、キャリアの著しい空乏状態を特徴とし、従ってそこから縦方向に制限される横型チャネル領域２２よりも著しく高い電気抵抗を示す。２つの空乏層２３及び２４の、特に縦方向の空間の拡大は支配的な電流と電圧の比により変化する。
【００３８】
従って、この横型チャネル領域２２は半導体装置１００全体の制御挙動を支配する。電流制御器として形成するとき、その挙動は動作電圧を順方向（＝通流方向）に加えた場合、半導体装置１００の両電極５０、６０間に流れる電流Ｉに依存する。電流強度の上昇に伴い、電極５０と６０間の順方向の電圧降下はバルク抵抗により次第に大きくなる。これは空乏層２３、２４を拡大し、その結果相応する抵抗の上昇を生ずる、横型チャネル領域２２内の電流運流横断面の低下をもたらす。一定の臨界電流値（＝飽和電流）に達すると、両空乏層２３、２４が接触し、横型チャネル領域２２を完全にピンチオフする。
【００３９】
この種のチャネルのピンチオフは、相応する制御電圧を半導体装置１００に印加するようにしても達成できる。
【００４０】
第１と第２電極５０及び６０間の電流回路は、順方向に接触領域５、横型チャネル領域２２、第１半導体領域２内に配置された縦型チャネル領域２１並びに後に続く、第１のエピタキシャル層２６１の残りの部分と基板２７とから構成されるドリフト帯域を囲む。
【００４１】
それに対し動作電圧を逆方向に印加した場合、電流の流れは主に埋封された島領域３と、その下にある第１半導体領域２との部分により形成される逆ダイオード９０を経て行われる。即ちこの電流の流れは、主に逆ダイオード９０を経て行われ、横型チャネル領域２２により行われないので、半導体装置１００により逆方向の電流を制御することはできない。インバータ内にこの半導体装置１００を使用する場合、集積された逆ダイオード９０は、元来インバータ内に通常必要なフリーホイーリングダイオードを持つ半導体スイッチの配線を割愛できる。逆方向に電流を通すため、逆ダイオード９０は大きな電流伝導面を提供する。
【００４２】
図２に示した半導体装置１０１は、半導体装置１００と、ｎ導電性基板２７の代わりにｐ導電性基板２８を使用する点だけを異にする。この場合両方の半導体層２６１及び２６２のみで構成される弱ｎ導電性の第１半導体領域２は、強ｐ導電性（ｐ+）基板２８とｐｎ接合を形成する。この付加的ｐｎ接合は、特に例えば少なくとも数ｋＶ規模の高い電圧で使用する場合に有利である。
【００４３】
更に、横型チャネル領域２２に接する範囲内に埋封された島領域３は、付加的隆起部３１を持つ。この隆起部３１は、例えば埋封された島領域３と接触領域５の製造後で、かつ第２半導体層２６２のエピタキシャル成長前の短時間の深いエッチング工程により生ずる。深いエッチングは、横型チャネル領域２２に接していない、第２表面８０の範囲内だけに、即ち特に接触領域５の範囲内にも行われる。この措置により確実な動作が起こる。両空乏層２３及び２４による横型チャネル領域２２のピンチオフは、さもなければ原理的に可能な空乏層２４の接触領域５への不所望な侵入に先立ち確実に行われる。島領域３内に隆起部３１を設けるこの措置は、更に図１の半導体装置１００にも転用できる。
【００４４】
前記の横型チャネル領域２２のピンチオフは、電流のメカニズムによる他に、特に第１空乏層２４の空間的な拡大に影響を及ぼす制御電圧によっても達成できる。図３〜６の実施例は、チャネル領域２２を制御する第１空乏層２４のこのような特殊な実施形態に関するものである。これらの形態は、それぞれ図１の半導体装置１００を例示している。これら全ての実施形態は、図２の半導体装置１０１にも相応して転用できる。
【００４５】
図３による実施例では、第１空乏層２４をショットキー接触にて生じさせる。そのため第１表面２０上に直接制御電極４０が存在する。適切な制御電圧を制御電極４０に印加することにより、第１空乏層２４、従ってまた横型チャネル領域２２は、その縦方向の伸張に関し影響を受ける。
【００４６】
第１空乏層２４を制御電極４０により別個に操作する必要がない場合、制御電極４０を第１電極５０と接続してもよい。それにより図３に示さない共通電極が生じる。外部の制御電圧により影響可能な、能動的半導体装置１０２が生ずる。それに対し、制御電極４０と第１電極５０とから成る共通の電極により受動的半導体装置１０２が得られる。共通電極に適した物質にはニッケルがある。
【００４７】
図４によるもう１つの半導体装置１０３では、第１空乏層２４をＭＯＳ（Metal Oxide Semiconductor）接触により形成する。そのため第１表面２０上に直接絶縁層１２を酸化物層の形で設けている。その上に第１空乏層２４を同様に制御できる制御電極４０を配置している。
【００４８】
それに対して図５及び図６は、第１半導体領域２内の第１表面２０に、第２半導体領域４を配置した半導体装置１０４、１０５を示す。この第２半導体領域４は、第１半導体領域２の導電型と逆の導電型、即ち図示の実施例ではｐ導電型を有する。これも同様にイオン注入により形成するとよい。第２半導体領域４は、特に強くｐドープされている（ｐ+）。従って第１と第２半導体領域２、４の間にｐｎ接合が生じ、その空乏層はここでは第１空乏層２４を形成する。
【００４９】
図５による半導体装置１０４では、表面２０上に第２半導体領域４を経て接触孔７０内の第１電極５０に迄達する層が延びている。この場合、構造の異なる２つの実施形態に分けられる。第１の形態では、この層は電気絶縁性の物質、また第２の形態では導電性物質から成る。両方の場合に、例えば制御電圧の印加により外部からは適切に制御できない受動的な半導体装置１０４が生じる。
【００５０】
第１実施形態では、第１表面２０上に第２半導体領域４を電気的に絶縁し、従って第２半導体領域４から第１空乏層２４内に拡散する電荷（図示の場合電子）の流出を阻止する絶縁層１２を配置している。該絶縁層１２の漏れ電流は良好な電荷の蓄積を第２半導体領域４内に保証すべく、できるだけ少なくせねばならない。絶縁層１２のもう１つの機能は、第２半導体領域４を第１電極５０と電気的に絶縁することにある。絶縁層１２の材料として酸化物、有利には熱的に成長する二酸化ケイ素（ＳｉＯ2）を用いる。熱的酸化物は、極めて優れた絶縁特性を有し、ＳｉＣ上に乾式又は湿式酸化で１０００℃以上の温度で生成できる。
【００５１】
図５による半導体装置１０４の第２の実施形では、第１電極５０も、第２半導体領域４迄延びており、この電極も同様にオーミック接触している。従って第２半導体領域４と接触領域５並びに埋封された島領域３とは、第１電極５０により導電的に、即ち低オーミックに互いに接続されている。
【００５２】
図５の半導体装置１０４の、共に受動的な（制御不能）実施形態と異なり、図６は、能動的（制御可能）半導体装置１０５を示す。そのため第２半導体領域４上に別個の制御電極４０を設ける。従って制御電圧を制御電極４０に加えると、第１空乏層２４の拡がりを第１電極５０に加わる電位と無関係に変えられる。従って横型チャネル領域２２の導電率を、本実施例では能動的に操作できる。
【００５３】
能動的、即ち外部の制御電圧による影響を受ける半導体装置１０２、１０３、１０５は、独国特許第１９６１０１３５号明細書で公知の、高電圧スイッチ素子を持つ低電圧スイッチ素子から成るカスコード回路における特別な利点を享受できる。この場合、半導体装置１０２、１０３、１０５は、高電圧スイッチ素子を構成する。その結果ごく低い（数Ｖ程度の）制御電圧で、電流通電状態から遮断状態に切換え、同時に残留する動作電圧を電流遮断状態で確実に受容できる回路が得られる。使用する能動的半導体装置１０２、１０３、１０５は、極めて強靱で、特に極めて高速に通電状態から遮断状態への切り替えを可能にする。
【図面の簡単な説明】
【図１】 本発明の一実施例による半導体装置１００を示す。
【図２】 本発明の一実施例に半導体装置１０１を示す。
【図３】 図１の半導体装置１０２のチャネル領域を制御する形態を示す。
【図４】 図１の半導体装置１０３のチャネル領域を制御する形態を示す。
【図５】 図１の半導体装置１０４のチャネル領域を制御する形態を示す。
【図６】 図１の半導体装置１０４のチャネル領域を制御する形態を示す。
【符号の説明】
２ 第１半導体領域
３ 島領域
４ 第２半導体領域
５ 接触領域
１２ 絶縁層
２０ 第１表面
８０ 第２表面
２２ 横型チャネル領域
２１ 第２側縁
２４ 第１空乏層
２３ 第２空乏層
２７ ｎ基板
２８ ｐ基板
４０ 制御電極
５０ 第１電極
６０ 第２電極
７０ 接触孔
９０ 逆ダイオード
１００〜１０５ 半導体装置
２２１ チャネル領域の第１側縁
２６１ 第１半導体層
２６２ 第２半導体層
本発明は、電流の流れを制御する半導体装置に関する。本発明による半導体装置は、特に第１半導体領域内に少なくとも一部埋封された島領域を含む。
【０００２】
負荷に定格電流を供給するため、負荷は通常電力供給網の開閉器を介して接続される。その際通電時、また短絡時にも、明らかに定格電流以上の過負荷電流が発生する。負荷を保護するため、負荷と電力網との間に接続された開閉装置はこの過負荷電流を制限し、また阻止できなければならない。この機能のため、半導体装置の形の電流を制御する開閉器が公知である。
【０００３】
米国特許第６０３４３８５号明細書と国際公開第００／１６４０３号パンフレットから、第１と第２電極間の電流の流れを制御する、この種の半導体装置が公知である。特にその電流はオン／オフされ、又は最大値で制限される。この半導体装置の能動部分は、所定の導電型、特にｎ導電型の第１半導体領域から成る。電流制御のため、第１半導体領域内に少なくとも１つの横型チャネル領域が設けられている。この場合、横とは第１半導体領域の表面に対し平行な方向を意味する。それに対して縦とは表面に垂直の方向のことである。この横型チャネル領域は、少なくとも１つのｐｎ接合、特にこのｐｎ接合の空乏層（キャリアの乏しい帯域、従ってまた電気抵抗の高い帯域）により縦方向に制限される。この空乏層の縦の伸張は、特に制御電圧により調整可能である。ｐｎ接合は第１半導体領域と埋封されたｐ導電性の島領域との間に形成されている。埋封された島領域は、阻止方向又は電流を切った状態の高い電界に対して第１電極の遮蔽を引受ける。特殊な実施形態では、チャネル領域はもう１つの空乏層によっても縦方向に制限できる。この別の空乏層は、例えば第２のｐ導電性の半導体領域との第１のｎ導電性の半導体領域との間のもう１つのｐｎ接合により生じる。実施形態に応じ、公知のこの半導体装置の場合、比較的高い順方向抵抗が生じる可能性がある。更に半導体装置内のチャネル領域の横の寸法の厳密な調整並びにチャネル領域の横の厳密な配置のために、個々の半導体領域間の極めて厳密な配置づけが必要になる。この高い調整費用は、特に埋封されたｐ導電性の島領域及び第２のｐ導電性の半導体領域に必要になる。
【０００４】
これに類似する半導体装置は、独国特許出願公開第１９６２９０８８号明細書に記載されている。この半導体装置も、従って比較的高い順方向抵抗を持ち、同様に調整精度に対する要求を高度に満たさねばならない。
【０００５】
更に米国特許第５５４３６３７号明細書では、第１導電型と逆の導電型の、埋封された島領域並びに２つの電極と１つの制御電極を有する第１導電型の第１半導体領域を含む半導体装置が開示されている。制御電極と埋封された島領域とにより惹起されたそれぞれの空乏層も、同様に２つの電極間に流れる電流を制御するチャネル領域を形成する。この制御電極はショットキー接触、又はＭＯＳ接触を形成する。半導体物質としては３Ｃ−、６Ｈ−又は４Ｈ−の炭化ケイ素が使用される。この半導体装置もまた、比較的高い順方向抵抗を持ち、個々の半導体領域を整合する際に、高度の精密性を必要とする。
【０００６】
本発明の課題は、電流を制御する順方向抵抗の僅かな半導体装置を提供することにある。同時に、チャネル領域の局部的な限定に必要な整合費用は、従来技術に比べて改善されなければならない。
【０００７】
本課題を解決すべく、本発明の請求項１の特徴を持つ半導体装置を提案する。
【０００８】
本発明による電流制御用の半導体装置の場合、
ａ）第１表面を有する第１導電型（ｎ又はｐ）の第１半導体領域、
ｂ）第１半導体領域内で、第１表面に面する第２表面を有し、第１導電型に対抗
する第２導電型（ｐ又はｎ）の少なくとも一部埋封された島領域、
ｃ）該領域内の第２表面に配置された第１導電型（ｎ又はｐ）の接触領域及び
ｄ）第１と第２表面間に第１半導体領域の部分として形成された横型チャネル領
域を含んでおり、
ｄ１）この横型チャネル領域の側で、この部分が接触領域の、又は接触領域へ
の電流回路の一部であり、
ｄ２）その内部に、電流は少なくとも１つの空乏層を経て流入可能であり、
ｄ３）その一方の側縁が接触領域に迄達している
装置を有することが重要である。
【０００９】
ここで本発明は、公知の半導体装置の場合に観察された比較的高い順方向抵抗が、特に所謂前部チャネルにより生ずるという認識に基づく。この前部チャネルは、本来の横型チャネル領域と第１半導体領域内の接触領域の間に存在する。第１半導体領域は通常阻止方向に又は遮断状態で生じる電圧の大部分を受容せねばならないので、通常ドーピング率は比較的低い。しかしこれは比較的低い導電率を結果として招く。従って順方向状態で流れる電流は、第１半導体領域を通るその電流回路が長ければ長いほど、益々大きな電気抵抗を受けることになる。埋封された島領域内に接触領域を配置することで接触領域から流れ出る電流は、電流制御の基準となる横型チャネル領域内に直接流れる。そのため不所望な順方向抵抗の上昇を生ずることなる、本来の電流制御にとり重要でない前部チャネルは、この接触領域のこの特別な配置では生じない。従って、結果として生じる順方向抵抗は、全体として公知の半導体装置のそれより明らかに低いものとなる。
【００１０】
この横型チャネル領域は、半導体装置内のその横の寸法においても、その横の位置においても、主に埋封された島領域内の接触領域の位置により定まる。元来ＭＯＳＦＥＴのために考案された国際公開第９９／０７０１１号パンフレットのパターニング法は、半導体装置の横型チャネル領域を限定するためにも使用できる利点を有することは公知である。この場合、横型チャネル領域の寸法と位置を決定する接触領域と島領域を、同じエピタキシャル層内に配置すると特に効を奏する。それに対し公知の半導体装置の場合、横型チャネル領域を限定する装置が少なくとも２つの別のエピタキシャル層内に存在する。そのため、装置を限定する上で必要な２つのリソグラフィ工程の間に、特にエピタキシャル成長が行われることになり、その結果リソグラフィ工程の高度に厳密な整合が、互いに関連して著しく困難になる。この半導体装置の場合、接触領域を島領域内に埋封することで、横型チャネル領域にとり重要なパターニングを唯１つのエピタキシャル層内で行い、その結果比較的僅かな費用で、かつ極めて高度の精密性で行える。
【００１１】
本発明による半導体装置の有利な実施態様は、請求項１に関連する従属請求項から明らかとする。
【００１２】
有利な１実施形態では、島領域と接触領域を第１電極で短絡する。そのため第１半導体領域内に第１表面から出発し、少なくとも第２表面迄延びる接触孔を設ける。より確実な接触を保証すべく、複数の接触孔を設けてもよい。その際少なくとも１つの接触孔には、島領域からも、接触領域からも、各々接触に使える部分が存在する。少なくとも１つの接触孔内に設けた第１電極は、両方の領域をオーミック接触させる。接触領域と島領域の導電性接続（＝短絡）で、さもなければこれら両領域間に形成される容量は、実際上消滅するか又は少なくとも著しく低下する。こうしてこの半導体装置は、極めて高速の開閉器として使用できる。
【００１３】
本発明の半導体装置のもう１つの有利な変形は、横型チャネル領域に隣接する範囲内にある島領域が、隆起部を有することを特徴とする。この隆起部は、例えば接触領域、同時にまた島領域の浅いエッチングにより、横型チャネル領域に隣接していない範囲内に達することができる。接触領域の範囲内で第２表面が、チャネル領域に隣接する島領域の範囲に戻されていることにより、この半導体装置の動作の確実性は高められる。従ってこの横型チャネル領域は、接触領域に起こり得る反転を生じる前に確実にその空乏層によりピンチオフされる。
【００１４】
有利な１実施形態では、横型チャネル領域は第１と第２空乏層間に縦方向に配置されている。この第１空乏層は、第１表面に面する横型チャネル領域の側に、また第２空乏層は島領域に面する横型チャネル領域の側に存在する。第２空乏層は第１半導体領域と埋封された島領域との間のｐｎ接合により形成される。半導体装置の作動状態に応じて、両方の空乏層は横型チャネル領域を制限するか又は完全にピンチオフする。このように形成された横型チャネル領域により極めて高耐圧の半導体装置を得ることができる。
【００１５】
更に１実施形態では、第１空乏層とチャネル領域は、第１又は第２表面に対して垂直の仮想的な投影において、それらの横の（＝側縁）の共通の平面内で重なり合う。その場合この横型チャネル領域は、島領域内に埋め込まれた封された接触領域に迄達する。従って順方向抵抗を高めることになる空乏層により制御できない前部チャネルは形成されない。
【００１６】
１実施形態では第１空乏層は、ショットキー接触のそれである。その際ショットキー接触は、特に第１電極と第１表面にある第１半導体領域の範囲でも形成可能である。その場合この第１電極は、接触孔の上縁を経てその第１表面の範囲に迄達する。しかしこのショットキー接触は、制御電圧を印加できる付加的制御電極によっても、第１半導体領域の第１表面にある範囲に形成できる。この場合、第１電極と制御電極は、電気的に互いに絶縁されている。第１半導体領域は、ショットキー接触の範囲内で、残りの第１半導体領域と異なる適切なドーピングを持つことができる。
【００１７】
もう１つの別の実施形態では、横型チャネル領域は、ＭＩＳ（Metal Isolator Semiconductor）接触により、特にＭＯＳ（Metal Oxide Semiconductor）接触により生じる少なくとも１つの空乏層で制限、即ちピンチオフされる。ここでＭＩＳ接触とは、半導体領域の第１表面に配置した絶縁層と、その上の制御電極から成る層装置を意味する。この絶縁層は、通常酸化物層である。
【００１８】
特に有利な実施形態では、横型チャネル領域を垂直方向に制限する第１空乏層は、第１半導体領域と第２半導体領域との間にあるｐｎ接合の空乏層である。この第２半導体領域は、第１半導体領域内の第１表面に配置される。この第２半導体領域は、第１半導体領域の導電型と逆の導電型を持つ。
【００１９】
第２半導体領域を持つ実施形態の第１の変形は、第２半導体領域内の電荷蓄積効果を利用する点で優れている。これは、絶縁層、有利には酸化物層を有する第１表面の第２半導体領域の電気的絶縁により生ずる。第２半導体領域内への電荷の蓄積により、一定の動作電圧を印加した際のチャネル領域のピンチオフの発生後に、作動電圧が減少した際ピンチオフもさしあたり停止する。それにより許容可能な制限電流（逆方向電流）は、所定の制限時間（阻止時間）にわたりほぼ維持される。この変形により、横型チャネル領域は通常は開いており、大きな電流により惹起される電圧の降下により初めてピンチオフされる受動的な電流制限器を形成する。
【００２０】
第２の変形例では、第２半導体領域を制御電極とオーミック接触させる。制御電圧を制御電極に印加することで、第１空乏層の拡大、従って又横型チャネル領域の電気抵抗を制御できる。この第２の変形例では、チャネル領域も無電圧状態で既にピンチオフ（常閉状態）でき、制御電圧の印加により初めて開く、即ち形成できる。この制御可能な半導体装置で能動的電流制御器を形成できる。
【００２１】
第１電極と制御電極は、互いに電気的に絶縁されていてもよい。他方、第１電極により接触領域及び島領域の他に、第２半導体領域も第１表面でオーミック接触できる。従ってこの接触領域は、第２半導体領域とも電気的に短絡される。この場合、第１電極と制御電極は共通の電極を形成する。
【００２２】
有利な１実施形態では、半導体装置は、部分的に、また完全に少なくとも２ｅＶの帯域間隔を有する半導体物質からできている。特に電荷蓄積効果を利用する場合、極めて高い帯域間隔を有する半導体物質が有利である。適した半導体物質は、例えばダイヤモンド、窒化ガリウム（ＧａＮ）、亜リン酸インジウム（ＩｎＰ）又は有利には炭化ケイ素（ＳｉＣ）である。極めて低い真性キャリア濃度 （＝ドーピング不含のキャリア濃度）及び極めて僅かな順方向損の故に、上記の半導体物質、特にＳｉＣは極めて有利である。この低い真性キャリア濃度は、電荷の蓄積を促進させる。上記の半導体物質は、その他に「一般的な半導体」と比べ明らかに高い耐圧を有し、従って半導体装置を比較的高電圧で使用できる。有利な半導体物質は、炭化ケイ素、特に３Ｃ−又は４Ｈ−又は６Ｈ−又は５Ｒ−ポリタイプの単結晶の炭化ケイ素である。
【００２３】
第１半導体領域と、特に第１表面に対向する第１半導体領域の側に配置された第２電極との間に、付加的ｐｎ接合を設ける実施形態は有利である。この付加的ｐｎ接合により、半導体装置は比較的高い阻止電圧で作動できる。
【００２４】
有利な実施例を図面に基づき以下に詳述する。念のため、図面は実物に即したものではなく、一定の特徴を概略的に図示してあることを記載しておく。図１〜６の互いに対応する部分には同じ符号を付けてある。
【００２５】
図１は、縦型の阻止層電界効果型トランジスタ（ＪＦＥＴ）の方式で電流Ｉを制御する半導体装置１００を示す。図１の装置は半セルだけを示している。半セルの右の端に鏡を当てると、セルの全体構造が得られる。多セル装置は重複し、繰り返して行われる鏡映により得られる。
【００２６】
主に電流を制御する能動範囲は、ｎ型（電子伝導）の第１半導体領域２内に含まれる。該領域２内にｐ型（正孔伝導）の、埋封された島領域３が配置されている。第１半導体領域２は、第１表面２０、埋封された島領域３、第２表面８０を持つ。両表面２０、８０は、互いにほぼ並列に延びている。この第１半導体領域２は、図１の実施例では、基板２７とその上に配置された、エピタキシャル成長された２つの半導体層２６１、２６２から構成されている。第１と第２半導体層２６１、２６２は、基板２７（ｎ+）よりも低くドープされている（ｎ-）。
【００２７】
第２表面８０に、島領域３内に埋込まれたｎ型接触領域５が存在する。該領域は両半導体層２６１、２６２よりも高くドープされている（ｎ+）。島領域３は第１表面２０と平行に、全方向において接触領域５より幅広く延びている。
【００２８】
半導体装置１００用の半導体物質として、炭化ケイ素を使用する。炭化ケイ素は特に高電圧の場合、その特殊な物質特性の故に特に好適である。好適なドーパントとしては、ｐドーピング用にホウ素やアルミニウム、またｎドーピング用に窒素や燐がある。接触領域５のドーパント濃度は、典型的には１×１０19〜１×１０20ｃｍ-3であり、第１半導体領域２のそれは典型的には最高で２×１０16ｃｍ-3である。
【００２９】
埋封された島領域３と、その中に埋め込まれた接触領域５とは、第１半導体層２６１の被着後に形成するとよい。その際、特に国際公開第９９／０７０１１号パンフレットに記載の自己整合性マスキング技術を用いる。島領域３と接触領域５は２つのマスキング工程と、ｎ及びｐドーパント粒子の適切なイオン注入とで第２表面８０内に形成する。その後第２のエピタキシャル成長の工程中に第２半導体層２６２を施す。埋封された島領域３と接触領域５の自己整合的な形成により、製造プロセスの相対的に早い段階で既に、高度の整合精度を要する全処理工程は完了する。その後の全ての処理工程は、この観点では非臨界的である。
【００３０】
第２半導体層２６２内に、埋封された島領域３の第２表面８０迄縦方向に延びる接触孔７０が設けてある。この接触孔７０は、埋封された島領域３と接触領域５の一部を共に露出させ、その結果両領域３及び５は導電性材料から成る第１電極５０によりオーミック接触する。接触領域５と島領域３は、第１電極５０により短絡されている。第１電極５０の材料として、ポリシリコン又は金属、有利にはニッケル、アルミニウム、タンタル、チタン又はタングステンが使える。接触孔７０を例えば乾式エッチングプロセスにより製造する。エッチングの深さの変動を調整するため、図示しない実施形態では、各々比較的直径の小さい複数の接触孔７０を設けることもできる。
【００３１】
第１表面２０に面していない第１半導体領域２の側に、第２電極６０が設けてある。半導体装置１００を流れる電流Ｉのオン／オフは、両電極５０及び６０により行われる。主として縦方向、即ち第１表面２０に対し垂直な電流の流れにより、半導体装置１００も縦型と呼ばれる。
【００３２】
接触孔７０の側方（＝横方向）に、第１半導体領域２内にあり、第１表面２０に隣接する第１空乏層２４が存在する。更に第１半導体領域２と埋封された島領域３との間にｐｎ接合があり、その空乏層をここでは第２空乏層２３と呼ぶ。第２空乏層２３は埋封された島領域３全体を囲んでいる。両空乏層２３、２４が第１半導体領域２内に延びる範囲を、図１に破線で示す。第１と第２空乏層２４及び２３は、第１半導体領域２内にあり、第１と第２電極５０、６０との間の回路の部分である、横型チャネル領域２２を垂直方向に制限する。この第１空乏層２４と埋封された島領域３は、２つの空乏層２３及び２４が同一の投影図内で、第１表面２０上でそれらの側縁で重複するよう配置されている。この横型チャネル領域２２は、正にこの重複範囲内にある。
【００３３】
横型チャネル領域２２は、接触面７０に向い合う側で縁２２１により横方向に制限されている。この縁２２１は、第１又は第２表面２０又は８０に対し垂直な接触領域５の投影により、第１半導体領域２内に形成される。下方の縦方向を制限する役目をする第２空乏層２３は、強くｎドープされた接触領域５が島領域３内に配置されている個所から、もはや第１半導体領域内には延びていない。このような空乏層にとって基準となるｐｎ接合は、この個所からｎ導電性の接触領域５とｐ導電性の島領域３との間に延びる。従って側縁２２１は島領域３内の接触領域５の位置により定まる。それに対し、図１には詳細には示さない横型チャネル領域２２の第２側縁は、島領域５の横の寸法により決定される。これらの形状パラメータは国際公開第９９／１０７０１１号パンフレットに記載されたパターニング法により極めて厳密に調整できる。従ってこの半導体装置１００の場合、横型チャネル領域２２の長さ及び位置の高精度の調整も可能である。
【００３４】
更に横型チャネル２２の接触領域５による横の制限は、電流Ｉが横型チャネル領域２２から出た後、第１半導体領域２内の所謂前部チャネルを流れず、直接接触領域５内に流入する利点を有する。従ってこの種の前部チャネルの抵抗はなくなり、全体として低い順方向抵抗が生じる。
【００３５】
更にこのチャネル領域の配置及びそれと関連する前部チャネルの廃止は、所要面積を減らすことになり、その結果高度の実装密度が半導体装置１００による多くのハーフセルから構成されている、特に多セルの半導体装置が可能になる。前部チャネルの廃止による電力損の低減も、実装密度を高めるのに効を奏する。
【００３６】
第１空乏層２４と接触領域５は、第１表面２０又は第２表面８０に垂直に行われた投影内で、共通の平面内にそれらの側縁で１〜２μmだけ重複するように相対的に配置されている。この重複により側縁２２１が実際に直接接触領域５に迄達し、先に記載した利点を生ずることを保証する。
【００３７】
典型的には、横型チャネル領域２２の長さ（＝横方向の寸法）は炭化ケイ素から製造された半導体装置１００の場合１〜５μmである。この横型チャネル領域 ２２はできるだけ短く形成するとよい。その結果、所要面積の少ない、極めてコンパクトな全体装置が生じる。縦の寸法は無電圧及び無電流状態で０．１〜１μmである。空乏層２３及び２４は、キャリアの著しい空乏状態を特徴とし、従ってそこから縦方向に制限される横型チャネル領域２２よりも著しく高い電気抵抗を示す。２つの空乏層２３及び２４の、特に縦方向の空間の拡大は支配的な電流と電圧の比により変化する。
【００３８】
従って、この横型チャネル領域２２は半導体装置１００全体の制御挙動を支配する。電流制御器として形成するとき、その挙動は動作電圧を順方向（＝通流方向）に加えた場合、半導体装置１００の両電極５０、６０間に流れる電流Ｉに依存する。電流強度の上昇に伴い、電極５０と６０間の順方向の電圧降下はバルク抵抗により次第に大きくなる。これは空乏層２３、２４を拡大し、その結果相応する抵抗の上昇を生ずる、横型チャネル領域２２内の電流運流横断面の低下をもたらす。一定の臨界電流値（＝飽和電流）に達すると、両空乏層２３、２４が接触し、横型チャネル領域２２を完全にピンチオフする。
【００３９】
この種のチャネルのピンチオフは、相応する制御電圧を半導体装置１００に印加するようにしても達成できる。
【００４０】
第１と第２電極５０及び６０間の電流回路は、順方向に接触領域５、横型チャネル領域２２、第１半導体領域２内に配置された縦型チャネル領域２１並びに後に続く、第１のエピタキシャル層２６１の残りの部分と基板２７とから構成されるドリフト帯域を囲む。
【００４１】
それに対し動作電圧を逆方向に印加した場合、電流の流れは主に埋封された島領域３と、その下にある第１半導体領域２との部分により形成される逆ダイオード９０を経て行われる。即ちこの電流の流れは、主に逆ダイオード９０を経て行われ、横型チャネル領域２２により行われないので、半導体装置１００により逆方向の電流を制御することはできない。インバータ内にこの半導体装置１００を使用する場合、集積された逆ダイオード９０は、元来インバータ内に通常必要なフリーホイーリングダイオードを持つ半導体スイッチの配線を割愛できる。逆方向に電流を通すため、逆ダイオード９０は大きな電流伝導面を提供する。
【００４２】
図２に示した半導体装置１０１は、半導体装置１００と、ｎ導電性基板２７の代わりにｐ導電性基板２８を使用する点だけを異にする。この場合両方の半導体層２６１及び２６２のみで構成される弱ｎ導電性の第１半導体領域２は、強ｐ導電性（ｐ+）基板２８とｐｎ接合を形成する。この付加的ｐｎ接合は、特に例えば少なくとも数ｋＶ規模の高い電圧で使用する場合に有利である。
【００４３】
更に、横型チャネル領域２２に接する範囲内に埋封された島領域３は、付加的隆起部３１を持つ。この隆起部３１は、例えば埋封された島領域３と接触領域５の製造後で、かつ第２半導体層２６２のエピタキシャル成長前の短時間の深いエッチング工程により生ずる。深いエッチングは、横型チャネル領域２２に接していない、第２表面８０の範囲内だけに、即ち特に接触領域５の範囲内にも行われる。この措置により確実な動作が起こる。両空乏層２３及び２４による横型チャネル領域２２のピンチオフは、さもなければ原理的に可能な空乏層２４の接触領域５への不所望な侵入に先立ち確実に行われる。島領域３内に隆起部３１を設けるこの措置は、更に図１の半導体装置１００にも転用できる。
【００４４】
前記の横型チャネル領域２２のピンチオフは、電流のメカニズムによる他に、特に第１空乏層２４の空間的な拡大に影響を及ぼす制御電圧によっても達成できる。図３〜６の実施例は、チャネル領域２２を制御する第１空乏層２４のこのような特殊な実施形態に関するものである。これらの形態は、それぞれ図１の半導体装置１００を例示している。これら全ての実施形態は、図２の半導体装置１０１にも相応して転用できる。
【００４５】
図３による実施例では、第１空乏層２４をショットキー接触にて生じさせる。そのため第１表面２０上に直接制御電極４０が存在する。適切な制御電圧を制御電極４０に印加することにより、第１空乏層２４、従ってまた横型チャネル領域２２は、その縦方向の伸張に関し影響を受ける。
【００４６】
第１空乏層２４を制御電極４０により別個に操作する必要がない場合、制御電極４０を第１電極５０と接続してもよい。それにより図３に示さない共通電極が生じる。外部の制御電圧により影響可能な、能動的半導体装置１０２が生ずる。それに対し、制御電極４０と第１電極５０とから成る共通の電極により受動的半導体装置１０２が得られる。共通電極に適した物質にはニッケルがある。
【００４７】
図４によるもう１つの半導体装置１０３では、第１空乏層２４をＭＯＳ（Metal Oxide Semiconductor）接触により形成する。そのため第１表面２０上に直接絶縁層１２を酸化物層の形で設けている。その上に第１空乏層２４を同様に制御できる制御電極４０を配置している。
【００４８】
それに対して図５及び図６は、第１半導体領域２内の第１表面２０に、第２半導体領域４を配置した半導体装置１０４、１０５を示す。この第２半導体領域４は、第１半導体領域２の導電型と逆の導電型、即ち図示の実施例ではｐ導電型を有する。これも同様にイオン注入により形成するとよい。第２半導体領域４は、特に強くｐドープされている（ｐ+）。従って第１と第２半導体領域２、４の間にｐｎ接合が生じ、その空乏層はここでは第１空乏層２４を形成する。
【００４９】
図５による半導体装置１０４では、表面２０上に第２半導体領域４を経て接触孔７０内の第１電極５０に迄達する層が延びている。この場合、構造の異なる２つの実施形態に分けられる。第１の形態では、この層は電気絶縁性の物質、また第２の形態では導電性物質から成る。両方の場合に、例えば制御電圧の印加により外部からは適切に制御できない受動的な半導体装置１０４が生じる。
【００５０】
第１実施形態では、第１表面２０上に第２半導体領域４を電気的に絶縁し、従って第２半導体領域４から第１空乏層２４内に拡散する電荷（図示の場合電子）の流出を阻止する絶縁層１２を配置している。該絶縁層１２の漏れ電流は良好な電荷の蓄積を第２半導体領域４内に保証すべく、できるだけ少なくせねばならない。絶縁層１２のもう１つの機能は、第２半導体領域４を第１電極５０と電気的に絶縁することにある。絶縁層１２の材料として酸化物、有利には熱的に成長する二酸化ケイ素（ＳｉＯ2）を用いる。熱的酸化物は、極めて優れた絶縁特性を有し、ＳｉＣ上に乾式又は湿式酸化で１０００℃以上の温度で生成できる。
【００５１】
図５による半導体装置１０４の第２の実施形では、第１電極５０も、第２半導体領域４迄延びており、この電極も同様にオーミック接触している。従って第２半導体領域４と接触領域５並びに埋封された島領域３とは、第１電極５０により導電的に、即ち低オーミックに互いに接続されている。
【００５２】
図５の半導体装置１０４の、共に受動的な（制御不能）実施形態と異なり、図６は、能動的（制御可能）半導体装置１０５を示す。そのため第２半導体領域４上に別個の制御電極４０を設ける。従って制御電圧を制御電極４０に加えると、第１空乏層２４の拡がりを第１電極５０に加わる電位と無関係に変えられる。従って横型チャネル領域２２の導電率を、本実施例では能動的に操作できる。
【００５３】
能動的、即ち外部の制御電圧による影響を受ける半導体装置１０２、１０３、１０５は、独国特許第１９６１０１３５号明細書で公知の、高電圧スイッチ素子を持つ低電圧スイッチ素子から成るカスコード回路における特別な利点を享受できる。この場合、半導体装置１０２、１０３、１０５は、高電圧スイッチ素子を構成する。その結果ごく低い（数Ｖ程度の）制御電圧で、電流通電状態から遮断状態に切換え、同時に残留する動作電圧を電流遮断状態で確実に受容できる回路が得られる。使用する能動的半導体装置１０２、１０３、１０５は、極めて強靱で、特に極めて高速に通電状態から遮断状態への切り替えを可能にする。
【図面の簡単な説明】
【図１】 本発明の一実施例による半導体装置１００を示す。
【図２】 本発明の一実施例に半導体装置１０１を示す。
【図３】 図１の半導体装置１０２のチャネル領域を制御する形態を示す。
【図４】 図１の半導体装置１０３のチャネル領域を制御する形態を示す。
【図５】 図１の半導体装置１０４のチャネル領域を制御する形態を示す。
【図６】 図１の半導体装置１０４のチャネル領域を制御する形態を示す。
【符号の説明】
２ 第１半導体領域
３ 島領域
４ 第２半導体領域
５ 接触領域
１２ 絶縁層
２０ 第１表面
８０ 第２表面
２２ 横型チャネル領域
２１ 第２側縁
２４ 第１空乏層
２３ 第２空乏層
２７ ｎ基板
２８ ｐ基板
４０ 制御電極
５０ 第１電極
６０ 第２電極
７０ 接触孔
９０ 逆ダイオード
１００〜１０５ 半導体装置
２２１ チャネル領域の第１側縁
２６１ 第１半導体層
２６２ 第２半導体層
Claims (13)
- 第１表面（２０）を有する第１導電型（ｎ又はｐ）の第１半導体領域（２）、
第１半導体領域（２）内に少なくとも一部埋め込まれ、第１表面（２０）に向い合う第２表面（８０）を有する、第１導電型と逆の第２導電型（ｐ又はｎ）の島領域（３）、
該領域（３）内の第２表面（８０）に配置され、第１導電型（ｎ又はｐ）で高不純物濃度を有する接触領域（５）、
第１半導体領域（２）内に少なくとも部分的に埋め込まれ島領域（３）並びに島領域（３）内に配置された接触領域と接触する第１電極（５０）および
前記第１半導体領域（２）の、前記第１電極（５０）が設けられたのと反対側の表面に配置された第２電極（６０）を含み、更に
第１半導体領域（２）の内部に、第１表面（２０）から広がる第１の空乏層（２４）を形成するための手段が存在し、
前記手段は、島領域（３）および該領域内に配置された接触領域（５）と第１の空乏層（２４）とが、第１表面に対し垂直に行われる投影内において部分的に重複し、第１半導体領域（２）内の、前記第１表面（２０）と第２表面（８０）の間に横型のチャネル領域（２２）が生じそして前記チャネル領域（２２）の側縁（２２１）が接触領域（５）まで到達するように配置され、
前記横型チャネル領域（２２）が第１と第２電極（５０、６０）間の電流回路の一部分であって、かつ垂直方向において第１の空乏層（２４）および第２の空乏層（２３）により制限されており、
前記第２の空乏層（２３）は、島領域（３）と第１半導体領域（２）の間に生じたｐｎ接合により生成され、更に
前記島領域（３）と接触領域（５）とが、第１半導体領域（２）内に設けられ、第１表面から始まり少なくとも第２表面（８０）迄延びる少なくとも１つの接触孔（７０）と、該接触孔（７０）内に配置された第１電極（５０）とを用いてオーミック接続された
ことを特徴とする電流を制御するための半導体装置。 - 接触領域（５）の範囲の第２表面が、横型チャネル領域（２２）に隣接する島領域（３）の範囲に対し第１電極側に隣接していることを特徴とする請求項１記載の半導体装置。
- 横型チャネル領域（２２）が縦方向に、その第１表面（２０）に面する側で第１空乏層（２４）により、またその島領域（３）に面する側で第１半導体領域（２）と島領域（３）との間にあるｐｎ接合の第２空乏層（２３）により、各々ピンチオフされることを特徴とする請求項１又は２記載の半導体装置。
- 第１空乏層（２４）と接触領域（５）が、第１表面（２０）に垂直に行われる仮想的な投影において、その側縁の共通の平面で重複することを特徴とする請求項３記載の半導体装置。
- 第１空乏層（２４）が、制御電極（４０）と第１表面（２０）にある第１半導体領域（２）の範囲により形成されたショットキー接触の空乏層であることを特徴とする請求項３又は４記載の半導体装置。
- ショットキー接触の制御電極（４０）と、接触領域（５）及び島領域（３）とにオーミック接触する第１電極（５０）が、共通の電極として形成されたことを特徴とする請求項５記載の半導体装置。
- 第１空乏層（２４）が、絶縁層（１２）上に配置された制御電極（４０）により形成されたＭＩＳ接触の空乏層であり、酸化物層として形成された絶縁層（１２）が、第１半導体領域（２）の第１表面（２０）上に配置されたことを特徴とする請求項３又は４記載の半導体装置。
- 第１空乏層（２４）が、第１半導体領域（２）と、該領域（２）の導電型と逆の導電型（ｐ又はｎ）を有し、第１半導体領域（２）内の第１表面（２０）に配置された第２半導体領域（４）との間に形成されたｐｎ接合の空乏層であることを特徴とする請求項３又は４記載の半導体装置。
- 第２半導体領域（４）が、第１表面（２０）に沿って絶縁層（１２）で被覆されたことを特徴とする請求項８記載の半導体装置。
- 第２半導体領域（４）が、電気抵抗を制御するための制御電極（４０）と、横型チャネル領域（２２）内でオーミック接触することを特徴とする請求項８記載の半導体装置。
- 第２半導体領域（４）の制御電極（４０）と、接触領域（５）及び島領域（３）の第１電極（５０）とが、共通の電極として形成されたことを特徴とする請求項１０記載の半導体装置。
- 第１半導体領域（２）と第２電極（６０）との間に、第１半導体領域（２）と逆導電型の領域が存在することを特徴とする請求項１記載の半導体装置。
- 半導体物質が炭化ケイ素であることを特徴とする請求項１乃至１２の１つに記載の半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10036208A DE10036208B4 (de) | 2000-07-25 | 2000-07-25 | Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet |
| PCT/DE2001/002640 WO2002009195A1 (de) | 2000-07-25 | 2001-07-13 | Halbleiteraufbau mit vergrabenem inselgebiet und kontaktgebiet |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004505453A JP2004505453A (ja) | 2004-02-19 |
| JP4210110B2 true JP4210110B2 (ja) | 2009-01-14 |
Family
ID=7650154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002514800A Expired - Fee Related JP4210110B2 (ja) | 2000-07-25 | 2001-07-13 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6693322B2 (ja) |
| EP (1) | EP1303883B1 (ja) |
| JP (1) | JP4210110B2 (ja) |
| AT (1) | ATE487235T1 (ja) |
| DE (2) | DE10036208B4 (ja) |
| WO (1) | WO2002009195A1 (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6972436B2 (en) | 1998-08-28 | 2005-12-06 | Cree, Inc. | High voltage, high temperature capacitor and interconnection structures |
| US7067176B2 (en) | 2000-10-03 | 2006-06-27 | Cree, Inc. | Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment |
| US6767843B2 (en) | 2000-10-03 | 2004-07-27 | Cree, Inc. | Method of N2O growth of an oxide layer on a silicon carbide layer |
| US6610366B2 (en) | 2000-10-03 | 2003-08-26 | Cree, Inc. | Method of N2O annealing an oxide layer on a silicon carbide layer |
| US6956238B2 (en) * | 2000-10-03 | 2005-10-18 | Cree, Inc. | Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel |
| DE10213534B4 (de) * | 2002-03-26 | 2007-06-21 | Siced Electronics Development Gmbh & Co. Kg | Halbleiteraufbau mit Schaltelement und Randelement |
| US7022378B2 (en) | 2002-08-30 | 2006-04-04 | Cree, Inc. | Nitrogen passivation of interface states in SiO2/SiC structures |
| US7221010B2 (en) | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
| ATE514190T1 (de) | 2003-03-19 | 2011-07-15 | Infineon Technologies Ag | Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus |
| US7074643B2 (en) | 2003-04-24 | 2006-07-11 | Cree, Inc. | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
| US6979863B2 (en) | 2003-04-24 | 2005-12-27 | Cree, Inc. | Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same |
| US7473929B2 (en) * | 2003-07-02 | 2009-01-06 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| US7118970B2 (en) | 2004-06-22 | 2006-10-10 | Cree, Inc. | Methods of fabricating silicon carbide devices with hybrid well regions |
| US7202528B2 (en) * | 2004-12-01 | 2007-04-10 | Semisouth Laboratories, Inc. | Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making |
| US7820511B2 (en) | 2004-07-08 | 2010-10-26 | Semisouth Laboratories, Inc. | Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making |
| US7119380B2 (en) * | 2004-12-01 | 2006-10-10 | Semisouth Laboratories, Inc. | Lateral trench field-effect transistors in wide bandgap semiconductor materials, methods of making, and integrated circuits incorporating the transistors |
| US7414268B2 (en) | 2005-05-18 | 2008-08-19 | Cree, Inc. | High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities |
| US7615801B2 (en) | 2005-05-18 | 2009-11-10 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US7528040B2 (en) | 2005-05-24 | 2009-05-05 | Cree, Inc. | Methods of fabricating silicon carbide devices having smooth channels |
| US7727904B2 (en) | 2005-09-16 | 2010-06-01 | Cree, Inc. | Methods of forming SiC MOSFETs with high inversion layer mobility |
| US8435873B2 (en) | 2006-06-08 | 2013-05-07 | Texas Instruments Incorporated | Unguarded Schottky barrier diodes with dielectric underetch at silicide interface |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| US7728402B2 (en) | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
| JP5645404B2 (ja) | 2006-08-17 | 2014-12-24 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 高電力絶縁ゲート・バイポーラ・トランジスタ |
| US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| US7745273B2 (en) | 2007-07-30 | 2010-06-29 | Infineon Technologies Austria Ag | Semiconductor device and method for forming same |
| US7763506B2 (en) | 2007-09-10 | 2010-07-27 | Infineon Technologies Austria Ag | Method for making an integrated circuit including vertical junction field effect transistors |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| US8288220B2 (en) | 2009-03-27 | 2012-10-16 | Cree, Inc. | Methods of forming semiconductor devices including epitaxial layers and related structures |
| US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
| US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8541787B2 (en) | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
| US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| FR2963479B1 (fr) * | 2010-07-29 | 2012-07-27 | Inst Nat Sciences Appliq | Structure semi-conductrice pour interrupteur electronique de puissance |
| US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9673283B2 (en) | 2011-05-06 | 2017-06-06 | Cree, Inc. | Power module for supporting high current densities |
| US9984894B2 (en) | 2011-08-03 | 2018-05-29 | Cree, Inc. | Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions |
| US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4805003A (en) * | 1987-11-10 | 1989-02-14 | Motorola Inc. | GaAs MESFET |
| US5418376A (en) * | 1993-03-02 | 1995-05-23 | Toyo Denki Seizo Kabushiki Kaisha | Static induction semiconductor device with a distributed main electrode structure and static induction semiconductor device with a static induction main electrode shorted structure |
| DE4430732C2 (de) * | 1994-08-30 | 1998-07-02 | Daimler Benz Ag | Vertikaler Feldeffekt-Transistor hoher Leistung und Verfahren zu dessen Herstellung |
| US5543637A (en) * | 1994-11-14 | 1996-08-06 | North Carolina State University | Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein |
| JP3158973B2 (ja) | 1995-07-20 | 2001-04-23 | 富士電機株式会社 | 炭化けい素縦型ｆｅｔ |
| DE19548443A1 (de) * | 1995-12-22 | 1997-06-26 | Siemens Ag | Halbleiteranordnung zur Strombegrenzung |
| DE19610135C1 (de) * | 1996-03-14 | 1997-06-19 | Siemens Ag | Elektronische Einrichtung, insbesondere zum Schalten elektrischer Ströme, für hohe Sperrspannungen und mit geringen Durchlaßverlusten |
| US5917203A (en) * | 1996-07-29 | 1999-06-29 | Motorola, Inc. | Lateral gate vertical drift region transistor |
| DE19644821C1 (de) * | 1996-10-29 | 1998-02-12 | Daimler Benz Ag | Steuerbare Halbleiterstruktur mit verbesserten Schalteigenschaften |
| DE19832329A1 (de) * | 1997-07-31 | 1999-02-04 | Siemens Ag | Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit |
| DE19925233A1 (de) * | 1998-06-08 | 1999-12-09 | Siemens Ag | Halbleiteranordnung mit ohmscher Kontaktierung und Verfahren zur Kontaktierung einer Halbleiteranordnung |
| US6281521B1 (en) * | 1998-07-09 | 2001-08-28 | Cree Research Inc. | Silicon carbide horizontal channel buffered gate semiconductor devices |
| DE19842488A1 (de) * | 1998-09-16 | 2000-03-30 | Siemens Ag | Halbleitervorrichtung und Halbleiterstruktur mit Kontaktierung |
-
2000
- 2000-07-25 DE DE10036208A patent/DE10036208B4/de not_active Expired - Fee Related
-
2001
- 2001-07-13 WO PCT/DE2001/002640 patent/WO2002009195A1/de active Application Filing
- 2001-07-13 AT AT01953923T patent/ATE487235T1/de active
- 2001-07-13 DE DE50115692T patent/DE50115692D1/de not_active Expired - Lifetime
- 2001-07-13 EP EP01953923A patent/EP1303883B1/de not_active Expired - Lifetime
- 2001-07-13 JP JP2002514800A patent/JP4210110B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-27 US US10/352,731 patent/US6693322B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| ATE487235T1 (de) | 2010-11-15 |
| DE10036208B4 (de) | 2007-04-19 |
| US20030137010A1 (en) | 2003-07-24 |
| DE50115692D1 (de) | 2010-12-16 |
| US6693322B2 (en) | 2004-02-17 |
| WO2002009195A1 (de) | 2002-01-31 |
| EP1303883A1 (de) | 2003-04-23 |
| EP1303883B1 (de) | 2010-11-03 |
| DE10036208A1 (de) | 2002-02-14 |
| JP2004505453A (ja) | 2004-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4210110B2 (ja) | 半導体装置 | |
| US7485895B2 (en) | Silicon carbide semiconductor device | |
| US6091108A (en) | Semiconductor device of SiC having an insulated gate and buried grid region for high breakdown voltage | |
| US6091086A (en) | Reverse blocking IGBT | |
| KR100474214B1 (ko) | 실리콘 카바이드 수평 채널이 버퍼된 게이트 반도체 소자 | |
| JP6641488B2 (ja) | 半導体装置 | |
| US5886384A (en) | Semiconductor component with linear current to voltage characteristics | |
| WO2017138215A1 (ja) | 半導体装置 | |
| US20200212908A1 (en) | Power switching devices with high dv/dt capability and methods of making such devices | |
| SE513284C3 (sv) | Halvledarkomponent med linjär ström-till-spänningskarakteristik | |
| JPH10321879A (ja) | 炭化けい素ダイオード | |
| US5923051A (en) | Field controlled semiconductor device of SiC and a method for production thereof | |
| JP3963151B2 (ja) | 炭化珪素半導体装置 | |
| JP4783551B2 (ja) | スイッチング素子と縁部素子とを備えた半導体装置 | |
| WO2015111177A1 (ja) | 半導体装置，パワーモジュール，電力変換装置，および鉄道車両 | |
| US11276762B2 (en) | Interface layer control methods for semiconductor power devices and semiconductor devices formed thereof | |
| KR102251761B1 (ko) | 전력 반도체 소자 | |
| US11721755B2 (en) | Methods of forming semiconductor power devices having graded lateral doping | |
| US6727527B1 (en) | Reverse blocking IGBT | |
| JP3649056B2 (ja) | 半導体装置 | |
| JP2000200791A (ja) | 電圧駆動型バイポ―ラ半導体装置 | |
| EP0890183B1 (en) | A FIELD EFFECT TRANSISTOR OF SiC AND A METHOD FOR PRODUCTION THEREOF | |
| JP3931805B2 (ja) | 炭化珪素半導体装置 | |
| JP2019083354A (ja) | 半導体装置 | |
| JPH06177404A (ja) | 半導体ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061221 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070320 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080110 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080410 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080417 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080509 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080516 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080609 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081024 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4210110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |