DE19842488A1 - Halbleitervorrichtung und Halbleiterstruktur mit Kontaktierung - Google Patents

Halbleitervorrichtung und Halbleiterstruktur mit Kontaktierung

Info

Publication number
DE19842488A1
DE19842488A1 DE1998142488 DE19842488A DE19842488A1 DE 19842488 A1 DE19842488 A1 DE 19842488A1 DE 1998142488 DE1998142488 DE 1998142488 DE 19842488 A DE19842488 A DE 19842488A DE 19842488 A1 DE19842488 A1 DE 19842488A1
Authority
DE
Germany
Prior art keywords
region
semiconductor
contact
area
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1998142488
Other languages
English (en)
Inventor
Wolfgang Bartsch
Heinz Mitlehner
Dietrich Stephani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1998142488 priority Critical patent/DE19842488A1/de
Priority to PCT/DE1999/002800 priority patent/WO2000016403A1/de
Publication of DE19842488A1 publication Critical patent/DE19842488A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • H01L29/7828Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8122Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Abstract

Die Halbleitervorrichtung (100) besteht aus einem ersten Halbleitergebiet (2) eines vorgegebenen Leitungstyps, innerhalb dessen ein an eine Oberfläche (20) angrenzendes Kontaktgebiet (5) mit gleichem Leitungstyp wie der des ersten Halbleitergebiets (2) und ein vergrabenes Inselgebiet (3) mit gegenüber dem Leitungstyp des ersten Halbleitergebiets (2) entgegengesetztem Leitungstyp angeordnet sind. Innerhalb des Kontaktgebiets (5) ist ein Kontaktloch (70) vorgesehen, das bis zum vergrabenen Inselgebiet (3) reicht und das der Kontaktierung desselben dient. Mit der Halbleitervorrichtung (100) läßt sich ein vom oder zum Kontaktgebiet (5) fließender Strom (I) innerhalb eines Kanalgebiets (22) über Verarmungszonen (23, 24) beeinflussen.

Description

Die Erfindung betrifft eine Halbleitervorrichtung mit Kontak­ tierung sowie eine Halbleiterstruktur, die solche Halbleiter­ vorrichtungen mit Kontaktierung umfaßt. Insbesondere betrifft die Erfindung eine Halbleitervorrichtung, welche ein vergra­ benes Inselgebiet innerhalb eines ersten Halbleitergebiets umfaßt.
Aus der WO 97/23911 A1 ist eine Halbleitervorrichtung be­ kannt, in der ein Stromfluß zwischen einer ersten und einer zweiten Elektrode gesteuert wird. Insbesondere wird der Strom ein- und ausgeschaltet oder auch auf einen maximalen Wert begrenzt. Die Halbleitervorrichtung besteht zum größten Teil aus einem ersten Halbleitergebiet eines vorgegebenen Lei­ tungstyps. In einer speziellen Ausführungsform wird ein n-leitendes erstes Halbleitergebiet verwendet. Zur Strom­ steuerung besitzt die Halbleitervorrichtung innerhalb dieses ersten Halbleitergebiets mindestens ein laterales Kanal­ gebiet, wobei unter lateral hierbei eine Richtung parallel zu einer Oberfläche des ersten Halbleitergebiets zu verstehen ist. Unter vertikal ist demgemäß dann eine senkrecht zur Oberfläche verlaufende Richtung zu verstehen. Das laterale Kanalgebiet wird durch mindestens einen p-n-Übergang, ins­ besondere durch die Verarmungszone (Zone mit Verarmung an Ladungsträger und damit hohem elektrischen Widerstand; Raum­ ladungszone) dieses p-n-Übergangs, begrenzt. Die Ausdehnung dieser Verarmungszone kann unter anderem auch durch eine Steuerspannung eingestellt werden. Der p-n-Übergang ist zwischen dem ersten Halbleitergebiet und einem vergrabenen p-leitenden Inselgebiet gebildet. Das vergrabene Inselgebiet übernimmt die Abschirmung der ersten Elektrode gegenüber dem hohen elektrischen Feld in Sperrichtung. Wegen seiner dies­ bezüglich vorteilhaften Eigenschaften, insbesondere wegen der hohen Durchbruchfestigkeit, wird als bevorzugtes Material für die Halbleitervorrichtung Siliciumcarbid (SiC) eingesetzt. Zur Steuerung des lateralen Kanalgebiets kann es notwendig werden, das vergrabene Inselgebiet auf ein bestimmtes oder gegebenenfalls variables Potential zu legen. In der WO 97/23911 A1 ist jedoch nicht ausgeführt, wie eine entspre­ chende Kontaktierung des vergrabenen Inselgebiets vorzunehmen ist.
Aus dem Aufsatz "The Planar 6H-SiC ACCUFET: A New High- Voltage Power MOSFET Structure" von P. M. Shenoy et al., IEEE Electron Device Letters, Vol. 18, No. 12, Dec. 1997, Seiten 589 bis 591, ist eine Halbleitervorrichtung in Form eines MOSFETs (Metal Oxide Semiconductor Field Effect Transistor) auf Basis von SiC des 6H-Polytyps bekannt. Der offenbarte MOSFET enthält ein in einem n-leitenden Halbleitergebiet ver­ grabenes p-leitendes Inselgebiet. Die sich am p-n-Übergang dieser beiden Gebiete ausbildende Verarmungszone und eine weitere Verarmungszone, die über eine MOS-Steuerelektrode in ihrer lokalen Ausdehnung variiert werden kann, begrenzen ein laterales Kanalgebiet, über das ebenfalls ein Stromfluß zwi­ schen zwei Elektroden gesteuert wird. Das vergrabene Insel­ gebiet bewirkt wiederum eine Abschirmung der ersten Elektrode gegenüber einem Sperrfeld. In dem Aufsatz ist schematisch eine leitende Verbindung zwischen der ersten Elektrode und dem vergrabenen Inselgebiet angedeutet. Eine konkrete Aus­ führungsform dieser leitenden Verbindung ist jedoch nicht offenbart.
In der US 5,543,637 ist eine weitere Halbleitervorrichtung beschrieben, die ein erstes Halbleitergebiet mit einem ver­ grabenen Inselgebiet entgegengesetzten Leitungstyps sowie zwei Elektroden und einer Steuerelektrode umfaßt. Die durch die Steuerelektrode und das vergrabene Inselgebiet hervor­ gerufenen Verarmungszonen bilden wieder ein Kanalgebiet, in dem ein zwischen den beiden Elektroden fließender Strom gesteuert wird. Die Steuerelektrode ist dabei entweder als Schottky-Kontakt oder als MOS-Kontakt ausgeführt. Als Halb­ leitermaterial wird 3C-, 6H- oder 4H-Siliciumcarbid ver­ wendet. Außerdem ist eine Halbleiterstruktur offenbart, die sich aus mehreren der beschriebenen Halbleitervorrichtungen, die in ein gemeinsames Siliciumcarbid-Substrat integriert sind, zusammensetzt. Die einzelnen Halbleitervorrichtungen sind dabei parallelgeschaltet. Die einzelnen vergrabenen Inselgebiete der jeweiligen Halbleitervorrichtungen können dabei als ein einziges vergrabenes Inselgebiet aufgefaßt werden. Die US 5,543,637 offenbart jedoch nicht, wie die Inselgebiete miteinander verbunden sind, und auch nicht, wie die gegebenenfalls miteinander verbundenen Inselgebiete von außen kontaktiert werden können.
Aus der US 4,454,523 ist eine andere Halbleitervorrichtung insbesondere aus Silicium bekannt, bei der eine erste Steuer­ elektrode von einer ersten Elektrode und diese wiederum von einer zweiten Steuerelektrode jeweils vollständig umschlossen ist. Dabei befinden sich alle Kontakte auf einer gemeinsamen Oberfläche eines n-leitenden Halbleitergebiets. Die zweite Steuerelektrode ist mit einem n-leitenden vergrabenen Insel­ gebiet über einen p-leitenden ringförmigen Bereich mit dem vergrabenen Inselgebiet elektrisch leitend verbunden. Dadurch wird ein p-leitender kesselförmiger Bereich gebildet, der nur innerhalb des vergrabenen Inselgebiets als seinen Boden eine n-leitende Öffnung aufweist. Ein zwischen der ersten und einer zweiten Elektrode innerhalb des n-leitenden Halbleiter­ gebiets fließender Strom muß somit stets diese einzige Öff­ nung passieren. Die erste Steuerelektrode kann dabei als Schottky-Kontakt oder auch als Kontakt auf einem weiteren p-leitenden Bereich innerhalb des besagten p-leitenden Kes­ sels ausgeführt sein. Beide Steuerelektroden und die erste Elektrode können sowohl elektrisch voneinander isoliert sein als auch in Form einer gemeinsamen Aluminium-Beschichtung als eine einzige Elektrode ausgeführt sein. Die elektrische An­ bindung des vergrabenen Inselgebiets über die seitliche Kes­ selwand bewirkt zwar eine sehr effiziente Abschirmung der ersten Elektrode im Sperrfall; im Durchlaßfall führt die ver­ hältnismäßig kleine Öffnung in dem vergrabenen Inselgebiet zu einem relativ hohen Widerstand für den fließenden elektri­ schen Strom. Außerdem erschwert die kesselförmige Ausbildung einen Mehrzellenaufbau einer Halbleiterstruktur mit der be­ schriebenen Halbleitervorrichtung als Einzelzelle.
Mit der DE 298 01 945.0 U1 wird eine Halbleiterstruktur be­ stehend aus mehreren zusammengeschalteten einzelnen Halblei­ terzellen offenbart, wobei die Einzelzellen die im Zusammen­ hang mit der WO 97/23911 A1 beschriebene Form der Halbleiter­ vorrichtung annehmen können. Die Halbleiterstruktur dient wieder zur Steuerung bzw. Begrenzung eines Stromflusses. Die p-leitenden vergrabenen Inselgebiete der Halbleiterzellen sind über p-leitende Verbindungsstege elektrisch leitend miteinander verbunden. Am Rand oder in einem Innenbereich der Halbleiterstruktur erfolgt ein relativ großflächiger Mate­ rialabtrag des n-leitenden Halbleitergebiets bis auf Höhe der vergrabenen Inselgebiete. Dadurch wird ein großflächiges p-leitendes Inselkontaktgebiet freigelegt, das mit den ver­ grabenen Inselgebieten der Halbleiterzellen elektrisch ver­ bunden ist. Die vergrabenen Inselgebiete können somit über dieses Inselkontaktgebiet elektrisch kontaktiert werden. Allerdings geht der Bereich der Halbleiterstruktur, in dem sich das Inselkontaktgebiet befindet, für die Anordnung wei­ terer Halbleiterzellen verloren. Außerdem stellt die Zusam­ menschaltung der vergrabenen Inselgebiete über die Verbin­ dungsstege ein Widerstandsnetzwerk dar. Dies hat zur Folge, daß ein von dem Inselkontaktgebiet entfernt gelegenes ver­ grabenes Inselgebiet nur über den Widerstand der näher am Inselkontaktgebiet gelegenen vergrabenen Inselgebiete sowie der zugehörigen Verbindungsstege kontaktiert werden kann. Dadurch ergibt sich für die einzelnen vergrabenen Insel­ gebiete ein unterschiedlicher und teilweise erheblicher ohmscher Anschlußwiderstand.
Der Erfindung liegt nun die Aufgabe zugrunde, eine Halb­ leitervorrichtung der eingangs bezeichneten Art anzugeben, die eine Kontaktierung des vergrabenen Inselgebiets ermög­ licht, welche platzsparend ist und sich insbesondere gut für einen Mehrzellenaufbau einer Halbleiterstruktur mit der Halb­ leitervorrichtung als Einzelzelle eignet. Außerdem soll die Kontaktierung des vergrabenen Inselgebiets möglichst nieder­ ohmig erfolgen können.
Zur Lösung der Aufgabe wird eine Halbleitervorrichtung ent­ sprechend den Merkmalen des unabhängigen Patentanspruchs 1 angegeben.
Bei der erfindungsgemäßen Halbleitervorrichtung mit Kontak­ tierung handelt es sich um eine Halbleitervorrichtung, welche
  • a) ein erstes Halbleitergebiet eines vorgegebenen Leitungs­ typs (n oder p) mit einer Oberfläche,
  • b) ein Kontaktgebiet, das an der Oberfläche innerhalb des ersten Halbleitergebiets angeordnet ist,
  • c) ein als Teil des ersten Halbleitergebiets ausgebildetes Kanalgebiet, das innerhalb eines Pfads eines Stroms vom oder zum Kontaktgebiet liegt, und innerhalb dessen der Strom über wenigstens eine Verarmungszone beeinflußbar ist,
  • d) ein innerhalb des ersten Halbleitergebiets vergrabenes Inselgebiet mit gegenüber dem Leitungstyp des ersten Halbleitergebiets entgegengesetztem Leitungstyp (p oder n), das unterhalb des Kontaktgebiets angeordnet ist, und
  • e) mindestens ein in das Kontaktgebiet bis zum Inselgebiet hineinreichendes Kontaktloch umfaßt.
Die Erfindung beruht dabei auf der Erkenntnis, daß das ver­ grabene Inselgebiet sich besonders einfach durch ein Kontakt­ loch, das sich innerhalb des Kontaktgebiets befindet, kontak­ tieren läßt. Da am Ort des Kontaktgebiets ohnehin eine elek­ trisch leitfähige Kontaktierung vorgesehen ist, erfordert die Maßnahme, das unterhalb des Kontaktgebiets innerhalb des ersten Halbleitergebiets vergrabene Inselgebiets mitzukontak­ tieren, keinen zusätzlichen Platzbedarf. Im Gegensatz zum Stand der Technik (US 4,454,523) bedeutet diese Kontaktierung des vergrabenen Inselgebiets keine Beeinträchtigung für einen Mehrzellenaufbau. Auf Basis der erfindungsgemäßen Halbleiter­ vorrichtung als Einzelzelle läßt sich problemlos eine Halb­ leiterstruktur mit vielen solcher Einzelzellen realisieren. Durch die gewählte platzsparende Kontaktierungsart kann die Halbleitervorrichtung sehr gut mehrfach innerhalb einer Halb­ leiterstruktur nebeneinander angeordnet werden. Verglichen mit einer anderen Lösung (DE 298 01 945.0 U1), die eine Kon­ taktierung mehrerer miteinander verbundener vergrabener Inselgebiete am Rand einer Halbleiterstruktur, die aus mehre­ ren der genannten Halbleitervorrichtungen aufgebaut ist, er­ folgt, kann das vergrabene Inselgebiet im vorliegenden Fall über das Kontaktloch unmittelbar elektrisch kontaktiert wer­ den. Dadurch ergibt sich ein sehr niedriger ohmscher An­ schlußwiderstand.
Vorteilhafte Ausgestaltungen der Halbleitervorrichtung gemäß der Erfindung ergeben sich aus den vom Anspruch 1 abhängigen Ansprüchen.
In einer vorteilhaften Ausführungsform werden das Kontakt­ gebiet und das vergrabene Inselgebiet über eine erste Elek­ trode kurzgeschlossen. Dabei reicht die erste Elektrode über das Kontaktloch bis zu dem vergrabenen Inselgebiet. Durch diesen Kurzschluß wird eine sich ansonsten zwischen dem Kon­ taktgebiet und dem vergrabenen Inselgebiet ausbildende Ein­ gangskapazität praktisch eliminiert oder zumindest sehr stark reduziert. Da die Steuerbarkeit und insbesondere auch die Ab­ schaltbarkeit des Stroms maßgeblich durch diese Eingangs­ kapazität und auch den obengenannten Anschlußwiderstand be­ stimmt wird, bewirkt die hier vorliegende Minimierung dieser Größen ein verbessertes Steuer- bzw. Schaltverhalten. Durch diese Maßnahme läßt sich die Halbleitervorrichtung als sehr schneller Schalter mit deutlich vorbenannter Schaltgeschwin­ digkeit einsetzen.
In einer weiteren vorteilhaften Variante der Halbleitervor­ richtung ist das vergrabene Inselgebiet mit mehreren Kontakt­ löchern, die sich alle jeweils durch das Kontaktgebiet bis zum vergrabenen Inselgebiet erstrecken, mit der ersten Elek­ trode verbunden. Dadurch wird die Wahrscheinlichkeit einer Fehlkontaktierung reduziert. Aufgrund der üblichen Schwankun­ gen beim Ätzprozeß, über den das Kontaktloch hergestellt wird, kann es vorkommen, daß das Kontaktloch nicht bis an das vergrabene Inselgebiet heranreicht. Sind nun aber mehrere Kontaktlöcher vorgesehen, so reduziert sich entsprechend die Wahrscheinlichkeit, daß keines der Kontaktlöcher bis an das vergrabene Inselgebiet heranreicht.
Das Kanalgebiet ist in einer Ausführungsform an wenigstens einer Seite von wenigstens einer ersten Verarmungszone eines Schottky-Kontakts begrenzt oder abgeschnürt. Der Schottky- Kontakt kann insbesondere mit der ersten Elektrode und einem außerhalb des wenigstens einen Kontaktgebiets liegenden Be­ reich des ersten Halbleitergebietes gebildet sein. Dies kann beispielsweise durch geeignet gewählte Dotierungen dieser beiden Gebiete erreicht werden. Es kann der Schottky-Kontakt aber auch mit einer zusätzlichen Steuerelektrode, an die eine Steuerspannung anlegbar ist, und einem außerhalb des wenig­ stens einen Kontaktgebiets liegenden Bereich des ersten Halb­ leitergebiets gebildet sein. In diesem Fall sind die erste Elektrode und die Steuerelektrode elektrisch voneinander isoliert.
In einer anderen Ausführungsform ist das Kanalgebiet von wenigstens einer ersten Verarmungszone, die durch einen MIS (Metal Isolator Semiconductor)-Kontakt, insbesondere durch einen MOS (Metal Oxide Semiconductor)-Kontakt, hervorgerufen wird, begrenzt oder abgeschnürt. Unter einem MIS-Kontakt ist hierbei ein außerhalb des wenigstens einen Kontaktgebiets auf der Oberfläche des ersten Halbleitergebiets angeordneter Schichtaufbau aus einer ersten Isolationsschicht und einer darüberliegenden Steuerelektrode zu verstehen. Vorzugsweise handelt es sich bei der ersten Isolationsschicht um eine Oxidschicht.
In einer besonders vorteilhaften Ausführungsform ist wenig­ stens eine erste Verarmungszone am Kanalgebiet die Ver­ armungszone eines p-n-Übergangs, der sich zwischen dem ersten Halbleitergebiet und wenigstens einem zweiten Halbleiter­ gebiet befindet. Das wenigstens eine zweite Halbleitergebiet ist an der Oberfläche innerhalb des ersten Halbleitergebietes angeordnet. Es hat gegenüber dem Leitungstyp des ersten Halb­ leitergebiets entgegengesetzten Leitungstyp.
Eine erste Variante dieser Ausführungsform mit wenigstens einem zweiten Halbleitergebiet zeichnet sich dadurch aus, daß ein Ladungsspeichereffekt in dem zweiten Halbleitergebiet ausgenutzt wird. Dies wird erreicht durch elektrisches Iso­ lieren des zweiten Halbleitergebiets an seiner Oberfläche mit einer ersten Isolationsschicht, vorzugsweise mit einer Oxid­ schicht. Bei einem Einsatz der Halbleitervorrichtung als Strombegrenzer bewirkt die Ladungsspeicherung im zweiten Halbleitergebiet eine auch bei abnehmender Spannung anhal­ tende Abschnürung des Kanalgebiets. Dadurch wird ein akzep­ tabler Begrenzungsstrom (Sperrstrom) über eine vorgegebene Begrenzungszeit (Sperrzeit im wesentlichen beibehalten. Mit dieser Halbleitervorrichtung kann ein passiver Strombegrenzer realisiert werden, bei dem das Kanalgebiet normalerweise ge­ öffnet ist und erst durch einen von einem großen Strom her­ vorgerufenen Spannungsabfall abgeschnürt wird.
In einer zweiten Variante wird das zweite Halbleitergebiet mit einer Steuerelektrode ohmsch kontaktiert. Durch Anlegen einer Steuerspannung an diese Steuerelektrode kann die Aus­ dehnung der ersten Verarmungszone des p-n-Übergangs gesteuert werden und damit der elektrische Widerstand des Kanalgebiets.
In dieser Variante kann das Kanalgebiet auch normalerweise abgeschnürt und erst durch Anlegen der Steuerspannung geöff­ net (erzeugt) werden. Mit dieser steuerbaren Halbleitervor­ richtung kann ein aktiver Strombegrenzer realisiert werden. Die erste Elektrode und die Steuerelektrode können insbeson­ dere über eine zweite Isolationsschicht elektrisch vonein­ ander isoliert sein. Die zweite Isolationsschicht besteht dabei vorzugsweise aus einem Oxid.
Andererseits kann die erste Elektrode neben dem wenigstens einen Kontaktgebiet des ersten Halbleitergebiet auch das zweite Halbleitergebiet an seiner nicht an das erste Halb­ leitergebiet angrenzenden Oberfläche ohmsch kontaktieren. Kontaktgebiet und zweites Halbleitergebiet sind damit elek­ trisch kurzgeschlossen. Erste Elektrode und Steuerelektrode bilden dann eine gemeinsame Elektrode.
In einer bevorzugten Ausführungsform ist am Kanalgebiet wenigstens eine zweite Verarmungszone vorgesehen. Diese zweite Verarmungszone ist von einem p-n-Übergang zwischen dem ersten Halbleitergebiet und dem vergrabenen Inselgebiet, das sich vorzugsweise in allen Richtungen parallel zur Oberfläche des ersten Halbleitergebiets weiter erstreckt als das Kon­ taktgebiet, gebildet. Diese Ausführungsform der Halbleiter­ vorrichtung ist wegen des lateralen Kanals besonders durch­ bruchsfest. Bevorzugt ist das vergrabene Inselgebiet außerdem so ausgebildet, daß sich die erste und die das Inselgebiet umgebende, zweite Verarmungszone in einer Projektion in eine gemeinsame Ebene an ihren seitlichen Rändern überlappen. Der besagte laterale Kanal liegt dann gerade in diesem Überlap­ pungsbereich zwischen den beiden Verarmungszonen innerhalb des ersten Halbleitergebiets.
In einer vorteilhaften Ausgestaltung jeder der bislang be­ schriebenen Ausführungsformen besteht die Halbleitervorrich­ tung wenigstens teilweise aus einem Halbleitermaterial, das einen Bandabstand von wenigstens 2 eV aufweist. Insbesondere wenn ein Ladungsspeicherungseffekt ausgenutzt wird, ist ein Halbleitermaterial mit hohem Bandabstand von wenigstens 2 eV besonders vorteilhaft. Ein geeignetes Halbleitermaterial mit ausreichend hohem Bandabstand ist beispielsweise Diamant, Galliumnitrid (GaN), Indiumphosphid (InP) oder vorzugsweise Siliciumcarbid (SiC). Aufgrund der extrem niedrigen intrinsi­ schen Ladungsträgerkonzentration (Ladungsträgerkonzentration ohne Dotierung) und des sehr geringen Durchlaßverlusts sind die genannten Halbleitermaterialien, insbesondere SiC, beson­ ders vorteilhaft. Die niedrige intrinsische Ladungsträger­ konzentration begünstigt oder ermöglicht sogar erst eine Ladungsspeicherung. Die genannten Halbleiter weisen außerdem eine im Vergleich zu dem "Universalhalbleiter" Silicium deut­ lich höhere Durchbruchsfestigkeit auf, so daß die Halbleiter­ vorrichtung bei einer höheren Spannung eingesetzt werden kann. Das bevorzugte Halbleitermaterial ist Siliciumcarbid (SiC), insbesondere einkristallines Siliciumcarbid vom 3C- oder 4H- oder 6H- oder 15R-Polytyp, da SiC überragende elek­ tronische und thermische Eigenschaften aufweist.
Siliciumcarbid ist auch deshalb besonders günstig, da bei einer Halbleitervorrichtung aus SiC insbesondere ein parasi­ tärer bipolarer Transistor zwischen dem vergrabenen Insel­ gebiet und dem zweiten Halbleitergebiet erst bei einer hohen, an der Steuerelektrode anliegenden Steuerspannung beispiels­ weise von mehr als 40 V einschaltet. Der hohe Wert von 40 V für diese Einschaltspannung hat seine Ursache in der bei SiC sehr hohen Diffusionsspannung von etwa 2,7 V. Silicium weist dagegen nur eine Diffusionsspannung von etwa 0,7 V auf, wo­ durch sich auch die genannte Einschaltspannung ungünstiger­ weise zu einem erheblich niedrigeren Wert verschiebt. Wird nun eine in SiC realisierte Halbleitervorrichtung so dimen­ sioniert (z. B. über geometrische Abmessungen und Dotierungen der jeweiligen Halbleitergebiete), daß das Kanalgebiet bei einer Steuerspannung von typischerweise 15 V bereits voll­ ständig abgeschnürt ist, so kann ein unerwünschtes Einschal­ ten des parasitären Transistors sicher verhindert werden.
Vorteilhaft läßt sich mit der Halbleitervorrichtung als Ein­ zelzelle eine mehrzellige Halbleiterstruktur aufbauen. Dank der Kontaktierung des vergrabenen Inselgebiets durch das Kon­ taktloch in dem Kontaktgebiet, können die einzelnen Halblei­ tervorrichtungen unmittelbar nebeneinander angeordnet werden. Von dem insgesamt für die Halbleiterstruktur zur Verfügung stehenden Platz, beispielsweise auf einem Substrat, geht dann für die Kontaktierung der vergrabenen Inselgebiete kein Platz verloren. Somit wird eine sehr hohe Platzausbeute erreicht.
Bevorzugte Ausführungsbeispiele werden nunmehr anhand der Zeichnung näher erläutert. Zur Verdeutlichung ist die Zeich­ nung nicht maßstäblich ausgeführt, und gewisse Merkmale sind schematisiert dargestellt. Im einzelnen zeigen:
Fig. 1 eine Halbleitervorrichtung mit Kontaktierung eines Inselgebiets über ein Kontaktloch,
Fig. 2 eine Halbleitervorrichtung mit Kontaktierung eines Inselgebiets über mehrere Kontaktlöcher,
Fig. 3 bis 6 Ausführungsbeispiele zur Steuerung eines Kanal­ gebiets der Halbleitervorrichtungen gemäß Fig. 1 oder 2 mittels Verarmungszonen und
Fig. 7 eine mehrzellige Halbleiterstruktur mit der Halb­ leitervorrichtung gemäß Fig. 6 als Einzelzelle.
Einander entsprechende Teile sind in den Fig. 1 bis 7 mit denselben Bezugszeichen versehen.
Die in den Fig. 1 dargestellte Halbleitervorrichtung 100 um­ faßt ein erstes Halbleitergebiet 2 vom n-Leitungstyp (Elek­ tronenleitung) und ein vergrabenes Inselgebiet 3 vom p-Lei­ tungstyp (Löcherleitung). Das erste Halbleitergebiet 2 weist eine Oberfläche 20 auf. Das vergrabene Inselgebiet 3 ist unterhalb dieser Oberfläche 20 innerhalb des ersten Halb­ leitergebiets 2 angeordnet und verläuft wenigstens an seiner der Oberfläche 20 des ersten Halbleitergebiets 2 zugewandten Seite lateral, d. h. im wesentlichen parallel zur Oberfläche 20 des ersten Halbleitergebiets 2.
Das erste Halbleitergebiet 2 besteht aus einem Substrat 27 und einer darauf angeordneten, epitaktisch aufgewachsenen Halbleiterschicht 26 vom gleichen Leitungstyp wie dem des Substrats 27. Im allgemeinen weist sie eine niedrigere Ladungsträgerkonzentration als das Substrat 27 auf.
Als Halbleitermaterial wird SiC verwendet. Bevorzugte Dotier­ stoffe für SiC sind Bor und Aluminium für p-Dotierung und Stickstoff für n-Dotierung.
Vorzugsweise wird das vergrabene Inselgebiet 3 durch Ionen­ implantation von Dotierstoffteilchen in die Oberfläche 20 des ersten Halbleitergebiets 2 erzeugt. Zur Herstellung des Halb­ leitergebiets 2 und des Inselgebiets 3 können aber auch ein epitaktisches Wachstum entsprechender Halbleiterschichten und ein anschließendes Strukturieren dieser Schichten vorgesehen werden.
Die vertikale, d. h. senkrecht zur Oberfläche 20 verlaufende, Ausdehnung des vergrabenen Inselgebiets 3 beträgt insbeson­ dere zwischen 0,1 µm und 1,0 µm. Die laterale Ausdehnung des vergrabenen Inselgebiets 3 parallel zur Oberfläche 20 des ersten Halbleitergebiets 2 im dargestellten Querschnitt liegt zwischen 10 µm und 30 µm.
An der Oberfläche 20 des ersten Halbleitergebiets 2 ist gemäß Fig. 1 ein Kontaktgebiet 5 vorgesehen. Das Kontaktgebiet 5 ist vorzugsweise höher dotiert und vom gleichen Leitungstyp wie dem des ersten Halbleitergebiets 2. Die laterale Ausdehnung des Kontaktgebiets 5 ist in allen Richtungen parallel zur Oberfläche 20 des ersten Halbleitergebiets 2 kleiner als die laterale Ausdehnung des vergrabenen Inselgebiets 3. Üblicher­ weise liegt die laterale Ausdehnung des Kontaktgebiets zwi­ schen 6 µm und 28 µm.
Das vergrabene Inselgebiet 3 und das Kontaktgebiet 5 sind relativ zueinander so angeordnet, daß in einer Projektion senkrecht zur Oberfläche 20 des ersten Halbleitergebiets 2 die Projektion des Kontaktgebiets 5 vollständig innerhalb der Projektion des vergrabenen Inselgebiets 3 liegt.
Innerhalb des Kontaktgebiets 5 ist ein Kontaktloch 70 vor­ gesehen, das sich in Tiefenrichtung bis zu dem vergrabenen Inselgebiet 3 erstreckt. Über dieses Kontaktloch 70 kann das vergrabene Inselgebiet 3 auf einfache Weise elektrisch kon­ taktiert werden. Dazu ist eine erste Elektrode 50 aus einem elektrisch leitenden Material vorgesehen, das sowohl das Kon­ taktgebiet 5 als auch das vergrabene Inselgebiet 3 ohmsch kontaktiert. Kontaktgebiet 5 und vergrabenes Inselgebiet 3 sind dann kurzgeschlossen, wodurch eine sich zwischen diesen beiden Gebieten ansonsten ausbildende Kapazität vorteilhaf­ terweise praktisch eleminiert, mindestens jedoch stark redu­ ziert wird. Das Kontaktloch 70 ermöglicht außerdem wegen der direkten Anbindung an die erste Elektrode 50 eine sehr nieder­ ohmige Kontaktierung des vergrabenen Inselgebiets 3. Die reduzierten Werte der Kapazität und des ohmschen Anschluß­ widerstands wirken sich besonders positiv aus, wenn mit der Halbleitervorrichtung 100 schnelle Schalthandlungen vorgenom­ men werden sollen. Als Material für die erste Elektrode 50 kommt Polysilicium oder ein Metall, vorzugsweise Nickel (Ni), Aluminium (Al), Tantal (Ta), Titan (Ti) oder Wolfram (W), in Frage.
Das Kontaktloch wird insbesondere über einen Trockenätzprozeß hergestellt. Da jeder Ätzprozeß mit gewissen Schwankungen, was die Ätztiefe anbelangt, verbunden ist, kann eine Anbin­ dung des vergrabenen Inselgebiets 3 über nur ein einziges Kontaktloch 70 zu einer Fehlkontaktierung führen, insbeson­ dere dann, wenn die Ätztiefe nicht ausreichend ist. Um dies zu vermeiden, können deshalb mehrere Kontaktlöcher 70 vorge­ sehen sein. Fig. 2 zeigt einen Ausschnitt einer solchen Halb­ leitervorrichtung 100 mit mehreren Kontaktlöchern 70. Das Risiko einer Fehlkontaktierung aufgrund nicht ausreichender Ätztiefe wird mit der dargestellten Ausführungsform deutlich reduziert.
Bei der Ausführungsformen gemäß Fig. 1 ist des weiteren eine zweite Elektrode 60 vorgesehen. Über sie und die erste Elek­ trode 50 kann ein Strom I durch die Halbleitervorrichtung 100 geleitet werden. Die zweite Elektrode 60 ist an einer von der Oberfläche 20 abgewandten weiteren Oberfläche des ersten Halbleitergebiets 2 angeordnet (vertikaler Aufbau). Sie kann jedoch auch an der Oberfläche 20 angeordnet sein (lateraler Aufbau).
Außerhalb des Kontaktgebiets 5 ist eine an die Oberfläche 20 angrenzende erste Verarmungszone 24 angeordnet, die sich in­ nerhalb des ersten Halbleitergebiets 2 befindet. Zwischen dem ersten Halbleitergebiet 2 und dem vergrabenen Inselgebiet 3 ist ein p-n-Übergang gebildet, dessen Verarmungszone (Raum­ ladungszone, Zone mit Verarmung an Ladungsträgern) hier als zweite Verarmungszone 23 bezeichnet wird. Die zweite Ver­ armungszone 23 umgibt das gesamte vergrabene Inselgebiet 3. Beide Verarmungszonen 23 und 24 sind gestrichelt in Fig. 1 eingezeichnet.
Die erste und zweite Verarmungszone 23 bzw. 24 begrenzen ein Kanalgebiet 22, das innerhalb des ersten Halbleitergebiets 2 und im Strompfad zwischen der ersten und zweiten Elektrode 50 bzw. 60 liegt. Die erste Verarmungszone 24 und das vergrabene Inselgebiet 3 sind so angeordnet, daß sich die beiden Ver­ armungszonen 23 und 24 in einer Projektion auf die Oberfläche 20 des ersten Halbleitergebiets 2 an ihren seitlichen Rändern überlappen. Das Kanalgebiet ist gerade innerhalb dieses Über­ lappungsbereichs angeordnet. Typischerweise beträgt die Länge des Kanalgebiets 22 zwischen 1 µm und 5 µm. Die vertikale Ausdehnung des Kanalgebiets 22 liegt zwischen 0,1 µm und 1 µm. Da die sich in das Kanalgebiet 22 erstreckenden beiden Verarmungszonen 23 und 24 durch die starke Verarmung an Ladungsträgern einen wesentlich höheren elektrischen Wider­ stand als das erste Halbleitergebiet 2 aufweisen, ist im wesentlichen nur der Innenbereich des Kanalgebiets 22 strom­ tragfähig.
Das Kanalgebiet bestimmt maßgeblich das Verhalten der gesam­ ten Halbleitervorrichtung 100. Bei einer Ausbildung als Strombegrenzer hängt das Verhalten bei Anliegen einer Be­ triebsspannung in Durchlaßrichtung (Vorwärtsrichtung) von dem zwischen den beiden Elektroden 50 und 60 durch die Halblei­ tervorrichtung 100 fließenden elektrischen Strom I ab. Mit steigender Stromstärke I wächst der Vorwärtsspannungsabfall zwischen den Elektroden 50 und 60. Dies führt zu einer Ver­ größerung der Verarmungszonen 23 und 24 und zu einer mit einer entsprechenden Widerstandserhöhung verbundenen Vermin­ derung des Querschnitts im Kanalgebiet 22. Bei Erreichen eines bestimmten kritischen Stromwertes (Sättigungsstrom) berühren sich die beiden Verarmungszonen 23 und 24 und schnü­ ren das Kanalgebiet 22 vollständig ab.
Die Ausführungsbeispiele von Fig. 3 bis 6 beziehen sich alle­ samt auf die Ausgestaltung der ersten Verarmungszone 24. Des­ halb ist auch jeweils nur der hierfür relevante Ausschnitt der Halbleitervorrichtung 100 von Fig. 1 dargestellt.
In dem Ausführungsbeispiel gemäß Fig. 3 wird die erste Raum­ ladungszone 24 durch einen Schottky-Kontakt hervorgerufen. Dazu befindet sich direkt auf der Oberfläche 20 des ersten Halbleitergebiets 2 eine Steuerelektrode 40. Durch Anlegen einer entsprechenden Steuerspannung an die Steuerelektrode 40 lassen sich die erste Raumladungszone 24 und damit das Kanal­ gebiet 22 in ihren jeweiligen Abmessungen beeinflussen.
In Fig. 3 ist die Steuerelektrode 40 durch einen Zwischen­ bereich 45 von der ersten Elektrode 50 beabstandet. In diesem Zwischenbereich 45 kann sich entweder elektrisch isolierendes oder leitfähiges Material befinden. Im ersten Fall läßt sich die erste Raumladungszone 24 unabhängig von dem Potential am Kontaktgebiet 5 und am vergrabenen Inselgebiet 3 steuern.
Im zweiten Fall bilden die erste Elektrode 50 und die Steuer­ elektrode 40 eine gemeinsame Elektrode. Auf dem Kontaktgebiet 5 wird dabei ein ohmscher Kontakt und auf dem außerhalb des Kontaktgebiets 5 liegenden Bereich der Oberfläche 20 ein Schottky-Kontakt ausgebildet. Die erste Verarmungszone 24 reicht dann bis an das Kontaktgebiet 5 heran.
Die gleichzeitige Bildung eines ohmschen und eines Schottky- Kontakts kann beispielsweise durch eine geeignete Einstellung der Ladungsträgerkonzentrationen des Kontaktgebiets 5 und des ersten Halbleitergebiets 2 beim Dotieren erreicht werden. Bei dem besonders vorteilhaften Halbleitermaterial SiC wählt man insbesondere die Dotierstoffkonzentration des Kontaktgebiets 5 über 1.1019 cm-3 und die des ersten Halbleitergebiets 2 klei­ ner als 2.1016 cm-3. Ein vorteilhaftes Material für die erste Elektrode 50 ist dann Nickel (Ni).
In einem weiteren Ausführungsbeispiel gemäß Fig. 4 wird die erste Raumladungszone 24 durch einen MOS (Metal Oxide Semicon­ ductor)-Kontakt hervorgerufen. Dazu befindet sich direkt auf der Oberfläche 20 eine erste Isolationsschicht 12 in Form einer Oxidschicht. Darauf ist eine Steuerelektrode 40 ange­ ordnet, über die die erste Raumladungszone 24 wiederum ge­ steuert werden kann. Dank der ersten Isolationsschicht 12 geschieht diese Steuerung dann praktisch leistungslos.
Bei den Ausführungsbeispielen gemäß Fig. 5 und 6 ist dagegen an der Oberfläche 20 innerhalb des ersten Halbleitergebiets 2 jeweils ein zweites Halbleitergebiet 4 angeordnet, das gegen­ über dem Leitungstyp des ersten Halbleitergebiets 2 entgegen­ gesetzten Leitungstyp hat, also im dargestellten Ausführungs­ beispiel den p-Leitungstyp. Es wird ebenfalls vorzugsweise durch Ionenimplantation erzeugt. Zwischen dem ersten Halblei­ tergebiet 2 und dem zweiten Halbleitergebiet 4 ist ein p-n- Übergang gebildet, dessen Verarmungszone hier die erste Ver­ armungszone 24 bildet.
Das zweite Halbleitergebiet 4 umschließt das Kontaktgebiet 5 vollständig und ist in der dargestellten Ausführungsform von dem zweiten Halbleitergebiet 4 lateral beabstandet. Der late­ rale Abstand des Kontaktgebiets 5 von dem zweiten Halbleiter­ gebiet 4 liegt bei zwischen 1 µm und 3 µm. Beide Gebiete kön­ nen aber auch unmittelbar aneinandergrenzen.
Bei den in Fig. 5 dargestellten Ausführungsformen erstreckt sich auf der Oberfläche 20 jeweils eine Schicht vom zweiten Halbleitergebiet 4 bis hin zu dem Kontaktgebiet 5. Diese Schicht besteht in der ersten Ausführungsform aus elektrisch isolierendem und in der zweiten Ausführungsform aus leitfähi­ gem Material. In beiden Fällen ergibt sich eine passive Halb­ leitervorrichtung 100, die von außen nicht gezielt, bei­ spielsweise über Anlegen einer Steuerspannung, gesteuert wer­ den kann.
Im ersten Fall ist auf der freien, nicht an das erste Halb­ leitergebiet 2 angrenzenden Oberfläche des zweiten Halblei­ tergebiet 4 eine erste Isolationsschicht 12 angeordnet, die auch einen angrenzenden Randbereich des Kontaktgebiets 5 be­ deckt. Die erste Isolationsschicht 12 isoliert das zweite Halbleitergebiet 4 elektrisch und verhindert gleichzeitig ein Abfließen von aus der ersten Verarmungszone 24 in das zweite Halbleitergebiet 4 diffundierten Ladungen (im dargestellten Fall Elektronen). Die Leckströme der ersten Isolationsschicht 12 sollten möglichst gering sein, um eine gute Ladungsspei­ cherung im zweiten Halbleitergebiet 4 zu gewährleisten. Eine weitere Funktion der ersten Isolationsschicht 12 ist die elektrische Isolation des zweiten Halbleitergebiets 4 von der ersten Elektrode 50.
Sowohl bei SiC als auch bei Si als Halbleitermaterial wird für die erste Isolationsschicht 12 ein Oxid, vorzugsweise das Dielektrikum Siliciumdioxid (SiO2) verwendet, das insbeson­ dere thermisch gewachsen wird. Thermisches Oxid weist hervor­ ragende Isolationseigenschaften auf und kann auf SiC durch. Trocken- oder Naßoxidation bei Temperaturen über 1000°C er­ zeugt werden.
Im zweiten Fall erstreckt sich die das Kontaktgebiet 5 kon­ taktierende erste Elektrode 50 auch bis zum zweiten Halblei­ tergebiet 4 und kontaktiert dieses ebenfalls ohmsch. Dann sind erstes und zweites Halbleitergebiet 2 bzw. 4 und ver­ grabenes Inselgebiet 3 über die erste Elektrode elektrisch leitend, insbesondere niederohmig, miteinander verbunden.
Im Gegensatz zu den passiven (nicht steuerbaren) Ausführungs­ formen gemäß Fig. 5 ist bei der aktiven (steuerbaren) Halblei­ tervorrichtung 100 gemäß Fig. 6 auf dem zweiten Halbleiter­ gebiet 4 eine gesonderte Steuerelektrode 40 vorgesehen. Die Steuerelektrode 40 ist unter einer zweiten Isolationsschicht 11 vergraben, wodurch sie elektrisch von der ersten Elektrode 50 isoliert ist. Damit kann man durch Anlegen eines Steuer­ potentials an die Steuerelektrode 40 die Ausdehnung der ersten Verarmungszone 24 unabhängig von einem an der ersten Elektrode 50 anstehenden Potential verändern. Die Leitfähig­ keit des Kanalgebiets 22 läßt sich folglich in dieser Ausfüh­ rungsform steuern.
Dank der beschriebenen Kontaktierung des vergrabenen Insel­ gebiets 3 über mindestens ein Kontaktloch 70 im Kontaktgebiet 5 kann mit allen vorstehend beschriebenen Ausführungsformen der Halbleitervorrichtung 100 eine Halbleiterstruktur mit vielen einzelnen Halbleitervorrichtungen 100 auf einfache Weise aufgebaut werden. Als Beispiel für einen solchen Mehr­ zellenaufbau zeigt Fig. 7 eine aus vielen Halbleitervorrich­ tungen 100 gemäß Fig. 6 aufgebaute Halbleiterstruktur. In Fig. 7 sind ohne Beschränkung der Allgemeinheit insgesamt drei parallelgeschaltete Halbleitervorrichtungen 100 dargestellt.
Die Halbleiterstruktur besitzt jeweils eine allen Halbleiter­ vorrichtungen 100 gemeinsame erste und zweite Elektrode 50 bzw. 60, zwischen denen ein Strom I über die Halbleiterstruk­ tur fließt. Der Strom I teilt sich dabei auf die einzelnen Halbleitervorrichtungen 100 auf. Er kann über die Steuerelek­ troden 40 der einzelnen Halbleitervorrichtungen 100 gesteuert werden, wobei die Steuerelektroden 40 untereinander elek­ trisch leitend verbunden sind und als Gesamtheit ein in Fig. 7 nicht explizit gezeigtes Metallisierungsnetz darstellen. Die­ ses Netz der Steuerelektroden 40 ist durch die zweite Isola­ tionsschicht 11 von der ersten Elektrode 50 isoliert. Die ge­ zeigte Struktur verdeutlicht noch einmal, daß die Kontaktie­ rung der vergrabenen Inselgebiete 3 über die Kontaktlöcher 70 in den Kontaktgebieten 5 ein elegante, einfache und platzspa­ rende Möglichkeit darstellt, die vergrabenen Inselgebiete 3 an ein definiertes Potential zu legen.
In dem in Fig. 7 gezeigten Zelldesign der Halbleiterstruktur sind die einzelnen Halbleitervorrichtungen jeweils als wenig­ stens annähernd quadratische Zellen ausgeführt. Anstelle eines solchen Zelldesigns kann auch eine andere, beispiels­ weise eine kammartige Topologie vorgesehen sein.

Claims (16)

1. Halbleitervorrichtung mit Kontaktierung umfassend:
  • a) ein erstes Halbleitergebiet (2) eines vorgegebenen Lei­ tungstyps (n oder p) mit einer Oberfläche (20),
  • b) ein Kontaktgebiet (5), das an der Oberfläche (20) inner­ halb des ersten Halbleitergebiets (2) angeordnet ist,
  • c) ein als Teil des ersten Halbleitergebiets (2) ausgebil­ detes Kanalgebiet (22),
    • 1. das seinerseits Teil eines Pfads eines Stroms (I) vom oder zum Kontaktgebiet (5) ist, und
    • 2. innerhalb dessen der Strom (I) über wenigstens eine Ver­ armungszone (23, 24) beeinflußbar ist,
  • d) ein innerhalb des ersten Halbleitergebiets (2) vergrabe­ nes Inselgebiet (3) mit gegenüber dem Leitungstyp des ersten Halbleitergebiets (2) entgegengesetztem Leitungs­ typ (p oder n), das unterhalb des Kontaktgebiets (5) angeordnet ist, und
  • e) mindestens ein in das Kontaktgebiet (5) bis zum Insel­ gebiet (3) hineinreichendes Kontaktloch (70)
in das erste Halbleitergebiet (2) bis zum Inselkontaktgebiet (6) hineinreichende Kontaktlöcher (70) vorgesehen sind.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß in dem mindestens einen Kontaktloch (70) das Kontaktgebiet (5) und das Inselgebiet (3) über eine erste Elektrode (50) ohmsch kontaktiert und miteinander elektrisch leitend verbunden sind.
3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß mehrere Kontaktlöcher (70) vorgesehen sind, in die die erste Elektrode (50) jeweils hineinreicht.
4. Halbleitervorrichtung nach Anspruch 2 oder 3, da­ durch gekennzeichnet, daß eine erste Verarmungszone (24) die Verarmungszone eines Schottky-Kon­ takts ist, der insbesondere über eine Steuerelektrode (40) und einen außerhalb des Kontaktgebiets (5) liegenden Bereich des ersten Halbleitergebiets (2) gebildet ist.
5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Steuerelektrode (40) des Schottky-Kontakts und die erste Elektrode (50) des Kon­ taktgebiets (5) und des Inselgebiets (3) als gemeinsame Elek­ trode gebildet sind.
6. Halbleitervorrichtung nach Anspruch 2 oder 3, da­ durch gekennzeichnet, daß eine erste Verarmungszone (24) die Verarmungszone eines MIS-Kontakts ist, der insbesondere über eine auf einer ersten Isolations­ schicht (12) angeordneten Steuerelektrode (40) gebildet ist, wobei die erste Isolationsschicht (12), die insbesondere eine Oxidschicht ist, ihrerseits auf der Oberfläche (20) des ersten Halbleitergebiets (2) in einem außerhalb des Kontakt­ gebiets (5) liegenden Bereich angeordnet ist.
7. Halbleitervorrichtung nach Anspruch 2 oder 3, da­ durch gekennzeichnet, daß eine erste Verarmungszone (24) die Verarmungszone eines p-n-Übergangs ist, der zwischen dem ersten Halbleitergebiet (2) und einem zweiten Halbleitergebiet (4), das gegenüber dem Leitungstyp des ersten Halbleitergebiets (2) entgegengesetzten Leitungs­ typ (p oder n) aufweist und das an der Oberfläche (20) inner­ halb des ersten Halbleitergebiets (2) angeordnet ist, gebil­ det ist.
8. Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß das zweite Halbleiter­ gebiet (4) an der Oberfläche (20) mit einer ersten Isola­ tionsschicht (12) bedeckt ist.
9. Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß das zweite Halbleiter­ gebiet (4) mit einer Steuerelektrode (40) zum Steuern des elektrischen Widerstandes im Kanalgebiet (22) ohmsch kontak­ tiert ist.
10. Halbleitervorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Steuerelektrode (40) des zweiten Halbleitergebiets (4) und die erste Elektrode (50) des Kontaktgebiets (5) und des Inselgebiets (3) als gemeinsame Elektrode ausgebildet sind.
11. Halbleitervorrichtung nach einem der Ansprüche 4, 6 und 9, dadurch gekennzeichnet, daß die Steuerelektrode (40) und die erste Elektrode (50) durch eine zweite Isolationsschicht (11), insbesondere eine Oxidschicht, elektrisch voneinander isoliert sind.
12. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sich das Inselgebiet (3) in allen Richtungen parallel zur Oberfläche (20) des ersten Halbleitergebiets (2) weiter er­ streckt als das Kontaktgebiet (5).
13. Halbleitervorrichtung nach einem der Ansprüche 4 bis 12, dadurch gekennzeichnet, daß sich die erste Verarmungszone (24) und eine um das Inselgebiet (3) herum angeordnete zweite Verarmungszone (23) in einer Projek­ tion in eine gemeinsame Ebene an ihren seitlichen Rändern überlappen, wobei das Kanalgebiet (22) zwischen den beiden Verarmungszonen (23, 24) im Bereich dieser Überlappung liegt.
14. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf einer der Oberfläche (20) gegenüberliegenden Seite des ersten Halbleitergebiets (2) eine zweite Elektrode (60) angeordnet ist.
15. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Siliciumcarbid als Halbleitermaterial vorgesehen ist.
16. Halbleiterstruktur gekennzeichnet durch eine Vielzahl von Halbleitervorrichtungen nach einem der vorhergehenden Ansprüche, wobei die Halbleitervorrichtungen insbesondere elektrisch parallel geschaltet sind.
DE1998142488 1998-09-16 1998-09-16 Halbleitervorrichtung und Halbleiterstruktur mit Kontaktierung Withdrawn DE19842488A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1998142488 DE19842488A1 (de) 1998-09-16 1998-09-16 Halbleitervorrichtung und Halbleiterstruktur mit Kontaktierung
PCT/DE1999/002800 WO2000016403A1 (de) 1998-09-16 1999-09-03 Halbleitervorrichtung und halbleiterstruktur mit kontaktierung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998142488 DE19842488A1 (de) 1998-09-16 1998-09-16 Halbleitervorrichtung und Halbleiterstruktur mit Kontaktierung

Publications (1)

Publication Number Publication Date
DE19842488A1 true DE19842488A1 (de) 2000-03-30

Family

ID=7881208

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998142488 Withdrawn DE19842488A1 (de) 1998-09-16 1998-09-16 Halbleitervorrichtung und Halbleiterstruktur mit Kontaktierung

Country Status (2)

Country Link
DE (1) DE19842488A1 (de)
WO (1) WO2000016403A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009060168A1 (en) * 2007-11-09 2009-05-14 Rolls-Royce Plc Current limiting diode and method of manufacturing thereof
EP2378560A3 (de) * 2002-07-24 2012-04-18 Sumitomo Electric Industries, Ltd. Vertikal-Sperrschicht-Feldeffekttransistor und Herstellungsverfahren dafür

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10036208B4 (de) * 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
DE10145765B4 (de) * 2001-09-17 2004-09-02 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit hoch dotiertem Kanalleitungsgebiet und Verfahren zur Herstellung eines Halbleiteraufbaus
DE10147696C2 (de) * 2001-09-27 2003-11-06 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit zwei Kathodenelektroden und Schalteinrichtung mit dem Halbleiteraufbau
DE10161139B4 (de) * 2001-12-12 2004-07-15 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit Schottky-Diode für Rückwärtsbetrieb
DE10213534B4 (de) 2002-03-26 2007-06-21 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit Schaltelement und Randelement
WO2004084310A1 (de) 2003-03-19 2004-09-30 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
DE102015226641A1 (de) * 2015-12-23 2017-06-29 Robert Bosch Gmbh Strombegrenzungsvorrichtung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1216968A (en) * 1983-09-06 1987-01-20 Victor A.K. Temple Insulated-gate semiconductor device with improved base-to-source electrode short and method of fabricating said short
DE3804254A1 (de) * 1988-02-11 1989-08-24 Siemens Ag Durch feldeffekt steuerbares halbleiterbauelement
US5795793A (en) * 1994-09-01 1998-08-18 International Rectifier Corporation Process for manufacture of MOS gated device with reduced mask count
DE4435458C2 (de) * 1994-10-04 1998-07-02 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JP3708998B2 (ja) * 1994-11-04 2005-10-19 シーメンス アクチエンゲゼルシヤフト 電界効果により制御可能の半導体デバイスの製造方法
DE19548443A1 (de) * 1995-12-22 1997-06-26 Siemens Ag Halbleiteranordnung zur Strombegrenzung
WO1998006136A1 (de) * 1996-08-01 1998-02-12 Siemens Aktiengesellschaft Durch feldeffekt steuerbares halbleiterbauelement

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2378560A3 (de) * 2002-07-24 2012-04-18 Sumitomo Electric Industries, Ltd. Vertikal-Sperrschicht-Feldeffekttransistor und Herstellungsverfahren dafür
EP2378546A3 (de) * 2002-07-24 2013-03-06 Sumitomo Electric Industries, Ltd. Vertikal-Sperrschicht-Feldeffekttransistor und Herstellungsverfahren dafür
WO2009060168A1 (en) * 2007-11-09 2009-05-14 Rolls-Royce Plc Current limiting diode and method of manufacturing thereof

Also Published As

Publication number Publication date
WO2000016403A1 (de) 2000-03-23

Similar Documents

Publication Publication Date Title
EP1303883B1 (de) Halbleiteraufbau mit vergrabenem inselgebiet und kontaktgebiet
EP0886883B1 (de) Elektronische einrichtung zum schalten elektrischer ströme, für hohe sperrspannungen und mit geringen durchlassverlusten
EP0868750B1 (de) Halbleiteranordnungen zur strombegrenzung
EP1604404B1 (de) Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
DE112015004515B4 (de) Halbleitervorrichtungen
EP1116274B1 (de) Elektronische schalteinrichtung mit mindestens zwei halbleiterbauelementen
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102006056809B3 (de) Anschlussstruktur für ein elektronisches Bauelement
EP0978159B1 (de) Vorrichtung zum begrenzen elektrischer wechselströme, insbesondere im kurzschlussfall
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE19726678A1 (de) Passiver Halbleiterstrombegrenzer
DE19859502C2 (de) Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet
DE19717614A1 (de) Passiver Halbleiterstrombegrenzer
DE19842488A1 (de) Halbleitervorrichtung und Halbleiterstruktur mit Kontaktierung
DE10213534B4 (de) Halbleiteraufbau mit Schaltelement und Randelement
DE19638437C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10147696C2 (de) Halbleiteraufbau mit zwei Kathodenelektroden und Schalteinrichtung mit dem Halbleiteraufbau
DE10161139B4 (de) Halbleiteraufbau mit Schottky-Diode für Rückwärtsbetrieb
EP1245051B1 (de) Verpolungssicherer dmos-transistor
DE102020122264B4 (de) Mesa-Kontakt für MOS-gesteuerte Leistungshalbleitervorrichtung und Herstellungsverfahren
DE3632642A1 (de) Halbleiter-leistungs-bauelement
DE10145765A1 (de) Halbleiteraufbau mit hoch dotiertem Kanalleitungsgebiet und Verfahren zur Herstellung eines Halbleiteraufbaus
DE19842475A1 (de) Halbleiterstruktur mit Kontaktierung
DE10245050A1 (de) IGBT mit integriertem Freilaufelement
EP1930952A1 (de) Vertikale Halbleiterstruktur und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee