DE3632642A1

DE3632642A1 - Halbleiter-leistungs-bauelement

Info

Publication number: DE3632642A1
Application number: DE19863632642
Authority: DE
Inventors: Antonio Prof Caruso; Salvatore Dr Musumeci; Paolo Prof Spirito; Gian Franco Vitale
Original assignee: SGS Microelettronica SpA
Current assignee: STMicroelectronics SRL
Priority date: 1985-09-26
Filing date: 1986-09-25
Publication date: 1987-03-26
Anticipated expiration: 2006-09-26
Also published as: GB2181890B; FR2587842B1; GB2181890A; IT8506614A0; IT1202313B; DE3632642C2; FR2587842A1; GB8619843D0

Description

Die Erfindung betrifft allgemein elektronische Halbleiter- Leistungs-Bauelemente, in denen der Stromfluß zwischen der Source-Elektrode und der Drain-Elektrode vertikal gerichtet ist und durch die Gate-Elektrode gesteuert wird.

Die Erfindung betrifft insbesondere solche Leistungs-Bauelemente, die erhöhten Spannungen standhalten müssen und höhere Ströme vertragen sollen, und die außerdem schnell umschalten können.

Es gibt Bauelemente mit statischer Induktion: den Transistor mit statischer Induktion (SIT), den Bipolar-Transistor mit statischer Induktion (BSIT), den Bipolar-Sperrschicht- Feldeffekttransistor (BJFET).

Im Stand der Technik jedoch gibt es diese Bauelemente nicht nur nicht als Leistungs-Bauelemente, sondern sie erfüllen derzeit insbesondere nicht die Forderung, eine erhöhte Blockier- oder Sperrspannung zwischen Drain und Source (V _DS) bei Vorhandensein einer Sperrvorspannung am Gate, d. h. im selbstsperrenden Zustand (normally OFF) zu besitzen, und außerdem geringe Leitungs-Widerstandswerte zu (R _ON) besitzen, ungeachtet eines sehr hohen Widerstandswerts der Epitaxieschicht der Drain-Zone, wenn die Vorspannung an dem Gate gegenüber der Source in Durchlaßrichtung gepolt ist und ein Gate Strom fließt.

Aufgabe der Erfindung ist es, ein Bauelement zu schaffen, welches die oben aufgezeigten Nachteile vermeidet oder doch zumindest mildert und den genannten Forderungen entspricht.

Hierzu schafft die Erfindung einen selbstsperrenden Leistungs- Transistor mit erhöhten Sperrspannungen und geringen Sättigungsspannungen. Dieser Transistor wird abgekürzt als BMFET bezeichnet. Er ist dadurch gekennzeichnet, daß die Epitaxieschicht der Drain-Zone eine Störstellenkonzentration von weniger als 4 × 10¹³ Atomen/cm³ und eine Dicke von mehr als 10 µm besitzt, daß der Kanal eine Breite von weniger als 4 µm und eine Länge besitzt, die größer als die Breite ist, und daß die Source-Zone eine Oberflächen-Störstellenkonzentration von mehr als 5 × 10¹⁸ Atomen/cm³ und eine Dicke von mehr als 1 µm besitzt, derart, daß die Sperrschicht zwischen der Source-Zone und dem Kanal für Minoritätsträger in der Epitaxieschicht reflektierend, d. h. abstossend ist. Die Erfindung ist also dadurch gekennzeichnet, daß zu dem selbstsperrenden Betrieb ein Leitfähigkeits- Modulations-Funktion der Epitaxieschicht hinzukommt.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 eine nicht-maßstabsgetreue Querschnittansicht eines Teils eines erfindungsgemäßen Bauelements,

Fig. 2 eine nicht-maßstabsgetreue Querschnittansicht eines Teils eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Bauelements.

In der Zeichnung sind mit gleichen Bezugszeichen ähnliche oder gleiche Teile bezeichnet.

Fig. 1 zeigt den Schnitt durch einen Teil eines Halbleiterplättchens (Chips), in welchem ein N-Kanal-Leistungstransistor gemäß der Erfindung ausgebildet ist.

Ein Substrat 1 besteht aus monokristallinem Silicium, welches N ⁺⁺-leitend ist und mit Antimon einer Konzentration von 2 × 10¹⁹ Atomen/cm³ dotiert ist. Darüber liegt eine durch epitaktisches Wachstum gebildete Schicht 2, die N ^---leitend ist und mit Phosphor einer Konzentration von weniger als 2 × 10¹³ Atomen/cm³ dotiert ist. Letzteres entspricht einem Widerstandswert von mehr als 200 Ohm-cm. Die Schicht 2 hat eine Dicke zwischen 20 und 120 µm, dimensioniert in Abhängigkeit der Source-Drain-Blockierspannung des Transistors.

Das Substrat 1 und die darüber befindliche Epitaxieschicht 2 bilden die Drain-Zone des Bauelements.

In dem speziellen Fall eines Transistors, der eine Blockierspannung von 700 V verträgt, beträgt die Dicke der Epitaxieschicht 2 60 µm, kombiniert mit weiteren Merkmalen des Bauelements, die weiter unten näher erläutert sind.

Unterhalb der Oberfläche 7 des Bauelements, welche teilweise von einer Isolierschicht 8 aus Siliciumoxid bedeckt ist, befinden sich zwei P⁺-dotierte (mit Bor dotierte) Diffusionszonen 3 und 4, die nicht miteinander in Berührung stehen. Diese Zonen reichen 12 µm in die Epitaxieschicht unterhalb der Oberfläche 7 hinein, sie besitzen eine Oberflächenkonzentration von 10¹⁸ Atomen/cm³, und zusammen bilden sie das Gate des Transistors. Der enge Zwischenraum, der in der Epitaxieschicht 2 verbleibt und durch die einander gegenüberliegenden Ränder der Zonen 3 und 4 begrenzt wird, bildet den Kanal 6.

In der Epitaxieschicht 2 ist unterhalb der Oberfläche 7, zentriert auf den Kanal des Transistors sowie teilweise begrenzt durch die Zonen 3 und 4 des Gates, eine N ⁺⁺- leitende, mit Phosphor einer Oberflächenkonzentration von 10²⁰ Atomen/cm³ dotierte und eine Tiefe H = 4 µm aufweisende Diffusionszone 5 angeordnet, welche die Source des Transistors bildet.

Die Diffusionszonen 3 und 4 des Gates und die Diffusionszone 5 der Source werden durch Ionenimplantation des jeweiligen Dotierstoffs und durch anschließendes Warmbehandeln bei erhöhter Temperatur realisiert. Es ist jedoch ebenfalls möglich, die Zonen mit Hilfe einer anderen Technologie herzustellen.

Man erhält also eine gut definierte Geometrie des Kanals, der eine Breite W ≦ωτ 4 µm und eine Länge L besitzt, die größer ist als die Breite W, hier genau L = 8 µm beträgt.

Auf der Oberfläche 7, in den Fenstern innerhalb der Isolierschicht 8, befinden sich die Metallisierungen 9, welche die Elektrode S der Source bilden, und die Metallisierungen 10, 11, welche mittels metallischer Leiterbahnen, die in der Zeichnung nicht dargestellt sind, zueinander parallel geschaltet sind, und welche die Elektroden G des Gates bilden. Auf der gegenüberliegenden Seite des Chips befinden sich auf der freiliegenden Oberfläche des Substrats 1 die Metallisierung 12, welche die Elektrode D des Drains des Leistungstransistors bildet.

Es erscheint angebracht, auf den erhöhten Widerstandswert der Epitaxieschicht 2 und auf die Geometrie des Kanals 6 näher einzugehen.

Der minimale Abstand W zwischen den zwei das Gate bildenden Zonen 3, 4 wird sehr klein gehalten, genauer gesagt kleiner als 4 µm, derart, daß die Verarmungszone in der Epitaxieschicht 2, die sich an jedem PN-Übergang zwischen den aneinandergrenzenden Zonen 3-2 und 4-2 ergibt, wenn lediglich dessen (eingebautes) Eigenpotential vorhanden ist, hinlänglich oberhalb von W/2 liegt. In diesem Fall ergibt sich, daß der Kanal 6 vollständig von beweglichen Ladungsträgern befreit ist (Abschnürung).

Wenn der Widerstandswert der Epitaxieschicht 2 auf einen ausreichend hohen Wert eingestellt wird, und wenn außerdem die Länge L des Kanals 6 größer gemacht wird als der kleinste Abstand W zwischen den Gate-Zonen, reicht das kleinste Potential der Verarmungszonen in dem Kanal aufgrund der Eigenspannungen aus, um den Majoritätsträgerfluß von der Source bis zu dem Drain auch dann zu blockieren, wenn an die Drain-Zone eine Spannung V _DS angelegt wird, die gegenüber der Spannung an der Source positiv ist.

Beispielsweise gelingt dies bis zu einer maximalen Sperr- oder Blockierspannung V _DS von mehr als 700 V, wenn die geometrischen Parameter des Kanals 6 den Bedingungen W ≦ωτ 4 µm und L = 8 µm entsprechen sowie die Epitaxieschicht 2 - wie erwähnt - eine Störstellenkonzentration von weniger als 2 × 10¹³ Atomen/cm³ und eine Dicke von 60 µm besitzt.

Deshalb wird das Bauelement auf diese Weise auch dann gesperrt, wenn das Gate gegenüber der Source in Sperrrichtung vorgespannt ist: dies entspricht dem selbstsperrenden Zustand (normally OFF).

Es ist nun klar, daß bei einer Vorspannung von Null, und insbesondere, wenn das Gate gegenüber der Source in Sperrichtung vorgespannt ist, der BMFET-Transistor gemäß der Erfindung gesperrt wird und daher keinen Drain-Strom I _D leitet. Es soll nun der Betrieb des leitenden Transistors betrachtet werden, wobei zu beachten ist, daß der normale leitende Betriebszustand (eingeschaltetes Bauelement) dann erfolgt, wenn das Gate gegenüber der Source in Durchlaßrichtung vorgespannt ist.

Im leitenden Zustand gestattet die erfindungsgemäße Bauelementstruktur die Erzielung erhöhter Stromdichten und extrem geringer Widerstandswerte R _ON, ungeachtet der Tatsache, daß der Widerstandswert des Kanals sehr hoch ist, wenn der Übergang zwischen der Source-Zone 5 und dem Kanal 6 derart ausgebildet ist, daß er für Minoritätsträger stark abstossend ist, d. h., eine geringe Rekombinationsgeschwindigkeit aufweist. Dies ist möglich, wenn man die Zone 5 mit einer viel stärkeren Dotierung als die Epitaxieschicht 2 versieht, einen abrupten Übergang zwischen den Dotierungswerten vorsieht und eine Dicke H wählt, die oberhalb der Diffusionslänge der Minoritätsträger in dieser Zone 5 liegt.

Als Beispiel wird hier speziell angegeben, daß die Zone 5 eine Dicke H = 4 µm und eine Oberflächenkonzentration von Phosphor von 10²⁰ Atomen/cm³ besitzt.

Wenn man in diesem Fall das Gate bezüglich der Source in Durchlaßrichtung vorspannt, arbeitet das Bauelement in der Bipolar-Betriebsart. Die Zonen 3 und 4 des Gates injizieren in die Expitaxieschicht 2 Minoritätsträger, welche, indem sie sich an dem Übergang zwischen der Source 5 und dem Kanal 6 sammeln, eine zusätzliche Injektion von Majoritätsträgern aus einem Teil der Source- Zone 5 hervorrufen. Da der Kanal 6 eine sehr schwache Dotierung aufweist (≦ωτ 2 × 10¹³ Atome/cm³), vereinigen sich in ihm die Bedingungen der starken Injektion wieder, wobei die Dichte der Minoritätsträger und die der Majoritätsträger einander ungefähr gleichen und viel höher sind, als die Dichte, die auf die Dotierung der Epitaxieschicht 2 zurückzuführen ist, wodurch der Teil des Kanals 6, der näher an der Source-Zone 5 liegt, dazu gebracht wird, im Plasma-Zustand bei vernachlässigbarem elektrischen Feld zu arbeiten.

Liegt das Potential der Drain-Zone unterhalb des Potentials der Gate-Zone, breitet sich das Plasma in die gesamte Epitaxieschicht 2 der Drain-Zone aus, was zu einem extrem niedrigen Widerstand R _ON führt, der praktisch unabhängig ist vom Widerstandswert der Epitaxieschicht selbst: auf diese Weise erhält man das Phänomen der Leitfähigkeits- Modulation der Epitaxieschicht 2.

Zusammengefaßt: der erfindungsgemäße BMFET-Leistungstransistor vereinigt in sich die Vorteile des selbstsperrenden Betriebs bei hohen Blockierspannungen und der Steuerung der Leitfähigkeit. Dies ermöglicht sehr geringe Widerstandswerte für R _ON im leitenden Zustand und folglich sehr kleine Sättigungsspannungen bei hohen Strömen.

Ein weiterer Vorzug des erfindungsgemäßen Bauelementes ist in den Schaltzeiten zu sehen. Diese bewegen sich in der Größenordnung von einigen zehn Nanosekunden, wodurch die Verwendung des erfindungsgemäßen Leistungs- Bauelementes für Umschaltvorgänge im Hochfrequenzbereich möglich ist.

Wenngleich sich die obige Beschreibung auf ein spezielles Ausführungsbeispiel bezieht, sind verschiedene Abwandlungen dieses Ausführungsbeispiels im Rahmen der Erfindung möglich.

So kann beispielsweise das in Fig. 1 dargestellte Bauelement mit den dem Fachmann geläufigen Modifizierungen als P-Kanal-BMFET-Transistor ausgebildet werden.

Eine Variante des in Fig. 1 dargestellten Transistors ist in Fig. 2 gezeigt.

Das in Fig. 2 dargestellte BMFET-Bauelement unterscheidet sich von dem Ausführungsbeispiel nach Fig. 1 durch das Vorhandensein einer zweiten Epitaxieschicht 21. Mit anderen Worten: Zwischen dem Substrat 1 und der oberen Isolierschicht 8 befinden sich zwei übereinander liegende Epitaxieschichten: eine erste Epitaxieschicht 21 oberhalb des Substrats 1. Die Schicht 21 ist über ihre gesamte Dicke, die zwischen 20 und 100 µm liegen kann, mit Phosphor N ^--dotiert, und zwar mit einer Konzentration von 10¹⁴ Atomen/cm³, was einem Widerstandswert von 50 Ohm-cm entspricht. Über der Epitaxieschicht 21 befindet sich eine zweite Epitaxieschicht 2, die mit Phosphor N ^---dotiert ist und einen Widerstandswert von 200 Ohm-cm aufweist, wie es bereits in Verbindung mit Fig. 1 erwähnt wurde. Die Dicke beträgt 20 µm.

In diesem Fall wird die Drain-Zone gemeinsam durch das Substrat 1, die darauf befindliche Epitaxieschicht 21 und die Epitaxieschicht 2 gebildet.

Der Grund dafür, daß die Epitaxieschicht 21 zusätzlich vorgesehen ist, besteht darin, daß durch diese Maßnahme die elektrischen Schalteigenschaften des Bauelementes verbessert werden, außerdem darin, daß ein Sicherheitsbereich in der Schicht für Sperrvorrichtungen am Gate geschaffen wird (reverse safe operating area).

Selbstverständliche kann die horizontale Geometrie des erfindungsgemäßen Transistors irgendeine geeignete Form besitzen, wie eine fingerartig ineinandergreifende oder eine mehrzellige Struktur.

Die Erfindung ist nicht nur auf diskrete Bauelemente beschränkt, sondern kann praktisch bei sämtlichen Halbleiter- Bauelementen des beschriebenen Typs verwendet werden, die auf einem Chip monolithisch integriert sind.

Mit der Erfindung ist somit verfügbar gemacht worden ein Halbleiter-Leistungs-Bauelement mit vertikalem Stromfluß, abgekürzt BMFET ("Bipolar Mode Field Effect Transistor"), das selbstsperrend (normally OFF) ist, da auch dann eine Kanaleinschnürrung gegeben ist, wenn die Gate-Source-Vorspannung Null beträgt. Bei diesen Spannungsverhältnissen verträgt das Bauelement erhöhte Source-Drain-Sperrspannung. Dazu gehört eine Leitfähigkeits-Modulation der in der Drain- Zone befindlichen Epitaxieschicht aufgrund der Injektion von Minoritätsladungsträgern aus der Gate-Zone und aufgrund deren teilweiser Reflexion an der Source-Zone. Dieses Phänomen der modulierten Leitfähigkeit, welches im leitenden Bauelement vorhanden ist, wenn die eine Durchlaßvorspannung zwischen Gate und Source gelegt ist und ein Gate-Strom fließt, d. h. wenn der Transistor im Bipolar-Betrieb arbeitet, gestattet einen erhöhten Drain-Strom und einen geringen Widerstandswert R _ON im leitenden Zustand, ungeachtet des stark erhöhten Widerstandswertes in der Epitaxieschicht der Drain-Zone.

Claims

1. Halbleiter-Leistungs-Bauelement, mit
- einem aus monokristallinem Halbleitermaterial bestehenden Substrat von einem ersten Leitungstyp (N), das den "Drain" bildet,
- mindestens einer Epitaxieschicht (2) vom gleichen Leitungstyp wie das Substrat (1), über dem sie liegt,
- einer ersten (3) und einer zweiten Zone (4) von einem zweiten, dem ersten Leitungstyp entgegengesetzten Leitungstyp (P), die das "Gate" bilden, die von der Epitaxieschicht (2) umfaßt sind, die von einer Isolierschicht (8) begrenzt werden, welche die parallel zu dem Substrat (1) verlaufende Oberfläche (7) der Epitaxieschicht (2) bedeckt, und die derart einander gegenüberliegen, daß sie im Inneren der Epitaxieschicht (2) einen Zwischenraum für einen Kanal (6) freilassen,
- einer dritten Zone (5) von dem ersten Leitungstyp (N), die die "Source" bildet, die unter der Isolierschicht (8) liegt, die auf dem Kanal (6), mit dem sie in Kontakt steht, konzentriert ist, und die teilweise von der ersten (3) und der zweiten Zone (4) begrenzt wird, und
- einem ersten (9), einem zweiten (10, 11) und einem dritten Leiter (12), die die ohmschen Kontakte mit der "Source"-Zone (5), der "Gate"-Zone (3, 4) bzw. der "Drain"-Zone (1) bilden,
dadurch gekennzeichnet,
daß die Epitaxieschicht (2) eine Störstellenkonzentration von weniger als 4 × 10¹³ Atomen/cm³ und eine Dicke von mehr als 10 µm besitzt,
daß der Kanal (6) eine Breite W von weniger als 4 µm und eine Länge L besitzt, die größer ist als die Breite W, wobei die Breite definiert ist als der kleinste Abstand zwischen den zwei einander gegenüberliegenden Zonen (3, 4) des "Gates", und die Länge definiert ist als der Zwischenabstand zwischen dem Boden der "Source"-Zone (5) und dem Boden der "Gate"-Zonen (3, 4), und
daß die dritte Zone (5) eine Tiefe H von mehr als 1 µm und eine Oberflächen-Störstellenkonzentration von mehr als 5 × 10¹⁸ Atomen/cm³ besitzt, derart, daß die Grenzschicht zwischen der "Source"-Zone (5) und dem Kanal (6) für die Minoritätsträger in der Epitaxieschicht (2) reflektierend ist.

2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß zu einem selbstsperrenden Betrieb (normally OFF) mit einer Gate-Source-Vorspannung von Null im leitenden Zustand eine Leitfähigkeits-Modulations-Betriebsart mit einem Gate- Strom von über Null gehört.

3. Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß es bei einer Gate-Source-Vorspannung von Null selbstsperrend ist und bei solchen Vorspannungsverhältnissen Blockierspannungen zwischen Drain und Source von mindestens 100 V verträgt.

4. Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß es bei Durchlaß-Vorspannungen zwischen Gate und Source und bei Gate-Strömen über Null erhöhte Drain-Ströme über die Source-Drain-Strecke mit niedrigstem Widerstandswert derart leitet, daß die Sättigungsspannung des Bauelements am niedrigsten ist.

5. Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Epitaxieschicht (2) eine Schicht mit niedrigster Störstellenkonzentration von weniger als 4 × 10¹³ Atomen/cm³ ist.

6. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zusätzlich zu der Epitaxieschicht (2), die eine Störstellenkonzentration von weingier als 4 × 10¹³ Atomen/cm³ und eine Dicke von mehr als 10 µm aufweist, eine zweite Epitaxieschicht (21) vorgesehen ist, die zwischen der ersten Epitaxieschicht (2), in der der Kanal (6) ausgebildet ist, und dem Substrat (1) liegt und vom gleichen Leitungstyp ist, und die eine Störstellenkonzentration aufweist, die größer ist als die der ersten Epitaxieschicht (2).

7. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der erste Leitungstyp dem N-Leitungstyp und der zweite Leitungstyp dem P-Leitungstyp entspricht, so daß es sich um ein N-Kanal-Bauelement handelt.

8. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der erste Leitungstyp dem P-Leitungstyp und der zweite Leitungstyp dem N-Leitungstyp entspricht, so daß das Bauelement ein P-Kanal-Bauelement ist.