DE4009675A1 - Verfahren zur herstellung von influenz-halbleiterbauelementen und damit hergestelltes halbleiterbauelement - Google Patents
Verfahren zur herstellung von influenz-halbleiterbauelementen und damit hergestelltes halbleiterbauelementInfo
- Publication number
- DE4009675A1 DE4009675A1 DE4009675A DE4009675A DE4009675A1 DE 4009675 A1 DE4009675 A1 DE 4009675A1 DE 4009675 A DE4009675 A DE 4009675A DE 4009675 A DE4009675 A DE 4009675A DE 4009675 A1 DE4009675 A1 DE 4009675A1
- Authority
- DE
- Germany
- Prior art keywords
- zones
- gate
- impurity diffusion
- cathode
- openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 64
- 238000009792 diffusion process Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000007704 transition Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims 1
- 230000006698 induction Effects 0.000 abstract description 5
- 230000003068 static effect Effects 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 206010022000 influenza Diseases 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- SHFGJEQAOUMGJM-UHFFFAOYSA-N dialuminum dipotassium disodium dioxosilane iron(3+) oxocalcium oxomagnesium oxygen(2-) Chemical compound [O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[Na+].[Na+].[Al+3].[Al+3].[K+].[K+].[Fe+3].[Fe+3].O=[Mg].O=[Ca].O=[Si]=O SHFGJEQAOUMGJM-UHFFFAOYSA-N 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66416—Static induction transistors [SIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
- H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von
Influenz-Halbleiterbauelementen und damit hergestellte
Halbleiterbauelemente.
Das Influenz(static induction) -Halbleiterbauelement der
betreffenden Art kann vorteilhaft in einer Schaltung be
nutzt werden, in der beispielsweise ein Anreicherungs-
Halbleiterbauelement verwendet wird.
In Jp 54-92 180-A (S. Iwanai) ist ein Beispiel des be
treffenden Influenz-Halbleiterbauelementes offenbart,
bei dem eine Mesaätzung zusammen mit einer selektiven
Oxidation einer Oberfläche des Halbleitersubstrates aus
geführt wird, um in diesem Gates auszubilden, und bei
dem leitende Siliziumkristalle mittels eines CVD-Verfah
rens oder ähnlichem auf als Drains auszubildenden Ober
flächenbereichen haftend angebracht werden. Bei diesem
bekannten Bauelement besteht jedoch das Problem, daß die
elektrischen Eigenschaften instabil sind, weil die Tiefe
der Drain-Zonen oder die Schwankung des Flächenwider
standes zu groß sind. Das heißt, daß ein Störstellenpro
fil wie etwa die Störstellenkonzentration und die Dif
fusionstiefe aufgrund des Anhaftens des leitenden Sili
ziumkristalls auf der Oberfläche des Halbleitersubstrats
und aufgrund von dessen Wärmediffusion in das Substrat
wahrscheinlich weder stabil noch gleichmäßig gemacht
werden kann.
Beim genannten Influenz-Halbleiter hängen die Stehspan
nungseigenschaften zwischen dem Gate und dem Drain vom
Abstand von der dem Drain entsprechenden Position und
von der Störstellenkonzentration insbesondere des zuge
ordneten Bereichs zwischen heterogenen Störstellenzonen
ab; hierbei besteht jedoch das Problem, daß ein solcher
Abstand und eine solche Konzentration aufgrund des in
stabilen Störstellenprofils zu Schwankungen veranlaßt
werden, wodurch die Stehspannung zwischen dem Gate und
dem Drain instabil gemacht wird. Ferner hängt im oben
genannten Influenz-Halbleiterbauelement die Gate-Schwel
lenspannung von der Kanalbreite zwischen den als Gate-
Zonen fungierenden Störstellendiffusionszonen ab, so daß
es im Falle des Anreicherungstyps wünschenswert ist, die
Kanalbreite so klein wie möglich herzustellen, während
das Problem aufgrund des instabilen Störstellenprofils
beträchtlich erhöht wird, wenn die Kanalbreite kleiner
gemacht wird.
Weitere Influenz-Halbleiterbauelemente sind in JP 60
955-A (Y. Gyomoto), JP 56-71 979-A (H. Ikoma usw. offen
bart, sie sind aber nicht auf einem höheren Niveau als
das vorangehende Bauelement von S. Iwanai und lösen das
im Stand der Technik entstandene Problem nicht.
Es ist daher eine Aufgabe der vorliegenden Erfindung,
ein Verfahren zur Herstellung eines Anreicherungs-
Influenz-Halbleiterbauelementes und ein damit herge
stelltes Halbleiterbauelement zu schaffen, wobei in dem
Bauelement, um als Anreichungstyp verwendbar zu sein,
ein Störstellenprofil wie etwa die Störstellenkonzentra
tion und die Diffusionstiefe im wesentlichen gleichmäßig
gemacht werden kann, so daß die Stehspannungscharakteri
stik zwischen dem Gate und der Kathode stabilisiert und
die Kanalbreite hinreichend klein gemacht werden kann,
und somit die Gate-Schwellenspannung optimal festgesetzt
werden kann.
Die obige Aufgabe wird erfindungsgemäß gelöst durch ein
Verfahren zur Herstellung eines Anreicherungs-Influenz-
Halbleiterbauelementes, in dem auf einer Oberfläche ei
nes Halbleitersubstrates Gatezonen aufbauende Störstel
lendiffusionszonen und außerdem weitere, Kathodenzonen
aufbauende Störstellenzonen ausgebildet werden, in dem
auf den die Gatezonen aufbauenden Störstellendiffusions
zonen Gatelektroden und auf den die Kathodenzonen auf
bauenden Störstellendiffusionszonen Kathodenelektroden
ausgebildet werden und in dem auf einer auf einer Rück
seite des Substrates ausgebildeten, eine Anodenzone auf
bauenden Störstellendiffusionszone eine Anodenelektrode
ausgebildet wird, dadurch gekennzeichnet, daß die die
Kathodenzonen aufbauenden Störstellendiffusionszonen da
durch ausgebildet werden, daß ein Oxidfilm zum Bedecken
derjenigen Oberfläche des Halbleitersubstrates, auf der
die die Gatezonen aufbauenden Störstellendiffusionszonen
ausgebildet werden, vorgesehen wird, daß Öffnungen zur
Ausbildung der die Kathodenzonen aufbauenden Störstel
lendiffusionszonen im Oxidfilm vorgesehen werden, daß
die die Kathodenzonen aufbauenden Störstellendiffusions
zonen mittels einer Wärmediffusion von Fremdatomen, die
durch die Öffnungen in die Oberfläche geleitet werden,
ausgebildet werden, so daß die Kathodenzonen die die
Gatezonen aufbauenden Störstellendiffusionszonen teil
weise überlappen, daß in den Öffnungen ein dünner Oxid
film vorgesehen wird und daß mittels einer Ätzung, die
zur selektiven Beseitigung des dünnen Oxidfilms in den
Öffnungen ausgeführt wird, Kathoden und Elektroden aus
gebildet werden.
Gemäß dem vorangehenden Verfahren zur Herstellung des
Influenz-Halbleiterbauelementes können die Schwankung
der Störstellenkonzentration oder die Diffusionstiefe
minimiert werden, indem die die Kathodenzonen aufbauen
den Störstellendiffusionszonen so ausgebildet werden,
daß sie teilweise mit den die Gatezonen aufbauenden
Störstellendiffusionszonen überlappen, wodurch das Stör
stellenprofil stabilisiert werden kann, so daß die elek
trischen Eigenschaften auch dann wirksam stabilisiert
werden können, wenn die Kanalbreite zwischen den ent
sprechenden, die Gatezonen aufbauenden Störstellendiffu
sionszonen kleiner gemacht wird.
Die Erfindung wird im folgenden anhand von bevorzugten
Ausführungsbeispielen mit Bezug auf die Zeichnung näher
erläutert; es zeigen:
Fig. 1a-1g Darstellungen zur Erläuterung der Abfolge der
das erfindungsgemäße Verfahren zur Herstel
lung des Influenz-Halbleiterbauteils bilden
den grundlegenden Schritte;
Fig. 2a-2c Darstellungen zur Erläuterung der Abfolge der
Schritte des erfindungsgemäßen Verfahrens,
mit denen das Influenz-Halbleiterbauteil zu
einem Anreicherungstyp gemacht wird, anhand
eines relevanten Ausschnitts des Bauteils;
Fig. 3 genauer das Influenz-Halbleiterbauteil vom
Anreicherungstyp, wie es in den Schritten von
Fig. 2 hergestellt wird; und
Fig. 4 eine Darstellung des Störstellenprofils in
den entsprechenden, die Gate- und Kathodenzo
nen aufbauenden Störstellendiffusionszonen
des Anreicherungs-Influenz-Halbleiterbauteils
von Fig. 3.
Wenn die vorliegende Erfindung nun mit Bezug auf die in
den beigefügten Zeichnungen dargestellten Ausführungs
formen beschrieben wird, ist zu beachten, daß die Erfin
dung nicht auf diese Ausführungsformen beschränkt ist,
sondern sämtliche Abwandlungen, Änderungen und äquiva
lente Anordnungen, die innerhalb des Umfangs der Patent
ansprüche möglich sind, enthält.
In den Fig. 1a bis 1g sind die grundlegenden Schritte
des Verfahrens zur Herstellung eines das erfindungsge
mäße Influenz-Halbleiterbauelement darstellenden Ober
flächengate-Influenzthyristors gezeigt. Zunächst wird,
wie in Fig. 1a gezeigt, ein N-dotiertes Siliziumhalb
leitersubstrat 11 mit einer auf einer Rückseite des Sub
strats ausgebildeten, eine Anodenzonen aufbauenden P-do
tierten Störstellendiffusionszone 12 und mit Gatezonen
aufbauenden, auf der anderen Seite des Substrats 11 aus
gebildeten P⁺-dotierten Störstellendiffusionszonen 13
versehen, während ferner ein Oxidfilm 14 gebildet wird,
um damit die Oberfläche über den Zonen 13 zu überziehen.
Dann werden, wie in Fig. 1b gezeigt, Ionenimplantations
öffnungen 15 durch den Oxidfilm 14 erzeugt, so daß die
Öffnungen 15 die Oberfläche des Substrates 11 zwischen
benachbarten P⁺-dotierten Diffusionszonen 13 bei teil
weiser Überlappung mit den Zonen 13 freilegen, daß N-
Fremdatome wie etwa Phosphor in die freigelegte Oberflä
che des Substrates eingelassen werden und daß die einge
lassenen Fremdatome einer Wärmediffusion und einer Akti
vierung in einer N₂-Gas-Umgebung unterworfen werden.
Folglich werden, wie in Fig. 1c gezeigt, Kathodenzonen
aufbauende N⁺-dotierte Störzellendiffusionszonen 16 aus
gebildet, die mit einer Zonenübergangs-Stehspannung ver
sehen sind, welche in bezug auf die die Gatezonen auf
bauenden P⁺-dotierten Störstellendiffusionszonen 13 ent
gegengesetzt orientiert ist, anschließend werden die
Öffnungen 15 durch einen dünnen Oxidfilm 14 a, der eine
Dicke von ungefähr einigen 100 Å besitzt, verschlossen,
um die Zonen 16 abzudecken. Das heißt, daß dann, wenn
das Substrat der Wärmediffusion in der N₂-Gas-Umgebung
unterworfen wird, ein sehr dünner natürlicher Oxidfilm
in den Öffnungen 15 ausgebildet wird. Im vorliegenden
Beispiel wird eine Ionenimplantation eingesetzt, um zur
Ausbildung der Kathodenzonen Fremdatome in die Öffnungen
15 zu leiten, es kann jedoch jeder andere Prozeß, bei
spielsweise ein Abscheidungsprozeß mit POCl3, also mit
einer flüssigen Quelle, eingesetzt werden.
Wie in Fig. 1d gezeigt, werden als nächstes durch den
Oxidfilm 14 auf der Oberfläche des Siliziumhalbleiter
substrats 11 Kontaktöffnungen 17 für die Gateelektroden
erzeugt, um die P⁺-dotierten Störstellendiffusionszonen
13 vorzugsweise mittels einer anhand einer auf dem Film
14 vorgesehenen Fotomaskierung ausgeführten Ätzung teil
weise freizulegen. Da die die Gatezonen aufbauenden P⁺-
dotierten Störstellendiffusionszonen 13 so ausgebildet
worden sind, daß sie mit einer verhältnismäßig großen
Tiefe in das N⁻-dotierte Halbleitersubstrat 11 diffun
dieren und eine verhältnismäßig große Breite auf der
Oberfläche des Substrats 11 besitzen, kann die Ausbil
dung der Kontaktöffnungen 17 im Oxidfilm 14 auf den je
weiligen Zonen 13 sehr leicht mit einer bestimmten Ab
messungstoleranz ausgeführt werden. Nach dieser Ausbil
dung der Öffnungen 17 wird der in den Öffnungen 15 aus
gebildete dünne Oxidfilm 14 a an ausgewählten Stellen be
seitigt, um auf diese Weise Kontaktöffnungen 15 a für die
Herstellung von Kathodenelektroden auszubilden. Hierbei
können die Kontaktöffnungen 15 a möglicherweise nur mit
tels einer geringen Ätzung ohne Ausführung der Fotomas
kierung in bezug auf den dünnen Oxidfilm 14 a ausgebildet
werden. Es ist möglich, den in Fig. 1e gezeigten Zustand
dadurch zu erreichen, daß sowohl die Kontaktöffnungen 17
zu dem Halbleitersubstrat 11 zur Schaffung der Gateelek
troden als auch die Kontaktöffnungen 15 a zu dem Halblei
tersubstrat 11 zur Schaffung der Kathodenelektroden mit
tels der geringen Ätzung, beispielsweise während unge
fähr 30 Sekunden mit einer Lösung aus HF:H₂O=1:10,
ausgebildet werden. Die erwähnten Ionenimplantationsöff
nungen 15 und die Kontaktöffnungen 15 a zur Schaffung der
Kathodenelektroden können praktisch auf die gleiche Wei
se ausgebildet werden.
Dann werden, wie in Fig. 1f gezeigt, die Kathodenelek
troden 20 bzw. die Gateelektroden 21 konkurrierend aus
Aluminium ausgebildet. Weiterhin wird, wie in Fig. 1g
gezeigt, auf der P-dotierten Störstellenzone 12 auf der
Rückseite des Halbleitersubstrates 11 eine Anodenelek
trode 22 ausgebildet, wodurch die Herstellung des Ober
flächengate-Influenzthyristors abgeschlossen werden
kann. Hierbei stellt der Oxidfilm 14 eine Isolierschicht
dar. Es ist leicht einzusehen, daß in dem durch die vor
angehenden Herstellungsschritte erstellten Influenzthy
ristor der Betrag des durch eine Zone mit hohem spezifi
schen Widerstand, also durch eine Basiszone im Silizium
halbleitersubstrat 11, fließende elektrische Strom durch
Anpassung einer an die Gatelektroden 21 angelegten Span
nung gesteuert werden kann. Ferner können die Kontakt
öffnungen 17 zur Schaffung der Gateelektroden selbstver
ständlich nach der Ausbildung der Kontaktöffnungen 15 a
zur Schaffung der Kathodenelektroden ausgebildet werden,
obwohl in den vorangehenden erfindungsgemäßen Herstel
lungsschritten diese Kontaktöffnungen 17 vor der Ausbil
dung der Kontaktöffnungen 15 a ausgebildet worden sind.
ln den Fig. 2a bis 2c sind die Hauptschritte des Verfah
rens zur Herstellung des erfindungsgemäßen Anreiche
rungs-Influenzthyristors genauer gezeigt. In dem Anrei
cherungs-Influenzthyristor ist insbesondere eine ver
hältnismäßig große Strombelastbarkeit erforderlich, so
daß die Ionenimplantationsöffnungen 15 zur Ausbildung
der Kathodenzonen breiter vorgesehen werden müssen, wäh
rend die Kanalbreite Cd zwischen benachbarten, die Gate
zonen aufbauenden Störstellendiffusionszonen 13 minimal
sein muß, so daß die Anordnung von der Art sein muß, daß
die Fläche einer jeden Öffnung 15 zur Herstellung der
Kathodenzone teilweise mit den benachbarten, die Gate
zonen aufbauenden Störstellendiffusionszonen 13 über
lappt. Hierbei können die Herstellungsschritte selbst
die gleichen sein wie in den Fig. 1a bis 1g gezeigt,
während die Ionenimplantationsöffnungen 15 zur Erzielung
des Anreicherungs-Thyristors in der Praxis so herge
stellt werden müssen, daß jede Ionenimplantationsöffnung
15 teilweise mit den benachbarten Störstellendiffusions
zonen 13, die als Gatezonen mit der verhältnismäßig en
geren Kanalbreite Cd ausgebildet werden, überlappt, um
einander gegenüberliegende Eckbereiche der Zonen 13
freizulegen, wie in Fig. 2a gezeigt. Dann wird durch die
Öffnungen 15 die Ionenimplantation mit N-Fremdatomen wie
etwa Phosphor ausgeführt, während die Wärmediffusion der
implantierten Ionen und deren Aktivierung in einer N2-
Gas-Umgebung ausgeführt wird, wodurch die N⁺-dotierten
Störstellendiffusionszonen 16 zur Schaffung der Katho
denzonen, wie in Fig. 2b gezeigt, ausgebildet werden,
wobei die die Kathodenzonen aufbauenden Störstellendif
fusionszonen 16 so ausgebildet werden, daß sie mit Rand
bereichen der die Gatezonen aufbauenden Störstellendif
fusionszonen 13 teilweise überlappen. Die die Kathoden
zonen aufbauenden Störstellendiffusionszonen 16 können
mittels des oben erwähnten Abscheidungsprozesses ausge
bildet werden.
Danach werden die auf die die Kathodenzonen aufbauenden
Störstellendiffusionszonen 16 bzw. auf die die Gatezonen
aufbauenden Störstellendiffusionszonen 13 bezogenen Ka
thodenelektroden 20 und Gateelektroden 21 in denselben
Schritten wie in Fig. 1 gezeigt geschaffen, wobei zwi
schen ihnen der Oxidfilm 14 angeordnet ist, wie in Fig.
2c gezeigt, während die Anodenelektrode 22 mit Bezug auf
die die Anodenzone aufbauende Störstellendiffusionszone
12 geschaffen wird, womit die Herstellung des in Fig. 3
gezeigten Anreicherungs-Influenzthyristors abgeschlossen
ist. In diesem in Fig. 3 gezeigten Anreicherungs-In
fluenzthyristor sind die P-Störstellenkonzentration und
die N-Störstellenkonzentration an der PN-Zonenübergangs
grenze zwischen den die Gatezonen aufbauenden Störstel
lendiffusionszonen 13 und den die Kathodenzonen aufbau
enden Störstellendiffusionszonen 16 gleich.
Aus dem in Fig. 4 gezeigten Störstellenprofil, das in
der Nähe eines Punktes A auf der Oberfläche des Substra
tes 11 gemessen wurde, ist ersichtlich, daß der Schnitt
punkt der P⁺- und der N⁺-Störstellenkonzentrationskurven
der PN-Zonenübergangsgrenze entspricht. Bei einem be
kannten Anreicherungs-Influenzthyristor zeigen die die
Kathodenzonen aufbauenden Störstellendiffusionszonen ei
ne beträchtliche Schwankung des Störstellenprofils, so
daß sich dann, wenn die Diffusion flach und die Stör
stellenkonzentration niedrig ist, wie in Fig. 3 gezeigt
ist, die PN-Zonenübergangsgrenze an der Position B′ be
findet, so daß der Abstand der Grenze von der Kontakt
öffnung 15 a zur Ausbildung der Kathodenelektrode unzu
reichend wird und somit die Gefahr der Entstehung eines
Kurzschlusses oder wenigstens einer unzulänglichen Steh
spannung zwischen den Gate- und Kathodenzonen entsteht.
ln dem erfindungsgemäßen Anreicherungs-Influenzthyristor
zeigen andererseits die die Kathodenzonen aufbauenden
Störstellendiffusionszonen 16 nur eine geringe und sta
bile Schwankung hinsichtlich der Störstellenkonzentra
tion und der Diffusionstiefe, so daß die PN-Zonenüber
gangsgrenze an der Oberfläche des Substrates 11 stabil
an einer in Fig. 3 gezeigten Position B angeordnet wer
den kann, die von der die Kathodenelektrode bildenden
Kontaktöffnung 15 a ausreichend weit entfernt ist. Selbst
wenn die Kontaktöffnungen 15 a so ausgebildet werden, daß
sie mit den die Gatezonen aufbauenden Störstellendiffu
sionszonen 13 teilweise überlappen, befindet sich die
Zonenübergangsgrenze zwischen diesen Zonen 13 und den
die Kathodenzonen aufbauenden Störstellendiffusionszonen
16 an einer in Fig. 3 gezeigten Position X, so daß sie
an einer von der Kontaktöffnung 15 a entfernt gelegenen
Positionen stabil angeordnet werden kann, wobei die in
der entgegengesetzten Richtung orientierte Übergangs
stehspannung zwischen den Gatezonen und den Kathodenzo
nen ausreichend eingestellt wird, um das Auftreten
jeglichen Kurzschlusses zwischen den Gate- und den Ka
thodenzonen wirksam zu verhindern.
Claims (4)
1. Verfahren zur Herstellung eines Anreicherungs-
Influenz-Halbleiterbauelementes, in dem auf einer
Oberfläche eines Halbleitersubstrates Gatezonen auf
bauende Störstellendiffusionszonen und außerdem wei
tere, Kathodenzonen aufbauende Störstellendiffusions
zonen ausgebildet werden, in dem auf den die Gatezo
nen aufbauenden Störstellendiffusionszonen Gatelek
troden und auf den die Kathodenzonen aufbauenden
Störstellendiffusionszonen-Kathodenelektroden ausge
bildet werden und in dem auf einer auf der Rückseite
des Halbleitersubstrates ausgebildeten, eine Anoden
zone aufbauenden Störstellendiffusionszone eine Ano
denelektrode ausgebildet wird,
dadurch gekennzeichnet, daß
die die Kathodenzonen aufbauenden Störstellendiffu
sionszonen dadurch ausgebildet werden, daß ein
Oxidfilm zum Bedecken derjenigen Oberfläche des
Halbleitersubstrates, auf der die die Gatezonen
aufbauenden Störstellendiffusionszonen ausgebildet
werden, vorgesehen wird, daß Öffnungen zur Ausbildung
der die Kathodenzonen aufbauenden Störstellendiffu
sionszonen im Oxidfilm vorgesehen werden, daß die die
Kathodenzonen aufbauenden Störstellendiffusionszonen
mittels einer Wärmediffusion von Fremdatomen, die
durch die Öffnungen in die Oberfläche geleitet wer
den, ausgebildet werden, so daß die Kathodenzonen die
die Gatezonen aufbauenden Störstellendiffusionszonen
teilweise überlappen, daß in den Öffnungen ein dünner
Oxidfilm vorgesehen wird und daß mittels einer
Ätzung, die zur selektiven Beseitigung des dünnen
Oxidfilms in den Öffnungen ausgeführt wird, Kathoden
und Elektroden ausgebildet werden.
2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet,
daß die Öffnungen zur Ausbildung der die Kathodenzo
nen aufbauenden Störstellendiffusionszonen so ausge
bildet werden, daß sie mit den die Gatezonen auf
bauenden Störstellendiffusionszonen teilweise über
lappen.
3. Anreicherungs-Influenz-Halbleiterbauelement mit einem
Halbleitersubstrat, mit auf einer Oberfläche des
Halbleitersubstrates vorgesehenen Gatezonen, die je
weils eine auf ihnen geschaffene Gateelektrode auf
weisen, mit auf dieser Oberfläche des Halbleitersub
strates ausgebildeten Kathodenzonen, die eine in be
zug auf die Gatezonen aufrechterhaltene, ausreichen
de Spannungsfestigkeit des Überganges in Sperr-
Richtung und jeweils eine auf ihnen geschaffene Ka
thodenelektrode aufweisen, und mit einer auf einer
Rückseite des Halbleitersubstrates ausgebildeten Ano
denzone, die eine auf ihr ausgebildete Anodenelektro
de aufweist,
dadurch gekennzeichnet, daß
die Kathodenzonen so ausgebildet sind, daß sie mit
den Gatezonen teilweise überlappen.
4. Bauelement gemäß Anspruch 3, dadurch gekennzeichnet,
daß die Gatezonen so angeordnet sind, daß die Kanal
breite ausreichend klein gemacht wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1076009A JP2757962B2 (ja) | 1989-01-26 | 1989-03-28 | 静電誘導半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4009675A1 true DE4009675A1 (de) | 1990-10-04 |
DE4009675C2 DE4009675C2 (de) | 1995-04-06 |
Family
ID=13592818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4009675A Expired - Fee Related DE4009675C2 (de) | 1989-03-28 | 1990-03-26 | Verfahren zur Herstellung eines feldgesteuerten Thyristors und damit hergestellter Thyristor mit stabiler Stehspannungscharakteristik |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE4009675C2 (de) |
FR (1) | FR2645348B1 (de) |
GB (1) | GB2230136B (de) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5492180A (en) * | 1977-12-29 | 1979-07-21 | Seiko Instr & Electronics Ltd | Manufacture of semiconductor device |
JPS5671979A (en) * | 1979-11-19 | 1981-06-15 | Toshiba Corp | Static induction transistor and preparation method thereof |
JPS60955A (ja) * | 1983-06-18 | 1985-01-07 | 泉株式会社 | 建築工事用保護シ−ト状物の防汚加工方法 |
DE3632642A1 (de) * | 1985-09-26 | 1987-03-26 | Sgs Microelettronica Spa | Halbleiter-leistungs-bauelement |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4041517A (en) * | 1974-09-04 | 1977-08-09 | Tokyo Shibaura Electric Co., Ltd. | Vertical type junction field effect semiconductor device |
US4060821A (en) * | 1976-06-21 | 1977-11-29 | General Electric Co. | Field controlled thyristor with buried grid |
US4326209A (en) * | 1977-04-13 | 1982-04-20 | Nippon Gakki Seizo Kabushiki Kaisha | Static induction transistor |
JPS6046551B2 (ja) * | 1978-08-07 | 1985-10-16 | 株式会社日立製作所 | 半導体スイツチング素子およびその製法 |
JPS6016753B2 (ja) * | 1979-01-19 | 1985-04-27 | 株式会社日立製作所 | 半導体スイツチング素子およびその制御方法 |
JPS5788771A (en) * | 1980-11-21 | 1982-06-02 | Semiconductor Res Found | Electrostatic induction thyristor |
US4571815A (en) * | 1981-11-23 | 1986-02-25 | General Electric Company | Method of making vertical channel field controlled device employing a recessed gate structure |
US4403396A (en) * | 1981-12-24 | 1983-09-13 | Gte Laboratories Incorporated | Semiconductor device design and process |
JPS58131771A (ja) * | 1982-02-01 | 1983-08-05 | Hitachi Ltd | 静電誘導形半導体スイツチング装置 |
US4566172A (en) * | 1984-02-24 | 1986-01-28 | Gte Laboratories Incorporated | Method of fabricating a static induction type recessed junction field effect transistor |
US4551909A (en) * | 1984-03-29 | 1985-11-12 | Gte Laboratories Incorporated | Method of fabricating junction field effect transistors |
DE3586735D1 (de) * | 1984-10-19 | 1992-11-12 | Bbc Brown Boveri & Cie | Abschaltbares leistungshalbleiterbauelement. |
JPS61198779A (ja) * | 1985-02-28 | 1986-09-03 | Res Dev Corp Of Japan | 両面ゲ−ト静電誘導サイリスタ及びその製造方法 |
JPS61208873A (ja) * | 1985-03-13 | 1986-09-17 | Res Dev Corp Of Japan | 圧接構造型両面ゲ−ト静電誘導サイリスタ |
US4713358A (en) * | 1986-05-02 | 1987-12-15 | Gte Laboratories Incorporated | Method of fabricating recessed gate static induction transistors |
JPS634680A (ja) * | 1986-06-24 | 1988-01-09 | Matsushita Electric Works Ltd | 静電誘導形半導体装置 |
-
1990
- 1990-03-16 GB GB9005988A patent/GB2230136B/en not_active Expired - Fee Related
- 1990-03-26 DE DE4009675A patent/DE4009675C2/de not_active Expired - Fee Related
- 1990-03-27 FR FR9003885A patent/FR2645348B1/fr not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5492180A (en) * | 1977-12-29 | 1979-07-21 | Seiko Instr & Electronics Ltd | Manufacture of semiconductor device |
JPS5671979A (en) * | 1979-11-19 | 1981-06-15 | Toshiba Corp | Static induction transistor and preparation method thereof |
JPS60955A (ja) * | 1983-06-18 | 1985-01-07 | 泉株式会社 | 建築工事用保護シ−ト状物の防汚加工方法 |
DE3632642A1 (de) * | 1985-09-26 | 1987-03-26 | Sgs Microelettronica Spa | Halbleiter-leistungs-bauelement |
Non-Patent Citations (1)
Title |
---|
PELLY, Brian R.: "Leistungshalbleiter - ein Überblick", 3. Teil, In: Elektronik 20/8.10.1982, H. 20, S. 71-75 * |
Also Published As
Publication number | Publication date |
---|---|
GB2230136B (en) | 1993-02-10 |
GB2230136A (en) | 1990-10-10 |
FR2645348B1 (fr) | 1997-01-17 |
GB9005988D0 (en) | 1990-05-09 |
FR2645348A1 (fr) | 1990-10-05 |
DE4009675C2 (de) | 1995-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2455730C3 (de) | Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell | |
DE2646308C3 (de) | Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten | |
DE19654738B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE69729963T2 (de) | Halbleiterbauelement mit isoliertem gatter und verfahren zu deren herstellung | |
DE2541548A1 (de) | Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung | |
EP0033003B1 (de) | Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE2160427C3 (de) | ||
DE19806838A1 (de) | Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben | |
DE4219319A1 (de) | Mos-fet und herstellungsverfahren dafuer | |
DE19632077B4 (de) | Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung | |
DE2933849A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
DE3930016C2 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE3788470T2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate. | |
DE68914361T2 (de) | Mehrzahl von Dünnfilmfeldeffekttransistoren und Verfahren zu ihrer Herstellung. | |
DE2917654A1 (de) | Anordnung und verfahren zum selektiven, elektrochemischen aetzen | |
DE2655998A1 (de) | Isolierschicht-feldeffekttransistor mit zusammengesetztem kanal und verfahren zu seiner herstellung | |
DE19947020A1 (de) | Kompensationsbauelement mit variabler Ladungsbilanz | |
DE4101130C2 (de) | MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung | |
DE2249832C3 (de) | Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen | |
DE2447354A1 (de) | Verfahren zur herstellung eines feldeffekttransistors | |
DE112006002377B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE3789372T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE10052680A1 (de) | Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht | |
DE3940388A1 (de) | Vertikal-feldeffekttransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |