JP2757962B2 - 静電誘導半導体装置の製造方法 - Google Patents
静電誘導半導体装置の製造方法Info
- Publication number
- JP2757962B2 JP2757962B2 JP1076009A JP7600989A JP2757962B2 JP 2757962 B2 JP2757962 B2 JP 2757962B2 JP 1076009 A JP1076009 A JP 1076009A JP 7600989 A JP7600989 A JP 7600989A JP 2757962 B2 JP2757962 B2 JP 2757962B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- cathode
- gate
- impurity diffusion
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 230000006698 induction Effects 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000012535 impurity Substances 0.000 claims description 91
- 238000009792 diffusion process Methods 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 11
- 230000003068 static effect Effects 0.000 claims description 11
- 239000011261 inert gas Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005755 formation reaction Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66416—Static induction transistors [SIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
- H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は静電誘導半導体装置の製造方法に関する。
従来の静電誘導半導体装置として、第５図（ｅ）に示
す表面ゲート型静電誘導サイリスタ41がある。
す表面ゲート型静電誘導サイリスタ41がある。
この静電誘導サイリスタ41は、半導体基板42一側の表
面側部分にゲート領域用P+不純物拡散領域43とカソード
領域用N+不純物拡散領域44が、ゲート領域の内側にカソ
ード領域が位置するようにして形成され、半導体基板42
他側にアノード領域用Ｐ不純物拡散領域45が形成されて
いるとともに、アノード領域とカソード領域の間が高比
抵抗領域（N-ベース領域）46となっている。そして、P+
不純物拡散領域43の表面に接触するゲート電極50、N+不
純物拡散領域44の表面に接触するカソード電極51、ある
いは、Ｐ不純物拡散領域45の表面に接触するアノード電
極52がそれぞれ設けられている。そのうち、カソード電
極51はリンドープドポリシリコン層51aとアルミニウム
層51bとからなる２層構造である。なお、53は酸化絶縁
膜である。
面側部分にゲート領域用P+不純物拡散領域43とカソード
領域用N+不純物拡散領域44が、ゲート領域の内側にカソ
ード領域が位置するようにして形成され、半導体基板42
他側にアノード領域用Ｐ不純物拡散領域45が形成されて
いるとともに、アノード領域とカソード領域の間が高比
抵抗領域（N-ベース領域）46となっている。そして、P+
不純物拡散領域43の表面に接触するゲート電極50、N+不
純物拡散領域44の表面に接触するカソード電極51、ある
いは、Ｐ不純物拡散領域45の表面に接触するアノード電
極52がそれぞれ設けられている。そのうち、カソード電
極51はリンドープドポリシリコン層51aとアルミニウム
層51bとからなる２層構造である。なお、53は酸化絶縁
膜である。
この静電誘導サイリスタ41は、従来、以下のようにし
て製造される。第５図（ａ）〜（ｅ）は、このサイリス
タ41を製造するときの様子を順を追ってあらわす。
て製造される。第５図（ａ）〜（ｅ）は、このサイリス
タ41を製造するときの様子を順を追ってあらわす。
第５図（ａ）にみるように、裏面側（他側）にアノー
ド領域用Ｐ不純物拡散領域45が設けられたシリコン半導
体基板42一側のN-領域表面側部分にゲート領域用P+不純
物拡散領域43を形成するとともに表面が酸化膜48で覆わ
れるようにする。ついで、第５図（ｂ）にみるように、
酸化膜48におけるゲート領域の内側に位置するカソード
領域表面になる部分に窓49を明け、カソード電極用リン
ドープドポリシリコン（Ｐ−DOPOS）層51a′を形成し、
酸素（O2）雰囲気中でリンをドライブインさせ、第５図
（ｃ）にみるように、カソード領域用のN+不純物拡散領
域44を形成するとともにDOPOS層51a′表面を酸化させ
る。ついで、第５図（ｄ）にみるように、DOPOS層51aの
上の酸化部分を除去し窓49′を明けるとともにゲート領
域上の酸化膜に窓49″を明け、第５図（ｅ）にみるよう
に、アルミニウム層51bを形成してカソード電極51を形
成するとともにゲート電極50を形成する一方、半導体基
板42裏面にアノード電極52を形成すれば、表面ゲート型
静電誘導サイリスタ41が完成する。
ド領域用Ｐ不純物拡散領域45が設けられたシリコン半導
体基板42一側のN-領域表面側部分にゲート領域用P+不純
物拡散領域43を形成するとともに表面が酸化膜48で覆わ
れるようにする。ついで、第５図（ｂ）にみるように、
酸化膜48におけるゲート領域の内側に位置するカソード
領域表面になる部分に窓49を明け、カソード電極用リン
ドープドポリシリコン（Ｐ−DOPOS）層51a′を形成し、
酸素（O2）雰囲気中でリンをドライブインさせ、第５図
（ｃ）にみるように、カソード領域用のN+不純物拡散領
域44を形成するとともにDOPOS層51a′表面を酸化させ
る。ついで、第５図（ｄ）にみるように、DOPOS層51aの
上の酸化部分を除去し窓49′を明けるとともにゲート領
域上の酸化膜に窓49″を明け、第５図（ｅ）にみるよう
に、アルミニウム層51bを形成してカソード電極51を形
成するとともにゲート電極50を形成する一方、半導体基
板42裏面にアノード電極52を形成すれば、表面ゲート型
静電誘導サイリスタ41が完成する。
しかしながら、上記の製造方法にはつぎのような問題
がある。
がある。
ひとつは、得られた静電誘導サイリスタのカソード領
域用N+不純物拡散領域44の深さやシート抵抗値のバラツ
キが大きく、電気的特性が安定しない（特にIkgoのバラ
ツキが大きい）。
域用N+不純物拡散領域44の深さやシート抵抗値のバラツ
キが大きく、電気的特性が安定しない（特にIkgoのバラ
ツキが大きい）。
上記のようにDOPOS層51a′に含まれるリンを半導体基
板42表面に拡散される方法自体における不純物の拡散長
さや濃度等の制御困難性、あるいは、DOPOS層51a′自体
の不均一性があるため、その後の熱処理工程の際の拡散
も加わって形成されるカソード領域用のN+不純物拡散領
域44では、不純物プロファイル（不純物の濃度や拡散長
さ）が安定せず不均一な状態であるからである。
板42表面に拡散される方法自体における不純物の拡散長
さや濃度等の制御困難性、あるいは、DOPOS層51a′自体
の不均一性があるため、その後の熱処理工程の際の拡散
も加わって形成されるカソード領域用のN+不純物拡散領
域44では、不純物プロファイル（不純物の濃度や拡散長
さ）が安定せず不均一な状態であるからである。
このカソード領域用のN+不純物プロファイルの不均一
は、特に静電誘導サイリスタがエンハンスメントタイプ
の場合にはゲート・カソード間の短絡状態や耐圧不良を
招来し易いという問題となる。
は、特に静電誘導サイリスタがエンハンスメントタイプ
の場合にはゲート・カソード間の短絡状態や耐圧不良を
招来し易いという問題となる。
これは、静電誘導サイリスタがエンハンスメントタイ
プの場合にはゲート領域用のP+不純物プロファイルとカ
ソード領域用のN+不純物プロファイルが半導体基板表面
の近傍において互いに重なり合い、そのゲート領域の不
純物プロファイルとカソード領域の不純物プロファイル
の不純物濃度が等濃度となる半導体基板表面の近傍での
位置がゲート・カソード間耐圧BVkg0やゲートカソード
間漏れ電流Ikg0に大きく影響する為である。
プの場合にはゲート領域用のP+不純物プロファイルとカ
ソード領域用のN+不純物プロファイルが半導体基板表面
の近傍において互いに重なり合い、そのゲート領域の不
純物プロファイルとカソード領域の不純物プロファイル
の不純物濃度が等濃度となる半導体基板表面の近傍での
位置がゲート・カソード間耐圧BVkg0やゲートカソード
間漏れ電流Ikg0に大きく影響する為である。
それに、上記従来の製造方法は、製造工程が複雑であ
るという問題もある。
るという問題もある。
リンドープドポリシリコン層51aとアルミニウム層51b
の２層からなるカソード電極51を設けるために何度も難
しい手間のかかるフォトマスク形成工程（フォトリソグ
ラフィ工程）を繰り返えさなければならないからであ
る。
の２層からなるカソード電極51を設けるために何度も難
しい手間のかかるフォトマスク形成工程（フォトリソグ
ラフィ工程）を繰り返えさなければならないからであ
る。
この発明は、上記事情に鑑み、安定した電気特性が出
せるカソード（またはソース）領域用不純物拡散領域が
形成でき、フォトマスク形成回数を減らせる静電誘導半
導体装置の製造方法、さらには、カソード（またはソー
ス）・ゲート間の耐圧特性が十分なエンハンスメントタ
イプの静電誘導半導体装置の製造方法を提供することを
課題とする。
せるカソード（またはソース）領域用不純物拡散領域が
形成でき、フォトマスク形成回数を減らせる静電誘導半
導体装置の製造方法、さらには、カソード（またはソー
ス）・ゲート間の耐圧特性が十分なエンハンスメントタ
イプの静電誘導半導体装置の製造方法を提供することを
課題とする。
前記課題を解決するため、請求項１、２記載の半導体
装置の製造方法は、以下のような構成をとるようにして
いる。
装置の製造方法は、以下のような構成をとるようにして
いる。
請求項１記載の発明では、半導体基板一側の表面側部
分にゲート領域用不純物拡散領域とカソード領域用不純
物拡散領域が、ゲート領域の内側にカソード領域が位置
するようにして形成されているとともに、前記カソード
領域用の不純物拡散領域表面に接触するカソード電極も
形成されている静電誘導半導体装置を得るにあたり、半
導体基板として、第１図（ｂ）にみるように、一側の表
面側部分に前記ゲート領域用の不純物拡散領域３が形成
されているとともに表面が前記カソード領域用の不純物
拡散領域を形成するための窓５の明いている酸化膜４で
覆われた半導体基板を用い、第１図（ｃ）にみるよう
に、不純物を前記窓５から導入し熱拡散させることによ
り前記カソード領域６を形成した後、第１図（ｅ）にみ
るように、前記窓５に生じた薄い酸化膜４′を選択的に
除去するエッチング処理を行っておいて、第１図（ｆ）
にみるように、前記カソード電極を形成するようにして
いる。
分にゲート領域用不純物拡散領域とカソード領域用不純
物拡散領域が、ゲート領域の内側にカソード領域が位置
するようにして形成されているとともに、前記カソード
領域用の不純物拡散領域表面に接触するカソード電極も
形成されている静電誘導半導体装置を得るにあたり、半
導体基板として、第１図（ｂ）にみるように、一側の表
面側部分に前記ゲート領域用の不純物拡散領域３が形成
されているとともに表面が前記カソード領域用の不純物
拡散領域を形成するための窓５の明いている酸化膜４で
覆われた半導体基板を用い、第１図（ｃ）にみるよう
に、不純物を前記窓５から導入し熱拡散させることによ
り前記カソード領域６を形成した後、第１図（ｅ）にみ
るように、前記窓５に生じた薄い酸化膜４′を選択的に
除去するエッチング処理を行っておいて、第１図（ｆ）
にみるように、前記カソード電極を形成するようにして
いる。
請求項２記載の発明は、上に加えて、ゲート領域用の
不純物拡散領域にカソード領域用の不純物拡散領域が重
なり合うようにしており、これは、特に、請求項３記載
の発明のように、静電誘導半導体装置が、ゲート電極と
カソード電極が同じ電位である時に、アノード電極とカ
ソード電極の間が遮断状態になるエンハンスメントタイ
プである場合に有効である。
不純物拡散領域にカソード領域用の不純物拡散領域が重
なり合うようにしており、これは、特に、請求項３記載
の発明のように、静電誘導半導体装置が、ゲート電極と
カソード電極が同じ電位である時に、アノード電極とカ
ソード電極の間が遮断状態になるエンハンスメントタイ
プである場合に有効である。
この発明における静電誘導半導体装置としては、静電
誘導サイリスタ、あるいは、静電誘導トランジスタ等が
あり、また、これらはエンハンスメントタイプの場合と
ディプレッション（ノーマリイ・オン）タイプの場合と
がある。なお、トランジスタの場合、カソードはソー
ス、アノードはドレインと通称される（したがって、ト
ランジスタの場合は請求項１に記載のカソードは、ソー
スのことになることはいうまでもない）。また、カソー
ド領域形成用の不純物としては、リン、あるいは、ヒ素
（As）等がある。
誘導サイリスタ、あるいは、静電誘導トランジスタ等が
あり、また、これらはエンハンスメントタイプの場合と
ディプレッション（ノーマリイ・オン）タイプの場合と
がある。なお、トランジスタの場合、カソードはソー
ス、アノードはドレインと通称される（したがって、ト
ランジスタの場合は請求項１に記載のカソードは、ソー
スのことになることはいうまでもない）。また、カソー
ド領域形成用の不純物としては、リン、あるいは、ヒ素
（As）等がある。
熱拡散の場合の熱処理は、例えば、不活性ガス雰囲
気、あるいは、不活性ガスで希釈された酸素雰囲気中で
行う。そうすると、前記窓５には薄い酸化膜４′が生ず
るだけとなる。
気、あるいは、不活性ガスで希釈された酸素雰囲気中で
行う。そうすると、前記窓５には薄い酸化膜４′が生ず
るだけとなる。
この発明にかかる製造方法では、カソード領域形成用
の不純物をDOPOSから半導体基板に供給させるのではな
く、不純物拡散領域形成用の拡散窓より不純物を直接導
入し拡散させるようにしているので、拡散深さや不純物
濃度のバラツキが少なく電気的特性が安定する。
の不純物をDOPOSから半導体基板に供給させるのではな
く、不純物拡散領域形成用の拡散窓より不純物を直接導
入し拡散させるようにしているので、拡散深さや不純物
濃度のバラツキが少なく電気的特性が安定する。
また、カソード領域の表面にカソード電極用コンタク
ト窓を明けるに際しては、不純物の導入に使った窓に形
成された薄い酸化膜を選択的にエッチング除去すること
で行うわけであるが、薄い酸化膜であるためフォトマス
クで他所を覆わずにスライトエッチングで処理するだけ
で事足りる。半導体基板表面の酸化膜の厚い部分がマス
クとして利用できるのである。したがって、困難で手間
のかかるフォトマスク形成工程が減らせることになる。
ト窓を明けるに際しては、不純物の導入に使った窓に形
成された薄い酸化膜を選択的にエッチング除去すること
で行うわけであるが、薄い酸化膜であるためフォトマス
クで他所を覆わずにスライトエッチングで処理するだけ
で事足りる。半導体基板表面の酸化膜の厚い部分がマス
クとして利用できるのである。したがって、困難で手間
のかかるフォトマスク形成工程が減らせることになる。
しかも、コンタクト窓とイオン注入用窓が実質的に同
じであるから、カソード領域の所定位置にカソード電極
を正確に接触させることができるので、この点でも電気
的特性が安定する。
じであるから、カソード領域の所定位置にカソード電極
を正確に接触させることができるので、この点でも電気
的特性が安定する。
エンハンスメントタイプのときのように、ゲート領域
用の不純物拡散領域にカソード領域用の不純物拡散領域
が重なり合う場合、カソード領域の不純物プロファイル
のバラツキは小さく、不純物濃度や拡散長は常に安定的
しており、カソード領域の不純物プロファイルとゲート
領域の不純物プロファイルの両者が等濃度となる点によ
り決定されるPN接合の位置についてみると、カソード領
域用不純物導入に用いる窓からの距離をバラツキも、等
濃度である不純物濃度のバラツキも小さい。加えて、カ
ソード領域用不純物導入に用いた窓がカソード電極のコ
ンタクト窓となるため、カソード領域とゲート領域の間
のPN接合とカソード電極のコンタクト窓の間の距離（位
置関係）はバラツキが少なく安定している。ゲート・カ
ソード間の耐電圧に関する特性は、前記pN接合の位置と
カソード電極のコンタクト窓の位置と不純物濃度により
支配されるが、この場合の場合、これらのバラツキが少
なく安定しているため、ゲート・カソード間の耐電圧に
関する特性が安定している。
用の不純物拡散領域にカソード領域用の不純物拡散領域
が重なり合う場合、カソード領域の不純物プロファイル
のバラツキは小さく、不純物濃度や拡散長は常に安定的
しており、カソード領域の不純物プロファイルとゲート
領域の不純物プロファイルの両者が等濃度となる点によ
り決定されるPN接合の位置についてみると、カソード領
域用不純物導入に用いる窓からの距離をバラツキも、等
濃度である不純物濃度のバラツキも小さい。加えて、カ
ソード領域用不純物導入に用いた窓がカソード電極のコ
ンタクト窓となるため、カソード領域とゲート領域の間
のPN接合とカソード電極のコンタクト窓の間の距離（位
置関係）はバラツキが少なく安定している。ゲート・カ
ソード間の耐電圧に関する特性は、前記pN接合の位置と
カソード電極のコンタクト窓の位置と不純物濃度により
支配されるが、この場合の場合、これらのバラツキが少
なく安定しているため、ゲート・カソード間の耐電圧に
関する特性が安定している。
表面ゲート型静電誘導半導体装置においては、ゲート
しきい値電圧はゲート領域用の不純物拡散領域に挟まれ
たチャンネル幅の距離により支配され、エンハンスメン
トタイプではその距離は狭くしなければならないが、こ
の発明によればゲート・カソード間の耐電圧に関する特
性に影響を与えることなく、チャンネル幅の距離を決定
することが可能となる。
しきい値電圧はゲート領域用の不純物拡散領域に挟まれ
たチャンネル幅の距離により支配され、エンハンスメン
トタイプではその距離は狭くしなければならないが、こ
の発明によればゲート・カソード間の耐電圧に関する特
性に影響を与えることなく、チャンネル幅の距離を決定
することが可能となる。
以下、この発明にかかる静電誘導半導体装置の製造方
法を、その一実施例に基づいて詳しく説明する。
法を、その一実施例に基づいて詳しく説明する。
第１図（ａ）〜（ｇ）は、この発明の一例方法により
表面ゲート型の静電誘導サイリスタを製造するときの様
子を順を追ってあらわす。
表面ゲート型の静電誘導サイリスタを製造するときの様
子を順を追ってあらわす。
第１図（ａ）にみるように、シリコン半導体基板１の
裏面側（他側）にアノード領域用Ｐ不純物拡散領域２を
形成する一方、このシリコン半導体基板１一側のN-領域
表面側部分にゲート領域用P+不純物拡散領域３を形成す
るとともに表面が酸化膜４で覆われるようにする。
裏面側（他側）にアノード領域用Ｐ不純物拡散領域２を
形成する一方、このシリコン半導体基板１一側のN-領域
表面側部分にゲート領域用P+不純物拡散領域３を形成す
るとともに表面が酸化膜４で覆われるようにする。
ついで、第１図（ｂ）にみるように、酸化膜４におけ
るゲート領域内側のカソード領域表面となる部分にカソ
ード領域形成用のＮ型不純物（例えばリン）イオン注入
用窓５を明け、不純物を注入し、ついで、チッソガス
（N2ガス）雰囲気中でリンを熱拡散・活性化させるよう
にする。そうすると、第１図（ｃ）にみるように、カソ
ード領域用のN+不純物拡散領域６が形成されるとともに
窓５は厚み数百Å程度の薄い酸化膜４′で覆われる。N2
ガス雰囲気中での熱拡散の場合、窓５には極く薄い自然
酸化膜が形成されるだけなのである。
るゲート領域内側のカソード領域表面となる部分にカソ
ード領域形成用のＮ型不純物（例えばリン）イオン注入
用窓５を明け、不純物を注入し、ついで、チッソガス
（N2ガス）雰囲気中でリンを熱拡散・活性化させるよう
にする。そうすると、第１図（ｃ）にみるように、カソ
ード領域用のN+不純物拡散領域６が形成されるとともに
窓５は厚み数百Å程度の薄い酸化膜４′で覆われる。N2
ガス雰囲気中での熱拡散の場合、窓５には極く薄い自然
酸化膜が形成されるだけなのである。
続いて、第１図（ｄ）にみるように、ゲート電極用コ
ンタクト窓７を酸化膜４に形成する。この場合にはフォ
ト（レジスト）マスクを形成しエッチング処理を行うよ
うにする。また、ゲート領域用P+不純物拡散領域３は半
導体基板１に比較的深く拡散されており、そのため、基
板表面における横方向寸法にも余裕があり、ゲート電極
用コンタクト窓７明けは容易である。
ンタクト窓７を酸化膜４に形成する。この場合にはフォ
ト（レジスト）マスクを形成しエッチング処理を行うよ
うにする。また、ゲート領域用P+不純物拡散領域３は半
導体基板１に比較的深く拡散されており、そのため、基
板表面における横方向寸法にも余裕があり、ゲート電極
用コンタクト窓７明けは容易である。
窓７形成の後、窓５に生じた薄い酸化膜４′を選択的
に除去しカソード電極用コンタクト窓明けを行う。この
場合には、前述した通り、フォト（レジスト）マスクを
形成せずに、半導体基板１表面をスライトエッチング処
理するだけでよい。例えば、HF:H2O＝1:10の液で約30秒
のエッチング処理を行う。このスライトエッチング処理
により、第１図（ｅ）にみるように、半導体基板１には
ゲート電極用コンタクト窓７とカソード電極用コンタク
ト窓５′の両方が明いている状態となる。イオン注入用
の窓５とカソード電極用コンタクト窓５′は事実上同じ
である。
に除去しカソード電極用コンタクト窓明けを行う。この
場合には、前述した通り、フォト（レジスト）マスクを
形成せずに、半導体基板１表面をスライトエッチング処
理するだけでよい。例えば、HF:H2O＝1:10の液で約30秒
のエッチング処理を行う。このスライトエッチング処理
により、第１図（ｅ）にみるように、半導体基板１には
ゲート電極用コンタクト窓７とカソード電極用コンタク
ト窓５′の両方が明いている状態となる。イオン注入用
の窓５とカソード電極用コンタクト窓５′は事実上同じ
である。
コンタクト窓５′、７の形成に続いて、第１図（ｆ）
にみるように、アルミニウムからなるカソード電極10と
ゲート電極11を同時に形成する。そのあと、第１図
（ｇ）にみるように、アノード電極12を半導体基板１裏
面に形成すれば、表面ゲート型静電誘導サイリスタの完
成となる。なお、酸化膜４は絶縁層となる。
にみるように、アルミニウムからなるカソード電極10と
ゲート電極11を同時に形成する。そのあと、第１図
（ｇ）にみるように、アノード電極12を半導体基板１裏
面に形成すれば、表面ゲート型静電誘導サイリスタの完
成となる。なお、酸化膜４は絶縁層となる。
このサイリスタは、ゲート電極11に印加される電圧を
調整することにより、高比抵抗領域（ベース領域）13に
流れる電流を制御できるようになっている。
調整することにより、高比抵抗領域（ベース領域）13に
流れる電流を制御できるようになっている。
なお、この実施例では、ゲート電極用コンタクト窓明
けを、スライトエッチング処理の前に行っていたが、ス
ライトエッチング処理の後で行うようにしてもよい。
けを、スライトエッチング処理の前に行っていたが、ス
ライトエッチング処理の後で行うようにしてもよい。
続いて、静電誘導サイリスタがエンハンスメントタイ
プである場合の製造例について説明する。
プである場合の製造例について説明する。
最終的に得られるサイリスタがエンハンスメントタイ
プの場合、第２図（ａ）にみるように、ゲート領域用P+
不純物拡散領域３が、不純物のイオン注入用窓５にかか
ることが多い。これは、エンハンスメントタイプの静電
誘導サイリスタでは、電流容量を必要とするためにカソ
ード領域の拡散窓を広くとる必要があり、加えて、ゲー
ト領域用の不純物拡散領域に挟まれたチャンネル幅の距
離を狭くする必要があるためである。先の実施例と同
様、カソード領域形成用のＮ型不純物（例えばリン）を
イオン注入用窓５から不純物を注入し、ついで、チッソ
ガス（N2ガス）雰囲気中でリンを熱拡散・活性化する。
そうすると、第２図（ｂ）にみるように、カソード領域
用のN+不純物拡散領域６が形成されるとともに窓５が厚
み数百Å程度の薄い酸化膜４′で覆われる。
プの場合、第２図（ａ）にみるように、ゲート領域用P+
不純物拡散領域３が、不純物のイオン注入用窓５にかか
ることが多い。これは、エンハンスメントタイプの静電
誘導サイリスタでは、電流容量を必要とするためにカソ
ード領域の拡散窓を広くとる必要があり、加えて、ゲー
ト領域用の不純物拡散領域に挟まれたチャンネル幅の距
離を狭くする必要があるためである。先の実施例と同
様、カソード領域形成用のＮ型不純物（例えばリン）を
イオン注入用窓５から不純物を注入し、ついで、チッソ
ガス（N2ガス）雰囲気中でリンを熱拡散・活性化する。
そうすると、第２図（ｂ）にみるように、カソード領域
用のN+不純物拡散領域６が形成されるとともに窓５が厚
み数百Å程度の薄い酸化膜４′で覆われる。
この後、やはり、先の実施例と同様、ゲート電極用コ
ンタクト窓を酸化膜４に明け、ついで、窓５に生じた薄
い酸化膜４′をマスクを形成せずにスライトエッチング
処理でもって除去しカソード電極用コンタクト窓５′明
けを行った後、第２図（ｃ）にみるように、アルミニウ
ムからなるカソード電極10とゲート電極11を形成すると
ともに、アノード電極12を形成すれば、第３図にみるエ
ンハンスメントタイプの表面ゲート型静電誘導サイリス
タが完成する。
ンタクト窓を酸化膜４に明け、ついで、窓５に生じた薄
い酸化膜４′をマスクを形成せずにスライトエッチング
処理でもって除去しカソード電極用コンタクト窓５′明
けを行った後、第２図（ｃ）にみるように、アルミニウ
ムからなるカソード電極10とゲート電極11を形成すると
ともに、アノード電極12を形成すれば、第３図にみるエ
ンハンスメントタイプの表面ゲート型静電誘導サイリス
タが完成する。
従来の静電誘導サイリスタでは、カソード領域の不純
物プロファイルのバラツキが大きく、カソード領域用の
N+不純物拡散領域44の拡散長が浅く又不純物濃度が低く
なった場合、第６図にみるような構造となり、ゲート領
域用のP+不純物拡散領域43がカソード電極51に短絡した
り、短絡しないまでもカソード電極51のコンタクト窓と
の距離が短すぎてゲート・カソード間の帯電圧に関する
特性に不良を生じていたのであるが、第３図のサイリス
タでは、そのようなことはない。
物プロファイルのバラツキが大きく、カソード領域用の
N+不純物拡散領域44の拡散長が浅く又不純物濃度が低く
なった場合、第６図にみるような構造となり、ゲート領
域用のP+不純物拡散領域43がカソード電極51に短絡した
り、短絡しないまでもカソード電極51のコンタクト窓と
の距離が短すぎてゲート・カソード間の帯電圧に関する
特性に不良を生じていたのであるが、第３図のサイリス
タでは、そのようなことはない。
第３図に示すサイリスタでは、ゲート領域用P+不純物
拡散領域３とカソード領域用N+不純物拡散領域６の間の
PN接合の境界はＰ型不純物とＮ型不純物の濃度が等しい
ところにある。つまり、半導体基板１の表面側部分にお
けるＡ点（第３図に示す）近傍の不純物プロファイルを
あらわす第４図のグラフにみるように、不純物濃度曲線
の交差点がPN接合の境界となる。
拡散領域３とカソード領域用N+不純物拡散領域６の間の
PN接合の境界はＰ型不純物とＮ型不純物の濃度が等しい
ところにある。つまり、半導体基板１の表面側部分にお
けるＡ点（第３図に示す）近傍の不純物プロファイルを
あらわす第４図のグラフにみるように、不純物濃度曲線
の交差点がPN接合の境界となる。
従来の場合、カソード領域の不純物プロファイルのバ
ラツキが大きく、第３図に示す拡散長が浅く又不純物濃
度が低くなった場合、境界はＢ′の位置にくるが、この
発明では不純物濃度と拡散長のバラツキは小さく安定的
であるため、半導体基板表面における境界はコンタクト
窓５′の端からより外側に離れたＢの位置に常に安定的
にくるようになり、第３図に見るようにゲート領域用の
P+不純物領域３自体がカソード電極用コンタクト窓５′
の内側にきていても、不純物領域3,6のPN接合境界Ｘ
は、コンタクト窓５′から遠ざかるようになるのであ
る。従って、ゲート領域がカソード電極10と短絡した
り、短絡しないまでもカソード電極10との距離が短すぎ
て耐圧不良が生じるといったようなことがないのであ
る。
ラツキが大きく、第３図に示す拡散長が浅く又不純物濃
度が低くなった場合、境界はＢ′の位置にくるが、この
発明では不純物濃度と拡散長のバラツキは小さく安定的
であるため、半導体基板表面における境界はコンタクト
窓５′の端からより外側に離れたＢの位置に常に安定的
にくるようになり、第３図に見るようにゲート領域用の
P+不純物領域３自体がカソード電極用コンタクト窓５′
の内側にきていても、不純物領域3,6のPN接合境界Ｘ
は、コンタクト窓５′から遠ざかるようになるのであ
る。従って、ゲート領域がカソード電極10と短絡した
り、短絡しないまでもカソード電極10との距離が短すぎ
て耐圧不良が生じるといったようなことがないのであ
る。
なお、静電誘導トランジスタの場合、例えば、第３図
にみるように、P+不純物拡散領域２の代わりに括弧書き
したN+不純物拡散領域とする構成がとられる。もちろ
ん、この発明の製造方法により得られる静電誘導半導体
装置がディプレッションタイプであってもよいことはい
うまでもない。
にみるように、P+不純物拡散領域２の代わりに括弧書き
したN+不純物拡散領域とする構成がとられる。もちろ
ん、この発明の製造方法により得られる静電誘導半導体
装置がディプレッションタイプであってもよいことはい
うまでもない。
以上に述べたように、請求項１〜３記載の静電誘導半
導体装置の製造方法では、困難で手間のかかるフォトマ
スク形成工程が減らせるので製造が容易となり、しかも
完成した半導体装置でのカソード（またはソース）領域
がばらつきの少ないものとなるので電気的特性の安定し
た装置が得られるようになる。
導体装置の製造方法では、困難で手間のかかるフォトマ
スク形成工程が減らせるので製造が容易となり、しかも
完成した半導体装置でのカソード（またはソース）領域
がばらつきの少ないものとなるので電気的特性の安定し
た装置が得られるようになる。
さらに、請求項２記載の発明のように、加えて、ゲー
ト領域用の不純物拡散領域にカソード領域用の不純物拡
散領域が重なり合うようにした場合でも、カソード領域
の不純物プロファイルのバラツキは少なく、不純物濃度
や拡散長は常に安定しており、ゲート・カソード間の耐
電圧に関する特性が安定するため、適応範囲の広い請求
項３記載のエンハンスメントタイプの静電誘導半導体装
置をゲート・カソード間の耐電圧に関する特性を落とさ
ずに製造できるようになり、非常に有用である。
ト領域用の不純物拡散領域にカソード領域用の不純物拡
散領域が重なり合うようにした場合でも、カソード領域
の不純物プロファイルのバラツキは少なく、不純物濃度
や拡散長は常に安定しており、ゲート・カソード間の耐
電圧に関する特性が安定するため、適応範囲の広い請求
項３記載のエンハンスメントタイプの静電誘導半導体装
置をゲート・カソード間の耐電圧に関する特性を落とさ
ずに製造できるようになり、非常に有用である。
第１図（ａ）〜（ｇ）は、この発明の方法の一例により
静電誘導サイリスタを製造するときの様子を順を追って
あらわす概略断面図、第２図（ａ）〜（ｃ）は、この発
明の方法の他の例によりエンハンスメントタイプの静電
誘導サイリスタを製造するときの要部工程を示す概略断
面図、第３図は、完成したエンハンスメントタイプの静
電誘導サイリスタをあらわす概略断面図、第４図は、こ
のエンハンスメントタイプの静電誘導サイリスタにおけ
るゲート領域用不純物拡散領域およびカソード領域用不
純物拡散領域における不純物濃度プロファイルをあらわ
すグラフ、第５図（ａ）〜（ｅ）は、従来の方法により
静電誘導サイリスタを製造するときの様子を順を追って
あらわす概略断面図、第６図は、従来のエンハンスメン
トタイプの静電誘導サイリスタをあらわす概略断面図で
ある。 １……半導体基板、３……ゲート領域用不純物拡散領
域、４……酸化膜、４′……薄い酸化膜、５……不純物
のイオン注入用窓、５′……カソード電極用コンタクト
窓、６……カソード領域用不純物拡散領域、10……カソ
ード電極、11……ゲート電極
静電誘導サイリスタを製造するときの様子を順を追って
あらわす概略断面図、第２図（ａ）〜（ｃ）は、この発
明の方法の他の例によりエンハンスメントタイプの静電
誘導サイリスタを製造するときの要部工程を示す概略断
面図、第３図は、完成したエンハンスメントタイプの静
電誘導サイリスタをあらわす概略断面図、第４図は、こ
のエンハンスメントタイプの静電誘導サイリスタにおけ
るゲート領域用不純物拡散領域およびカソード領域用不
純物拡散領域における不純物濃度プロファイルをあらわ
すグラフ、第５図（ａ）〜（ｅ）は、従来の方法により
静電誘導サイリスタを製造するときの様子を順を追って
あらわす概略断面図、第６図は、従来のエンハンスメン
トタイプの静電誘導サイリスタをあらわす概略断面図で
ある。 １……半導体基板、３……ゲート領域用不純物拡散領
域、４……酸化膜、４′……薄い酸化膜、５……不純物
のイオン注入用窓、５′……カソード電極用コンタクト
窓、６……カソード領域用不純物拡散領域、10……カソ
ード電極、11……ゲート電極
Claims (3)
- 【請求項１】半導体基板一側の表面側部分にゲート領域
用不純物拡散領域とカソード領域用不純物拡散領域が、
ゲート領域の内側にカソード領域が位置するようにして
形成されているとともに、前記カソード領域用の不純物
拡散領域表面に接触するカソード電極も形成されている
静電誘導半導体装置を得るにあたり、半導体基板とし
て、一側の表面側部分に前記ゲート領域用の不純物拡散
領域が形成されているとともに表面が前記カソード領域
用の不純物拡散領域を形成するための窓の明いている酸
化膜で覆われた半導体基板を用い、不活性ガス雰囲気、
あるいは、不活性ガスで希釈された酸素雰囲気中で、不
純物を前記窓から熱拡散させることにより前記カソード
領域を形成した後、前記半導体基板表面の窓の部分に生
じた薄い酸化膜を選択的に除去するエッチング処理を行
って、前記カソード電極を形成するようにすることを特
徴とする静電誘導半導体装置の製造方法。 - 【請求項２】ゲート領域用の不純物拡散領域にカソード
領域用の不純物拡散領域が重なり合う請求項１記載の静
電誘導半導体装置の製造方法。 - 【請求項３】ゲート電極とカソード電極が同じ電位であ
る時に、アノード電極とカソード電極の間が遮断状態に
なるエンハンスメントタイプである請求項２記載の静電
誘導半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9005988A GB2230136B (en) | 1989-03-28 | 1990-03-16 | Method for manufacturing static induction type semiconductor device and semiconductor devices manufactured thereby |
| KR1019900003997A KR930009472B1 (ko) | 1989-01-26 | 1990-03-24 | 스태틱 유도형 반도체장치의 제조방법 및 이에 의해 제조된 반도체장치 |
| DE4009675A DE4009675C2 (de) | 1989-03-28 | 1990-03-26 | Verfahren zur Herstellung eines feldgesteuerten Thyristors und damit hergestellter Thyristor mit stabiler Stehspannungscharakteristik |
| FR9003885A FR2645348B1 (fr) | 1989-03-28 | 1990-03-27 | Procede pour la fabrication d'un dispositif a semi-conducteur du type a induction statique et dispositif obtenu de cette maniere |
| US07/767,574 US5177029A (en) | 1989-03-28 | 1991-09-30 | Method for manufacturing static induction type semiconductor device enhancement mode power |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1860589 | 1989-01-26 | ||
| JP1-18605 | 1989-01-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02275640A JPH02275640A (ja) | 1990-11-09 |
| JP2757962B2 true JP2757962B2 (ja) | 1998-05-25 |
Family
ID=11976275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1076009A Expired - Lifetime JP2757962B2 (ja) | 1989-01-26 | 1989-03-28 | 静電誘導半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2757962B2 (ja) |
| KR (1) | KR930009472B1 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5258463A (en) * | 1975-11-10 | 1977-05-13 | Hitachi Ltd | Production of semiconductor device |
| JPS53125773A (en) * | 1977-04-08 | 1978-11-02 | Nec Corp | Manufacture for semiconductor device |
| JPS58131771A (ja) * | 1982-02-01 | 1983-08-05 | Hitachi Ltd | 静電誘導形半導体スイツチング装置 |
| JPS603893B2 (ja) * | 1982-07-30 | 1985-01-31 | 東海テイ−ア−ルダブリユ−株式会社 | 二片型バルブスリ−ブの製造方法 |
| JPS59148327A (ja) * | 1983-02-14 | 1984-08-25 | Fuji Electric Corp Res & Dev Ltd | 半導体装置の製造方法 |
| JPH0770502B2 (ja) * | 1985-04-26 | 1995-07-31 | 株式会社東芝 | 半導体装置の製造方法 |
| JPS6355974A (ja) * | 1986-08-26 | 1988-03-10 | Matsushita Electric Works Ltd | 静電誘導サイリスタの製法 |
-
1989
- 1989-03-28 JP JP1076009A patent/JP2757962B2/ja not_active Expired - Lifetime
-
1990
- 1990-03-24 KR KR1019900003997A patent/KR930009472B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930009472B1 (ko) | 1993-10-04 |
| JPH02275640A (ja) | 1990-11-09 |
| KR900015334A (ko) | 1990-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424234A (en) | Method of making oxide semiconductor field effect transistor | |
| KR0175276B1 (ko) | 전력반도체장치 및 그의 제조방법 | |
| EP0248292A2 (en) | Semiconductor device having a high breakdown voltage | |
| US4507846A (en) | Method for making complementary MOS semiconductor devices | |
| US6268626B1 (en) | DMOS field effect transistor with improved electrical characteristics and method for manufacturing the same | |
| US6713331B2 (en) | Semiconductor device manufacturing using one element separation film | |
| JP2757962B2 (ja) | 静電誘導半導体装置の製造方法 | |
| JP3194162B2 (ja) | Ｍｏｓ ｆｅｔ製造方法 | |
| JP2782781B2 (ja) | 半導体装置の製造方法 | |
| JP3049496B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| KR101099560B1 (ko) | 고전압 트랜지스터 제조방법 | |
| JPH02196434A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH02265248A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH0918003A (ja) | 電界効果トランジスタの製造方法 | |
| JP2880885B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3048261B2 (ja) | 半導体装置の製造方法 | |
| JPH11233776A (ja) | 薄膜半導体装置およびその製造方法 | |
| JPH01137645A (ja) | 半導体装置の製造方法 | |
| KR100206864B1 (ko) | 모스 전계효과트랜지스터 제조방법 | |
| JPH07249760A (ja) | 半導体装置の製造方法 | |
| JPH04137735A (ja) | 半導体装置およびその製造方法 | |
| JPH0653231A (ja) | Ｍｏｓｆｅｔ製造方法 | |
| JPS6211277A (ja) | 半導体集積回路の製造方法 | |
| JPS6395664A (ja) | 半導体装置の製造方法 | |
| JPH03227526A (ja) | 半導体素子の製造方法 |