DE10052680A1 - Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht - Google Patents

Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht

Info

Publication number
DE10052680A1
DE10052680A1 DE10052680A DE10052680A DE10052680A1 DE 10052680 A1 DE10052680 A1 DE 10052680A1 DE 10052680 A DE10052680 A DE 10052680A DE 10052680 A DE10052680 A DE 10052680A DE 10052680 A1 DE10052680 A1 DE 10052680A1
Authority
DE
Germany
Prior art keywords
layer
ion concentration
substrate
thickness
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10052680A
Other languages
English (en)
Other versions
DE10052680C2 (de
Inventor
Thomas Feudel
Manfred Horstmann
Christian Krueger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10052680A priority Critical patent/DE10052680C2/de
Priority to US09/809,710 priority patent/US6593175B2/en
Publication of DE10052680A1 publication Critical patent/DE10052680A1/de
Application granted granted Critical
Publication of DE10052680C2 publication Critical patent/DE10052680C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

Ein Verfahren zur Bildung einer Oxidschicht auf einem Halbleiter umfasst das Abscheiden einer Maskenschicht mit einer Öffnung zum Definieren des Bereichs, in dem die Oxidschicht zu bilden ist, und es wird ein Ionenimplantationsschritt mit einem Neigungswinkel ausgeführt, um eine variierende Ionenkonzentration zu erhalten. In einem anschließenden einzelnen Oxidationsschritt wird eine Oxidschicht gebildet mit einer Dicke, die entsprechend der Ionenkonzentration variiert. Dieses Verfahren kann vorteilhafterweise auf die Bildung einer Gateisolierschicht in einem Feldeffekttransistor angewendet werden.

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft das Gebiet der Halbleiterherstellung in integrierten Schaltungen und betrifft insbesondere die Bildung von Gateisolierschichten von Tran­ sistorbauteilen.
2. Beschreibung des Stands der Technik
Der Herstellungsprozess integrierter Schaltungen (IC) beinhaltet die Herstellung zahlrei­ cher Halbleiterelemente, etwa Feldeffekttransistoren, auf einem einzelnen Substrat. Um eine erhöhte Integrationsdichte und eine verbesserte Bauteilleistung, beispielsweise in Hinsicht auf Signalverarbeitungszeit und Leistungsaufnahme, bereitzustellen, werden Merkmalsgrößen der Halbleiterelemente ständig verringert. Im Allgemeinen liefert das Verkleinern von Strukturmerkmalen eines Feldeffekttransistors diverse Vorteile, etwa eine hohe Packungsdichte und geringe Anstiegs- und Abfallzeiten während des Schal­ tens der Transistoren aufgrund beispielsweise einer reduzierten Kanallänge. Anderer­ seits kann das ständige Verringern der Merkmalsgrößen von Feldeffekttransistoren zu gewissen Nachteilen führen, die markant die Signalverarbeitungseigenschaften der E­ lemente verschlechtern können.
Eines der bei der Reduzierung von Merkmalsgrößen in einem Transistor beteiligten Probleme besteht in einem erhöhten Gateleckstrom des fertigen Transistorelementes. Bekanntermaßen sind in einem typischen MOS-Bauelement ein Draingebiet und ein Sourcegebiet durch ein Kanalgebiet getrennt, dessen Leitfähigkeit durch eine an eine Gateelektrode angelegte Spannung gesteuert wird, wobei die Gateelektrode über dem Kanalgebiet gebildet und elektrisch davon durch eine dünne Gateisolierschicht, bei­ spielsweise eine dünne Schicht aus Siliziumdioxid, isoliert ist. Da die Dicke der Isolier­ schicht sowie die Länge des Kanals ständig verringert wird, wobei die extern an das Gate, die Drain- und Sourcegebiete angelegten Spannungen jedoch im Wesentlichen gleichgeblieben sind, wirkt ein relativ starkes elektrisches Feld auf die Ladungsträger in dem Kanal und den Drain- und Sourcegebieten. Das starke elektrische Feld erlaubt es einem Ladungsträger, genügend Energie aufzunehmen, um in die Gateisolierschicht einzudringen oder sogar die Gateelektrode zu erreichen. In dem zuletzt genannten Falle wird ein parasitärer Gatestrom erzeugt, während in dem zuerst genannten Falle eine Ansammlung an Ladungsträgern auftreten kann, wodurch die Eigenschaften des Bau­ teils signifikant beeinflusst werden, woraus ein Ansteigen der Gateschwellwertspannung resultieren kann. Beide Effektive können nachhaltig die Schaltgeschwindigkeit des Tran­ sistors verringern und können ferner zu einer verschlechterten Langzeitstabilität und einer verringerten Zuverlässigkeit des Bauteils führen. Obwohl leicht dotierte Drain- und Sourcegebiete in einem MOS-Transistor benachbart zu der Gateisolierschicht zur Ver­ ringerung des Spitzenwerts des elektrischen Feldes gebildet sind, werden üblicherweise weitere Maßnahme in dem Bemühen, die oben beschriebenen Wirkungen abzuschwä­ chen, ergriffen. In einem typischen MOS-Verfahren wird ein weiterer Oxidationsschritt während der Bildung einer Gateisolierschicht, die Siliziumdioxid umfasst, üblicherweise ausgeführt, um die Dicke der Gateisolierschicht an den Rändern jeweils in der Nachbar­ schaft der Source- und Draingebiete zu vergrößern.
Um die bei der Bildung einer Gateoxidschicht in einem typischen MOS-Transistorbauteil auftretenden Probleme deutlich aufzuzeigen, wird ein typischer Prozessablauf nach dem Stand der Technik mit Bezug zu den Fig. 1(a) bis 1(c) beschrieben. Wie der Fachmann leicht einsieht, sind die den Prozessablauf gemäß dem Stand der Technik darstellenden Figuren lediglich von schematischer Natur und Übergänge und Grenzen, die als scharfe Linien dargestellt sind, müssen nicht als scharfe Übergänge in echten Bauelementen vorhanden sein. Ferner bezieht sich die Beschreibung des typischen Prozesses nach dem Stand der Technik auf herkömmliche Herstellungsverfahren ohne Spezifizierung typischer Prozessparameterwerte, die für diese Verfahren verwendet werden, da einzel­ ne Prozessschritte entsprechend angepasst werden können, um spezielle Gestaltungs­ anforderungen zu erfüllen. Ferner sind lediglich die relevanten Teile dargestellt und be­ schrieben.
Fig. 1(a) zeigt eine schematische Querschnittsansicht eines Teils eines typischen MOS- Transistorbauteils in einem speziellen Herstellungsstadium. Über einem Halbleitersub­ strat 101 wird in einem anfänglichen Herstellungsstadium eine Gateelektrode 102 gebildet und diese ist elektrisch von dem Substrat 101 mittels einer Gateisolierschicht 103, die Siliziumdioxid umfasst, isoliert. Der Prozess zur Bildung der in Fig. 1(a) gezeigten Struktur ist wohl bekannt. Zunächst wird eine Schicht aus Siliziumdioxid thermisch auf dem Substrat 101 aufgewachsen und anschließend wird eine Schicht aus Gateelektro­ denmaterial, etwa Polysilizium, auf der Siliziumdioxidschicht abgeschieden. Als nächs­ tes wird die Polysiliziumschicht mittels Fotolithografie und Ätzen strukturiert, um die Gateelektrode 102, die in Fig. 1(a) dargestellt ist, zu bilden.
Fig. 1(b) zeigt eine schematische Querschnittsansicht des in Fig. 1(a) dargestellten Bauelementes, wobei Ränder 104 der Gateoxidschicht 103 eine vergrößerte Dicke auf­ weisen.
Fig. 1(c) zeigt schematisch eine Querschnittsansicht des Bauteils aus Fig. 1(b), wobei ein Draingebiet 105 und ein Sourcegebiet 106 in dem Substrat 101 ausgebildet sind. Wie aus den Figuren zu entnehmen ist, umfasst die Gateisolierschicht 103 die Ränder 104 benachbart zu jeweils zu dem Draingebiet und dem Sourcegebiet 106, die sich mit im Wesentlichen gleichförmiger Dickenverteilung entlang einer Transistorbreitendimen­ sion, die die Richtung senkrecht zur Zeichenebene der Fig. 1(a) bis 1(c) ist, erstrecken. Die vergrößerte Dicke der Ränder 104 in Verbindung mit den leicht dotierten Bereichen des Draingebiets und des Sourcegebiets benachbart zu der Gateisolierschicht 103 füh­ ren zu einem verringerten effektiven elektrischen Feld. Folglich sind Ladungsträgerak­ kumulation und/oder Gateleckströme verringert. Die Bildung der Ränder 104 mit einer vergrößerten Dicke erfordert jedoch einen zusätzlichen Oxidationsschritt, der zu einer zusätzlichen Hochtemperaturbehandlung führt, wodurch zusätzliche thermische Span­ nungen in dem Substrat erzeugt werden. Ferner ist es sehr schwierig, die Form der Iso­ lierschicht 103, d. h. die Dickenverteilung der Isolierschicht 103, zu steuern, so dass die endgültige Form der Oxidschicht nur innerhalb eines kleines Dickenbereichs einstellbar ist.
Angesichts des Obengesagten existiert ein Bedarf für ein verbessertes Verfahren zur Bildung einer Gateisolierschicht auf einer Halbleiteroberfläche, wobei die Dickenvertei­ lung an spezielle Gestaltungsanforderungen anpassbar ist. Ferner existiert ein Bedarf für ein verbessertes Verfahren zur Bildung einer Gateisolierschicht eines MOS- Transistors sowie für ein MOS-Transistorbauelement mit einer verbesserten Gateisolier­ schicht.
ÜBERBLICK ÜBER DIE ERFINDUNG
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zur Bildung einer Oxidschicht auf einer Halbleiterschicht bereitgestellt mit Bereitstellen eines Substrats mit der Halbleiterschicht, wobei die Halbleiterschicht eine Oberfläche aufweist, Abscheiden einer Maskenschicht über der Halbleiterschicht mit einer vordefinierten Dicke, Bilden einer Öffnung in der Maskenschicht durch Strukturieren der Maskenschicht, um einen Teil der Oberfläche der Halbleiterschicht freizulegen, wobei der Teil im Wesentlichen mit einem Gebiet übereinstimmt, in dem die Oxidschicht zu formen ist, Ausführen eines Io­ nenimplantationsschritts mit einem Neigungswinkel mit Bezug zu einer Richtung senk­ recht zu dem freigelegten Teil, um damit die Maskenschicht als eine Implantationsmas­ ke zu verwenden, um eine inhomogene oder nicht gleichförmige Ionenkonzentration in dem Bereich des freigelegten Teils zu erzeugen, und Oxidieren des Substrats, um die Oxidschicht zu bilden, wobei eine Dicke der Oxidschicht in einem Gebiet erhöhter Io­ nenkonzentration aufgrund einer reduzierten Oxidationsrate verringert ist.
Gemäß dem ersten Aspekt der vorliegenden Erfindung kann eine Oxidschicht auf einer Halbleiteschicht, etwa Silizium, mittels eines einzelnen Oxidationsschritts gebildet wer­ den, wobei die Dickenverteilung der Oxidschicht in Übereinstimmung mit Gestaltungs­ anforderungen variiert werden kann. Die Oxidationsrate hängt signifikant von der in und auf der Halbleiterschicht abgelagerten Ionenkonzentration ab. Somit ist durch Steuern der Ionenkonzentration innerhalb des freigelegten Teils der Halbleiterschicht die endgül­ tige Dicke der endgültigen Oxidschicht durch die Verteilung der Ionen während des Im­ plantationsschritts bestimmt. Da die Ionen im Wesentlichen parallel unter einem ge­ wählten Neigungswinkel mit Bezug zu der Oberfläche ausgerichtet sind, kann die Ionen­ konzentration in einfacher Weise durch geeignetes Auswählen der vordefinierten Dicke und/oder des Neigungswinkels gesteuert werden.
Gemäß weiteren Modifikationen der vorliegenden Erfindung kann der Neigungswinkel während des Implantationsschritts durch beispielsweise Drehen des Substrats und/oder zwei oder mehr Implantationsschritte, die nacheinander ausgeführt werden, wobei der Neigungswinkel in jedem Implantationsschritt geändert wird, um die zur Ausbildung der Oxidschicht gemäß den speziellen Gestaltungsregeln erforderlichen Ionenkonzentration zu erhalten, variiert werden.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zur Bil­ dung einer Gateelektrode in einem Feldeffekttransistor bereitgestellt mit Bereitstellen eines Substrats einschließlich eines Halbleitergebiets mit einer Oberflächen, Abscheiden einer Maskenschicht mit einer vordefinierten Dicke über dem Halbleitergebiet und Aus­ bilden einer Öffnung mit einer Längendimension und einer Breitendimension in der Mas­ kenschicht, um einen Bereich des Halbleitergebiets, in dem die Gateelektrode zu bilden ist, freizulegen. Das Verfahren umfasst ferner Durchführen eines Ionenimplantati­ onsschritts, um eine Ionenkonzentration zu erzeugen, die entlang der Längendimension variiert aber entlang der Breitendimension im Wesentlichen gleichförmig ist, Oxidieren des freigelegten Bereichs, um eine Oxidschicht mit einer von der Ionenkonzentration abhängigen Dicke zu erzeugen, Abscheiden einer Schicht aus Gateelektrodenmaterial über dem Substrat, um die Öffnung zu füllen, Polieren der Schicht aus Gateelektroden­ material um eine Oberfläche der gefüllten Öffnung einzuebnen und Entfernen der Mas­ kenschicht, um die Gateelektrode mit der Gateoxidschicht mit einer Dicke, die gemäß der Ionenkonzentration variiert, zu bilden.
Anders als beim Prozessablauf nach dem Stand der Technik erlaubt es die vorliegende Erfindung, eine Gateoxidschicht in einem einzelnen Oxidationsschritt zu bilden, wobei die Dicke der Gateschicht entlang der Transistorlängendimension so eingestellt werden kann, dass diese in Übereinstimmung mit Designanforderungen steht, da der beteiligte Implantationsschritt gut steuerbar ist.
Ferner kann erfindungsgemäß die Dicke der Gateoxidschicht eingestellt werden, so dass die Ränder der Oxidschicht, die sich entlang der Transistorbreitendimension erstrecken, eine Dicke zeigen, die für Betriebsparameter des fertigen Transistors, bei­ spielsweise eine spezifizierte maximale Gatespannung und eine Maximaldrain- Sourcespannung des Transistors während des Betriebs optimiert ist.
Gemäß einem noch weiteren Aspekt der vorliegenden Erfindung wird auf einem Sub­ strat gebildeter Feldeffekttransistor bereitgestellt mit: Einem Draingebiet und einem Sourcegebiet, die in einem aktiven Gebiet ausgebildet sind und voneinander in einer Transistorlängendimension beabstandet sind und sich entlang einer Transistorbreiten­ dimension in im Wesentlichen paralleler Weise erstrecken, und einer Gateelektrode, die über dem aktiven Gebiet gebildet und elektrisch davon mittels einer Gateisolierschicht getrennt ist, wobei die Gateisolierschicht ein Oxid aufweist mit einer Dicke, die entlang der Transistorlängendimension variiert, aber entlang der Transistorbreitendimension im Wesentlichen gleichförmig ist, wobei die Dicke der Gateisolierschicht benachbart zu dem Sourcegebiet geringer als die Dicke benachbart zu dem Draingebiet ist.
Der gemäß der vorliegenden Erfindung gebildete Feldeffekttransistor umfasst eine Ga­ teisolierschicht mit einem Oxidbereich, dessen Dicke an dem Sourcegebiet geringer als an dem Draingebiet ist. Da im Allgemeinen eine dünne Gateisolierschicht für eine Ver­ besserung des Leistungsvermögens des Transistorbauteils wünschenswert ist, wird das Vergrößern der Dicke der Gateisolierschicht vorzugsweise an jenen Stellen ausgeführt, an denen das höchste elektrische Feld vorherrscht, um die Ladungsträgerakkumulation und parasitäre Gateleckströme zu verhindern, wie zuvor erläutert wurde. Folglich stellt die vorliegende Erfindung einen Feldeffekttransistor bereit mit einer asymmetrischen Gateisolierschichtdicke, die ein optimales Signalverhalten aufgrund des größeren Be­ reichs mit geringer Dicke der Gateisolierschicht im Vergleich zu einem symmetrischen Bauteil nach dem Stand der Technik gewährleistet, wobei gleichzeitig Ladungsträgeran­ häufung und parasitäre Gateleckströme verringert werden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Weitere Vorteile und Aufgaben der vorliegenden Erfindung gehen aus der folgenden detaillierten Beschreibung und den angefügten Patentansprüchen hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen betrachtet werden; es zeigen:
Fig. 1(a) bis 1(c) schematisch im Querschnitt einen typischen Herstellungsablauf nach dem Stand der Technik zur Bildung einer Gateelektrode in einem Feldeffekttransistor;
Fig. 2(a) bis 2(d) schematisch Querschnittsansichten eines Prozessablaufs zur Bil­ dung einer Gateelektrode mit einer asymmetrischen Gateisolierschicht gemäß einer Ausführungsform der vorliegenden Erfindung; und
Fig. 3(a) bis 3(d) schematische Querschnittsansichten eines Prozessablaufs zur Bil­ dung einer Gateelektrode eines Feldeffekttransistors mit einer sym­ metrischen Gateisolierschicht gemäß einer weiteren Ausführungs­ form der vorliegenden Erfindung.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, be­ schrieben ist, ist es selbstverständlich, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die spezielle offen­ barte Ausführungsform einzuschränken, sondern die beschriebene Ausführungsform stellt vielmehr in beispielhafter Weise die diversen Aspekte der vorliegenden Erfindung, deren Schutzbereich durch die angefügten Patentansprüche definiert ist, dar.
Fig. 2(a) zeigt schematisch eine Querschnittsansicht eines Feldeffekttransistors in einem anfänglichen Herstellungsstadium. Gemäß Fig. 2(a) ist auf einem Substrat 201, etwa einem Siliziumsubstrat oder einem isolierenden Substrat mit einer darauf gebildeten Halbleiterschicht, eine Maskenschicht 210 mit einer Öffnung 211 gebildet.
Die Maskenschicht 210 kann Siliziumnitrid oder andere ähnliche Materialien umfassen und kann durch chemische Dampfabscheidung (CVD) mit einer vordefinierten Dicke abgeschieden werden. Anschließend wird die Öffnung 211 mittels Fotolithografie und Ätzen gebildet, um einen Bereich über dem Substrat 201 zu definieren, in dem eine Gateelektrode zu bilden ist. Nach der Bildung der Öffnung 211 wird ein Ionenimplantati­ onsschritt, beispielsweise unter Verwendung von Stickstoffionen, ausgeführt, wobei die Ionen auf den freigelegten Bereich des Substrats 201 in einer im Wesentlichen paralle­ len Art und Weise unter einem Einfallswinkel α mit Bezug zu der Oberfläche des freige­ legten Bereichs gerichtet werden. Die einfallenden Ionen sind durch einen Pfeil 212 in Fig. 2(a) gekennzeichnet. Abhängig von dem Neigungswinkel α und/oder der Dicke der Maskenschicht 210 wird ein Gebiet 213 in und auf dem Substrat 201 benachbart zu einer Seitenwand 211A gebildet und dieses ist im Wesentlichen frei von implantierten Io­ nen oder weist zumindest eine drastisch reduzierte Ionenkonzentration auf. Das heißt, in dem freigelegten Bereich des Substrats 201 wird ein Bereich mit einer inhomogenen oder nicht gleichförmigen Konzentration an implantierten Ionen gebildet. Beispielsweise reicht in der speziellen in Fig. 2a offenbarten Ausführungsform die Konzentration der implantierten Ionen in dem freigelegten Bereich des Substrats 201 von einem relativ kleinen Wert (möglicherweise sogar Null) in dem Substrat benachbart zu der Wand 211A bis zu einer höheren Konzentration (möglicherweise einem Maximalwert) in dem Substrat benachbart zu der Wand 211B. Auf diese Weise variiert die Konzentration der implantierten Ionen in dem freigelegten Bereich des Substrats entlang der Längenrich­ tung, d. h. von der Wand 211A zur Wand 211B.
Anzumerken ist, dass Fig. 2(a) sowie die folgenden Figuren einen Querschnitt eines zu bildenden Feldeffekttransistors in einer Transistorlängendimension darstellen. Folglich variiert die Ionenkonzentration in der Transistorlängendimension. Vorzugsweise ist bei der Ausbildung einer Gateisolierschicht für die Gateelektrode die Ionenkonzentration in der Transistorbreitendimension, die sich senkrecht zur Zeichenebene in Fig. 2(a) er­ streckt, im Wesentlichen gleichförmig, um eine endgültige Querschnittsform der Gatei­ solierschicht zu erhalten, die die Anforderungen für geringe Ladungsträgeransammlung und geringe Gateleckströme, wie dies zuvor erläutert wurde, erfüllt. Es sollte jedoch be­ achtet werden, dass eine beliebige benötigte Ionenkonzentration durch Variieren des Neigungswinkels während des Ionenimplantationsschritts erreicht werden kann. Dies kann beispielsweise durch geeignetes Drehen des Substrats während des Implantati­ onsvorgangs und/oder durch Ausführen einer oder mehrerer nachfolgender Implantati­ onsschritte mit unterschiedlichen Neigungswinkeln erreicht werden.
Fig. 2(b) zeigt schematisch eine Querschnittsansicht des Bauteils aus Fig. 2(a) mit einer Gateisolierschicht 203, die an der Unterseite der Öffnung 211 gebildetes Siliziumdioxid umfasst. Die Isolierschicht 203 umfasst ein Randgebiet 204 mit einer vergrößerten Di­ cke.
Die Siliziumdioxidgateisolierschicht 203 wird mittels eines thermischen Wachstumspro­ zesses gebildet, wobei aufgrund der variierenden Ionenkonzentration, in diesem Falle aufgrund der variierenden Stickstoffionenkonzentration, die Oxidationsrate im Gebiet 213 mit verringerter Ionenkonzentration verstärkt ist. Der Grund für die verringerte Oxi­ dationsrate im Bereich einer hohen Stickstoffkonzentration liegt in der Tatsache begrün­ det, dass an und in der Nähe der Oberfläche des Substrats 201 mit der hohen Ionen­ konzentration die Anzahl an Reaktionspartnern im Oxidationsvorgang signifikant verrin­ gert ist, so dass die Produktionsrate für das Gateisolierschichtmaterial, beispielsweise Siliziumdioxid, deutlich verringert ist im Vergleich mit dem Gebiet 213 mit einer geringen oder im Wesentlichen keiner Ionenkonzentration.
In einer weiteren veranschaulichenden Ausführungsform wird die Implantationsenergie der Ionen so gewählt, um die höchste Ionenkonzentration in einer Tiefe zu erhalten, die in der Nähe der Oberfläche des Substrats 201 innerhalb der Öffnung 211 liegt. Ferner kann die Höhe der Ionenkonzentration gesteuert werden, indem die Zeit und/oder die Dosis des Implantationsvorgangs eingestellt wird.
Fig. 2(c) zeigt schematisch das Bauteil aus Fig. 2(b), wobei die Öffnung 211 mit einem Gateelektrodenmaterial gefüllt ist, um die Gateelektrode 202 zu bilden. Die Gateelektro­ de 202 wird gebildet durch Abscheiden des Gateelektrodenmaterials über der Öffnung 211 und der Maskenschicht 210 und durch Polieren der sich ergebenden Struktur bis eine ebene Oberfläche mit einer endgültigen Dicke der Maskenschicht 210 erhalten wird, die in Übereinstimmung mit Designanforderungen ist, d. h. die in Übereinstimmung mit der benötigen Höhe der Gateelektrode 202 ist.
Fig. 2(d) zeigt schematisch eine Querschnittsansicht des endgültigen Transistorbauteils mit einem Draingebiet 205 und einem Sourcegebiet 206, die in dem Substrat 201 gebil­ det sind. Wie zu erkennen ist, ist das Gebiet 204 mit erhöhter Siliziumdioxiddicke be­ nachbart zu dem Draingebiet 205 angeordnet, wohingegen die Dicke der restlichen Gateisolierschicht 203 die erforderliche geringe Dicke zeigt, um ein ausgezeichnetes Signalverhalten des Transistorbauteils zu liefern.
In einem typischen Beispiel beträgt die Dicke der Gateisolierschicht 1.5 nm und die Di­ cke wird um 0.1 nm über eine Strecke von 5 nm vergrößert. Ein derartiges Dickenprofil kann mittels einer Ionenimplantation mit einer Energie von ungefähr 10 keV, einer Im­ plantationsdosis von 1014 cm-2 und einem Neigungswinkel von 45° erhalten werden. Der parasitäre Gateleckströme wird dabei um ungefähr eine Größenordnung im Vergleich zu einem herkömmlich hergestellten Bauteil verringert.
Aufgrund der asymmetrischen Querschnittsform der Gateisolierschicht 203 ist der La­ dungsträgertransport in die Gateisolierschicht 203 aufgrund des von dem Source zu dem Drain ansteigenden elektrischen Feldes wirkungsvoll verringert mittels der vergrö­ ßerten Dicke der Gateisolierschicht an der Stelle des maximalen elektrischen Feldes. Folglich wird ein höchst zuverlässiges Transistorbauteil gebildet, wobei die Signaleigen­ schaft im Vergleich zu Bauteilen des Stands der Technik verbessert ist.
Ferner erlaubt die vorliegende Erfindung im Gegensatz zum Herstellungsprozess ge­ mäß dem Stand der Technik die Bildung eines Gebiets mit erhöhter Oxiddicke mittels eines einzelnen Oxidationsschritts, so dass jegliche während der Hochtemperaturbe­ handlung auftretende thermische Spannung minimiert wird. Ferner kann die Höhe der Oxidationsrate während des Oxidationsvorgangs in genauer Weise durch die Parameter des Implantationsschritts, d. h. die Implantationsenergie und Dosis, und durch die ein­ fach zu steuernde Dicke der Maskenschicht sowie durch das Einstellen des Neigungs­ winkels gesteuert werden. Somit kann die resultierende Dicke der Gateisolierschicht in genauer Weise innerhalb eines großen Dickenbereichs gesteuert werden und kann da­ mit in genauer Weise auf spezielle Betriebsbedingungen des Transistorbauteils, etwa die maximale Drain-Sourcespannung und dergleichen, angepasst werden.
Ferner ist der obige Prozessablauf zum Bildung einer Gateisolierschicht mit Bezug zu einer Gateisolierschicht eines Feldeffekttransistors dargestellt. Die vorliegende Erfin­ dung ist aber ebenfalls auf einen beliebigen Prozessablauf anwendbar, der die Bildung einer Oxidschicht mit einer variierenden Dicke erfordert. Obwohl die vorliegende Erfin­ dung mit Bezug zu einem Siliziumsubstrat beschrieben wurde, kann insbesondere die vorliegende Erfindung auf ein anderes Halbleitersubstrat, etwa Germanium, III-V Halb­ leiter und II-VI Halbleiter, und Substrate mit einer darauf ausgebildeten Halbleiterschicht angewendet werden.
Mit Bezug zu den Fig. 3(a) bis 3(d) wird eine weitere Ausführungsform der vorliegenden Erfindung erläutert.
Fig. 3(a) zeigt schematisch einen Querschnitt eines Halbleiterbauelementes in einem anfänglichen Herstellungsstadium. In dieser und in den folgenden Figuren werden Merkmale, die zu den in den Fig. 2(a) bis 2(d) gezeigten Merkmalen ähnlich sind, mit gleichen Bezugszeichen gekennzeichnet. In Fig. 3(a) ist die Maskenschicht 210, bei­ spielsweise Siliziumnitrid umfassend, über dem Substrat 210 gebildet, das ein Silizium­ substrat sein kann. Die Öffnung 211 in der Maskenschicht 210 legt einen Teil der Ober­ fläche des Substrats 201 frei. Wie durch die Pfeile 212 gekennzeichnet ist, wird ein Io­ nenimplantationsschritt unter Anwendung zweier Neigungswinkel α und β ausgeführt, um Gebiete 213 mit verringerter Ionenkonzentration an den Rändern der Öffnung 211 mit einem mittleren Bereich einer relativ höheren Konzentration zu erzeugen, wie dies durch eine variierende Dichte der "+"-Markierungen in der Figur dargestellt ist.
Fig. 3(b) zeigt schematisch das Bauteil aus Fig. 3(a), nachdem ein Oxidationsschritt durchgeführt worden ist. Eine Siliziumdioxid enthaltende Gateisolierschicht 203 wird auf der Oberfläche des Substrats 201 innerhalb der Öffnung 211 gebildet. Über den Berei­ chen mit verringerter Ionenkonzentration 213, werden Bereiche 204 gebildet, die eine größere Dicke als der restliche Teil der Gateisolierschicht 203 aufweisen. Wie zuvor erwähnt wurde, werden die Bereiche 204 mit erhöhter Dicke gebildet, da die Oxidations­ rate von der Ionenkonzentration abhängt, und die Gebiete 213 mit relativ geringer Io­ nenkonzentration führen zu einer relativ dickeren Schicht aus Siliziumdioxid. Hinsichtlich der Steuerung des Oxidationsvorgangs und der letztlichen Dickenvariation der Gateiso­ lierschicht 203 gelten analoge Kriterien, wie sie zuvor mit Bezug zu den Fig. 2 angeführt wurden.
Fig. 3(c) zeigt das Bauteil aus Fig. 3(b), wobei die Öffnung 211 mit einem Gateelektro­ denmaterial gefüllt ist.
Fig. 3(d) zeigt das endgültige Transistorbauteil, nachdem die Maskenschicht 210 selek­ tiv entfernt worden ist und das Sourcegebiet 206 und das Draingebiet 205 gebildet wor­ den sind. Die Gateelektrode 202 umfasst eine Gateisolierschicht 203 mit Bereichen 204 mit erhöhter Dicke jeweils benachbart zu dem Draingebiet und dem Sourcegebiet. Diese Anordnung ist für Transistorelemente in integrierten Schaltungen vorteilhaft, in denen die Transistoren in einer symmetrischen Weise verwendet werden, d. h. in Konfiguratio­ nen, in denen nicht im Voraus definiert ist, welches von dem Drain- und Sourcegebiet tatsächlich als das Drain und das Source fungieren. Wie jedoch zuvor dargelegt wurde, wird die gemäß der vorliegenden Erfindung gebildete Gateisolierschicht 203 in einem einzelnen Oxidationsschritt geschaffen und eine zusätzliche thermische Spannung in dem Substrat vermieden, wobei die Querschnittsform in einfacher Weise innerhalb eines weiten Dickenbereichs steuerbar ist.
Weitere Modifikationen und alternative Ausführungsformen diverser Aspekte der Erfin­ dung werden dem Fachmann angesichts dieser Beschreibung deutlich. Folglich ist diese Beschreibung lediglich als illustrativ aufzufassen und dient dem Zwecke, dem Fach­ mann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu leh­ ren. Selbstverständlich können die Formen der hierin gezeigten und beschriebenen Er­ findung als die gegenwärtig bevorzugten Ausführungsformen aufgefasst werden. Ele­ mente und Materialien, hierin dargestellt und beschrieben, können ersetzt werden.

Claims (17)

1. Verfahren zur Bildung einer Oxidschicht auf einer Halbleiterschicht mit:
Bereitstellen eines Substrats mit einer Halbleiterschicht, wobei die Halbleiter­ schicht eine Oberfläche aufweist;
Abscheiden einer Maskenschicht mit einer vordefinierten Dicke über der Halblei­ terschicht;
Bilden einer Öffnung in der Maskenschicht durch Strukturieren einer Masken­ schicht, um einen Teil der Oberfläche der Halbleiterschicht freizulegen, wobei der Teil im Wesentlichen mit einem Bereich übereinstimmt, in dem die Oxidschicht zu bilden ist;
Ausführen eines Ionenimplantationsschritts mit einem Neigungswinkel mit Bezug zu der Oberfläche des freigelegten Teils des Substrats, wobei die Maskenschicht als eine Implantationsmaske verwendet wird, um eine inhomogene Ionenkon­ zentration in dem Bereich des freigelegten Teils zu schaffen; und
Oxidieren des freigelegten Teils des Substrats, um die Oxidschicht zu bilden, wo­ bei eine Dicke der Oxidschicht in einem Gebiet mit erhöhter Ionenkonzentration aufgrund einer reduzierten Oxidationsrate verringert ist.
2. Das Verfahren nach Anspruch 1, wobei eine Implantationsenergie der Ione­ nimplantation eingestellt wird, um eine maximale Ionenkonzentration in einer Tiefe in der Nähe der Oberflächengrenzschicht des freigelegten Teils zu erhalten.
3. Das Verfahren nach Anspruch 1, wobei im Wesentlichen Stickstoffatome implan­ tiert werden.
4. Das Verfahren nach Anspruch 1, wobei die Halbleiterschicht Silizium umfasst.
5. Das Verfahren nach Anspruch 1, wobei der Bereich erhöhter Ionenkonzentration durch Einstellen der vordefinierten Dicke der Maskenschicht gewählt wird.
6. Das Verfahren nach Anspruch 1, wobei der Bereich erhöhter Ionenkonzentration durch Einstellen des Neigungswinkels der Ionenimplantation gewählt wird.
7. Das Verfahren nach Anspruch 6, wobei Einstellen des Neigungswinkels ausgeführt wird, indem das Substrat während der Ionenimplantation gedreht wird, um eine va­ riierende Ionenkonzentration zu erhalten.
8. Das Verfahren nach Anspruch 6, wobei zwei oder mehr Implantationsschritte unter Verwendung zumindest zweier unterschiedlicher Neigungswinkel ausgeführt wer­ den.
9. Verfahren zur Bildung einer Gateelektrode in einem Feldeffekttransistor, wobei das Verfahren umfasst:
Bereitstellen eines Substrats einschließlich eines Halbleitergebiets mit einer Ober­ flächen;
Abscheiden einer Maskenschicht mit einer vordefinierten Dicke über dem Halblei­ tergebiet;
Bilden einer Öffnung mit einer Längendimension und einer Breitendimension in der Maskenschicht, um einem Bereich des Halbleitergebiets freizulegen, in dem die Gateelektrode zu bilden ist;
Durchführen eines Ionenimplantationsschritts, um eine Ionenkonzentration zu er­ zeugen, die entlang der Längendimension variiert;
Oxidieren des freigelegten Bereichs, um eine Oxidschicht mit einer Dicke in Ab­ hängigkeit der Ionenkonzentration zu erzeugen;
Abscheiden einer Schicht aus Gateelektrodenmaterial über dem Substrat, um die Öffnung zu füllen;
Polieren der Schicht aus Gateelektrodenmaterial, um eine Oberfläche der gefüllten Öffnung einzuebnen; und
Entfernen der Maskenschicht, um die Gateelektrode mit der Gateoxidschicht mit einer Dicke, die in Übereinstimmung mit der Ionenkonzentration variiert, zu bilden.
10. Das Verfahren nach Anspruch 9, wobei die variierende Ionenkonzentration durch Auswahl des Neigungswinkels in dem Ionenimplantationsschritt steuerbar ist.
11. Das Verfahren nach Anspruch 9, wobei die variierende Ionenkonzentration durch Einstellen der vordefinierten Dicke der Maskenschicht steuerbar ist, wobei die vor­ definierte Dicke größer oder gleich einer Höhe der zu bildenden Gateelektrode ist.
12. Das Verfahren nach Anspruch 9, wobei die vordefinierte Konzentration entlang der Breitendimension eines Randes des Bereichs höher eingestellt wird als die Kon­ zentration des anderen Randes.
13. Das Verfahren nach Anspruch 12, wobei der eine Rand benachbart zu dem Gebiet ist, in dem ein Draingebiet des Feldeffekttransistors zu bilden ist.
14. Das Verfahren nach Anspruch 9, wobei zumindest zwei Implantationsschritte mit unterschiedlichen Neigungswinkeln ausgeführt werden, um eine Ionenkonzentrati­ on entlang der Breitendimension zu erhalten, die in einem zentralen Teil des Be­ reichs höher ist als an den Rändern des Bereichs.
15. Das Verfahren nach Anspruch 10, wobei der Neigungswinkel mit Bezug zu der Oberfläche des Halbleitergebiets kleiner als 45° ist.
16. Das Verfahren nach Anspruch 10, wobei der Neigungswinkel kontinuierlich durch Drehen des Substrats variiert wird, um eine kontinuierlich variierende Ionenkon­ zentration in der Längendimension zu erzeugen.
17. Das Verfahren nach Anspruch 9, wobei Stickstoffionen implantiert werden.
DE10052680A 2000-10-24 2000-10-24 Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht Expired - Fee Related DE10052680C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10052680A DE10052680C2 (de) 2000-10-24 2000-10-24 Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht
US09/809,710 US6593175B2 (en) 2000-10-24 2001-03-14 Method of controlling a shape of an oxide layer formed on a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10052680A DE10052680C2 (de) 2000-10-24 2000-10-24 Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht

Publications (2)

Publication Number Publication Date
DE10052680A1 true DE10052680A1 (de) 2002-05-16
DE10052680C2 DE10052680C2 (de) 2002-10-24

Family

ID=7660879

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10052680A Expired - Fee Related DE10052680C2 (de) 2000-10-24 2000-10-24 Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht

Country Status (2)

Country Link
US (1) US6593175B2 (de)
DE (1) DE10052680C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342177B2 (en) * 2015-11-16 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Treatment to control deposition rate

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508535B1 (ko) * 2003-02-04 2005-08-17 동부아남반도체 주식회사 반도체 소자의 게이트 전극 형성 방법
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
JP2005079567A (ja) * 2003-09-04 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置、その製造方法およびカメラ
DE102004058412B4 (de) * 2004-12-03 2017-03-02 Austriamicrosystems Ag Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete und Verwendung des Verfahrens
KR100741467B1 (ko) * 2006-07-12 2007-07-20 삼성전자주식회사 반도체 장치 및 그 제조방법
KR100809601B1 (ko) * 2006-07-25 2008-03-04 삼성전자주식회사 반도체 소자의 제조 방법
US8686562B2 (en) 2009-08-25 2014-04-01 International Rectifier Corporation Refractory metal nitride capped electrical contact and method for frabricating same
US8034692B2 (en) 2009-10-20 2011-10-11 International Business Machines Corporation Structure and method for manufacturing asymmetric devices
CN103187293B (zh) * 2011-12-31 2015-10-14 中芯国际集成电路制造(北京)有限公司 半导体器件的制作方法
US10276679B2 (en) * 2017-05-30 2019-04-30 Vanguard International Semiconductor Corporation Semiconductor device and method for manufacturing the same
CN112201578A (zh) * 2020-09-21 2021-01-08 上海华力集成电路制造有限公司 一种提升栅氧膜厚均匀性的方法
US11469307B2 (en) * 2020-09-29 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Thicker corner of a gate dielectric structure around a recessed gate electrode for an MV device
US11538925B2 (en) * 2020-12-11 2022-12-27 Applied Materials, Inc. Ion implantation to form step-oxide trench MOSFET

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19735826A1 (de) * 1997-02-07 1999-03-04 United Microelectronics Corp Vorgabe einer Dicke von Gateoxiden durch Implantieren von Stickstoff für integrierte Schaltungen
DE19812212A1 (de) * 1998-03-19 1999-09-23 Siemens Ag MOS-Transistor in einer Ein-Transistor-Speicherzelle mit einem lokal verdickten Gateoxid und Herstellverfahren
US6077749A (en) * 1998-03-03 2000-06-20 Advanced Micro Devices, Inc. Method of making dual channel gate oxide thickness for MOSFET transistor design

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2672199B2 (ja) * 1991-05-21 1997-11-05 シャープ株式会社 半導体装置の製造方法
US5252501A (en) * 1991-12-30 1993-10-12 Texas Instruments Incorporated Self-aligned single-mask CMOS/BiCMOS twin-well formation with flat surface topography
US5315144A (en) * 1992-09-18 1994-05-24 Harris Corporation Reduction of bipolar gain and improvement in snap-back sustaining voltage in SOI field effect transistor
US5661053A (en) * 1994-05-25 1997-08-26 Sandisk Corporation Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
US5545580A (en) * 1995-09-19 1996-08-13 United Microelectronics Corporation Multi-state read-only memory using multiple polysilicon selective depositions
US5882993A (en) 1996-08-19 1999-03-16 Advanced Micro Devices, Inc. Integrated circuit with differing gate oxide thickness and process for making same
US6414372B2 (en) * 1997-02-18 2002-07-02 Nec Corporation Bipolar transistor having lightly doped epitaxial collector region constant in dopant impurity and process of fabrication thereof
US6316330B1 (en) * 1997-08-21 2001-11-13 United Microelectronics Corp. Method of fabricating a shallow trench isolation semiconductor device
KR100278285B1 (ko) * 1998-02-28 2001-01-15 김영환 씨모스 이미지센서 및 그 제조방법
GB9922764D0 (en) * 1999-09-28 1999-11-24 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19735826A1 (de) * 1997-02-07 1999-03-04 United Microelectronics Corp Vorgabe einer Dicke von Gateoxiden durch Implantieren von Stickstoff für integrierte Schaltungen
US6077749A (en) * 1998-03-03 2000-06-20 Advanced Micro Devices, Inc. Method of making dual channel gate oxide thickness for MOSFET transistor design
DE19812212A1 (de) * 1998-03-19 1999-09-23 Siemens Ag MOS-Transistor in einer Ein-Transistor-Speicherzelle mit einem lokal verdickten Gateoxid und Herstellverfahren

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342177B2 (en) * 2015-11-16 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Treatment to control deposition rate

Also Published As

Publication number Publication date
US20020048970A1 (en) 2002-04-25
DE10052680C2 (de) 2002-10-24
US6593175B2 (en) 2003-07-15

Similar Documents

Publication Publication Date Title
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2703877A1 (de) Mis-feldeffekttransistor mit kurzer kanallaenge
DE10052680C2 (de) Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
DE4424933A1 (de) Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben
DE10351008B4 (de) Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE102007025326B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst
DE3930016A1 (de) Halbleitereinrichtung mit feldabschirmtrennung
DE102006019934B4 (de) Verfahren zur Ausbildung eines Feldeffekttransistors
EP0000545B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE10012112C2 (de) Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors
DE102006007096A1 (de) MOSFET mit Kompensationsstruktur und Randabschluss
DE19823212A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE2729657A1 (de) Feldeffekttransistor mit extrem kurzer kanallaenge
DE3736009A1 (de) Sperrschicht-fet
DE19630609A1 (de) Verfahren zum Herstellen eines Transistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130501