DE102006007096A1 - MOSFET mit Kompensationsstruktur und Randabschluss - Google Patents

MOSFET mit Kompensationsstruktur und Randabschluss Download PDF

Info

Publication number
DE102006007096A1
DE102006007096A1 DE102006007096A DE102006007096A DE102006007096A1 DE 102006007096 A1 DE102006007096 A1 DE 102006007096A1 DE 102006007096 A DE102006007096 A DE 102006007096A DE 102006007096 A DE102006007096 A DE 102006007096A DE 102006007096 A1 DE102006007096 A1 DE 102006007096A1
Authority
DE
Germany
Prior art keywords
zone
sub
conductivity type
mosfet
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006007096A
Other languages
English (en)
Other versions
DE102006007096B4 (de
Inventor
Ralf Dr. Siemieniec
Hans-Joachim Dr. Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102006007096A priority Critical patent/DE102006007096B4/de
Publication of DE102006007096A1 publication Critical patent/DE102006007096A1/de
Application granted granted Critical
Publication of DE102006007096B4 publication Critical patent/DE102006007096B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft einen MOSFET mit einer Kompensationsstruktur. Der MOSFET weist einen Halbleiterkörper (1) auf, in dem eine Anzahl von jeweils eine Source-Elektrode (31, 32, 33, 34) aufweisender MOSFET-Zellen ausgebildet ist. In einer vertikalen Richtung (v) sind aufeinanderfolgend eine Drainzone (10) von einem ersten Leitungstyp (n), eine Driftzone (20) vom ersten Leitungstyp (n) und eine Bodyzone (30) vom zweiten Leitungstyp (p) angeordnet. Die Driftzone (20) weist eine erste Teilzone (21) und eine zweite Teilzone (22) jeweils vom ersten Leitungstyp (n) auf, wobei die erste Teilzone (21) zwischen der zweiten Teilzone (22) und der Bodyzone (30) angeordnet und stärker als die zweite Teilzone (22) dotiert ist. Zur Bildung eines Randabschlusses ist in der Driftzone (20) eine zwischen der zweiten Teilzone (22) und dem seitlichen Rand (13) des Halbleiterkörpers (1) angeordnete dritte Teilzone (23) vom ersten Leitungstyp (n) angeordnet, welche schwächer dotiert ist als die zweite Teilzone (22) und/oder welche in der vertikalen Richtung (v) eine größere Abmessung aufweist als die zweite Teilzone (22). Des weiteren betrifft die Erfindung Verfahren zur Herstellung eines solchen MOSFET.

Description

  • Die vorliegende Erfindung betrifft einen MOSFET mit Kompensationsstruktur und Randabschluss.
  • Bei einem solchen MOSFET mit Kompensationsstruktur ist der pn-Lastübergang des MOSFET insbesondere in seinem an die Bodyzone angrenzenden Abschnitt der Driftzone stärker dotiert als bei einem herkömmlichen MOSFET, was eine deutliche Verringerung der Durchlassverluste bewirkt.
  • Damit wird gleichzeitig am pn-Lastübergang des MOSFET eine Sperrfähigkeit erreicht, die höher ist, als die Sperrfähigkeit eines planaren pn-Übergangs mit sonst gleichem Dotierungsprofil. Das Prinzip einer solchen Struktur ist in der US 4,941,026 näher erläutert.
  • 1a zeigt einen Vertikalschnitt durch einen Abschnitt einer Zelle eines vertikalen MOSFET mit einer solchen Kompensationsstruktur gemäß dem Stand der Technik. Der MOSFET umfasst einen Halbleiterkörper 1 mit einer Vorderseite 11 und einer der Vorderseite 11 gegenüberliegenden Rückseite 12.
  • In dem Halbleiterkörper 1 sind aufeinanderfolgend eine stark n-dotierte Drainzone 10 (n+), eine n-dotierte Driftzone 20 (n), eine p-dotierte Bodyzone 30 (p) und eine n-dotierte Sourcezone 40 (n) angeordnet. In einer lateralen Richtung r von der Bodyzone 30 beabstandet ist eine Gate-Elektrode 4 angeordnet, die mittels eines Oxids 5 gegenüber der Bodyzone 30, der Driftzone 20 sowie gegenüber einer Source-Elektrode 3 elektrisch isoliert ist. Die Source-Elektrode 3 und die Sourcezone 40 sind – in der vorliegenden Ansicht nicht erkennbar – elektrisch leitend miteinander verbunden. Auf der Rückseite 12 kontaktiert eine Drain-Elektrode 2 die stark n-dotierte Drainzone 10. Die Driftzone 20 grenzt unmittelbar an die Bo dyzone 30 und ist zur Verringerung der Durchlassverluste des MOSFET stärker dotiert, als es bei einem herkömmlichen MOSFET üblich ist.
  • Hierzu ist eine Kompensationsstruktur vorgesehen, die dadurch gebildet ist, dass sich die Source-Elektrode 3 in der vertikalen Richtung v – im Gegensatz zu einem herkömmlichen MOSFET – weit in die Driftzone 20 hinein erstreckt. Dies bewirkt, dass beim Abschalten des MOSFET die Raumladungszone nicht nur in der vertikalen Richtung v, sondern auch in der lateralen Richtung r ausgeräumt wird.
  • Um das Sperrvermögen eines MOSFET mit einer solchen Kompensationsstruktur weiter zu erhöhen, kann die Driftzone 20 eine erste Teilzone 21 und eine zweite Teilzone 22 umfassen, wobei die zweite Teilzone 22 zwischen der ersten Teilzone 21 und der Rückseite 12 angeordnet und schwächer dotiert ist als die erste Teilzone 21. Die Dotierstoffkonzentration der ersten Teilzone 21 entspricht der Dotierstoffkonzentration der Driftzone 20 gemäß 1a, so dass die zweite Teilzone 22 als Erweiterung der Driftzone 20 gemäß 1a angesehen werden kann.
  • Mit der zusätzlichen schwach n-dotierten zweiten Teilzone 22 steht zum Abbau einer am Bauelement anliegenden Sperrspannung mehr Halbleitervolumen zur Verfügung, wodurch das Sperrvermögen im Volumenbereich gegenüber dem Sperrvermögen im Volumenbereich des MOSFET gemäß 1a erhöht ist.
  • Das Sperrvermögen im Volumenbereich wird nachfolgend auch als "Volumensperrvermögen" bezeichnet. Entsprechend wird unter dem Begriff "Randsperrvermögen" das Sperrvermögen des MOSFET im Randbereich bezeichnet.
  • Durch die zusätzlich vorgesehene, beispielsweise mittels eines Epitaxieverfahrens hergestellte schwach n-dotierte zweite Teilzone 22 kann somit das Volumensperrvermögen gegenüber der Anordnung gemäß 1a erhöht werden, ohne dass eine erneute Optimierung der eigentlichen MOSFET-Zellen, insbesondere der Source-Elektroden 3, der Gate-Elektroden 4, der ersten Teilzonen 21 der Driftzone 20, der Bodyzone 30 und des Oxids 5, erforderlich ist.
  • Der Nachteil der Anordnung gemäß 1b besteht darin, dass das infolge der schwach n-dotierten Teilzone 22 erhöhte Volumensperrvermögen nicht voll ausgenutzt werden kann, da sich das Randsperrvermögen des MOSFET nicht in gleichem Maße erhöht wie das Volumensperrvermögen. In der Folge ist insbesondere die randnächste MOSFET-Zelle höheren Belastungen des elektrischen Feldes ausgesetzt als die weiter vom Rand beabstandeten MOSFET-Zellen.
    •
  • Die Aufgabe der vorliegenden Erfindung besteht darin, einen Kompensations-MOSFET mit jeweils einer solchen ersten und zweiten Teilzone der Driftzone bereitzustellen, der das geforderte Randsperrvermögen aufweist. Eine weitere Aufgabe besteht darin, ein Verfahren zur Herstellung eines derartigen MOSFET anzugeben.
  • Diese Aufgabe wird durch einen MOSFET gemäß Patentanspruch 1 sowie durch Verfahren zur Herstellung eines solchen MOSFET gemäß den Patentansprüchen 15, 19 und 22 gelöst. Bevorzugte Ausführungsformen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ein erfindungsgemäßer MOSFET weist einen Halbleiterkörper auf, in dem eine Anzahl von MOSFET-Zellen ausgebildet ist. Jede MOSFET-Zelle umfasst insbesondere eine Source-Elektrode. Im Halbleiterkörper sind in einer vertikalen Richtung aufeinanderfolgend eine Drainzone von einem ersten Leitungstyp, eine Driftzone vom ersten Leitungstyp und eine Bodyzone vom zweiten Leitungstyp angeordnet.
  • Die Driftzone weist eine erste Teilzone und eine zweite Teilzone jeweils vom ersten Leitungstyp auf, wobei die erste Teilzone zwischen der zweiten Teilzone und der Bodyzone angeordnet und stärker dotiert ist als die zweite Teilzone.
  • Zur Bildung eines Randabschlusses umfasst die Driftzone eine zwischen der zweiten Teilzone und dem seitlichen Rand des Halbleiterkörpers angeordnete dritte Teilzone vom ersten Leitungstyp, welche schwächer dotiert ist als die zweite Teilzone.
  • Durch die am seitlichen Randbereich des Halbleiterkörpers lokal verringerte Dotierung der Driftzone verringert sich dort im Sperrzustand des Bauelements der Gradient des elektrischen Feldes, was zu einer erhöhten Randsperrfähigkeit des MOSFET führt.
  • Als MOSFETs kommen sowohl n-Kanal MOSFETs in Frage, bei denen der erste Leitungstyp n-leitend ist, als auch p-Kanal MOSFETs, bei denen der erste Leitungstyp p-leitend ist.
  • Zur Herstellung eines Halbleiterbauelements mit einem solchen Randsabschluss sind drei Varianten vorgesehen, die auch in beliebiger Kombination miteinander eingesetzt werden können.
  • Bei den drei Varianten wird zunächst im Bereich der herzustellenden Driftzone eine Epitaxieschicht vom ersten Leitungstyp – vorzugsweise mit in lateraler Richtung konstanter Dotierung -auf ein Substrat aufgebracht.
  • Anschließend wird bei der ersten Variante mittels eines maskierten Dotierverfahrens die Dotierung der Driftzone im herzustellenden Zellbereich, d.h. in einem vom seitlichen Rand des Halbleiterkörpers beabstandeten Bereich, erhöht.
  • Bei der zweiten Variante wird nach der Herstellung der Epitaxieschicht die elektrisch aktive Nettodotierung der Driftzone am seitlichen Rand des Halbleiterkörpers mittels eines maskierten Dotierverfahrens lokal abgesenkt.
  • Bei der dritten Variante wird nach der Herstellung der Epitaxieschicht die Dotierung der Driftzone im herzustellenden Zellbereich, d.h. in einem vom seitlichen Rand des Halbleiterkörpers beabstandeten Bereich, mittels einer maskierten Bestrahlung – im Fall einer n-dotierten Driftzone beispielsweise mittels Protonenbestrahlung – erhöht.
    •
  • Die Erfindung wird nachfolgend unter Bezugnahme auf Figuren näher erläutert. Es zeigen:
  • 1a einen Vertikalschnitt durch einen Abschnitt eines MOSFET gemäß dem Stand der Technik mit einer einfachen Driftzone,
  • 1b einen Vertikalschnitt durch einen Abschnitt eines weiteren MOSFET gemäß dem Stand der Technik, dessen Driftzone einen ersten Abschnitt aufweist, sowie einen zwischen der Drainzone und dem ersten Abschnitt angeordneten, schwächer als der erste Abschnitt dotierten zweiten Abschnitt,
  • 2a einen Vertikalschnitt durch einen Randabschnitt eines erfindungsgemäßen MOSFET mit einer Driftzone, deren Dotierung am seitlichen Rand des Halbleiterkörpers abgesenkt ist,
  • 2b den Verlauf der Dotierstoffkonzentration des MOSFET gemäß 2a in einer Schnittebene A-A',
  • 2c den Verlauf der Dotierstoffkonzentration des MOSFET gemäß 2a in einer Schnittebene B-B',
  • 3 den Verlauf der Drain-Ströme im Sperrzustand zweier MOSFETs gemäß dem Stand der Technik ohne Absenkung der Dotierung der Driftzone im Randbereich des Halbleiterkörpers (Kurven (a) und (b)) im Vergleich zum Drain-Strom eines erfindungsgemäßen, entsprechend 2 ausgebildeten MOSFET (Kurve (c)), jeweils in Abhängigkeit von der Drain-Spannung,
  • 4a die Potentialverteilung eines MOSFET gemäß dem Stand der Technik entsprechend 1b, bei dem sich die zweite Teilzone bis zum seitlichen Rand des Halbleiterkörpers erstreckt,
  • 4b die Potentialverteilung eines erfindungsgemäßen MOSFET gemäß 2,
  • 5a einen Vertikalschnitt durch einen Randabschnitt eines erfindungsgemäßen MOSFET, bei dem in der lateralen Richtung die dem seitlichen Rand des Halbleiterkörpers nächstliegende Source-Elektrode weiter von der nächsten Source-Elektrode beabstandet ist als alle anderen benachbarten Source-Elektroden,
  • 5b den Verlauf der Dotierstoffkonzentration des MOSFET gemäß 5a in einer Schnittebene C-C',
  • 5c den Verlauf der Dotierstoffkonzentration des MOSFET gemäß 5a in einer Schnittebene D-D', und
  • 6a-f mehrere Schritte eines Verfahrens zur Herstellung eines erfindungsgemäßen MOSFET, bei dem die Dotierung der Epitaxieschicht im Bereich des späteren Zellenfeldes gemäß der ersten Variante erhöht wird,
  • 7a-b mehrere Schritte eines Verfahrens zur Herstellung eines erfindungsgemäßen MOSFET, bei dem die Nettodotierung der Epitaxieschicht im Bereich des seitlichen Randes des Halbleiterkörpers gemäß der zweiten Variante mittels einer Dotierstoff-Implantation z.B. von Bor lokal abgesenkt wird,
  • 8a ein Schritt eines Verfahrens zur Herstellung eines erfindungsgemäßen MOSFET, bei dem die Dotierung der Epitaxieschicht im späteren aktiven Zellbereich gemäß der dritten Variante mittels einer Bestrahlung lokal mit Protonen sowie einem geeigneten Ausheilschritt angehoben wird,
  • 8b den Verlauf der n-Dotierungskonzentration eines mit Protonen durchstrahlten n-dotierten Halbleiters in Abhängigkeit von der Bestrahlungstiefe nach verschiedenen Temperschritten mit 400°C, 450°C bzw. 500°C, und
  • 9a-b mehrere Schritte eines Verfahrens zur Herstellung eines erfindungsgemäßen MOSFET gemäß der ersten Variante, bei dem in der Epitaxieschicht im Bereich der herzustellenden Driftzone ein in vertikaler Richtung inhomogener Dotierungsverlauf mittels unterschiedlich schnell diffundierender Dotierstoffe erzeugt wird.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Elemente mit gleicher Funktion.
  • 2a zeigt einen Vertikalschnitt durch einen Randabschnitt eines erfindungsgemäßen, beispielhaft als n-Kanal MOSFET ausgebildeten MOSFET.
  • Der MOSFET umfasst einen Halbleiterkörper 1 mit einer Vorderseite 11 und einer dieser gegenüberliegenden Rückseite 12, in dem in einer zur vertikalen Richtung v senkrechten lateralen Richtung r eine Anzahl von MOSFET-Zellen mit jeweils einer Source-Elektrode 31, 32, 33, 34 aufeinanderfolgend angeordnet sind. Ausgehend von der Rückseite 12 sind in einer vertikalen Richtung v aufeinanderfolgend eine stark n-dotierte Drainzone 10, eine sich über alle MOSFET-Zellen erstreckende n-dotierte Driftzone 20, p-dotierte Bodyzonen 30 sowie stark n-dotierte Source-Zonen 40 angeordnet.
  • Der MOSFET umfasst eine Anzahl von MOSFET-Zellen, die in einer zur vertikalen Richtung v senkrechten lateralen, d.h. seitlichen Richtung r aufeinanderfolgend angeordnet sind. Jede der MOSFET-Zellen umfasst eine Source-Elektrode 31, 32, 33, 34, sowie eine Gate-Elektrode 4. Eine Drain-Elektrode 2 ist auf der Rückseite 12 angeordnet und kontaktiert die Drainzone 10.
  • Jede der MOSFET-Zellen weist ein Dielektrikum 51, 52, 53, 54 auf, das die Source-Elektroden 31, 32, 33, 34 und die zugehörige Gate-Elektroden 4 untereinander sowie gegenüber der Driftzone 20 elektrisch isoliert.
  • Die Driftzone 20 umfasst jeweils n-dotierte erste Teilzonen 21, eine n-dotierte zweite Teilzone 22 sowie eine n-dotierte dritte Teilzone 23. Die ersten Teilzonen 21 sind zumindest abschnittweise zwischen den in lateraler Richtung r voneinander beabstandeten Source-Elektroden 31, 32, 33, 34 benachbarter MOSFET-Zellen angeordnet.
  • Die zweite Teilzone 22 ist zwischen den ersten Teilzonen 21 und der Drainzone 10, die dritte Teilzone 23 zwischen der zweiten Teilzone 22 und dem seitlichen Rand 13 des Halbleiterkörpers 1 angeordnet.
  • Die n-Dotierung der ersten Teilzonen 21 (n) ist stärker gewählt als die n-Dotierung der zweiten Teilzone 22 (n–), und schwächer als die n-Dotierung der Drainzone 10 (n+). Außerdem ist die n-Dotierung der dritten Teilzone 23 (n--) schwächer als die n-Dotierung der zweiten Teilzone 22 (n–).
  • Die n-Dotierungskonzentration der dritten Teilzone 23 kann allerdings auch ebenso groß gewählt werden wie die n-Dotierungskonzentration der zweiten Teilzone 22, wenn sich die dritte Teilzone 23 in der vertikalen Richtung v über einen größeren Bereich erstreckt als die zweite Teilzone 22.
  • Durch die im Bereich des seitlichen Randes 13 des Halbleiterkörpers 1 angeordnete, sehr schwach dotierte und/oder sich in der vertikalen Richtung v weiter als die zweite Teilzone 22 zur Drainzone 10 hin erstreckende dritte Teilzone 23 kann sich im Sperrzustand des MOSFET die Raumladungszone im Randbereich weiter in Richtung der Rückseite erstrecken und damit das elektrische Feld mit einem geringeren Gradienten bzw. über eine größere vertikale Ausdehnung abgebaut werden als bei einem sonst gleich aufgebauten MOSFET gemäß dem Stand der Technik, der jedoch keine dritte Teilzone 23 aufweist, d.h. bei dem sich die zweite Teilzone 22 ohne randseitige Absenkung der Dotierung bzw. ohne randseitige stärkere vertikale Ausdehnung in Richtung der Drainzone 10 bis zum seitlichen Rand 13 erstreckt.
  • Die dritte Teilzone 23 weist vorderseitig einen Abschnitt 231 auf, der zwischen dem seitlichen Rand 13 des Halbleiterkörpers 1 und einem ersten Dielektrikum 51 angeordnet ist, welches die Source-Elektrode 31 einer ersten, dem seitlichen Rand 13 in der lateralen Richtung r nächstgelegenen MOSFET-Zelle gegenüber der Driftzone 20 isoliert.
  • Dabei erstreckt sich die dritte Teilzone 23 in der lateralen Richtung r vorzugsweise bis zum seitlichen Rand 13 des Halbleiterkörpers 1 und/oder bis an das erste Dielektrikum 51.
  • In der lateralen Richtung r erstreckt sich die dritte Teilzone 23 ausgehend vom seitlichen Rand 13 zumindest bis auf Höhe eines zweiten Dielektrikums 52, das die Source-Elektrode 32 einer der ersten MOSFET-Zelle in der lateralen Richtung r nächstgelegenen zweiten MOSFET-Zelle gegenüber der Driftzone 20 isoliert. Weiterhin reicht die zweite Teilzone 22 bis an das erste Dielektrikum 51 heran.
  • Zwischen der zweiten Teilzone 22 und der Drainzone 10 ist noch eine optionale Feldstoppzone 50 angeordnet, die stärker n-dotiert ist als die zweite Teilzone 22 und schwächer als die Drainzone 10. Die Feldstoppzone 50 ist in der lateralen Richtung r bevorzugt wenigstens so weit vom seitlichen Rand 13 beabstandet wie die erste Source-Elektrode 31.
  • Bevorzugt sind die ersten Teilzonen 21 von der Rückseite 12 des Halbleiterkörpers 1 mindestens so weit beabstandet wie die Source-Elektroden 31, 32, 33, 34.
  • Die 2b und 2c zeigen die Verläufe der Dotierstoffkonzentrationen N des MOSFET gemäß 2a, einmal in einer Schnittebene A-A' im Volumenbereich (2b) und einmal in einer Schnittebene B-B' im Randbereich (2c).
  • Mit einem gemäß 2a ausgebildeten MOSFET läßt sich das Randsperrvermögen gegenüber dem Randsperrvermögen eines MOSFETs gemäß dem Stand der Technik deutlich verbessern.
  • Alternativ zu den zuvor erläuterten Dotierungsverhältnissen können die zweite Teilzone 22 und die dritte Teilzone 23 auch dieselbe Dotierungskonzentration aufweisen, wenn sich die dritte Teilzone 23 in der vertikalen Richtung v über einen größeren Bereich erstreckt als die zweite Teilzone 22. Bei dem Bauelement gemäß 2a wird eine solche größere vertikale Ausdehnung der dritten Teilzone 23 im Vergleich zu der zweiten Teilzone 22 zum Einen dadurch erreicht, dass die dritte Teilzone 23 bis an die Vorderseite 11 des Halbleiterkörpers 1 reicht, während die zweite Teilzone 22 in Richtung der Vorderseite 11 durch die höher dotierte erste Teilzone 21 begrenzt ist. Zum Anderen reicht bei dem Bauelement gemäß 2a die dritte Teilzone 23 weiter in Richtung der rückseitigen Drainzone 10 als die zweite Teilzone 22, die in dieser Richtung durch die der Drainzone 10 vorgelagerte Feldstoppzone 50 begrenzt ist.
  • Die genannte Bedingung, wonach bei einer gleichen Dotierung der zweiten und dritten Teilzonen 22, 23 die dritte Teilzone 23 eine größere vertikale Abmessung aufweist, ist bei dem Bauelement gemäß 2a auch dann noch erfüllt, wenn auf die optional vorhandene Feldstoppzone 50 verzichtet wird.
  • 3 zeigt die Strom-Spannungs-Kennlinie eines gemäß 2 aufgebauten MOSFET im Vergleich zur Strom-Spannungs-Kennlinie zweier MOSFETs gemäß dem Stand der Technik, jeweils für den Sperrzustand. Auf der Abszisse ist die am MOSFET jeweils anliegende Sperrspannung in Volt aufgetragen, auf der Ordinate der Drainstrom pro Bauelementweite in der lateralen Richtung r und in logarithmischer Darstellung.
  • Die gestrichelte Kurve (a) betrifft einen MOSFET gemäß dem Stand der Technik, dessen Driftzone im Randbereich des Halbleiterkörpers keine gegenüber dem Volumenbereich zumindest lokal reduzierte Dotierung aufweist. Der MOSFET wurde für ein vorgegebenes Volumensperrvermögen im Hinblick auf einen niedrigen Einschaltwiderstand ausgelegt.
  • Die punktierte Kurve (b) betrifft ebenfalls einen MOSFET gemäß dem Stand der Technik, dessen Driftzone im Randbereich des Halbleiterkörpers keine gegenüber dem Volumenbereich reduzierte Dotierung aufweist. Im Unterschied zu dem MOSFET zu Kurve (a) wurde der MOSFET zu Kurve (b) unter Inkaufnahme eines im Vergleich zu dem MOSFET zu Kurve (b) erhöhten Einschaltwiderstandes für ein vorgegebenes Volumensperrvermögen ausgelegt. Die unterschiedlichen Einschaltwiderstände sind 3 nicht zu entnehmen.
  • Die durchgezogene Kurve (c) stellt die Kennlinie eines gemäß 2 ausgebildeten erfindungsgemäßen MOSFET dar, dessen Einschaltwiderstand ebenso niedrig ist wie der des MOSFET zu Kurve (a), der jedoch ein Randsperrvermögen aufweist, das höher ist als das des MOSFET zu Kurve (b).
  • Die 4a und 4b zeigen die Potenzialverläufe der MOSFETs zu den Kurven (a) bzw. (b) gemäß 3. Der Potenzialverlauf gemäß 4a entspricht dem MOSFET gemäß dem Stand der Technik zu Kurve (a), der Potenzialverlauf gemäß 4b einem erfindungsgemäßen MOSFET zu Kurve (b). Beide MOSFETs weisen denselben Einschaltwiderstand auf. Dargestellt sind jeweils Äquipotentiallinien mit identischem Potenzialabstand. Die Ansichten entsprechen der Schnittansicht aus 2a, wobei sich davon abweichend bei dem MOSFET zu 4a die zweite Teilzone 22 bis zum seitlichen Rand 13 des Halbleiterkörpers 1 ohne Absenkung der Dotierung im Bereich des seitlichen Randes 13 des Halbleiterkörpers 1 erstreckt.
  • Aus dem Vergleich der Potenzialverläufe ist ersichtlich, dass der Abstand der Äquipotentiallinien auf der dem seitlichen Rand 13 zugewandten Seite des ersten Dielektrikums 51 bei dem MOSFET gemäß dem Stand der Technik (4a) geringer ist als bei dem erfindungsgemäßen MOSFET (4b). Das bedeutet, dass im Sperrzustand die Spannungsbelastung der randseitigen MOSFET-Zelle bei einem erfindungsgemäßen MOSFET geringer ist als bei einem herkömmlichen MOSFET.
  • Eine weitere bevorzugte Ausführungsform eines erfindungsgemäßen MOSFET ist in 5a dargestellt.
  • Im Unterschied zu dem MOSFET gemäß 2a ist in der lateralen Richtung r der Abstand der dem seitlichen Rand 13 nächstliegenden ersten Source-Elektrode 31 zu der der ersten Source-Elektrode 31 nächstliegenden zweiten Source-Elektrode 32 größer als der Abstand aller benachbarter Source-Elektroden 32, 33, 34, die in der lateralen Richtung r weiter vom seitlichen Rand 13 beabstandet sind als die erste Source-Elektrode 31.
  • Ein weiterer Unterschied besteht darin, dass bei dem MOSFET gemäß 5a die dritte Teilzone 23 bis an das Dielektrikum 52 der zweiten Source-Elektrode 32 heranreicht, während die zweite Teilzone 22 vom Dielektrikum 51 der ersten Source-Elektrode 31 beabstandet ist und sich nur noch bis zum Dielektrikum 52 der zweiten Source-Elektrode 32 erstreckt. In der Folge erstreckt sich die dritte Teilzone 23 bis zu der zwischen der ersten Source-Elektrode 31 und der zweiten Source-Elektrode 32 befindlichen Bodyzone 30. Außerdem erstreckt sich die dritte Teilzone 23 in einem Abschnitt 231 bis an die Vorderseite 11 des Halbleiterkörpers 1.
  • Die 5b und 5c zeigen die Verläufe der Dotierstoffkonzentrationen N des MOSFET gemäß 5a in einer Schnittebene C-C' im Volumenbereich (5b) bzw. in einer Schnittebene D-D' im Randbereich (5c).
  • Der Aufbau eines erfindungsgemäßen MOSFETs wurde beispielhaft anhand von n-Kanal MOSFETs erläutert. Jedoch kann ein erfindungsgemäßer MOSFET ebenso auch als p-Kanal MOSFET ausgebildet sein. In diesem Fall sind im Vergleich zu den erläuterten Ausführungsbeispielen p-dotierte Gebiete durch n-dotierte Gebiete und n-dotierte Gebiete durch p-dotierte Gebiete zu ersetzen.
  • Allerdings sind die nachfolgend beschriebenen Verfahren zur Herstellung eines n-Kanal MOSFETs nicht in gleicher oder analoger Weise zur Herstellung eines p-Kanal MOSFETs anwendbar, soweit diese Verfahren zur Bildung von als Donatoren wirkenden Zentrenkomplexen eine Protonenbestrahlung mit nachfolgendem Temperaturschritt beinhalten.
  • 6 zeigt in den Teilfiguren 6a bis 6f ein Verfahren zur Herstellung eines erfindungsgemäßen MOSFET.
  • Dabei wird zunächst ein stark n-dotiertes Substrat 10 bereitgestellt, wie es in 6a dargestellt ist. Das Substrat 10 bildet zumindest im Wesentlichen die spätere Drainzone dar des herzustellenden MOSFET dar. Es kann beispielsweise aus Silizium gebildet und mittels Arsen und/oder Antimon dotiert sein.
  • Anschließend werden gegenüberliegend der Rückseite 12 unter Verwendung eine Maske 100, die den späteren Randbereich abdeckt und nur den Bereich des Zellenfeldes freilässt, in dem später die MOSFET-Zellen hergestellt werden, n-dotierende Teilchen 110 (Donatoren) in eine oberflächennahe oder an die vorderseitige Oberfläche grenzende Implantationszone 50' implantiert, was aus 6b ersichtlich ist.
  • Als Teilchen 110 eignen sich beispielsweise Phosphor, Selen, oder ein Donator, der schneller diffundiert als die Dotierstoffe des Substrates 10.
  • Darauffolgend wird auf das Substrat 10 vorderseitig eine Epitaxieschicht 20' aufgebracht, die so schwach n-dotiert ist wie herzustellende dritte Teilzone 23 gemäß den 2a bzw. 5a, was im Ergebnis in 6c dargestellt ist.
  • Wie 6d zeigt, werden danach n-dotierende Teilchen 111 (Donatoren, wegen der erforderlichen weit reichenden Ausdiffundierung bevorzugt Phosphor und/oder Selen), in eine tief reichende Implantationszone 43 implantiert. Hierzu wird eine vorderseitige Maske 101 verwendet, die nur den Randbereich des Halbleiterkörpers 1 abdeckt und den Bereich des herzustellenden Zellenfeldes frei lässt. Um zu erreichen, dass sich die Implantationszone 43 ausreichend tief in den Halbleiterköper 1 hinein erstreckt, können auch zwei oder mehrere Implantationsschritte mit verschiedenen Teilchenenergien vorgenommen werden, um unterschiedliche Eindringtiefen und/oder unterschiedliche Dotierungsstärken zu erreichen. Dies ist in 6d durch verschieden lange Pfeile angedeutet.
  • Danach wird unter Verwendung einer Maske 102 vorderseitig eine weitere Implantationszone 21' durch die Implantation n-dotierender Teilchen 112 (im vorliegenden Ausführungsbeispiel Donatoren, wegen der erforderlichen weit reichenden Ausdiffundierung bevorzugt Phosphor) erzeugt, die sich weniger tief in den Halbleiterkörper 1 erstreckt als die Implantationszone 43 (6d), was im Ergebnis in 6e gezeigt ist. Hierdurch ist die Dotierung in der Implantationszone 21' gegenüber der Dotierung des von der Implantationszone 43 verbleibenden Abschnitts 22' erhöht.
  • Die Implantationszone 21' stellt eine Vorstufe der herzustellenden ersten Teilzonen 21 gemäß den 2a bzw. 5a dar. Der Abschnitt 22' stellt eine Vorstufe der herzustellenden zweiten Teilzone 22 der Driftzone 20 gemäß den 2a bzw. 5a dar.
  • Auch die Maske 102 überdeckt bevorzugt nur den Randbereich des herzustellenden MOSFET und lässt den Bereich des herzustellenden Zellenfeldes frei. Die Masken 101 (6d) und 102 können abhängig von der Ausgestaltung des herzustellenden MOSFET zumindest im Übergangsbereich zwischen dem späteren Zellbereich und dem späteren Randbereich unterschiedlich ausgebildet sein, d.h. verschieden große Öffnungen aufweisen.
  • Besonders bevorzugt sind die Masken 101, 102 jedoch gleich ausgebildet, so dass es ausreichend ist, für die anhand der 6d und 6e beschriebenen Implantationsschritte lediglich eine Maske 101 zu verwenden. Hierdurch ist es möglich, einen Maskenschritt einzusparen.
  • In einem nachfolgenden, durch Temperaturerhöhung realisierten Diffusionsschritt kommt es zu einer Diffusion der jeweils in den Implantationszonen 21', 22' und 50' befindlichen Donatoren, so dass sich diese Implantationszonen 21', 22' und 50' entsprechend den Diffusionseigenschaften der jeweiligen Donatoren vergrößern.
  • 6f zeigt den Halbleiterkörper 1 nach Abschluss des Diffusionsschrittes. Aus den Zonen 21', 22', 50' sind Zonen 21'', 22'' bzw. 50 entstanden.
  • Besonders hinzuweisen ist darauf, dass für die Donatoren 110 (6b) schneller diffundierende Teilchen gewählt sind als für die Donatoren, die zur Herstellung der Grunddotierung des Substrates 10 gemäß 6a verwendet wurden.
  • Dadurch diffundieren bei dem Diffusionsschritt ausgehend von der Anordnung gemäß 6e die in der Implantationszone 50' befindlichen Donatoren 110 deutlich schneller in die Epitaxieschicht 20' als die zur Herstellung der Grunddotierung des Substrates 10 verwendeten Donatoren.
  • Im Ergebnis entsteht – wie in 6f gezeigt – die durch die Diffusion der in der Implantationszone 50' befindlichen Donatoren 110 gemäß 6e gebildete Feldstoppzone 50. Diese entspricht der Feldstoppzone 50 gemäß den 2a bzw. 5a.
  • Die Abmessungen der einzelnen Implantationszonen und die Donatoren mit ihren Diffusionseigenschaften in den 6b bis 6e sind derart aufeinander abgestimmt, dass die hergestellte Feldstoppzone 50 nach dem Diffusionsschritt wie in dem dargestellten Ausführungsbeispiel an die Zone 22'' angrenzt.
  • Infolge der maskierten Herstellung der Implantationszonen 43 (6d) und 22' (6e) verbleibt im Randbereich der herzustellenden MOSFET eine sehr schwach dotierte Randzone 23', aus der später die herzustellende dritte Teilzone 23 der Driftzone 20 gemäß den 2a bzw. 5a entsteht.
  • Nach dem Diffusionsschritt wird der Zellbereich des MOSFET durch Grabenätzung und anschließender Herstellung der Dielektrika, der Source-Elektroden, der Gate-Elektroden, der Bodyzonen und der Sourcezonen in an sich bekannter Weise erzeugt.
  • Alternativ zu dem vorangehenden Ausführungsbeispiel kann auf das Substrat 10 mit der Implantationszone 50' gemäß 6b vorderseitig eine Epitaxieschicht 20'' erzeugt werden, die optional drei aufeinanderfolgend auf die Vorderseite des Substrates 10 aufgebrachte Teil-Epitaxieschichten 20''', 22''' und 21''' umfasst. Dabei ist die Teil-Epitaxieschicht 20''' sehr schwach n-dotiert (n--), die Teil-Epitaxieschicht 22''' schwach n-dotiert (n–) und die Epitaxieschicht 21''' n-dotiert (n), was im Ergebnis in 7a dargestellt ist.
  • Um davon ausgehend einen MOSFET herzustellen, bei dem die Dotierung der Driftzone im Bereich des seitlichen Randes des Halbleiterkörpers 1 abgesenkt ist, kann der Halbleiterkörper 1 vorderseitig im Bereich des später herzustellenden Zellenfeldes mittels einer Maske 103 abgedeckt werden. Dadurch wird bei einer nachfolgenden Implantation von Akzeptoren erzeugenden Teilchen 113 im Randbereich der Epitaxieschichten 21''' und 22''' gemäß 7a die dort vorliegende n-Dotierung teilweise kompensiert, d.h. abgesenkt, so dass eine aus 7b ersichtliche, schwach n-dotierte (n--) Randzone verbleibt, aus der die dritte Teilzone 23 des herzustellenden MOSFET gemäß den 2a bzw. 5a gebildet wird.
  • Die nachfolgenden Schritte entsprechen den Schritten, wie sie vorangehend bei dem Ausführungsbeispiel gemäß 6 im Anschluss an die Anordnung gemäß 6e vorgenommen wurden.
  • Wie 8a zeigt, ist anstelle einer Absenkung der Dotierung im Randbereich auch eine Anhebung der Dotierung im späteren aktiven Zellbereich möglich. Hierzu wird der Halbleiterkörper 1 nach der Erzeugung der Epitaxieschicht vorseitig im Randbereich mit einer Maske 106 bedeckt. Anschließend erfolgt eine vorderseitige Bestrahlung mit Donatoren erzeugenden Teilchen 116, vorzugsweise leichte Teilchen wie z.B. Protonen, da in der Regel hohe Eindringtiefen erforderlich sind, die mit schwereren Teilchen nicht oder nur unter unverhältnismäßigem Aufwand erreicht werden können.
  • Durch die Wahl unterschiedlicher Teilchenenergien können in vertikaler Richtung v unterschiedlich tief liegende Bestrahlungsgebiete 21', 22' erzeugt werden, um ein vorgegebenes Dotierungsprofil herzustellen. Die Anhebung der Dotierung ist dabei umso stärker, je mehr Teilchen 116 in ein bestimmtes Gebiet eingestrahlt werden. Im Falle von Protonen ist lediglich eine Anhebung der Dotierung von n-dotierten Gebieten oder eine Absenkung der Dotierung von p-dotierten Gebieten möglich.
  • Nach der Bestrahlung ist ein Temperschritt zur Beseitigung unerwünschter Defekte erforderlich, um unerwünschte, durch die Bestrahlung erzeugte Defekte in der Kristallstruktur des Halbleiterkörpers 1 auszuheilen.
  • Außerdem ist bei der Verwendung von Protonen ein Temperaturschritt erforderlich, um als Donatoren wirkende Zentrenkomplexe [STD(H), shallow thermal hydrogen-induced donors] auszubilden, da die eingestrahlten Protonen selbst keine elektrische Aktivität aufweisen.
  • Bei der weiteren Prozessierung des Halbleiterkörpers 1 ist zu beachten, dass jeder nachfolgende Temperschritt je nach gewählter Temperatur eine Veränderung der Dotierung bewirken kann, insbesondere wenn die Temperatur gleich oder größer ist als die zur Ausbildung der Zentrenkomplexe gewählte Tempera tur. Eine Temperatur von mehr als 550°C nach der Ausbildung der Zentrenkomplexe bewirkt eine Ausheilung der durch thermische Aktivierung erzeugten Donatoren und ist daher im Regelfall zu vermeiden.
  • Die Temperschritte zur Ausheilung unerwünschter Defekte und zur Ausbildung von Zentrenkomplexen können unabhängig voneinander mittels zweier Temperschritte oder aber kombiniert mittels eines gemeinsamen Temperschritts durchgeführt werden. Insbesondere können auch zwei oder mehrere Temperschritte unter Berücksichtigung ihrer Summenwirkung zur Ausbildung der Zentrenkomplexe vorgesehen werden.
  • Da durch die Einstrahlung von Protonen mit nachfolgendem Temperaturschritt nur die Ausbildung von Donatoren möglich ist, eignet sich das anhand von 8a vorgestellten Verfahren lediglich zur Herstellung von Bauelementen mit einer n-dotierten Driftzone.
  • Die Herstellung einer n-dotierten Feldstoppzone (Bezugszeichen 50 gemäß den 2a und 5a) kann alternativ oder zusätzlich zur Einstrahlung n-dotierender Teilchen 110 gemäß 6b auch dadurch erfolgen, dass Protonen in das Gebiet der herzustellenden Feldstoppzone eingestrahlt und der Halbleiterkörper anschließend einem Temperschritt zur Ausbildung von als Donatoren wirkender Zentrenkomplexe unterzogen wird. Die Einstrahlung erfolgt bevorzugt ausgehend von der Vorderseite 11 des Halbleiterkörpers 1 bei bereits aufgebrachter Epitaxieschicht 20' gemäß 6c. Dabei kommt es auch in den von Protonen lediglich durchstrahlten Zonen zwischen der Vorderseite 11 und der herzustellenden Feldstoppzone 50, insbesondere in den Zonen 21' und 22', nach dem Temperaturschritt zur Bildung der Zentrenkomplexe zu einer Anhebung der n-Dotierung.
  • 8b zeigt beispielhaft den Verlauf der Dotierungskonzentration eines mit Protonen durchstrahlten, n-dotierten Halbleiters in Abhängigkeit von der Bestrahlungstiefe nach verschiedenen Temperschritten mit 400°C, 450°C bzw. 500°C. Daraus ist ersichtlich, dass durch eine geeignete Temperaturwahl eine Anhebung der n-Dotierung erreicht werden kann.
  • Das anhand von 8a erläuterte Verfahren eignet sich lediglich zur Herstellung von Bauelementen mit n-dotierter Driftzone, da sich mit der Protonenbestrahlung und nachfolgendem Temperschritt lediglich eine Erhöhung der n-Dotierung erreichen lässt.
  • Allerdings kann das Verfahren auch bei Bauelementen mit p-dotierter Driftzone angewendet werden, indem in geeigneter Weise eine vorhandene p-Dotierung einer Halbleiterzone durch die Bestrahlung bzw. Durchstrahlung mit Protonen gefolgt von einem Temperschritt abgesenkt wird.
  • Um bei einem Bauelement mit p-dotierter Driftzone mittels Protonenbestrahlung und nachfolgendem Temperaturschritt eine Absenkung der p-Dotierung im Bereich des seitlichen Randes des Halbleiterkörpers zu erzeugen, können beispielsweise auf einem stark p-dotierten Substrat (p+) aufeinanderfolgende eine schwach p-dotierte (p–) erste Epitaxieschicht und eine p-dotierte (p) zweite Epitaxieschicht aufgebracht werden, welche sich in der lateralen Richtung bis zum seitlichen Rand des Halbleiterkörpers erstrecken.
  • Die erste und die zweite Epitaxieschicht bilden im Wesentlichen die spätere Driftzone, wobei im Bereich des seitlichen Randes deren Dotierung ((p–) bzw. (p)) auf eine Dotierung (p--) werden muss, die schwächer ist, als die Dotierung (p–) der ersten Epitaxieschicht. Hierzu wird auf der Vorderseite des Halbleiterkörpers eine Maske angeordnet, die den Bereich des herzustellenden Zellenfeldes abdeckt und den Randbereich, in dem die (p) bzw. (p–) Dotierung abgesenkt werden soll, frei läßt.
  • Unter Verwendung dieser Maske wird der Halbleiterkörper im Randbereich mit Protonen bestrahlt und/oder durchstrahlt und danach einem Temperschritt unterzogen, um als Donatoren wirkende Zentrenkomplexe zu erzeugen und damit die (Netto)-p-Dotierung im Randbereich zu verringern.
  • Dabei ist im Randbereich der ursprünglich stärker p-dotierten (p) zweiten Epitaxieschicht eine stärkere Absenkung der ursprünglichen p-Dotierung (p) erforderlich als im Randbereich der ersten Epitaxieschicht. Dies kann durch eine zweistufige Protonenbestrahlung mit unterschiedlichen Protonenenergien erfolgen, wobei die Protonenbestrahlung mit höherer Protonenenergie zur Absenkung der (p–)-Dotierung im Randbereich der ersten Epitaxieschicht und die Protonenbestrahlung mit niedrigerer Protonenenergie zur Absenkung der (p)-Dotierung im Randbereich der zweiten Epitaxieschicht vorgesehen sind. Dabei ist bei der Protonenbestrahlung mit geringerer Protonenenergie eine höhere Bestrahlungsdosis erforderlich als bei der Protonenbestrahlung mit höherer Protonenenergie.
  • Eine weitere Alternative zur Herstellung eines MOSFET gemäß den 2a bzw. 5a wird nachfolgend anhand von 9 unter Bezugnahme auf deren Teilfiguren 9a und 9b erläutert.
  • Ausgehend von der in 6c gezeigten und ebenso hergestellten Anordnung werden vorderseitig unter Verwendung von Masken 104 (9a) bzw. 105 (9b) Implantationszonen 44 (9a) bzw. 45 (9b) mit unterschiedliche Diffusionsgeschwindigkeiten aufweisenden Donatoren 114 (9a) bzw. 115 (9b) erzeugt.
  • Die Implantationszonen 44 und 45 können sich vollständig oder teilweise überlagern. Die Masken 104 bzw. 105 überdecken im Wesentlichen den Randbereich des herzustellenden MOSFET, so dass sich die Implantationszonen 44 und 45 im Wesentlichen im Bereich des Zellenfeldes des herzustellenden MOSFET befinden. Besonders bevorzugt wird anstelle einer neuen Maske 105 die bereits zur Implantation der Donatoren 114 gemäß 9a verwendete Maske 104 eingesetzt.
  • Bei einem nachfolgenden Diffusionsschritt diffundieren die Donatoren mit höherer Diffusionsgeschwindigkeit weiter in den Halbleiterkörper 1 hinein als die Donatoren mit geringerer Diffusionsgeschwindigkeit, so dass im Ergebnis eine Anordnung entsprechend 6f vorliegt.
  • Ausgehend davon erfolgt die Fertigstellung des MOSFET wie in Bezug auf die Anordnung gemäß 6 beschrieben.
  • Bei der Implantation der Teilchen 104 bzw. 105 gemäß den 9a und 9b ist es unerheblich, ob für die Teilchen 104 schnell diffundierende Donatoren und für die Teilchen 105 langsamer diffundierende Donatoren verwendet werden oder umgekehrt.
  • Mit sämtlichen der genannten Verfahren lassen sich nicht nur Randabschlüsse für MOSFETs sondern für beliebige andere Halbleiterbauelemente herstellen.
    • 1
    Halbleiterkörper
    2
    Drain-Elektrode
    3
    Source-Elektrode
    4
    Gate-Elektrode
    5
    Dielektrikum
    10
    Substrat (n+)
    11
    Vorderseite des Halbleiterkörpers
    12
    Rückseite des Halbleiterkörpers
    13
    Rand des Halbleiterkörpers
    14
    Randzone
    20
    Driftzone
    20'
    Epitaxieschicht
    20''
    Epitaxieschicht
    20'''
    Teilschicht der Epitaxieschicht
    21
    erste Teilzonen der Driftzone (n)
    21'
    Vorstufe der ersten Teilzonen
    21''
    Vorstufe der ersten Teilzonen
    21'''
    Teilschicht der Epitaxieschicht (Vorstufe der ersten Teilzonen)
    22
    zweite Teilzone der Driftzone (n–)
    22'
    Vorstufe der zweiten Teilzone
    22''
    Vorstufe der zweiten Teilzone
    22'''
    Teilschicht der Epitaxieschicht (Vorstufe der zweiten Teilzone)
    23
    dritte Teilzone der Driftzone (n--)
    30
    Bodyzone (p)
    31
    Source-Elektrode
    32
    Source-Elektrode
    33
    Source-Elektrode
    34
    Source-Elektrode
    40
    Sourcezone (n)
    43
    Implantationszone
    44
    Implantationszone
    50
    Feldstoppzone (n)
    50'
    Vorstufe der Feldstoppzone (n)
    51
    Dielektrikum
    52
    Dielektrikum
    53
    Dielektrikum
    54
    Dielektrikum
    100
    Maske
    101
    Maske
    102
    Maske
    103
    Maske
    104
    Maske
    105
    Maske
    110
    Teilchen
    111
    Teilchen
    112
    Teilchen
    113
    Teilchen
    114
    Teilchen
    115
    Teilchen
    116
    Teilchen
    231
    Abschnitt der dritten Teilzone
    A-A'
    Schnittebene
    B-B'
    Schnittebene
    C-C'
    Schnittebene
    D-D'
    Schnittebene
    N
    Dotierstoffkonzentration
    r
    laterale Richtung
    v
    vertikale Richtung

Claims (27)

  1. MOSFET mit einem Halbleiterkörper (1), in dem eine Anzahl von jeweils eine Source-Elektrode (31, 32, 33, 34) aufweisender MOSFET-Zellen ausgebildet ist und in dem in einer vertikalen Richtung (v) aufeinanderfolgend eine Drainzone (10) von einem ersten Leitungstyp (n), eine Driftzone (20) vom ersten Leitungstyp (n) und eine Bodyzone (30) vom zweiten Leitungstyp (p) angeordnet sind, wobei – die Driftzone (20) eine erste Teilzone (21) und eine zweite Teilzone (22) jeweils vom ersten Leitungstyp (n) aufweist, wobei die erste Teilzone (21) zwischen der zweiten Teilzone (22) und der Bodyzone (30) angeordnet und stärker als die zweite Teilzone (22) dotiert ist, und wobei – die Driftzone (20) zur Bildung eines Randabschlusses eine zwischen der zweiten Teilzone (22) und dem seitlichen Rand (13) des Halbleiterkörpers (1) angeordnete dritte Teilzone (23) vom ersten Leitungstyp (n) aufweist, welche schwächer dotiert ist als die zweite Teilzone (22) und/oder die in der vertikalen Richtung (v) eine größere Abmessung aufweist als die zweite Teilzone (22).
  2. MOSFET nach Anspruch 1, bei dem die dritte Teilzone (23) abschnittweise zwischen dem seitlichen Rand (13) des Halbleiterkörpers (1) und einem ersten Dielektrikum (51) angeordnet ist, das die Source-Elektrode (31) einer ersten, dem seitlichen Rand (13) in einer zur vertikalen Richtung (v) senkrechten lateralen Richtung (r) nächstgelegenen MOSFET-Zelle gegenüber der Driftzone (20) isoliert.
  3. MOSFET nach Anspruch 2, bei dem sich die dritte Teilzone (23) bis zum seitlichen Rand (13) des Halbleiterkörpers (1) erstreckt.
  4. MOSFET nach Anspruch 2 oder 3, bei dem sich die dritte Teilzone (23) bis an das erste Dielektrikum (51) erstreckt.
  5. MOSFET nach einem der Ansprüche 2 bis 4, bei dem sich die dritte Teilzone (23) in der lateralen Richtung (r) vom seitlichen Rand (13) des Halbleiterkörpers (1) zumindest bis auf Höhe eines zweiten Dielektrikums (52) erstreckt, das die Source-Elektrode (32) einer der ersten MOSFET-Zelle in der lateralen Richtung (r) nächstgelegenen zweiten MOSFET-Zelle gegenüber der Driftzone (20) isoliert.
  6. MOSFET nach Anspruch 5, bei dem sich die dritte Teilzone (23) bis an das zweite Dielektrikum (52) erstreckt.
  7. MOSFET nach Anspruch 5, bei dem sich die zweite Teilzone (22) bis an das erste Dielektrikum (51) erstreckt.
  8. MOSFET nach einem der vorangehenden Ansprüche, bei dem sich die dritte Teilzone (23) bis an die der Drainzone (10) abgewandte Oberfläche (12) des Halbleiterkörpers (1) erstreckt.
  9. MOSFET nach einem der vorangehenden Ansprüche, bei dem der Abstand zwischen der dem seitlichen Rand (13) in der lateralen Richtung (r) nächstgelegenen Source-Elektrode (31) und der dieser nächstgelegenen Source-Elektrode (32) größer ist als der Abstand aller Source-Elektroden, die in der lateralen Richtung (r) weiter vom seitlichen Rand (13) des Halbleiterkörpers (1) beabstandet sind als die dem seitlichen Rand (13) nächstgelegene Source-Elektrode (31).
  10. MOSFET nach einem der vorangehenden Ansprüche mit einer Feldstoppzone (50) vom ersten Leitungstyp (n), die zwischen der zweiten Teilzone (22) und dem Substrat (10) angeordnet ist und die stärker dotiert ist als die zweite Teilzone (22) und schwächer als das Substrat (10).
  11. MOSFET nach Anspruch 10, bei dem in der lateralen Richtung (r) der Abstand zwischen der Feldstoppzone (50) und dem seitlichen Rand (13) des Halbleiterkörpers (1) größer ist als der Abstand zwischen dem seitlichen Rand (13) und der Source-Elektrode (31) der dem seitlichen Rand (13) in der lateralen Richtung (r) nächstgelegenen MOSFET-Zelle.
  12. MOSFET nach einem der vorangehenden Ansprüche, bei dem die ersten Teilzone (21) von der Rückseite (12) des Halbleiterkörpers (1) mindestens so weit beabstandet ist wie die Source-Elektroden (31, 32, 33, 34).
  13. MOSFET nach einem der vorangehenden Ansprüche, bei dem der erste Leitungstyp n-leitend ist.
  14. MOSFET nach einem der Ansprüche 1 bis 12, bei dem der erste Leitungstyp p-leitend ist.
  15. Verfahren zur Herstellung eines Randabschlusses eines Halbleiterbauelementes mit folgenden Schritten: – Bereitstellen eines eine Grunddotierung vom ersten Leitungstyp (n) aufweisenden Substrats (10), das eine Rückseite (12) sowie eine der Rückseite (12) gegenüberliegende Vorderseite (11') aufweist, – Erzeugen einer Halbleiterschicht (20') vom ersten Leitungstyp (n), die schwächer dotiert ist als das Substrat (10), auf der Vorderseite (11'), und – Erhöhen der Dotierung vom ersten Leitungstyp in einem vom seitlichen Rand (13) des Halbleiterkörpers (1) beabstandeten ersten Abschnitt (43) der Halbleiterschicht (20') durch Einbringen erster Teilchen (111, 116).
  16. Verfahren nach Anspruch 15, bei dem als erste Teilchen (111, 116) Protonen (116) gewählt werden und bei dem nach dem Einbringen der Protonen (116) ein Temperschritt durchgeführt wird, bei dem die eingebrachten Protonen (116) zu Donatoren aktiviert werden.
  17. Verfahren nach Anspruch 15 oder 16 mit folgendem Schritt: – Erhöhen der Dotierung vom ersten Leitungstyp in einem von dem Substrat (10) beabstandeten Teilabschnitt (21') des ersten Abschnitts (43) der Halbleiterschicht (20') durch Einbringen zweiter Teilchen (112, 116).
  18. Verfahren nach Anspruch 17, bei dem als zweite Teilchen (112, 116) Protonen (116) gewählt werden und bei dem nach dem Einbringen der Protonen ein Temperschritt durchgeführt wird, bei dem die eingestrahlten Protonen (116) zu Donatoren aktiviert werden.
  19. Verfahren nach einem der Ansprüche 15 bis 18, bei dem vor dem Aufbringen der Halbleiterschicht (20') ein die Dotierung vom ersten Leitungstyp erhöhender Dotierstoff (110) in einen von der Rückseite (12) beabstandeten Abschnitt (50') des Substrates (10) eingebracht wird.
  20. Verfahren nach Anspruch 19, bei dem der Dotierstoff (110) eine höhere Diffusionsgeschwindigkeit aufweist als der die Grunddotierung des Substrates bewirkende Dotierstoff.
  21. Verfahren zu Herstellung eines Randabschlusses eines Halbleiterbauelementes mit folgenden Schritten: – Bereitstellen eines eine Grunddotierung vom ersten Leitungstyp (n) aufweisenden Substrats (10), das eine Rückseite (12) sowie eine der Rückseite (12) gegenüberliegende Vorderseite (11') aufweist, – Erzeugen einer Halbleiterschicht (20'') auf der Vorderseite des Substrates (10), die ausgehend von der Vorderseite eine erste Teilschicht (20'''), eine zweite Teilschicht (22''') und eine dritte Teilschicht (21''') jeweils vom ersten Leitungstyp umfasst, wobei die dritte Teilschicht (21''') stärker dotiert ist als die zweite Teilschicht (22''') und wobei die zweite Teilschicht (22''') stärker dotiert ist als die erste Teilschicht (20'''), und – Einbringen eines die Dotierung vom ersten Leitungstyp verringernden Dotierstoffes (113) in eine sich bis zum seitlichen Rand (13) des Halbleiterkörpers (1) erstreckende Randzone (14) derart, dass die Dotierung an jeder Stelle der Randzone (14) abgesenkt wird, wobei die Randzone (14) als geschlossener und in der lateralen Richtung (r) ununterbrochener Ring ausgebildet ist.
  22. Verfahren nach Anspruch 21, bei dem vor dem Erzeugen der Halbleiterschicht (20'') ein die Dotierung vom ersten Leitungstyp erhöhender Dotierstoff (110) in einen von der Rückseite (12) beabstandeten Abschnitt (50') des Substrates (10) eingebracht wird.
  23. Verfahren nach Anspruch 22, bei dem der die Dotierung vom ersten Leitungstyp erhöhende Dotierstoff (110) eine höhere Diffusionsgeschwindigkeit aufweist als der die Grunddotierung des Substrates (10) bewirkende Dotierstoff.
  24. Verfahren zur Herstellung eines Randabschlusses eines Halbleiterbauelementes mit folgenden Schritten: – Bereitstellen eines eine Grunddotierung vom ersten Leitungstyp (n) aufweisenden Substrats (10), das eine Rückseite (12) sowie eine der Rückseite (12) gegenüberliegende Vorderseite (11') aufweist, – Erzeugen einer Halbleiterschicht (20') vom ersten Leitungstyp (n), die schwächer dotiert ist als das Substrat (10), auf der Vorderseite (11'), – Einbringen eines die Dotierung vom ersten Leitungstyp erhöhenden ersten Dotierstoffes (114) in einen vom seitlichen Rand (13) des Halbleiterkörpers (1) beabstandeten ersten Bereich (44) der Halbleiterschicht (20'), und – Einbringen eines die Dotierung vom ersten Leitungstyp erhöhenden zweiten Dotierstoffes (115) in einen vom seitlichen Rand (13) des Halbleiterkörpers (1) beabstandeten zweiten Bereich (45) der Halbleiterschicht (20'), wobei der erste Dotierstoff (114) und der zweite Dotierstoff (115) unterschiedliche Diffusionsgeschwindigkeiten aufweisen.
  25. Verfahren nach Anspruch 24, bei dem der erste Dotierstoff (114) und der zweite Dotierstoff (115) mittels eines Diffusionsschrittes in die Halbleiterschicht (20') eindiffundiert werden, so dass aufgrund der unterschiedlichen Diffusionsgeschwindigkeiten eine erste Teilzone (21') und eine zweite Teilzone (22') gebildet werden, wobei – die erste Teilzone (21') von dem Substrat (10) beabstandet ist und eine stärkere Dotierung vom ersten Leitungstyp aufweist als die zweite Teilzone (22'), und – die zweite Teilzone (22') von dem Substrat (10) beabstandet zwischen der ersten Teilzone (21') und dem Substrat (10) angeordnet ist und eine stärkere Dotierung vom ersten Leitungstyp aufweist als ein zwischen der zweiten Teilzone (22') und dem Substrat (10) verbleibender Abschnitt der Halbleiterschicht (20').
  26. Verfahren nach einem der Ansprüche 24 oder 25, bei dem vor dem Erzeugen der Halbleiterschicht (20') ein die Dotierung vom ersten Leitungstyp erhöhender Dotierstoff (110) in einen von der Rückseite (12) beabstandeten Abschnitt (50') des Substrates (10) eingebracht wird.
  27. Verfahren nach einem der Ansprüche 15 bis 26, bei dem das Halbleiterbauelement ein MOSFET ist.
DE102006007096A 2006-02-15 2006-02-15 MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung Expired - Fee Related DE102006007096B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006007096A DE102006007096B4 (de) 2006-02-15 2006-02-15 MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006007096A DE102006007096B4 (de) 2006-02-15 2006-02-15 MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102006007096A1 true DE102006007096A1 (de) 2007-08-30
DE102006007096B4 DE102006007096B4 (de) 2008-07-17

Family

ID=38319615

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006007096A Expired - Fee Related DE102006007096B4 (de) 2006-02-15 2006-02-15 MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE102006007096B4 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007033873A1 (de) * 2007-07-20 2009-01-22 Infineon Technologies Austria Ag Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
WO2010001338A1 (en) * 2008-07-01 2010-01-07 Nxp B.V. Manufacture of semiconductor devices
CN102437191A (zh) * 2011-12-06 2012-05-02 苏州硅能半导体科技股份有限公司 低栅漏电容的沟槽mos器件及其制造方法
JP2014067753A (ja) * 2012-09-24 2014-04-17 Toshiba Corp 電力用半導体素子
DE102014112379A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer Abschlussmesa zwischen einer Abschlussstruktur und einem Zellfeld von Feldelektrodenstrukturen
EP3061135A4 (de) * 2013-10-21 2017-07-05 Vishay-Siliconix Halbleiterstruktur mit einer implantationstechnologie mit hoher dotierung
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US20030122222A1 (en) * 2001-12-27 2003-07-03 Hideki Okumura Semiconductor device having vertical metal insulator semiconductor transistor and method of manufacturing the same
DE10214151A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
US6800897B2 (en) * 2001-04-11 2004-10-05 Silicon Semiconductor Corporation Integrated circuit power devices having junction barrier controlled schottky diodes therein
DE10239868B4 (de) * 2002-08-29 2005-12-29 Infineon Technologies Ag Verfahren zur Erzeugung von tiefen dotierten Säulenstrukturen in Halbleiterwafern und hierdurch hergestellte Trench-Transistoranordnung
WO2006004746A2 (en) * 2004-06-25 2006-01-12 International Rectifier Corporation Mosgated power semiconductor device with source field electrode

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2771172B2 (ja) * 1988-04-01 1998-07-02 日本電気株式会社 縦型電界効果トランジスタ
US7067877B2 (en) * 2003-03-10 2006-06-27 Fuji Electric Device Technology Co., Ltd. MIS-type semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US6800897B2 (en) * 2001-04-11 2004-10-05 Silicon Semiconductor Corporation Integrated circuit power devices having junction barrier controlled schottky diodes therein
US20030122222A1 (en) * 2001-12-27 2003-07-03 Hideki Okumura Semiconductor device having vertical metal insulator semiconductor transistor and method of manufacturing the same
DE10214151A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE10239868B4 (de) * 2002-08-29 2005-12-29 Infineon Technologies Ag Verfahren zur Erzeugung von tiefen dotierten Säulenstrukturen in Halbleiterwafern und hierdurch hergestellte Trench-Transistoranordnung
WO2006004746A2 (en) * 2004-06-25 2006-01-12 International Rectifier Corporation Mosgated power semiconductor device with source field electrode

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007033873A1 (de) * 2007-07-20 2009-01-22 Infineon Technologies Austria Ag Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
WO2010001338A1 (en) * 2008-07-01 2010-01-07 Nxp B.V. Manufacture of semiconductor devices
CN102437191A (zh) * 2011-12-06 2012-05-02 苏州硅能半导体科技股份有限公司 低栅漏电容的沟槽mos器件及其制造方法
JP2014067753A (ja) * 2012-09-24 2014-04-17 Toshiba Corp 電力用半導体素子
EP3061135A4 (de) * 2013-10-21 2017-07-05 Vishay-Siliconix Halbleiterstruktur mit einer implantationstechnologie mit hoher dotierung
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US10444262B2 (en) 2014-08-19 2019-10-15 Vishay-Siliconix Vertical sense devices in vertical trench MOSFET
US10527654B2 (en) 2014-08-19 2020-01-07 Vishay SIliconix, LLC Vertical sense devices in vertical trench MOSFET
DE102014112379A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer Abschlussmesa zwischen einer Abschlussstruktur und einem Zellfeld von Feldelektrodenstrukturen
US9972714B2 (en) 2014-08-28 2018-05-15 Infineon Technologies Austria Ag Semiconductor device with a termination mesa between a termination structure and a cell field of field electrode structures

Also Published As

Publication number Publication date
DE102006007096B4 (de) 2008-07-17

Similar Documents

Publication Publication Date Title
EP0879481B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE10392617T5 (de) Niedrigsspannungs-Leistungsbauteil mit hoher Dichte und einem Grabengate mit gleichmäßig dotiertem Kanal und dessen Randabschlußtechnik
DE102009010373B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Halbleiterkörper
DE102010005625A1 (de) Herstellungsverfahren einer Siliciumcarbid-Halbleitervorrichtung
DE3901369A1 (de) Verfahren zur herstellung einer doppelt diffundierten metall-oxid-halbleiter-feldeffekt-transistorvorrichtung sowie durch dieses verfahren hergestellte vorrichtung
DE102006007096B4 (de) MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung
WO2001018870A2 (de) Ladungskompensationshalbleiteranordnung und verfahren zu deren herstellung
DE19947020B4 (de) Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren
DE3636249A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102004009521B4 (de) Hochvolt-PMOS-Transistor, Maske zur Herstellung einer Wanne und Verfahren zur Herstellung eines Hochvolt-PMOS-Transistors
DE19818518C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP0973205B1 (de) Hochspannungs-MOS-Transistor
DE2729657A1 (de) Feldeffekttransistor mit extrem kurzer kanallaenge
DE10203820A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10210138A1 (de) Halbleiterbauelement und Verfahren
DE112010005265B4 (de) Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors
DE102005041335B4 (de) Randstruktur und Verfahren zur Herstellung einer Randstruktur für ein Leistungshalbleiterbauelement
EP2261961B1 (de) Verfahren zur Herstellung einer vertikalen MOS-Transistoranordnung
DE102005048000B4 (de) Verfahren zur Herstellung eines Transistors mit zuverlässiger Source-Dotierung
DE19929235B4 (de) Vertikaler DMOS-Transistor und Verfahren zum Herstellen eines vertikalen DMOS- Transistor
DE102006033505B4 (de) Halbleitervorrichtung mit reduziertem "Tail"-Widerstand und Herstellungsverfahren für eine solche
EP0012843B1 (de) Halbleiteranordnung für Bauelemente mit einem Schottky-Kontakt

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee