DE19947020B4 - Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren - Google Patents

Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren Download PDF

Info

Publication number
DE19947020B4
DE19947020B4 DE19947020A DE19947020A DE19947020B4 DE 19947020 B4 DE19947020 B4 DE 19947020B4 DE 19947020 A DE19947020 A DE 19947020A DE 19947020 A DE19947020 A DE 19947020A DE 19947020 B4 DE19947020 B4 DE 19947020B4
Authority
DE
Germany
Prior art keywords
compensation
conductivity type
compensation component
component according
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19947020A
Other languages
English (en)
Other versions
DE19947020A1 (de
Inventor
Armin Willmeroth
Hans Dr. Weber
Dirk Ahlers
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19947020A priority Critical patent/DE19947020B4/de
Priority to PCT/DE2000/003469 priority patent/WO2001024276A1/de
Publication of DE19947020A1 publication Critical patent/DE19947020A1/de
Priority to US10/113,343 priority patent/US6639272B2/en
Application granted granted Critical
Publication of DE19947020B4 publication Critical patent/DE19947020B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Abstract

Kompensationsbauelement mit einem Halbleiterkörper (1, 2) eines ersten Leitungstyps, in welchem sich zwischen wenigstens einer ersten Elektrode (G, S) und einer entfernt von dieser angeordneten zweiten Elektrode (D) ein an die erste Elektrode (G, S) angrenzender Bereich mit wenigstens einer Zone (3) des zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyp erstreckt, und mit einer zwischen der wenigstens einen Zone (3) des zweiten Leitungstyps und der zweiten Elektrode (D) liegenden Driftzone, in der sich unterhalb der Zone (3) des zweiten Leitungstyps epitaktisch abgeschiedene Kompensationsgebiete (5 bis 10) des zweiten Leitungstyps befinden, in denen die Ladungsbilanz variiert ist, dadurch gekennzeichnet, daß Kompensationsgebiete (5 bis 10) mit unterschiedlichen Schichtdicken versehen sind.

Description

  • Die vorliegende Erfindung betrifft ein Kompensationsbauelement mit einem Halbleiterkörper eines ersten Leitungstyps, in welchem sich zwischen wenigstens einer ersten Elektrode und einer entfernt von dieser angeordneten zweiten Elektrode ein an die erste Elektrode angrenzender Bereich mit wenigstens einer Zone des zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps erstreckt, und mit einer zwischen der wenigstens einen Zonen des zweiten Leitungstyps und der zweiten Elektrode liegenden Driftzone, in der sich unterhalb der Zone des zweiten Leitungstyps epitaktische abgeschiedene Kompensationsgebiete des zweiten Leitungstyps befinden, in denen die Ladungsbilanz variert ist. Weiterhin betrifft die vorliegende Erfindung ein Verfahren zur Herstellung eines derartigen Kompensationsbauelements.
  • Bei Kompensationsbauelementen liegt bekanntlich eine starke Abhängigkeit der elektrischen Parameter, wie insbesondere der Durchbruchspannung, von Fertigungsschwankungen vor. Dies ist darauf zurückzuführen, daß die Durchbruchspannung ungefähr parabolisch von der p/n-Ladungsbilanz im Volumen des Halbleiterkörpers abhängt. Diese Ladungsbilanz unterliegt aber Fertigungsschwankungen.
  • Wird die Ladungsbilanz in den einzelnen, vorzugsweise durch Epitaxie gebildeten Ebenen eines Kompensationsbauelementes nicht variiert, so daß ein homogenes Dotiertiefenprofil in den Kompensationsgebieten des zweiten Leitungstyps, der sogenannten "p-Säule", wenn der zweite Leitungstyps der p-Leitungstyp ist, vorliegt, so ergibt sich eine sehr schmale Kompensationsparabel mit einer nur geringen Öffnungsbreite. In diesem Fall ist also das Fertigungsfenster relativ klein.
  • Bei Variation der Ladungsbilanz in den einzelnen Ebenen, d.h. bei Veränderung der pro Fläche implantierten Dosis in diesen Ebenen, wird die Parabel aber breiter, was eine größere Fertigungstoleranz mit sich bringt.
  • 5 zeigt den typischen Verlauf von zwei derartigen "Fertigungsparabeln". In Abhängigkeit von dem Kompensationsgrad, der p-lastig oder n-lastig bzw. neutral sein kann, ist hier die Durchbruchspannung aufgetragen. Für eine homogene Säulendotierung (vgl. die Strichlinie) ergibt sich eine wesentlich schmalere Fertigungsparabel als für eine variable Säulendotierung (vgl. die Vollinie).
  • Die Driftzone eines Kompensationsbauelementes, in der sich die Kompensationsgebiete befinden, wird bevorzugt durch mehrmaliges Abscheiden einer dotierten epitaktischen Schicht, an das sich jeweils eine maskierte Implantation mit einem Dotierstoff des zweiten Leitungstyps anschließt, vorgenommen. Mit anderen Worten, es wird beispielsweise eine n-leitende epitaktische Schicht auf ein n-leitendes Halbleitersubstrat aufgetragen. Sodann wird mittels maskierter Implantation in dem Bereich der Driftzone ein p-leitendes Kompensationsgebiet erzeugt. Dieser Vorgang wird mehrmals wiederholt.
  • Wird die Driftzone in dieser Weise erzeugt, so zeigt das elektrische Feld eine starke Variation mit der Tiefe, also in der Richtung senkrecht zu den einzelnen epitaktischen Schichten. Diese Variation des elektrischen Feldes kann als Welligkeit bezeichnet werden.
  • Die Welligkeit beruht einerseits auf der in Tiefenrichtung bzw. vertikal inhomogenen Verteilung der implantierten Dosis und andererseits auf einem elektrischen Querfeld, das sich zwischen den Kompensationsgebieten des zweiten Leitungstyps und dem diese umgebenden Halbleiterkörper, also im obigen Beispiel mit der p-Säule zwischen den p-leitenden Gebieten der Säule und dem n-leitenden Halbleiterkörper einstellt.
  • 4 zeigt einen solchen Feldverlauf bei einem herkömmlichen Kompensationsbauelement. Dabei ist in 4 die elektrische Feldstärke E in Abhängigkeit von der Bauelement-Tiefe d aufgetragen.
  • Durch diese Welligkeit der elektrischen Feldstärke K kann das Kompensationsbauelement deutlich weniger Spannung aufnehmen als bei einem "ebeneren" Feldverlauf. Um dennoch höhere Spannungen aushalten zu können, muß das Kompensationsbauelement relativ dick dimensioniert werden, was aber zu einem erhöhten Einschaltwiderstand RDSon zwischen Drain und Source bei einem Transistor als Kompensationsbauelement führt.
  • Es ist also anzustreben, daß Kompensationsbauelemente eine breite Fertigungsparabel haben und eine geringe Welligkeit aufweisen.
  • Die breite Fertigungsparabel wird durch ein variables Dotierungsprofil in der Driftzone, im obigen Beispiel in der p-Säule, erreicht. Hierzu kann entweder die Implantationsdosis variabel eingestellt werden oder die Dotierung in den einzelnen epitaktischen Schichten veränderlich gestaltet sein. Eine solche veränderliche Gestaltung der Dotierung in epitaktischen Schichten, im obigen Beispiel also der n-Dotierung, läßt sich in der Praxis nur schwer realisieren, so daß allein die Variation der Dotierungsdosis in den Kompensationsgebieten bevorzugt wird. Diese Variation kann durch Ändern der implantierten Dosis oder über eine entsprechende Bemaßung der bei der Phototechnik verwendeten Masken vor der Implantation vorgenommen werden.
  • Die Welligkeit des elektrischen Feldes läßt sich durch längere Eintreibzeiten im Anschluß an die einzelnen Implantationen, also durch eine dadurch erreichte homogenere Verteilung der implantierten Dotierstoffe, durch Verwendung von Hochenergieimplantationen oder durch geringere Schichtdicken der einzelnen Kompensationsgebiete und damit durch eine größere Anzahl von epitaktischen Schichten erreichen.
  • Im Einzelnen ist in der DE 196 04 043 A1 ein durch Feldeffekt steuerbares Halbleiterbauelement beschrieben, bei dem in eine n–-dotierte Epitaxieschicht p- und n-dotierte Gebiete eingepflanzt sind, wobei diese Gebiete eine kugelförmige oder auch streifenförmige Gestalt haben.
  • Weiterhin ist aus der DE 29 34 994 C2 ein Verfahren zur epitaktischen Herstellung einer Halbleiteranordnung bekannt, bei dem auf einem Substrat nacheinander mehrere Schichten mit unterschiedlicher Schichtdicke abgeschieden werden. Diese Druckschrift beschäftigt sich aber nicht mit der Herstellung eines Kompensationsbauelementes.
  • Schließlich ist aus der nachveröffentlichten DE 198 39 970 A1 eine Randstruktur für ein Halbleiterbauelement bekannt, bei dem in wenigstens zwei voneinander verschiedenen Ebenen in einen Halbleiterkörper des einen Leitungstyps eine Vielzahl von Gebieten des anderen Leitungstyps eingebettet ist und diese Gebiete unterhalb einer aktiven Zone mittels Verbindungszonen miteinander zusammenhängen können.
    •
  • Es ist Aufgabe der vorliegenden Erfindung, ein Kompensationsbauelement sowie ein Verfahren zu dessen Herstellung anzugeben, das sich durch eine breite Fertigungsparabel und niedrige Welligkeit des elektrischen Feldes auszeichnet.
  • Diese Aufgabe wird bei einem Kompensationsbauelement der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß Kompensationsgebiete mit unterschiedlichen Schichtdicken versehen sind. Ein erfindungsgemäßes Hertellungs verfahren ist dem Anspruch 10 zu entnehmen.
  • Die Erfindung eröffnet damit eine weitere vorteilhafte Möglichkeit zur Erzielung einer variablen Dotierung bei gleichzeitiger Reduzierung der Welligkeit: neben den bereits oben genannten beiden üblichen Methoden wird erfindungsgemäß die variable Dotierung durch Dickenvariation der Kompensationsgebiete, also der einzelnen epitaktischen Schichten, eingestellt. Dies hat den zusätzlichen Vorteil, daß die Welligkeit des elektrischen Feldes ohne weiteres in allen Kompensationsgebieten etwa gleich groß gewählt werden kann. Wird nämlich die variable Dotierung wie bisher über die bei der Implantation angewandte Dosis eingestellt, so ist das elektrische Querfeld und damit die Welligkeit des elektrischen Feldes in dem Bereich, in welchem die Dotierung des zweiten Leitungstyps überwiegt, größer als in den übrigen Bereichen, woraus der in 4 gezeigte Verlauf des elektrischen Feldes folgt. Bei Variation der Dicke der Kompensationsgebiete, die bei der Erfindung angewandt wird, kann durch die Variation der Dicke die Welligkeit über der gesamten Driftzone gleichmäßig gestaltet werden, so daß das erfindungsgemäße Kompensationsbauelement dünner gestaltet werden kann als herkömmliche Kompensationsbauelemente, was letztlich zu einem verbesserten, d.h. niedrigeren Einschaltwiderstand führt. Ein weiterer Vorteil des erfindungsgemäßen Kompensationsbauelementes liegt darin, daß die Dicke einzelner abgeschiedener epitaktischer Schichten deutlich besser reproduzierbar eingestellt werden kann als deren Dotierung. Kompensationsbauelemente für Spannungen bis 600 V und 800 V können mit Hilfe der vorliegenden Erfindung ohne weiteres mit gleicher Epitaxie-Dotierung gefertigt werden.
  • Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1 einen schematischen Schnitt durch ein erstes Ausführungsbeispiel des erfindungsgemäßen Kompensationsbauelementes,
  • 2 einen schematischen Schnitt durch ein zweites Ausführungsbeispiel des erfindungsgemäßen Kompensationsbauelementes,
  • 3 den Verlauf des elektrischen Feldes E in Abhängigkeit von der Bauelement-Tiefe d bei dem erfindungsgemäßen Kompensationsbauelement,
  • 4 den Verlauf des elektrischen Feldes in Abhängigkeit von der Bauelement-Tiefe d bei dem herkömmlichen Kompensationsbauelement und
  • 5 den Verlauf von zwei Fertigungsparabeln.
  • Die 4 und 5 sind bereits eingangs erläutert worden.
    •
  • 1 zeigt als erstes Ausführungsbeispiel der Erfindung einen schematischen Schnitt durch einen MOS-Transistor mit einem n-leitenden Halbleiterkörper 1 auf einem n+-leitenden Halbleitersubstrat 2, einer p-leitenden Halbleiterzone 3, n+-leitenden Sourcezonen 4, einer Isolatorschicht 5 aus Siliziumdioxid, einer Sourceelektrode S, einer Gateelektrode G und einer Drainelektrode D.
  • Unterhalb der p-leitenden Zone 3 befinden sich p-leitende Kompensationsgebiete 5 bis 10, die erfindungsgemäß unterschiedliche Dicken haben. Das Kompensationsgebiet 5 weist eine Dicke von 6,0 μm auf, während die Kompensationsgebiete 6 bis 10 jeweils Dicken von 6,2 μm, 6,4 μm, 6,6 μm, 6,8 μm und 7,0 μm haben.
  • Auf diese Weise wird eine Driftzone aus den Kompensationsgebieten 5 bis 10 erhalten, in denen durch die Variation der Dicke dieser Kompensationsgebiete 5 bis 10 die Ladungsbilanz ebenfalls variiert ist.
  • 3 zeigt den Verlauf des elektrischen Feldes E in Abhängigkeit von der Tiefe d für das in 2 dargestellte Kompensationsbauelement. Ein Vergleich mit 4 ergibt sofort, daß die Welligkeit des erfindungsgemäßen Kompensationsbauele mentes in der gesamten Driftzone gleichmäßig und etwa gleich groß ist. Dadurch ist es möglich, das Kompensationsbauelement dünner zu gestalten und einen verringerten Einschaltwiderstand zu erreichen.
  • 1 zeigt eine vertikale Anordnung des erfindungsgemäßen Kompensationsbauelementes. Die Erfindung ist aber nicht auf eine solche vertikale Anordnung begrenzt. Vielmehr ist auch eine laterale Gestaltung möglich, wobei die unterschiedlichen Dicken der Kompensationsgebiete dann beispielsweise durch verschieden breite Dotierungszonen zu erreichen sind. Bevorzugt weist jedoch das erfindungsgemäße Kompensationsbauelement eine vertikale Struktur auf, wie diese in den 1 und 2 gezeigt ist.
  • Das Halbleitersubstrat 2, der Halbleiterkörper 1 und die einzelnen Zonen 3 bis 10 bestehen vorzugsweise aus Silizium. Gegebenenfalls sind aber auch hierfür andere Materialien möglich, wie beispielsweise AIII-BV-Verbindungshalbleiter.
  • Für die Elektroden von Drain D, Gate G und Source S kann beispielsweise Aluminium verwendet werden. Auch hier können jedoch gegebenenfalls andere Materialien eingesetzt werden.
  • 2 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen Kompensationsbauelementes, das sich von dem Ausführungsbeispiel der 1 lediglich dadurch unterscheidet, daß die Dicken der Schichten 5 bis 10 nur teilweise variabel sind: die Schicht 5 hat eine Dicke von 6,4 μm, die Schicht 6 weist eine Dicke von 6,7 μm auf, und die Schichten 7 bis 10 haben jeweils Dicken von 7,0 μm. Eine variable Dotierung wird in diesem Fall dadurch erreicht, daß die Dosen bei der Implantation unterschiedlich gewählt sind: während die Schichten 5 bis 7 mit einer Dosis von "100 %" implantiert werden, sind für die Implantation der Schichten 8, 9, 10 jeweils p-Dosen von 90 %, 80 % und 70 % vorgesehen. Gegebenenfalls können aber auch die in der Dicke variierten wie die in der Di cke nicht variierten Schichten bzw. Kompensationsgebiete eine variierte Implantationsdosis haben. Anstelle einer Implantation kann eine andere Dotierungsmethode eingesetzt werden, so daß dann die einzelnen Schichten mit wenigstens teilweise unterschiedlichen Schichtdicken unterschiedliche Dotierungskonzentrationen haben.
  • Als p-leitender Dotierstoff wird in bevorzugter Weise Bor eingesetzt. Jedoch können gegebenenfalls auch andere p-leitende Dotierstoffe verwendet werden, wie beispielsweise Gallium usw.
  • Auch ist die Erfindung oben anhand einer p-Säule aus den Kompensationsgebieten 5 bis 10 in dem n-leitenden Halbleiterkörper 1 erläutert. Gegebenenfalls kann der Leitungstyps auch umgekehrt werden, so daß eine n-Säule in einem p-leitenden Halbleiterkörper vorliegt.

Claims (10)

  1. Kompensationsbauelement mit einem Halbleiterkörper (1, 2) eines ersten Leitungstyps, in welchem sich zwischen wenigstens einer ersten Elektrode (G, S) und einer entfernt von dieser angeordneten zweiten Elektrode (D) ein an die erste Elektrode (G, S) angrenzender Bereich mit wenigstens einer Zone (3) des zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyp erstreckt, und mit einer zwischen der wenigstens einen Zone (3) des zweiten Leitungstyps und der zweiten Elektrode (D) liegenden Driftzone, in der sich unterhalb der Zone (3) des zweiten Leitungstyps epitaktisch abgeschiedene Kompensationsgebiete (5 bis 10) des zweiten Leitungstyps befinden, in denen die Ladungsbilanz variiert ist, dadurch gekennzeichnet, daß Kompensationsgebiete (5 bis 10) mit unterschiedlichen Schichtdicken versehen sind.
  2. Kompensationsbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Schichtdicke aller Kompensationsgebiete (5 bis 10) unterschiedlich sind.
  3. Kompensationsbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Schichtdicke von wenigstens zwei Kompensationsgebieten (5 bis 7) unterschiedlich sind.
  4. Kompensationsbauelement nach Anspruch 3, dadurch gekennzeichnet, daß die in der Schichtdicke unterschiedlichen und insbesondere die in der Schichtdicke nicht unterschiedlichen Kompensationsgebiete (7 bis 10) eine variierte Implantationsdosis haben.
  5. Kompensationsbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Kompensationsgebiete (5 bis 10) vertikal im Halbleiterkörper (1) zu dessen Hauptoberflächen angeordnet sind.
  6. Kompensationsbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der erste Leitungstyps der n-Leitungstyps ist.
  7. Kompensationsbauelement nach Anspruch 6, dadurch gekennzeichnet, daß die Kompensationsgebiete (5 bis 10) mit Bor dotiert sind.
  8. Kompensationsbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Schichtdicken zwischen 5,0 μm und 15 μm, insbesondere zwischen 6,0 μm und 7,0 μm, liegen.
  9. Kompensationsbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß es ein MOS-Transistor ist.
  10. Verfahren zum Herstellen eines Kompensationsbauelements nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß Kompensationsgebiete (5 bis 10) als epitaktische Schichten mit unterschiedlichen Schichtdicken nacheinander auf einem Halbleitersubstrat (2) abgeschieden werden.
DE19947020A 1999-09-30 1999-09-30 Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren Expired - Lifetime DE19947020B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19947020A DE19947020B4 (de) 1999-09-30 1999-09-30 Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren
PCT/DE2000/003469 WO2001024276A1 (de) 1999-09-30 2000-09-28 Ladungskompensationshalbleiteranordnung
US10/113,343 US6639272B2 (en) 1999-09-30 2002-04-01 Charge compensation semiconductor configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19947020A DE19947020B4 (de) 1999-09-30 1999-09-30 Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE19947020A1 DE19947020A1 (de) 2001-04-19
DE19947020B4 true DE19947020B4 (de) 2006-02-23

Family

ID=7923943

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19947020A Expired - Lifetime DE19947020B4 (de) 1999-09-30 1999-09-30 Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren

Country Status (3)

Country Link
US (1) US6639272B2 (de)
DE (1) DE19947020B4 (de)
WO (1) WO2001024276A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982253B2 (en) 2008-08-01 2011-07-19 Infineon Technologies Austria Ag Semiconductor device with a dynamic gate-drain capacitance

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10052004C1 (de) * 2000-10-20 2002-02-28 Infineon Technologies Ag Vertikaler Feldeffekttransistor mit Kompensationszonen und Anschlüssen an einer Seite eines Halbleiterkörpers
DE10145723A1 (de) * 2001-09-17 2003-04-10 Infineon Technologies Ag Halbleiterstruktur
US6686244B2 (en) * 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
US7161208B2 (en) * 2002-05-14 2007-01-09 International Rectifier Corporation Trench mosfet with field relief feature
US7126186B2 (en) * 2002-12-20 2006-10-24 Infineon Technolgies Ag Compensation component and process for producing the component
US7166890B2 (en) * 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
US20060255401A1 (en) * 2005-05-11 2006-11-16 Yang Robert K Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
DE102006002065B4 (de) 2006-01-16 2007-11-29 Infineon Technologies Austria Ag Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
US8633095B2 (en) * 2011-06-30 2014-01-21 Infineon Technologies Austria Ag Semiconductor device with voltage compensation structure
US9166005B2 (en) 2013-03-01 2015-10-20 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure
US9306034B2 (en) 2014-02-24 2016-04-05 Vanguard International Semiconductor Corporation Method and apparatus for power device with multiple doped regions
US10468479B2 (en) 2014-05-14 2019-11-05 Infineon Technologies Austria Ag VDMOS having a drift zone with a compensation structure
US9773863B2 (en) 2014-05-14 2017-09-26 Infineon Technologies Austria Ag VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body
US9245754B2 (en) 2014-05-28 2016-01-26 Mark E. Granahan Simplified charge balance in a semiconductor device
DE102016109774B4 (de) 2016-05-27 2018-02-08 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
KR102554248B1 (ko) * 2019-02-28 2023-07-11 주식회사 디비하이텍 수퍼 정션 반도체 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2934994C2 (de) * 1978-09-08 1989-07-20 N.V. Philips' Gloeilampenfabrieken, Eindhoven, Nl
DE19604043A1 (de) * 1996-02-05 1997-08-07 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19839970A1 (de) * 1998-09-02 2000-03-16 Siemens Ag Randstruktur und Driftbereich für Halbleiterbauelement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
CN1040814C (zh) * 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
US6168983B1 (en) * 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
DE19808348C1 (de) * 1998-02-27 1999-06-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2934994C2 (de) * 1978-09-08 1989-07-20 N.V. Philips' Gloeilampenfabrieken, Eindhoven, Nl
DE19604043A1 (de) * 1996-02-05 1997-08-07 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19839970A1 (de) * 1998-09-02 2000-03-16 Siemens Ag Randstruktur und Driftbereich für Halbleiterbauelement

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982253B2 (en) 2008-08-01 2011-07-19 Infineon Technologies Austria Ag Semiconductor device with a dynamic gate-drain capacitance
US8273622B2 (en) 2008-08-01 2012-09-25 Infineon Technologies Austria Ag Semiconductor with a dynamic gate-drain capacitance
US8829584B2 (en) 2008-08-01 2014-09-09 Infineon Technologies Austria Ag Semiconductor device with a dynamic gate-drain capacitance

Also Published As

Publication number Publication date
US6639272B2 (en) 2003-10-28
DE19947020A1 (de) 2001-04-19
US20020135014A1 (en) 2002-09-26
WO2001024276A1 (de) 2001-04-05

Similar Documents

Publication Publication Date Title
DE19947020B4 (de) Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren
EP1039548B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102006061994B4 (de) Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
DE19731495C2 (de) Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
DE102005009000A1 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbesserter Inversdiode und Herstellungsverfahren hierfür
DE69937101T2 (de) Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE3901369A1 (de) Verfahren zur herstellung einer doppelt diffundierten metall-oxid-halbleiter-feldeffekt-transistorvorrichtung sowie durch dieses verfahren hergestellte vorrichtung
DE19604043A1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102006007096B4 (de) MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung
DE19818518C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE60028727T2 (de) Herstellungsverfahren für Bauelemente mit gradiertem Top-Oxid und Drift-Gebiet
DE102004054286A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung
DE102004009521B4 (de) Hochvolt-PMOS-Transistor, Maske zur Herstellung einer Wanne und Verfahren zur Herstellung eines Hochvolt-PMOS-Transistors
DE102006002438A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP2261961B1 (de) Verfahren zur Herstellung einer vertikalen MOS-Transistoranordnung
EP1037286A1 (de) Symmetrischer Thyristor mit verringerter Dicke und Herstellungsverfahren dafür
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE102005041335A1 (de) Randstruktur und Verfahren zur Herstellung einer Randstruktur für ein Leistungshalbleiterbauelement
EP1186052B1 (de) Source-down-leistungstransistor
WO2000035020A1 (de) Laterales hochvolt-halbleiterbaulement mit reduziertem spezifischem einschaltwiderstand
DE19929235B4 (de) Vertikaler DMOS-Transistor und Verfahren zum Herstellen eines vertikalen DMOS- Transistor
DE2917082A1 (de) Feldeffekttransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8180 Miscellaneous part 1

Free format text: IM DECKBLATT DER ZUSAMMENFASSUNG (ZIFF. 57) ZEILE 1 "KONDENSATIONSBAUELEMENT" AENDERN IN "KOMPENSATIONSBAUELEMENT"

8364 No opposition during term of opposition
R071 Expiry of right