WO2001024276A1 - Ladungskompensationshalbleiteranordnung - Google Patents

Ladungskompensationshalbleiteranordnung Download PDF

Info

Publication number
WO2001024276A1
WO2001024276A1 PCT/DE2000/003469 DE0003469W WO0124276A1 WO 2001024276 A1 WO2001024276 A1 WO 2001024276A1 DE 0003469 W DE0003469 W DE 0003469W WO 0124276 A1 WO0124276 A1 WO 0124276A1
Authority
WO
WIPO (PCT)
Prior art keywords
compensation
component according
areas
varied
compensation component
Prior art date
Application number
PCT/DE2000/003469
Other languages
English (en)
French (fr)
Inventor
Armin Willmeroth
Dirk Ahlers
Hans Weber
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2001024276A1 publication Critical patent/WO2001024276A1/de
Priority to US10/113,343 priority Critical patent/US6639272B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Definitions

  • the present invention relates to a compensation component with a semiconductor body of a first conductivity type, in which an area adjacent to the first electrode with at least one zone of the second conductivity type opposite to the first conductivity type extends between at least a first electrode and a second electrode arranged remote therefrom, and with a drift zone lying between the at least one zone of the second conductivity type and the second electrode, in which there are compensation areas of the second conductivity type, in which the charge balance is variable.
  • the charge balance is not varied in the individual levels of a compensation component, which are preferably formed by epitaxy, so that there is a homogeneous doping depth profile in the compensation areas of the second conduction type, the so-called "p-pillar", if the second conduction type is the p-conduction type the result is a very narrow compensation parabola with only a small opening width. In this case, the manufacturing window is relatively small.
  • the breakdown voltage is plotted here as a function of the degree of compensation, which can be p-type or n-type or neutral.
  • degree of compensation can be p-type or n-type or neutral.
  • the drift zone of a compensation component, in which the compensation areas are located is preferably carried out by repeatedly depositing a doped epitaxial layer, which is followed in each case by a masked implantation with a dopant of the second conductivity type.
  • a doped epitaxial layer is followed in each case by a masked implantation with a dopant of the second conductivity type.
  • an n-type epitaxial layer is applied to an n-type semiconductor substrate.
  • a p-type compensation area is then generated in the area of the drift zone by means of masked implantation. This process is repeated several times.
  • the electric field shows a strong variation with the depth, that is, in the direction perpendicular to the individual epitaxial layers. This variation in the electric field can be referred to as ripple.
  • the ripple is based on the one hand on the depth or vertical inhomogeneous distribution of the implanted dose and on the other hand on an electrical transverse field which is located between the compensation areas of the second conduction type and the semiconductor body surrounding them, i.e. in the above example with the p-pillar between the p-type regions of the column and the n-type semiconductor body.
  • FIG. 4 shows such a field profile in a conventional compensation component.
  • the electrical field strength E is plotted in FIG. 4 as a function of the component depth d.
  • the compensation component can absorb significantly less voltage than in the case of a "flat" field profile.
  • the compensation component In order to be able to withstand higher voltages, the compensation component must be dimensioned relatively thick, but this leads to an increased switch-on resistance RDSon between drain and source in the case of a transistor as a compensation component.
  • compensation components have a wide manufacturing parabola and have a low ripple.
  • the broad manufacturing parabola is achieved through a variable doping profile in the drift zone, in the example above in the p-pillar.
  • either the implantation dose can be set variably or the doping in the individual epitaxial layers can be made variable.
  • Such a variable design of the doping in epitaxial layers, in the example above the n-doping, is difficult to implement in practice, so that only the variation of the doping dose in the compensation areas is preferred. This variation can be done by changing the implanted dose or by appropriately dimensioning the masks used in the photo technique before the implantation.
  • the ripple of the electric field can be checked achieve longer drive-in times after the individual implantations, that is to say through a more homogeneous distribution of the implanted dopants thereby achieved, through use of high-energy implantations or through lower layer thicknesses of the individual compensation areas and thus through a larger number of epitaxial layers.
  • This object is achieved according to the invention in a compensation component of the type mentioned in the introduction in that the thickness of the compensation areas is varied.
  • variable doping is set by varying the thickness of the compensation regions, that is to say of the individual epitaxial layers.
  • the ripple of the electric field can easily be chosen to be approximately the same size in all compensation areas. If, as before, the variable doping is set via the dose used during implantation, the electrical transverse field and thus the ripple of the electrical field is greater in the area in which the doping of the second conduction type predominates than in the other areas. from which the course of the electric field shown in FIG. 4 follows.
  • the ripple can be made uniform over the entire drift zone by varying the thickness. Tet, so that the compensation component according to the invention can be made thinner than conventional compensation components, which ultimately leads to an improved, ie lower on-resistance.
  • Another advantage of the compensation component according to the invention is that the thickness of individual deposited epitaxial layers can be set much more reproducibly than their doping. Compensation components for voltages up to 600 V and 800 V can easily be manufactured with the same epitaxial doping with the help of the present invention.
  • Fig. 1 shows a schematic section through a first
  • Fig. 4 shows the course of the electric field as a function of the component depth d in the conventional compensation component
  • Fig. 5 shows the course of two manufacturing parabolas.
  • FIG. 1 shows the first exemplary embodiment of the invention. fertilizing a schematic section through a MOS transistor with an n-type semiconductor body 1 on an n + -type semiconductor substrate 2, a p-type semiconductor zone 3, n + -type source zones 4, an insulator layer 5 made of silicon dioxide, a source electrode S, one Gate electrode G and a drain electrode D.
  • the compensation area 5 has a thickness of 6.0 ⁇ m, while the compensation areas 6 to 10 each have thicknesses of 6.2 ⁇ m, 6.4 ⁇ m, 6.6 ⁇ m, 6.8 ⁇ m and 7.0 ⁇ m.
  • FIG. 3 shows the course of the electric field E as a function of the depth d for the compensation component shown in FIG. 2.
  • a comparison with FIG. 4 immediately shows that the ripple of the compensation component according to the invention is uniform and approximately the same size in the entire drift zone. This makes it possible to make the compensation component thinner and to achieve a reduced on-resistance.
  • the compensation component according to the invention preferably has a vertical structure, as is shown in FIGS. 1 and 2.
  • the semiconductor substrate 2, the semiconductor body 1 and the individual zones 3 to 10 are preferably made of silicon. If necessary, other materials are also possible, such as AIII-BV compound semiconductors.
  • aluminum can be used for the electrodes of drain D, gate G and source S.
  • other materials can also be used here if necessary.
  • Fig. 2 shows a further embodiment of the compensation component according to the invention, which differs from the embodiment of Fig. 1 only in that the thicknesses of layers 5 to 10 are only partially variable: the layer 5 has a thickness of 6.4 microns, the Layer 6 has a thickness of 6.7 ⁇ m and layers 7 to 10 each have a thickness of 7.0 ⁇ m.
  • a variable doping is achieved in this case in that the doses are chosen differently during the implantation: while the layers 5 to 7 are implanted with a dose of "100%", the layers 8, 9, 10 each have p - 90%, 80% and 70% doses provided.
  • the layers or compensation areas which are varied in thickness and those which are not varied in thickness can have a varied implantation dose.
  • another doping method can be used, so that the individual layers with at least partially different layer thicknesses then have different doping concentrations.
  • Boron is preferably used as the p-type dopant.
  • other p-type dopants may also be used, such as gallium, etc.
  • the invention is also explained above on the basis of a p-pillar from the compensation areas 5 to 10 in the n-conducting semiconductor body 1. If necessary, the conduction type can also be reversed, so that there is an n-pillar in a p-conducting semiconductor body.

Abstract

Bei einem Kompensationsbauelement wird eine variable Ladungsbilanz durch unterschiedliche dicke Gestaltung von Kompensationsgebieten (5 bis 10) erzielt.

Description

Beschreibung
LADUWGS OMPENSATIONSHA BLEITERANORDNU G
Die vorliegende Erfindung betrifft ein Kompensationsbauelement mit einem Halbleiterkörper eines ersten Leitungstyps, in welchem sich zwischen wenigstens einer ersten Elektrode und einer entfernt von dieser angeordneten zweiten Elektrode ein an die erste Elektrode angrenzender Bereich mit wenigstens einer Zone des zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps erstreckt, und mit einer zwischen der wenigstens einen Zonen des zweiten Leitungstyps und der zweiten Elektrode liegenden Driftzone, in der sich Kompensationsgebiete des zweiten Leitungstyps befinden, in denen die Ladungsbilanz variabel ist.
Bei Kompensationsbauelementen liegt bekanntlich eine starke Abhängigkeit der elektrischen Parameter, wie insbesondere der Durchbruchspannung, von Fertigungsschwankungen vor. Dies ist darauf zurückzuführen, daß die Durchbruchspannung ungefähr parabolisch von der p/n-La- dungsbilanz im Volumen des Halbleiterkörpers abhängt. Diese Ladungsbilanz unterliegt aber Fertigungsschwankungen.
Wird die Ladungsbilanz in den einzelnen, vorzugsweise durch Epitaxie gebildeten Ebenen eines Kompensationsbauelementes nicht variiert, so daß ein homogenes Dotiertiefenprofil in den Kompensationsgebieten des zweiten Leitungstyps, der sogenannten "p-Säule", wenn der zweite Leitungstyps der p-Leitungstyp ist, vorliegt, so ergibt sich eine sehr schmale Kompensationsparabel mit einer nur geringen Öffnungsbreite. In diesem Fall ist also das Fertigungsfenster relativ klein.
Bei Variation der Ladungsbilanz in den einzelnen Ebenen, d.h. bei Veränderung der pro Fläche implantierten Dosis in diesen Ebenen, wird die Parabel aber breiter, was eine größere Fertigungstoleranz mit sich bringt.
Fig. 5 zeigt den typischen Verlauf von zwei derartigen "Fertigungsparabeln". In Abhängigkeit von dem Kompensationsgrad, der p-lastig oder n-lastig bzw. neutral sein kann, ist hier die Durchbruchspannung aufgetragen. Für eine homogene Säulendotierung (vgl. die Strichlinie) ergibt sich eine wesentlich schmalere Fertigungsparabel als für eine variable Säulendotierung (vgl. die Volllinie) .
Die Driftzone eines Kompensationsbauelementes, in der sich die Kompensationsgebiete befinden, wird bevorzugt durch mehrmaliges Abscheiden einer dotierten epitaktischen Schicht, an das sich jeweils eine maskierte Implantation mit einem Dotierstoff des zweiten Leitungstyps anschließt, vorgenommen. Mit anderen Worten, es wird beispielsweise eine n-leitende epitaktische Schicht auf ein n-leitendes Halbleitersubstrat aufgetragen. Sodann wird mittels maskierter Implantation in dem Bereich der Driftzone ein p-leitendes Kompensationsgebiet erzeugt. Dieser Vorgang wird mehrmals wiederholt.
Wird die Driftzone in dieser Weise erzeugt, so zeigt das elektrische Feld eine starke Variation mit der Tiefe, also in der Richtung senkrecht zu den einzelnen epitaktischen Schichten. Diese Variation des elektrischen Feldes kann als Welligkeit bezeichnet werden.
Die Welligkeit beruht einerseits auf der in Tiefenrichtung bzw. vertikal inhomogenen Verteilung der implantierten Dosis und andererseits auf einem elektrischen Querfeld, das sich zwischen den Kompensationsgebieten des zweiten Leitungstyps und dem diese umgebenden Halbleiterkörper, also im obigen Beispiel mit der p-Säule zwischen den p-leitenden Gebieten der Säule und dem n- leitenden Halbleiterkörper einstellt.
Fig. 4 zeigt einen solchen Feldverlauf bei einem her- kömmlichen Kompensationsbauelement. Dabei ist in Fig. 4 die elektrische Feldstärke E in Abhängigkeit von der Bauelement-Tiefe d aufgetragen.
Durch diese Welligkeit der elektrischen Feldstärke K kann das Kompensationsbauelement deutlich weniger Spannung aufnehmen als bei einem "ebeneren" Feldverlauf. Um dennoch höhere Spannungen aushalten zu können, muß das Kompensationsbauelement relativ dick dimensioniert werden, was aber zu einem erhöhten Einschaltwiderstand RDSon zwischen Drain und Source bei einem Transistor als Kompensationsbauelement führt.
Es ist also anzustreben, daß Kompensationsbauelemente eine breite Fertigungsparabel haben und eine geringe Welligkeit aufweisen.
Die breite Fertigungsparabel wird durch ein variables Dotierungsprofil in der Driftzone, im obigen Beispiel in der p-Säule, erreicht. Hierzu kann entweder die Implantationsdosis variabel eingestellt werden oder die Dotierung in den einzelnen epitaktischen Schichten veränderlich gestaltet sein. Eine solche veränderliche Gestaltung der Dotierung in epitaktischen Schichten, im obigen Beispiel also der n-Dotierung, läßt sich in der Praxis nur schwer realisieren, so daß allein die Variation der Dotierungsdosis in den Kompensationsgebieten bevorzugt wird. Diese Variation kann durch Ändern der implantierten Dosis oder über eine entsprechende Bemaßung der bei der Phototechnik verwendeten Masken vor der Implantation vorgenommen werden.
Die Welligkeit des elektrischen Feldes läßt sich durch längere Eintreibzeiten im Anschluß an die einzelnen Implantationen, also durch eine dadurch erreichte homogenere Verteilung der implantierten Dotierstoffe, durch Verwendung von Hochenergieimplantationen oder durch ge- ringere Schichtdicken der einzelnen Kompensationsgebiete und damit durch eine größere Anzahl von epitaktischen Schichten erreichen.
Es ist Aufgabe der vorliegenden Erfindung, ein Kompensationsbauelement anzugeben, das sich durch eine breite Fertigungsparabel und niedrige Welligkeit des elektrischen Feldes auszeichnet.
Diese Aufgabe wird bei einem Kompensationsbauelement der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß die Dicke der Kompensationsgebiete variiert ist.
Die Erfindung eröffnet damit eine weitere vorteilhafte Möglichkeit zur Erzielung einer variablen Dotierung bei gleichzeitiger Reduzierung der Welligkeit: neben den bereits oben genannten beiden üblichen Methoden wird erfindungsgemäß die variable Dotierung durch Dik- kenvariation der Kompensationsgebiete, also der einzelnen epitaktischen Schichten, eingestellt. Dies hat den zusätzlichen Vorteil, daß die Welligkeit des elektrischen Feldes ohne weiteres in allen Kompensationsgebieten etwa gleich groß gewählt werden kann. Wird nämlich die variable Dotierung wie bisher über die bei der Implantation angewandte Dosis eingestellt, so ist das elektrische Querfeld und damit die Welligkeit des elektrischen Feldes in dem Bereich, in welchem die Dotierung des zweiten Leitungs-typs überwiegt, größer als in den übrigen Bereichen, woraus der in Fig. 4 gezeigte Verlauf des elektrischen Feldes folgt. Bei Variation der Dicke der Kompensationsgebiete, die bei der Erfindung angewandt wird, kann durch die Variation der Dicke die Welligkeit über der gesamten Driftzone gleichmäßig gestal- tet werden, so daß das erfindungsgemäße Kompensationsbauelement dünner gestaltet werden kann als herkömmliche Kompensationsbauelemente, was letztlich zu einem verbesserten, d.h. niedrigeren Einschaltwiderstand führt. Ein weiterer Vorteil des erfindungsgemäßen Kompensationsbauelementes liegt darin, daß die Dicke einzelner abgeschiedener epitaktischer Schichten deutlich besser reproduzierbar eingestellt werden kann als deren Dotierung. Kompensationsbauelemente für Spannungen bis 600 V und 800 V können mit Hilfe der vorliegenden Erfindung ohne weiteres mit gleicher Epitaxie-Dotierung gefertigt werden.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 einen schematischen Schnitt durch ein erstes
Ausführungsbeispiel des erfindungsgemäßen Kompensationsbauelementes,
Fig. 2 einen schematischen Schnitt durch ein zweites Ausführungsbeispiel des erfindungsgemäßen Kompensationsbauelementes,
Fig. 3 den Verlauf des elektrischen Feldes E in Abhängigkeit von der Bauelement-Tiefe d bei dem erfindungsgemäßen Kompensationsbauelement,
Fig. 4 den Verlauf des elektrischen Feldes in Abhängigkeit von der Bauelement-Tiefe d bei dem herkömmlichen Kompensationsbauelement und
Fig. 5 den Verlauf von zwei Fertigungsparabeln.
Die Fig. 4 und 5 sind bereits eingangs erläutert worden.
Fig. 1 zeigt als erstes Ausführungsbeispiel der Erfin- düng einen schematischen Schnitt durch einen MOS-Transistor mit einem n-leitenden Halbleiterkörper 1 auf einem n+-leitenden Halbleitersubstrat 2, einer p-leitenden Halbleiterzone 3, n+-leitenden Sourcezonen 4, einer Iso- latorschicht 5 aus Siliziumdioxid, einer Sourceelektrode S, einer Gateelektrode G und einer Drainelektrode D.
Unterhalb der p-leitenden Zone 3 befinden sich p-leiten- de Kompensationsgebiete 5 bis 10, die erfindungsgemäß unterschiedliche Dicken haben. Das Kompensationsgebiet 5 weist eine Dicke von 6,0 μm auf, während die Kompensationsgebiete 6 bis 10 jeweils Dicken von 6,2 μm, 6,4 μm, 6,6 μm, 6,8 μm und 7,0 μm haben.
Auf diese Weise wird eine Driftzone aus den Kompensationsgebieten 5 bis 10 erhalten, in denen durch die Variation der Dicke dieser Kompensationsgebiete 5 bis 10 die Ladungsbilanz ebenfalls variiert ist.
Fig. 3 zeigt den Verlauf des elektrischen Feldes E in Abhängigkeit von der Tiefe d für das in Fig. 2 dargestellte Kompensationsbauelement. Ein Vergleich mit Fig. 4 ergibt sofort, daß die Welligkeit des erfindungsgemäßen Kompensationsbauelementes in der gesamten Driftzone gleichmäßig und etwa gleich groß ist. Dadurch ist es möglich, das Kompensationsbauelement dünner zu gestalten und einen verringerten Einschaltwiderstand zu erreichen.
Fig. 1 zeigt eine vertikale Anordnung des erfindungsgemäßen Kompensationsbauelementes. Die Erfindung ist aber nicht auf eine solche vertikale Anordnung begrenzt. Vielmehr ist auch eine laterale Gestaltung möglich, wobei die unterschiedlichen Dicken der Kompensationsgebiete dann beispielsweise durch verschieden breite Dotierungszonen zu erreichen sind. Bevorzugt weist jedoch das erfindungsgemäße Kompensationsbauelement eine vertikale Struktur auf, wie diese in den Fig. 1 und 2 gezeigt ist. Das Halbleitersubstrat 2, der Halbleiterkörper 1 und die einzelnen Zonen 3 bis 10 bestehen vorzugsweise aus Silizium. Gegebenenfalls sind aber auch hierfür andere Materialien möglich, wie beispielsweise AIII-BV-Verbindungs- halbleiter .
Für die Elektroden von Drain D, Gate G und Source S kann beispielsweise Aluminium verwendet werden. Auch hier können jedoch gegebenenfalls andere Materialien eingesetzt werden.
Fig. 2 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen Kompensationsbauelementes, das sich von dem Ausführungsbeispiel der Fig. 1 lediglich dadurch unterscheidet, daß die Dicken der Schichten 5 bis 10 nur teilweise variabel sind: die Schicht 5 hat eine Dicke von 6,4 μm, die Schicht 6 weist eine Dicke von 6,7 μm auf, und die Schichten 7 bis 10 haben jeweils Dicken von 7,0 μm. Eine variable Dotierung wird in diesem Fall dadurch erreicht, daß die Dosen bei der Implantation unterschiedlich gewählt sind: während die Schichten 5 bis 7 mit einer Dosis von "100 %" implantiert werden, sind für die Implantation der Schichten 8, 9, 10 jeweils p- Dosen von 90 %, 80 % und 70 % vorgesehen. Gegebenenfalls können aber auch die in der Dicke variierten wie die in der Dicke nicht variierten Schichten bzw. Kompensationsgebiete eine variierte Implantationsdosis haben. Anstelle einer Implantation kann eine andere Dotierungsmethode eingesetzt werden, so daß dann die einzelnen Schichten mit wenigstens teilweise unterschiedlichen Schichtdicken unterschiedliche Dotierungskonzentrationen haben.
Als p-leitender Dotierstoff wird in bevorzugter Weise Bor eingesetzt. Jedoch können gegebenenfalls auch andere p-leitende Dotierstoffe verwendet werden, wie beispielsweise Gallium usw. Auch ist die Erfindung oben anhand einer p-Säule aus den Kompensationsgebieten 5 bis 10 in dem n-leitenden Halbleiterkörper 1 erläutert. Gegebenenfalls kann der Leitungstyps auch umgekehrt werden, so daß eine n-Säule in einem p-leitenden Halbleiterkörper vorliegt.

Claims

1 Patentansprüche
1. Kompensationsbauelement mit einem Halbleiterkörper (1, 2) eines ersten Leitungstyps, in welchem sich zwi- 5 sehen wenigstens einer ersten Elektrode (G, S) und einer entfernt von dieser angeordneten zweiten Elektrode (D) ein an die erste Elektrode (G, S) angrenzender Bereich mit wenigstens einer Zone (3) des zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyp erstreckt, und 0 mit einer zwischen der wenigstens einen Zone (3) des zweiten Leitungstyps und der zweiten Elektrode (D) liegenden Driftzone, in der sich unterhalb der Zone (3) des zweiten Leitungstyps epitaktisch abgeschiedene Kompensationsgebiete (5 bis 10) des zweiten Leitungstyps befin- £> den, in denen die Ladungsbilanz variiert ist, d a d u r c h g e k e n n z e i c h n e t, daß die Kompensationsgebiete (5 bis 10) mit wenigstens teilweise unterschiedlichen Schichtdicken versehen sind.
0 2. Kompensationsbauelement nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die Dicke aller Kompensationsgebiete (5 bis 10) variiert ist.
5 3. Kompensationsbauelement nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die Dicke von wenigstens zwei Kompensationsgebieten (5 bis 7) variiert ist.
0 4. Kompensationsbauelement nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß die in der Dicke variierten und insbesondere die in der Dicke nicht variierten Kompensationsgebiete (7 bis 10) eine variierte Implantationsdosis haben. 5
5.- Kompensationsbauelement nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß die Kompensationsgebiete (5 bis 10) vertikal im Halbleiterkörper (1) zu dessen Hauptoberflächen angeordnet sind.
6. Kompensationsbauelement nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t , daß der erste Leitungstyps der n-Leitungstyps ist.
7. Kompensationsbauelement nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t , daß die Kompensationsgebiete (5 bis 10) mit Bor dotiert sind.
8. Kompensationsbauelement nach einem der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t , daß die Kompensationsgebiete (5 bis 10) Schichtdicken zwischen 5,0 μm und 15 μm, insbesondere zwischen 6,0 μm und 7,0 μm, aufweisen.
9. Kompensationsbauelement nach einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t , daß es ein MOS-Transistor ist.
10. Verfahren zum Herstellen des Kompensationsbauelements nach einem der Ansprüche 1 bis 9, d a d u r c h g e k e n n z e i c h n e t, daß die Kompensationsgebiete (5 bis 10) als epitaktische Schichten mit wenigstens teilweise unterschiedlichen Schichtdicken nacheinander auf einem Halbleitersubstrat (2) abgeschieden werden.
PCT/DE2000/003469 1999-09-30 2000-09-28 Ladungskompensationshalbleiteranordnung WO2001024276A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/113,343 US6639272B2 (en) 1999-09-30 2002-04-01 Charge compensation semiconductor configuration

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19947020.0 1999-09-30
DE19947020A DE19947020B4 (de) 1999-09-30 1999-09-30 Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/113,343 Continuation US6639272B2 (en) 1999-09-30 2002-04-01 Charge compensation semiconductor configuration

Publications (1)

Publication Number Publication Date
WO2001024276A1 true WO2001024276A1 (de) 2001-04-05

Family

ID=7923943

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2000/003469 WO2001024276A1 (de) 1999-09-30 2000-09-28 Ladungskompensationshalbleiteranordnung

Country Status (3)

Country Link
US (1) US6639272B2 (de)
DE (1) DE19947020B4 (de)
WO (1) WO2001024276A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10052004C1 (de) * 2000-10-20 2002-02-28 Infineon Technologies Ag Vertikaler Feldeffekttransistor mit Kompensationszonen und Anschlüssen an einer Seite eines Halbleiterkörpers
DE10145723A1 (de) * 2001-09-17 2003-04-10 Infineon Technologies Ag Halbleiterstruktur
US6686244B2 (en) 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
US7161208B2 (en) * 2002-05-14 2007-01-09 International Rectifier Corporation Trench mosfet with field relief feature
US7126186B2 (en) * 2002-12-20 2006-10-24 Infineon Technolgies Ag Compensation component and process for producing the component
US7166890B2 (en) * 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
US20060255401A1 (en) * 2005-05-11 2006-11-16 Yang Robert K Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
DE102006002065B4 (de) * 2006-01-16 2007-11-29 Infineon Technologies Austria Ag Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
US7982253B2 (en) 2008-08-01 2011-07-19 Infineon Technologies Austria Ag Semiconductor device with a dynamic gate-drain capacitance
US8633095B2 (en) * 2011-06-30 2014-01-21 Infineon Technologies Austria Ag Semiconductor device with voltage compensation structure
US9166005B2 (en) 2013-03-01 2015-10-20 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure
US9306034B2 (en) * 2014-02-24 2016-04-05 Vanguard International Semiconductor Corporation Method and apparatus for power device with multiple doped regions
US9773863B2 (en) 2014-05-14 2017-09-26 Infineon Technologies Austria Ag VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body
US10468479B2 (en) 2014-05-14 2019-11-05 Infineon Technologies Austria Ag VDMOS having a drift zone with a compensation structure
US9245754B2 (en) 2014-05-28 2016-01-26 Mark E. Granahan Simplified charge balance in a semiconductor device
DE102016109774B4 (de) 2016-05-27 2018-02-08 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
KR102554248B1 (ko) * 2019-02-28 2023-07-11 주식회사 디비하이텍 수퍼 정션 반도체 장치 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2435816A1 (fr) * 1978-09-08 1980-04-04 Radiotechnique Compelec Procede de realisation, par epitaxie, d'un dispositif semi-conducteur a structure multicouches et application de ce procede
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
CN1040814C (zh) * 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
DE19604043C2 (de) * 1996-02-05 2001-11-29 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US6168983B1 (en) * 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
DE19808348C1 (de) * 1998-02-27 1999-06-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19839970C2 (de) * 1998-09-02 2000-11-02 Siemens Ag Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DEBOY G ET AL: "NEW GENERATION OF HIGH VOLTAGE MOSFETS BREAKS THE LIMIT LINE OF SILICON", INTERNATIONAL ELECTRON DEVICES MEETING, TECHNICAL DIGEST, SAN FRANCISCO, CA, USA, 6 December 1998 (1998-12-06) - 9 December 1998 (1998-12-09), IEEE, NEW YORK, NY, USA, pages 683 - 685, XP000859463, ISBN: 0-7803-4775-7 *

Also Published As

Publication number Publication date
DE19947020A1 (de) 2001-04-19
DE19947020B4 (de) 2006-02-23
US6639272B2 (en) 2003-10-28
US20020135014A1 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
DE19947020B4 (de) Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren
EP1039548B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE3122768C2 (de)
DE102006061994B4 (de) Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
DE112010005271B4 (de) Bipolare Halbleitervorrichtungen
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE102005009000A1 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbesserter Inversdiode und Herstellungsverfahren hierfür
DE102009038731A1 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
WO1999005713A1 (de) Durch feldeffekt steuerbarer bipolartransistor und verfahren zu seiner herstellung
DE102009010373B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Halbleiterkörper
DE69937101T2 (de) Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet
DE2047777A1 (de) Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung
DE112020002227T5 (de) Halbleitervorrichtung
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102006007096B4 (de) MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung
DE19818518C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102004009521B4 (de) Hochvolt-PMOS-Transistor, Maske zur Herstellung einer Wanne und Verfahren zur Herstellung eines Hochvolt-PMOS-Transistors
DE102019105812A1 (de) Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE69834096T2 (de) Verfahren zur herstellung einer halbleiteranordnung mit schottky-übergang
EP1161767B1 (de) Verfahren zur Herstellung einer vertikalen MOS-Transistoranordnung
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE10337808B3 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit Ladungskompensationsstruktur
EP0088399A2 (de) Spannungsfester MOS-Transistor für höchstintegrierte Schaltungen
DE10303942B4 (de) Herstellungsverfahren für eine PN-Sperrschicht-Diodenvorrichtung, und eine PN-Sperrschicht-Diodenvorrichtung
WO2000035020A1 (de) Laterales hochvolt-halbleiterbaulement mit reduziertem spezifischem einschaltwiderstand

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10113343

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP