DE10337808B3 - Verfahren zum Herstellen eines Halbleiterbauelements mit Ladungskompensationsstruktur - Google Patents

Verfahren zum Herstellen eines Halbleiterbauelements mit Ladungskompensationsstruktur Download PDF

Info

Publication number
DE10337808B3
DE10337808B3 DE10337808A DE10337808A DE10337808B3 DE 10337808 B3 DE10337808 B3 DE 10337808B3 DE 10337808 A DE10337808 A DE 10337808A DE 10337808 A DE10337808 A DE 10337808A DE 10337808 B3 DE10337808 B3 DE 10337808B3
Authority
DE
Germany
Prior art keywords
semiconductor substrate
zones
conductivity type
dopants
charge compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10337808A
Other languages
English (en)
Inventor
Frank Pfirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10337808A priority Critical patent/DE10337808B3/de
Application granted granted Critical
Publication of DE10337808B3 publication Critical patent/DE10337808B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Es wird ein Verfahren zum Herstellen eines Halbleiterbauelements mit einer Ladungskompensationsstruktur vorgestellt, bei dem eine Implantationsmaske verwendet wird, durch deren Öffnungen aus unterschiedlichen Raumwinkelelementen n-Dotierstoffe und p-Dotierstoffe implantiert werden, so daß es zu keinen Schwankungen durch die bei Mehrmaskenprozessen verwendeten unterschiedlichen Implantationsmaskenöffnungen kommen kann.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements mit Ladungskompensationsstruktur. Halbleiterbauelemente mit Ladungskompensationsstruktur sind seit längerer Zeit bekannt und werden bspw. von der Firma Infineon Technologies AG unter der Marke Coolmos® vertrieben. Die grundlegenden Mechanismen der Ladungskompensationsstruktur sind bspw. in der US 4,754,310 , der US 5,216,275 sowie in der US 6,551,909 eingehend beschrieben.
  • Das Ladungskompensationsprinzip bei Halbleiterbauelementen beruht im wesentlichen auf einer gegenseitigen Kompensation von Ladungen in Gebieten innerhalb der Driftzone zwischen Anode und Kathode der jeweiligen Halbleiterbauelemente, über denen die Spannung abfällt.
  • Diese in der jeweiligen Driftregion vorliegenden n- und p-dotierten Gebiete sind dabei räumlich so angeordnet, daß das Wegintegral über die Dotierung entlang bspw. einer vertikal zum pn-Übergang verlaufenden Linie jeweils unterhalb der Durchbruchsladung des verwendeten Halbleitermaterials bleibt.
  • Bei den Halbleiterbauelementen, bei denen das Ladungskompensationsprinzip in Betracht kommt, kommen sowohl laterale Bauelemente als auch vertikale Bauelemente in Betracht. Bei einem Vertikalbauelement, bspw. einem vertikalen Mosfet, sind dann in der Driftzone eine Vielzahl von vertikal ausgerichteten in dem Halbleitersubstrat vergrabenen ersten Zonen eines ersten Leitungstyps und eine Vielzahl von vertikal ausgerichteten vergrabenen zweiten Zonen eines zweiten Leitungstyps angeordnet. Die Majoritätsladungsträger werden durch das Anlegen einer äußeren Spannung aus der Driftstrecke ausgeräumt. Die dabei entstehende Raumladungszone nimmt dann die angelegte Spannung auf. Die Dotierung der Driftstrecke wird dabei so gewählt, daß die kritische Feldstärke des verwendeten Halbleitermaterials in der Raumladungszone bis zu einer spezifizierten Durchbruchsspannung des Halbleiterbauelements nicht erreicht wird.
  • Durch das Konzept der Ladungskompensation kann die selbe Raumladungszone bei einer wesentlich höheren Grunddotierung der Driftstrecke aufgespannt werden. Die dadurch erzielte Spannungsfestigkeit entspricht der Spannungsfestigkeit herkömmlicher Halbleiterbauelemente. Im aufgesteuerten Zustand jedoch zeichnen sich diese Halbleiterbauelemente im Vergleich zu den herkömmlichen Halbleiterbauelementen durch eine wesentlich höhere Leitfähigkeit bzw. durch einen wesentlich kleineren Einschaltwiderstand aus.
  • Die Ladungskompensation der Driftstreckenladung im Sperrfall wird dabei durch parallel zur Driftstrecke angeordnete Gebiete mit zur Driftstreckendotierung entgegengesetzter Dotierung erzielt. Diese Gebiete sind in der Driftzone verschachtelt. Dieses Prinzip läßt sich sowohl bei vertikalen Halbleiterbauelementen als auch bei lateralen Halbleiterbauelementen verwirklichen.
  • Die Dotierung der einzelnen Gebiete darf dabei das Doppelte der Durchbruchsladung nicht überschreiten. Die erzielte sehr hohe Leitfähigkeit wird durch die Parallelanordnung sehr vie ler solcher Gebiete erreicht. Eine auftretende Schwierigkeit bei der Herstellung solcher Ladungskompensationsstrukturen besteht in der für die Ladungskompensationsstruktur unerläßlichen Genauigkeit der Dotierstoffkonzentrationen in den ineinander verschachtelten Gebieten.
  • Bisher wurden bspw. mehrere Epitaxieschichten auf ein Halbleitersubstrat aufgebracht, wobei nach jeder epitaktischen Abscheidung eine maskierte Implantation von entgegengesetzt dotierten Gebieten vorgenommen wurde, die nach der späteren Ausdiffusion die zusammenhängenden Kompensationsgebiete für die Ladungskompensationsstruktur innerhalb der Driftstrecke bilden. Ein solches Verfahren ist der DE 101 32 136 C1 zu entnehmen.
  • Ein alternatives Verfahren dazu geht aus der US 6,551,909 hervor, bei der mehrere undotierte oder schwachdotierte Epitaxieschichten auf ein Halbleitersubstrat abgeschieden werden. Nach jeder einzelnen Epitaxie erfolgt durch eine erste Maske eine Implantation von n-Gebieten, welche die Driftstreckendotierung bilden, und durch eine zweite Implantationsmaske eine Implantation von p-Gebieten (Kompensationsgebieten).
  • Der Nachteil bei diesen bekannten Herstellungsverfahren liegt darin, daß die Genauigkeit der Dotierstoffkonzentrationen und damit die Genauigkeit der "Ladungskompensation" sowohl von der Epitaxiedotierung als auch von den Öffnungen der verwendeten Implantationsmasken (Lacköffnungsmaßen) abhängt und starken Schwankungen unterliegt.
  • Schwankt bspw. die Epitaxiedotierung um ±10 %, so kann die Erhöhung der Driftstreckendotierung gegenüber einem herkömmli chen Bauelement maximal einen Faktor von etwa 10 betragen. Die absolute Genauigkeit der Öffnungsmaße der verwendeten Implantationsmasken muß demnach umso genauer sein, je kleiner die zu implantierenden Strukturen sind.
    •
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zum Herstellen eines Halbleiterbauelements mit einer Ladungskompensationsstruktur bereitzustellen, das unabhängig von den Schwankungen in den Öffnungsmaßen der verwendeten Implantationsmasken ist, mit dem des weiteren eine sehr hohe Genauigkeit erzielt werden kann, so daß auch sehr "filigrane" Ladungskompensationsstrukturen erzeugt werden können.
  • Erfindungsgemäß wird diese Aufgabe durch ein Verfahren zum Herstellen eines Halbleiterbauelements mit einer Ladungskompensationsstruktur mit folgenden Schritten gelöst:
    • a) Bereitstellen eines Halbleitersubstrats mit einer Oberseite und mit einer Rückseite;
    • b) Aufbringen einer ein vorbestimmtes Muster vorgebenden Implantationsmaske auf einer Oberfläche des Halbleitersubstrats;
    • c) Aufschießen eines ersten Strahls von Dotanden von einem ersten Leitungstyp unter einer ersten Einschußrichtung r auf die mit der Implantationsmaske versehene Oberfläche des Halbleitersubstrats zur selektiven Implantation eines ersten Bereichs von Dotierstoffen vom ersten Leitungstyp in das Halbleitersubstrat;
    • d) Aufschießen eines zweiten Strahls von Dotanden von einem zweiten Leitungstyp unter einer zweiten Einschußrichtung r' auf die mit der Implantationsmaske versehene Oberfläche des Halbleitersubstrats zur selektiven Implantation eines zweiten Bereichs von Dotierstoffen vom zweiten Leitungstyp in das Halbleitersubstrat, wobei die erste Einschußrichtung r durch einen ersten Polwinkel θ zu der Oberfläche zwischen 30° und 60° und durch einen ersten Azimutwinkel φ definiert ist, und die zweite Einschußrichtung r' durch einen zweiten Polwinkel θ' zu der normalen zwischen 30° und 60° und einen zweiten Azimutwinkel φ' definiert ist, und wobei der Absolutbetrag der Differenz des ersten Azimutwinkels φ von dem zweiten Azimutwinkel φ' zwischen 90° und 180° beträgt;
    • e) Erzeugen von ersten vergrabenen Zonen vom ersten Leitungstyp und von zweiten vergrabenen Zonen vom zweiten Leitungstyp durch Diffundieren der beiden implantierten Bereiche von Dotierstoffen in dem Halbleitersubstrat, wobei die beiden vergrabenen Zonen die Ladungskompensationsstruktur bilden.
  • Das grundlegende Prinzip der vorliegenden Erfindung liegt darin, daß durch das Verwenden einer einzelnen Implantationsmaske die Schwankungen in den Dotierstoffkonzentrationen gleichermaßen auf die erzeugten Zonen vom ersten Leitungstyp und die Zonen vom zweiten Leitungstyp, die die Ladungskompensationsstruktur innerhalb der Driftzone bilden, weitergegeben werden.
  • Dadurch kann es nicht zu Fehlern in der "Ladungskompensation" kommen, so daß die Sperrspannungsfestigkeit wesentlich exakter eingestellt werden kann. Des weiteren zeichnet sich das erfindungsgemäße Verfahren dadurch aus, daß nur eine einzelne Implantationsmaske verwendet werden muß. Gegenüber den meisten anderen bekannten Herstellverfahren für Halbleiterbauelemente mit Ladungskompensationsstrukturen ist das erfindungsgemäße Verfahren demnach wesentlich wirtschaftlicher, da keine zweite Implantationsmaske zur Bearbeitung einer Halbleiterschicht benötigt wird, wie es in der US 6,551,909 der Fall ist.
  • In einer typischen Ausführungsform der vorliegenden Erfindung wird auf die Oberfläche des Halbleitersubstrats eine undotierte oder schwach dotierte Halbleiterschicht vom ersten Leitungstyp epitaktisch abgeschieden bevor die erste Implantation stattfindet. Dieses epitaktische Abscheiden mit anschließender Implantation wird so lange iteriert, bis die Ladungskompensationsstruktur eine vorbestimmte gewünschte Dicke erreicht hat.
  • In bevorzugter Ausführungsform ist der Absolutbetrag der Differenz des ersten Azimutwinkels φ von dem zweiten Azimutwinkel φ' ungefähr 180° oder ungefähr 90°, d.h. die Projektionen der Einschußrichtungen r und r' auf die Oberfläche des Halbleitersubstrats stehen entweder senkrecht oder in einem 180°-Winkel zueinander.
  • Ganz besonders gute Ergebnisse werden mit Polwinkeln θ und θ' von ungefähr 45° erzielt.
  • Mit dem Verfahren können Ladungskompensationsstrukturen aus einer Vielzahl von horizontal ausgerichteten in dem Halbleitersubstrat vergrabenen ersten Zonen eines ersten Leitungstyps und aus einer Vielzahl von horizontal ausgerichteten in dem Halbleitersubstrat vergrabenen zweiten Zonen eines zweiten Leitungstyps erzeugt werden, wobei die ersten Zonen und die zweiten Zonen vertikal in einem vorbestimmten Muster alternierend angeordnet sind. Damit können Ladungskompensationsstrukturen erzeugt werden, die "sandwichartig" angeordnet sind und sich zum Einsatz in Halbleiterbauelementen mit Lateralbauweise, d.h. mit lateraler Driftstrecke, eignen.
  • In einer bevorzugten Ausführungsform der vorliegenden Erfindung werden Ladungskompensationsstrukturen erzeugt, die aus einer Vielzahl von vertikal ausgerichteten in dem Halbleitersubstrat vergrabenen ersten Zonen eines ersten Leitungstyps und aus einer Vielzahl von vertikal ausgerichteten in dem Halbleitersubstrat vergrabenen zweiten Zonen eines zweiten Leitungstyps bestehen, wobei die ersten Zonen und die zweiten Zonen horizontal in einem vorbestimmten Muster alternierend angeordnet sind. Dabei kommen insbesondere hexagonale, streifenförmige sowie rechteckige Muster in Betracht, die von der verwendeten Implantationsmaske vorgegeben werden.
  • Das erfindungsgemäße Verfahren eignet sich gleicherweise zur Erzeugung von unipolaren und von bipolaren Halbleiterbauelementen.
  • Bei unipolaren Halbleiterbauelementen wird in der Regel ein Halbleitersubstrat bereitgestellt, das aus einer stark dotierten Schicht vom ersten Leitungstyp und einer darauf befindlichen schwach dotierten Pufferschicht vom ersten Leitungstyp besteht.
  • Zur Erzeugung von bipolaren Halbleiterbauelementen hingegen wird typischerweise ein Halbleitersubstrat bereitgestellt, das aus einer stark dotierten Schicht vom zweiten Leitungstyp und einer darauf befindlichen schwach dotierten Pufferschicht vom ersten Leitungstyp besteht.
  • Es können gleichermaßen Feldeffekt-gesteuerte Halbleiterbauelemente, bspw. Mosfets, Igbts sowie Feldeffekt-gesteuerte Thyristoren, hergestellt werden. Es ist jedoch auch möglich mit dem Verfahren Bipolartransistoren, Leistungsdioden, Schottkydioden sowie klassische Thyristoren herzustellen.
  • Typischerweise werden bei der Implantation die Implantationsenergien so gewählt, daß die jeweils implantierten Bereiche im wesentlichen in der gleichen Tiefe liegen.
  • Ein besonders schnelles und effizientes Herstellverfahren läßt sich durch die Verwendung von Dotierstoffen vom ersten Leitungstyp und von Dotierstoffen vom zweiten Leitungstyp erzielen, die ein ähnliches, d.h. insbesondere ein gleich schnelles, Diffusionsverhalten im Halbleitersubstrat aufweisen.
  • Die Erfindung wird im folgenden anhand der beiliegenden Figuren in Form mehrerer Ausführungsbeispiele dargestellt. Dabei zeigen:
  • 1(a) bis (d) Querschnitte durch ein Halbleiterbauelement, die die einzelnen Schritte beim Herstellen eines Halbleiterbauelements mit einer Ladungskompensationsstruktur nach der vorliegenden Erfindung zeigen;
  • 2(a) und (b) Querschnitte durch ein Halbleiterbauelement, die weitere Schritte aus dem erfindungsgemäßen Verfahren zur Herstellung eines Halbleiterbauelements mit einer Ladungskompensation zeigen; und
  • 3(a) bis (c) verschiedene Draufsichten, auf die Oberflächen von Halbleitersubstraten, die mit verschiedenen Implantationsmasken nach dem vorliegenden erfindungsgemäßen Verfahren maskiert werden.
  • Wie der 1(a) zu entnehmen ist, wird als erster Verfahrensschritt ein Halbleitersubstrat 1 mit einer Oberseite 2 und mit einer Rückseite 3 bereitgestellt. Das Halbleitersubstrat 1 besteht im vorliegenden Fall aus einer n+-dotierten Schicht 11 aus Silizium, auf der epitaktisch eine n–-dotierte Pufferschicht 12 aufgewachsen ist.
  • Die Pufferschicht 12 weist eine Dicke Io auf. Auf die Oberfläche 6 dieses Halbleitersubstrats 1 wird anschließend eine Implantationsmaske 4 aufgebracht. Die gezeigte Implantationsmaske 4 besteht hier aus einem Photoresist, der über einen Ätzschritt strukturiert worden ist. Durch das Strukturieren weist die Implantationsmaske 4 Öffnungen 13 auf. Durch diese Öffnungen 13 werden Dotanden vom n-Leitungstyp unter der Einschußrichtung r auf die mit der Implantationsmaske 4 versehene Oberfläche 6 des Halbleitersubstrats 1 aufgeschossen. Durch dieses Aufschießen findet eine selektive Implantation eines ersten n-dotierten Bereichs 7 in der Oberseite 2 des Halbleitersubstrats 1 statt. Im vorliegenden Fall werden Phosphor-Ionen mit einer Beschleunigungsspannung von 50 keV unter einer Oberflächendosis von 1 × 1013 cm–2 implantiert.
  • Das Aufschießen der Dotierstoffe findet aus der Einschußrichtung r statt, die durch einen Polwinkel θ zu der Normalen z zu der Oberfläche 6 (Flächennormalen) von 45° definiert ist.
  • In einem anschließenden Schritt, der in der 1(b) gezeigt wird, wird dann ein zweiter Strahl von Dotanden vom p-Leitungstyp unter einer zweiten Einschußrichtung r' auf die mit derselben Implantationsmaske 4 versehene Oberfläche 6 des Halbleitersubstrats 1 aufgeschossen. Durch dieses Aufschießen findet eine weitere selektive Implantation im Halbleitersubstrat statt, wobei ein zweiter Bereich 8 implantiert wird.
  • Im vorliegenden Fall werden hierbei Bor-Ionen unter einer Beschleunigungsspannung von 50 keV und einer Oberflächendosis von 1 × 1013 cm–2 implantiert.
  • Das Aufschießen dieses zweiten Strahls von Dotanden findet aus der Einschußrichtung r' ebenfalls unter einem Polwinkel θ' zu der Normalen z von ca. 45° statt.
  • Die beiden Einschußrichtungen r' und r sind von einander räumlich getrennt und sind neben ihren Polwinkeln θ und θ' durch ihre Azimutwinkel φ und φ' (nicht gezeigt) definiert. Das Aufschießen des zweiten Strahls von Dotanden findet dabei derart statt, daß der Absolutbetrag der Differenz des ersten Azimutwinkels φ von dem zweiten Azimutwinkel φ' zwischen 90° ≤ Δ φ 180° beträgt.
  • Das in der 1(a) und 1(b) gezeigte Ausführungsbeispiel zeigt das Aufschießen von Strahlen von Dotanden mit Azimutwinkeldifferenzen Δφ von ca. 180°, d.h. die Projektion der Einschußrichtungen r und r' auf die Oberfläche 6 des Halbleitersubstrats 1 bilden einen 180°-Winkel.
  • Die 1(c) zeigt die erzeugten Bor-dotierten Bereiche 8 und die erzeugten Phosphor-dotierten Bereiche 7.
  • Im gezeigten Ausführungsbeispiel wird danach die Implantationsmaske 4 entfernt und es wird eine weitere n-dotierte Halbleiterschicht 14 mit der Dicke I1 epitaktisch auf der Oberfläche 6 des Halbleitersubstrats 1 abgeschieden. Danach wird wieder eine Implantationsmaske 4 (nicht gezeigt) aufgebracht und das eben geschilderte Verfahren iteriert. Die 1(d) zeigt das Ergebnis von insgesamt 4 Iterationen des geschilderten Implantierens. Wie der 1(d) zu entnehmen ist, liegen nun eine Vielzahl von Phosphor-dotierten Bereichen 7 und eine Vielzahl von Bor-dotierten Bereichen 8 vor. Die Phosphor-dotierten Bereiche 7 sind dabei übereinander gestapelt, wohingegen die Bor-dotierten Bereiche 8 ebenfalls übereinander gestapelt sind. Die Implantationsenergien für die einzelnen Implantationsschritte wurden dabei so ausgewählt, daß die Phosphordotierten Bereiche 7 und die Bor-dotierten Bereiche 8 innerhalb einer Epitaxieschicht 14 im wesentlichen in der gleichen Tiefe angeordnet sind. Die Dicken der einzelnen epitaktisch abgeschiedenen Schichten 14 sind in der 1(d) durch I1 gekennzeichnet. Im Anschluß daran werden die implantierten Bereiche 7 und 8 durch eine Wärmebehandlung ausdiffundiert. Die Wärmebehandlung wird beispielsweise bei einer Temperatur von 1150° C bei einer Dauer von mehreren Stunden durchgeführt. Die eingebrachten Dotierstoffe an Phosphor und Bor diffundieren dabei in einem Bereich von ungefähr 3 μm und bilden dann die Phosphor-dotierten vergrabenen Zonen 9 und die Bor-dotierten vergrabenen Zonen 10. Die Phosphor- dotierten Zonen 9 und die Bor-dotierten Zonen 10 bilden dabei letztendlich die Ladungskompensationsstruktur.
  • Die Verwendung von Bor und Phosphor als Dotierstoffe ist bei diesem thermischen Diffundieren besonders günstig, da Bor und Phosphor ein ähnliches Diffusionsverhalten zeigen, d.h. die Diffusionsgeschwindigkeiten von Bor und Phosphor in Silizium liegen in der selben Größenordnung.
  • In einem anschließenden Schritt, der in der 2(b) gezeigt wird, werden nun in die Oberfläche des soweit prozessierten Halbleiterbauelements gegebenenfalls eine n-dotierte Kanalzone 16, eine p-dotierte Basiszone 17, n+-dotierte Sourcezonen 18 und p+-dotierte Elektrodenanschlußzonen 19 eingebracht, entweder durch Eindiffundieren oder vorzugsweise durch Implantieren, wobei diese Schritte den Herstellungsschritten aus den herkömmlichen Herstellverfahren entsprechen, die zur Herstellung von konventionellen vertikalen Mosfets, verwendet werden.
  • Anschließend werden noch ein Gateoxid und die Gateelektroden aufgebracht. Es findet an der Rückseite 3 des Halbleitersubstrats eine Metallisierung statt, mit der eine Drain-Elektrode (nicht gezeigt) aufgebracht wird. Auf die Elektrodenanschlußzone 19 wird schließlich eine Source-Elektrodenmetallisierung (nicht gezeigt) aufgebracht, so daß letztendlich ein vertikaler Mosfet hergestellt ist.
  • Die 3(a), 3(b) und 3(c) zeigen verschiedene Ausführungsbeispiele, mit denen Möglichkeiten erörtert werden, verschiedene Muster (5) in das Halbleitersubstrat einzubringen. In allen drei Figuren wird eine Implantationsmaske 4 gezeigt. Die Implantationsmaske 4 ist in dem in der 3(a) gezeigten Ausführungsbeispiel streifenförmig. Sie weist Öffnungen 13 auf und das Aufschießen der Strahlen von Dotanden erfolgt so, daß der Absolutbetrag der Differenzen des ersten Azimutwinkels φ vom zweiten Azimutwinkel φ' 180° beträgt, d.h. die Projekti onen der Einschußrichtungen r und r' bilden einen 180°-Winkel auf der Oberfläche 6 des Halbleitersubstrats.
  • Die 3(b) zeigt ein weiteres Ausführungsbeispiel, bei der die Implantationsmaske 4 quadratische Öffnungen 13 aufweist. Das Einschießen der Dotierstoffe zur selektiven Implantation von n-dotierten Bereichen 7 und p-dotierten Bereichen 8 erfolgt wiederum unter einer Azimutwinkeldifferenz |Δφ| = 180°. Im Gegensatz zu dem in der 3(a) gezeigten Ausführungsbeispiel bildet die Projektion der Einschußrichtungen r und r' auf die Oberfläche 6 des Halbleitersubstrats 1 keinen rechten Winkel zu den Kanten 21 der Öffnungen 13 der Implantationsmaske 4. Im vorliegenden Fall ist der Winkel ungefähr 45°.
  • Durch dieses Vorgehen werden in den Implantationsöffnungen dotierte Bereiche 8 und 7 gebildet, die jeweils ungefähr quadratische Abmessungen haben und die ungefähr eckenverknüpft in der jeweiligen Öffnung vorliegen, wobei der Rest der Öffnung von zwar in etwa eckenverknüpften nicht-dotierten Teilbereichen 20 ausgefüllt wird.
  • Das in der 3(c) gezeigte Ausführungsbeispiel zeigt letztendlich Möglichkeit, eine Implantationsmaske bereitzustellen, die senkrecht zueinander verlaufende Streifen als Öffnungen vorgibt.
  • Die Implantation aus den beiden Einschußrichtungen r bzw. r' der p-Dotierstoffe bzw. der n-Dotierstoffe findet diesmal so statt, daß der Absolutbetrag der Differenzen von erstem Azimutwinkel φ vom zweiten Azimutwinkel φ' ca. 90° ist.
  • Als Resultat liegen bei dem gezeigten Ausführungsbeispiel eine Vielzahl von parallel zueinander verlaufenden Streifen 7 vor, die n-dotiert sind, und eine Vielzahl von senkrecht dazu und diese Bereiche 7 schneidenden Streifen 8, die p-dotiert sind. Im Bereich der Schnittpunkte kommt es zu einer Mischdotierung.
    • 1
    Halbleitersubstrat
    2
    Oberseite
    3
    Rückseite
    4
    Implantationsmaske
    5
    Muster
    6
    Oberfläche
    7
    erster Bereich
    8
    zweiter Bereich
    9
    erste vergrabene Zone
    10
    zweite vergrabene Zone
    11
    stark dotierte Schicht
    12
    Pufferschicht
    13
    Öffnung
    14
    epitaktische Schicht
    15
    Ladungskompensationsstruktur
    16
    Kanalbereich
    17
    Basiszone
    18
    Sourcezone
    19
    Elektrodenanschluß
    20
    Schatten
    21
    Kanten der Implantationsmaske

Claims (13)

  1. Verfahren zum Herstellen eines Halbleiterbauelementes mit einer Ladungskompensationsstruktur mit folgenden Schritten: a) Bereitstellen eines Halbleitersubstrats (1) mit einer Oberseite (2) und mit einer Rückseite (3); b) Aufbringen einer ein vorbestimmtes Muster (5) vorgebenden Implantationsmaske (4) auf eine Oberfläche (6) des Halbleitersubstrates (1); Aufschießen eines ersten Strahls von Dotanden von einem ersten Leitungstyp unter einer ersten Einschußrichtung r auf die mit der Implantationsmaske (4) versehene Oberfläche (6) des Halbleitersubstrats (1) zur selektiven Implantation eines ersten Bereichs (7) von Dotierstoffen vom ersten Leitungstyp in das Halbleitersubstrat (1); Aufschießen eines zweiten Strahls von Dotanden von einem zweiten Leitungstyp unter einer zweiten Einschußrichtung r' auf die mit der Implantationsmaske (4) versehene Oberfläche (6) des Halbleitersubstrats (1) zur selektiven Implantation eines zweiten Bereichs (8) von Dotierstoffen vom zweiten Leitungstyp in das Halbleitersubstrat (1), wobei die erste Einschußrichtung r durch einen ersten Polwinkel θ zu der Normalen z zu der Oberfläche (6) zwischen 30° ≤ θ ≤ 60° und durch einen ersten Azimutwinkel φ definiert ist, und die zweite Einschußrichtung r' durch einen zweiten Polwinkel θ' zu der Normalen z zwischen 30 ° ≤ θ' ≤ 60 ° und einen zweiten Azimutwinkel φ' definiert ist, und wobei der Absolutbetrag der Differenz des ersten Azimutwinkel φ von dem zweiten Azimutwinkel φ' zwischen 90 ° ≤ |Δφ| ≤ 180 ° beträgt; c) Erzeugen von ersten vergrabenen Zonen (9) vom ersten Leitungstyp und von zweiten vergrabenen Zonen (10) vom zweiten Leitungstyp durch Diffundieren der beiden implantierten Bereiche (7, 8) von Dotierstoffen in dem Halbleitersubstrat, wobei die beiden vergrabenen Zonen (9, 10) die Ladungskompensationsstruktur bilden.
  2. Verfahren nach Anspruch 1, wobei vor dem Schritt b) im Schritt a) auf die Oberfläche (6) des Halbleitersubstrats (1) eine undotierte oder schwach dotierte Halbleiterschicht (14) vom ersten Leitungstyp epitaktisch abgeschieden wird und die Schritte a) und b) solange iteriert werden, bis die Ladungskompensationsstruktur eine vorbestimmte Dicke erreicht.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Absolutbetrag der Differenz |Δφ| des ersten Azimutwinkel φ von dem zweiten Azimutwinkel φ' ca. 180 ° beträgt.
  4. Verfahren nach Anspruch 1 oder 2, wobei der Absolutbetrag der Differenz |Δφ| des ersten Azimutwinkel φ von dem zweiten Azimutwinkel φ' ca. 90 ° beträgt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die Polwinkel θ und θ' ca. 45° betragen.
  6. Verfahren nach Anspruch 1 bis 5, wobei die Ladungskompensationsstruktur aus einer Vielzahl von Horizontal ausgerichteten in dem Halbleitersubstrat (1) vergrabenen ersten Zonen (9) eines ersten Leitungstyps und aus einer Vielzahl von horizontal ausgerichteten in dem Halbleitersubstrat (1) vergrabenen zweiten Zonen (10) eines zweiten Leitungstyps besteht, wobei die ersten Zonen (9) und die zweiten Zonen (10) vertikal in einem vorbestimmten Muster alternierend angeordnet sind.
  7. Verfahren nach Anspruch 1 bis 5, wobei die Ladungskompensationsstruktur aus einer Vielzahl von vertikal ausgerichteten in dem Halbleitersubstrat (1) vergrabenen ersten Zonen (9) eines ersten Leitungstyps und aus einer Vielzahl von vertikal ausgerichteten in dem Halbleitersubstrat (1) vergrabenen zweiten Zonen (10) eines zweiten Leitungstyps besteht, wobei die ersten Zonen (9) und die zweiten Zonen (10) horizontal in einem vorbestimmten Muster (5) alternierend angeordnet sind.
  8. Verfahren nach Anspruch 7, wobei eine ein hexagonales, ein streifenförmiges oder ein rechteckiges Muster (5) vorgebende Implantationsmaske (4) auf die Oberfläche (6) des Halbleitersubstrates (1) aufgebracht wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8 zur Erzeugung eines unipolaren Halbleiterbauelements, wobei ein Halbleitersubstrat (1) bestehend aus einer stark dotierten Schicht (11) vom ersten Leitungstyp und einer darauf befindlichen schwach dotierten Pufferschicht (12) vom ersten Leitungstyp bereitgestellt wird.
  10. Verfahren nach einem der Ansprüche 1 bis 9 zur Erzeugung eines bipolaren Halbleiterbauelements, wobei ein Halbleitersubstrat bestehend aus einer stark dotierten Schicht vom zweiten Leitungstyp und einer darauf befindlichen schwach dotierten Pufferschicht vom ersten Leitungstyp bereitgestellt wird.
  11. Verfahren nach einem der Ansprüche 9 oder 10 zur Erzeugung eines feldeffektgesteuerten Halbleiterbauelements.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei im Schritt b) die Implantationsenergien für die jeweiligen selektiven Implantationen so ausgewählt werden, daß die beiden Bereiche (7, 8) im wesentlichen in der gleichen Tiefe liegen.
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei die Dotierstoffe vom ersten Leitungstyp und die Dotierstoffe vom zweiten Leitungstyp ein ähnliches Diffusionsverhalten aufweisen.
DE10337808A 2003-08-14 2003-08-14 Verfahren zum Herstellen eines Halbleiterbauelements mit Ladungskompensationsstruktur Expired - Fee Related DE10337808B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10337808A DE10337808B3 (de) 2003-08-14 2003-08-14 Verfahren zum Herstellen eines Halbleiterbauelements mit Ladungskompensationsstruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10337808A DE10337808B3 (de) 2003-08-14 2003-08-14 Verfahren zum Herstellen eines Halbleiterbauelements mit Ladungskompensationsstruktur

Publications (1)

Publication Number Publication Date
DE10337808B3 true DE10337808B3 (de) 2004-10-21

Family

ID=33016480

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10337808A Expired - Fee Related DE10337808B3 (de) 2003-08-14 2003-08-14 Verfahren zum Herstellen eines Halbleiterbauelements mit Ladungskompensationsstruktur

Country Status (1)

Country Link
DE (1) DE10337808B3 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004058412A1 (de) * 2004-12-03 2006-06-08 Austriamicrosystems Ag Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete
WO2010091932A1 (en) * 2009-02-10 2010-08-19 International Business Machines Corporation Fin and finfet formation by angled ion implantation
DE102016111940A1 (de) * 2016-06-29 2018-01-04 Infineon Technologies Austria Ag Verfahrens zum Herstellen einer Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE102008039845B4 (de) * 2007-08-31 2018-11-08 Infineon Technologies Austria Ag IGBT mit einem Halbleiterkörper
DE102016112111B4 (de) 2016-07-01 2023-04-13 Infineon Technologies Austria AG Superjunction-halbleitervorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
DE10132136C1 (de) * 2001-07-03 2003-02-13 Infineon Technologies Ag Halbleiterbauelement mit Ladungskompensationsstruktur sowie zugehöriges Herstellungsverfahren
US6551909B1 (en) * 1998-07-24 2003-04-22 Fuji Electric Co. Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
US6551909B1 (en) * 1998-07-24 2003-04-22 Fuji Electric Co. Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
DE10132136C1 (de) * 2001-07-03 2003-02-13 Infineon Technologies Ag Halbleiterbauelement mit Ladungskompensationsstruktur sowie zugehöriges Herstellungsverfahren

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004058412A1 (de) * 2004-12-03 2006-06-08 Austriamicrosystems Ag Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete
US7820342B2 (en) 2004-12-03 2010-10-26 Austriamicrosystems Ag Multiple mask and method for producing differently doped regions
DE102004058412B4 (de) * 2004-12-03 2017-03-02 Austriamicrosystems Ag Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete und Verwendung des Verfahrens
DE102008039845B4 (de) * 2007-08-31 2018-11-08 Infineon Technologies Austria Ag IGBT mit einem Halbleiterkörper
WO2010091932A1 (en) * 2009-02-10 2010-08-19 International Business Machines Corporation Fin and finfet formation by angled ion implantation
US8222154B2 (en) 2009-02-10 2012-07-17 International Business Machines Corporation Fin and finFET formation by angled ion implantation
DE102016111940A1 (de) * 2016-06-29 2018-01-04 Infineon Technologies Austria Ag Verfahrens zum Herstellen einer Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
US9954093B2 (en) 2016-06-29 2018-04-24 Infineon Technologies Austria Ag Method of manufacturing a super junction semiconductor device and super junction semiconductor device
DE102016111940A8 (de) 2016-06-29 2018-11-08 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE102016111940B4 (de) 2016-06-29 2019-07-25 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE102016112111B4 (de) 2016-07-01 2023-04-13 Infineon Technologies Austria AG Superjunction-halbleitervorrichtung

Similar Documents

Publication Publication Date Title
DE102011003660B4 (de) Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102006061994B4 (de) Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
DE102014112810B4 (de) Super-Junction-Halbleiterbauelement und Verfahren zur Herstellung desselben
EP1719184B1 (de) Hochvolt-pmos-transistor
DE102006047489B9 (de) Halbleiterbauelement
DE102005031908B3 (de) Halbleiterbauelement mit einer Kanalstoppzone
DE102010064573B3 (de) Halbleitervorrichtung
WO2001018870A2 (de) Ladungskompensationshalbleiteranordnung und verfahren zu deren herstellung
DE102013217850A1 (de) Siliziumcarbid-Halbleitervorrichtung
WO2001024276A1 (de) Ladungskompensationshalbleiteranordnung
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
DE2926334C2 (de)
WO2006058594A2 (de) Mehrfachmaske und verfahren zur herstellung unterschiedlich dotierter gebiete
DE1949161A1 (de) Halbleiterlaser sowie Verfahren zu seiner Herstellung
DE102006007096B4 (de) MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung
WO1997013277A1 (de) Mos-transistor mit hoher ausgangsspannungsfestigkeit
DE69531783T2 (de) Herstellungsverfahren für Leistungsanordnung mit Schutzring
DE10337808B3 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit Ladungskompensationsstruktur
DE3422051C2 (de) Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelements
EP0028786B1 (de) Ionenimplantationsverfahren
DE102006012447B4 (de) Verfahren zur Herstellung einer Transistorstruktur
WO2001018871A1 (de) Verfahren zum herstellen eines hochvolttauglichen randabschlusses bei einem nach dem prinzip der lateralen ladungskompensation vorgefertigten grundmaterialwafer
DE10303942B4 (de) Herstellungsverfahren für eine PN-Sperrschicht-Diodenvorrichtung, und eine PN-Sperrschicht-Diodenvorrichtung
DE102004030237A1 (de) Herstellungsverfahren für ein Halbleiterbauelement

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee