DE102011003660B4 - Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung Download PDF

Info

Publication number
DE102011003660B4
DE102011003660B4 DE102011003660.1A DE102011003660A DE102011003660B4 DE 102011003660 B4 DE102011003660 B4 DE 102011003660B4 DE 102011003660 A DE102011003660 A DE 102011003660A DE 102011003660 B4 DE102011003660 B4 DE 102011003660B4
Authority
DE
Germany
Prior art keywords
silicon carbide
carbide semiconductor
mask
semiconductor device
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011003660.1A
Other languages
English (en)
Other versions
DE102011003660A1 (de
Inventor
Koji Okuno
Yoichiro Tarui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102011003660A1 publication Critical patent/DE102011003660A1/de
Application granted granted Critical
Publication of DE102011003660B4 publication Critical patent/DE102011003660B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung mit den Schritten: (a) Bilden einer Implantationsmaske, die aus einer Mehrzahl von Einheitsmasken besteht, auf einer Siliziumcarbidhalbleiterschicht, wobei die Einheitsmasken die Siliziumcarbidhalbleiterschicht bedecken und voneinander getrennt sind, so dass sie sich weder berühren noch überlappen, und (b) Implantieren von Al-Ionen mit einer Implantationsenergie von 700 keV oder mehr unter Verwendung der Implantationsmaske in die Siliziumcarbidhalbleiterschicht, wobei die Implantationsmaske in Schritt (a) so gebildet wird, dass die kürzeste Länge von einem beliebigen Punkt in der Einheitsmaske bis zu einem Ende der Einheitsmaske kleiner gleich einer Streulänge von 250 nm ist, die erzielt wird, wenn die Al-Ionen mit der Implantationsenergie von 700 keV oder mehr in Siliziumcarbid implantiert werden, und die Implantationsmaske eine Mehrzahl von Bereichen aufweist, die sich hinsichtlich der Fläche der Einheitsmasken und des Anordnungsabstands der Einheitsmasken voneinander unterscheiden.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung, die eine Mehrzahl von Bereichen mit verschiedenen Dotierungskonzentrationen aufweist.
  • Ein wichtiges Problem beim Herstellen einer Siliziumcarbidhalbleitervorrichtung besteht darin, eine Arbeitszeit und die Kosten zu verringern, indem die Anzahl von Prozessschritten verringert wird.
  • Im allgemeinen wird in einer Leistungshalbleitervorrichtung eine Leistung einer relativ hohen Spannung gehandhabt, und daher wird oft ein Durchbruchsspannungsaufbau unter Verwendung des RESURF-Prinzips verwendet wie z. B. bei der Halbleitervorrichtung hoher Durchbruchsspannung, die in JP H08-306937 A (1996) offenbart ist. Bei dem RESURF-Aufbau sind ein p-Bereich und eine p-Wanne, die um den p-Bereich herum gebildet ist und eine relativ niedrige Dotierungskonzentration aufweist, bereitgestellt, um dadurch ein elektrisches Feld an einem Anschlussabschnitt eines pn-Übergangs zu verringern.
  • Wenn dieser Aufbau verwendet wird, müssen jedoch zwei p-Bereiche mit verschiedenen Dotierungskonzentrationen gebildet werden. Zum Bilden einer Mehrzahl von Bereichen, die verschiedene Dotierungskonzentrationen aufweisen, wird für jeden der Bereiche ein Ablauf durchgeführt, der die folgenden Schritte enthält: (1) Bilden einer Maske, die einen Bereich schützt, in dem keine Dotierungen implantiert werden sollen, (2) Implantieren einer Dotierung in einen Öffnungsabschnitt der Maske und (3) Entfernen der Maske. Wenn die Anzahl von Bereichen steigt, die verschiedene Dotierungsimplantationsmengen aufweisen, steigen die Arbeitszeit und die Kosten. Außerdem tritt im Fall einer Al-Ionenimplantation, die eine hohe Energie erfordert, ein Problem auf, dass ein Strahlstrom niedrig ist und eine Ionenimplantationszeitdauer verlängert ist.
  • Dementsprechend offenbaren beispielsweise JP 2004-260180 und JP 11-121394 (1999) als Verfahren zum Bilden einer Mehrzahl von Bereichen mit verschiedenen Dotierungsimplantationsmengen in einem einzigen Maskenschritt eine Technik des Bildens einer Maske durch Anordnen einer Mehrzahl von Einheitsmasken in vorbestimmten Abständen, von denen jede unter Berücksichtigung einer thermischen Diffusionslänge der implantierten Ionen entworfen ist, die durch eine Wärmebehandlung diffundiert werden.
  • Da ein Diffusionskoeffizient in Siliziumcarbid sehr klein ist, wird eine Dotierung, die in Siliziumcarbid ionenimplantiert ist, durch eine Wärmebehandlung nicht diffundiert. Somit ist es nicht möglich, einen Dotierungsbereich unter Verwendung des in JP 2004-260180 und JP H11-121394 A (1999) offenbarten Verfahrens zu bilden. Wenn dotierungsimplantierte Bereiche in einer Siliziumcarbidhalbleiterschicht gebildet werden durch Durchführen einer Ionenimplantation in zwei Öffnungsabschnitte, die durch eine hinreichend große Maske voneinander getrennt sind, werden zwei Dotierungsbereiche gebildet, und diese Bereiche sind auch dann, wenn eine Wärmebehandlung durchgeführt wird, nicht aufgrund einer Diffusion miteinander verbunden.
  • US 2003/01533118 A1 beschreibt allgemein eine Ionenimplantation durch eine Maske mit Fenstern, die streifenförmig oder polygonal gebildet sein können.
  • EP 0 912 999 B1 beschreibt eine Halbleitervorrichtung mit JTE-Struktur. In einer Ausführungsform werden verschieden dotierte Schichten durch aufeinander folgende Ionenimplantationsschritte mit verschiedenen Masken gebildet. In einer anderen Ausführungsform hat eine Maske Öffnungen verschiedener Größe und mit verschiedenen Abständen. Durch Ionenimplantation werden voneinander getrennte Abschnitte einer hoch dotierten Schicht gebildet, die ebenfalls verschiedene Größen und verschiedne Abstände haben.
  • US 2005/0245056 A1 beschreibt ein Jonenimplantationsverfahren mit verschiedenen Konzentrationspegeln. Ein erster Bereich wird ohne Maske implantiert, und ein zweiter Bereich wird durch eine Mehrzahl von Maskenelementen implatiert, die eine Abmessung haben, die kleiner als die doppelte Diffusionslänge des Dotierstoffs sind. Nach der Diffusion durch Wärmebehandlung hat der zweite Bereich eine niedrigere Dotierungskonzentration als der erste Bereich.
  • EP 0 400 934 A2 beschreibt ein Herstellungsverfahren für eine Halbleitervorrichtung mit JTE-Bereich. Eine Implantationsmaske enthält mehrere Bereiche, die unterschiedliche Prozentanteile der Oberfläche des Halbleiters freilegen. Nach Implantation und Diffusion ergeben sich somit unterschiedliche Dotierungskonzentrationen. Ein entsprechendes Verfahren ist auch in US 4,648,174 beschrieben.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung bereitzustellen, das in der Lage ist, eine Mehrzahl von Dotierungsbereichen, die verschiedene Dotierungskonzentrationen aufweisen, in einem einzigen Maskenschritt zu bilden.
  • Die Aufgabe wird gelöst durch ein Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung gemäß Anspruch 1. Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
  • Durch dieses Verfahren kann in der Siliziumcarbidhalbleiterschicht, die im Wesentlichen keine thermische Diffusion bewirkt, eine Mehrzahl von Bereichen mit verschiedenen Dotierungskonzentrationen in einem einzigen Maskenschritt und einem einzigen Ionenimplantationsschritt gebildet werden.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • 1 zeigt einen Streuzustand, der erzielt wird, wenn Al-Ionen in SiC implantiert werden.
  • 2A, 2B und 2C sind Diagramme zum Erläutern eines Überblicks über die vorliegende Erfindung.
  • 3A und 3B sind Diagramme, die einen Zustand zeigen, in dem die Implantationsmenge unter Verwendung streifenförmiger Einheitsmasken gesteuert wird.
  • 4A und 4B sind Diagramme, die einen Zustand zeigen, in dem die Implantationsmenge unter Verwendung kreisförmiger Einheitsmasken gesteuert wird.
  • 5A und 5B sind Diagramme, die einen Zustand zeigen, in dem die Implantationsmenge unter Verwendung rechteckiger Einheitsmasken gesteuert wird.
  • 6A und 6B sind Diagramme, die einen Zustand zeigen, in dem die Implantationsmenge unter Verwendung kreuzförmiger Einheitsmasken gesteuert wird.
  • 7 ist ein Diagramm, das einen Zustand zeigt, in dem die Implantationsmenge unter Verwendung einer Kombination von Einheitsmasken gesteuert wird, die verschiedene Formen haben.
  • 8 ist ein Diagramm zum Erläutern einer Bildung einer JTE-Struktur.
  • 9 ist ein Diagramm zum Erläutern einer Bildung einer JTE-Struktur.
  • 10 ist ein Diagramm zum Erläutern einer Bildung einer JTE-Struktur.
  • 11A, 11B und 11C sind Diagramme zum Erläutern einer Bildung einer Schottkydiode mit einer JTE-Struktur.
  • 12 ist eine Schnittansicht, die einen Aufbau eines MOSFET zeigt.
  • 13 ist eine Schnittansicht, die einen Aufbau eines IGBT zeigt.
  • 1 zeigt ein Ergebnis einer Simulation, bei der Al-Ionen mit 700 keV in Siliziumcarbid implantiert wurden. Aus 1 ist ersichtlich, dass die in das Siliziumcarbid implantierten Al-Ionen um etwa 250 nm in. einer Richtung senkrecht zu einer Tiefenrichtung gestreut wurden. Wenn Al-Ionen mit 700 keV oder mehr implantiert werden, werden die Al-Ionen daher um 250 nm oder mehr in der Richtung senkrecht zu der Tiefenrichtung gestreut. 2A zeigt Einheitsmasken, die bei einem Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung gemäß der vorliegenden Erfindung verwendet wurden. Jede der Einheitsmasken ist so entworfen, dass eine Länge von einem beliebigen Punkt in der Einheitsmaske zu einem Ende der Einheitsmaske 250 nm oder weniger sein kann. Als Form der Einheitsmaske können verschiedene Formen verwendet werden, von denen beispielhaft eine Rechteckform, eine Kreisform und eine Fünfeckform dargestellt sind.
  • Wenn unter Verwendung einer solchen Maske Al-Ionen mit 700 keV oder mehr zumindest einmal in eine Siliziumcarbidhalbleiterschicht implantiert werden, breitet sich das Al auch zu einem Bereich unmittelbar unterhalb der Einheitsmaske aus, wie es in 2b gezeigt ist, so dass ein mit Al implantierter Bereich (Dotierungsbereich) gebildet wird, weil die Al-Ionen in dem Siliziumcarbid um etwa 250 nm oder mehr in einer Richtung senkrecht zu einer Implantationsrichtung gestreut werden (s. 1). Wenn solche Einheitsmasken in einem Siliziumcarbidhalbleiter in vorbestimmten Abständen gebildet sind und Al durch Öffnungsabschnitte implantiert wird, werden eine Mehrzahl von mit Al-implantierten Bereichen, die durch die Einheitsmasken getrennt sind, miteinander verbunden und bilden so über eine Fläche kontinuierliche p-Bereiche.
  • In dieser Ausführungsform wird Al in eine Siliziumcarbidhalbleiterschicht implantiert unter Verwendung einer Implantationsmaske, bei der eine Mehrzahl von Einheitsmasken, wie sie in 2A gezeigt sind, in beliebigen Abständen gebildet sind. Die Implantationsmaske enthält eine Mehrzahl von Bereichen, die sich voneinander in der Größe und dem Abstand der Einheitsmasken unterscheiden. In 2C sind beispielsweise ein Bereich (erster Bereich), in dem keine Maske gebildet ist, ein Bereich (zweiter Bereich), in dem kreisförmige Einheitsmasken mit vorbestimmten Abständen gebildet sind, ein Bereich (dritter Bereich), in dem kreisförmige Einheitsmasken, die größer als die in dem zweiten Bereich sind, in Abständen gebildet sind, die sich von denen in dem zweiten Bereich unterscheiden, und ein Bereich (vierter Bereich), in dem streifenförmige Einheitsmasken mit vorbestimmten Abständen gebildet sind, auf einem Siliziumcarbidhalbleiter gebildet. Wenn Al-Ionen mit einer Implantationsenergie von 700 keV oder mehr zumindest einmal implantiert werden, nachdem die oben beschriebene Implantationsmaske gebildet wurde, können Bereiche mit verschiedenen Implantationsmengen in einem einzigen Signalmaskenschritt und einem einzigen Implantationsschritt gebildet werden, während die Menge des implantierten Al durch ein Öffnungsverhältnis der Maske gesteuert wird. Insbesondere die Tatsache, dass die Anzahl von Malen, in denen hochenergetische Al-Ionen implantiert werden, verringert werden kann, ist sehr vorteilhaft hinsichtlich der Kosten.
  • Das Verfahren zum Herstellen der Siliziumcarbidhalbleitervorrichtung in dieser Ausführungsform enthält die Schritte: (a) Bilden einer Implantationsmaske, die aus einer Mehrzahl von Einheitsmasken besteht, auf einer Siliziumcarbidhalbleiterschicht und (b) Implantieren von Al-Ionen mit 700 keV oder mehr in die Siliziumcarbidhalbleiterschicht unter Verwendung der Implantationsmaske.
  • In Schritt (a) wird die Implantationsmaske so gebildet, dass eine Länge von einem beliebigen Punkt in der Einheitsmaske auf 250 nm oder weniger eingestellt werden kann, und die Implantationsmaske kann eine Mehrzahl von Bereichen aufweisen, die sich voneinander hinsichtlich der Größe und des Anordnungsabstands der Einheitsmasken unterscheiden. Dadurch können Dotierungsbereiche gebildet werden, die kontinuierlich zueinander sind. Durch unterschiedliches Ausbilden der Anordnungsabstände der Einheitsmasken zwischen den Bereichen kann eine Mehrzahl von Bereichen, die verschiedene Dotierungskonzentrationen aufweisen, in einem einzigen Maskenschritt und einem einzigen Implantationsschritt gebildet werden.
  • 3A zeigt ein Beispiel des Bildens einer Implantationsmaske mit streifenförmigen Einheitsmasken. Eine Streifenbreite ist als d1 definiert, und ein Maskenabstand ist als d2 definiert. Ein Öffnungsverhältnis der Implantationsmaske ist wie folgt:
    Figure DE102011003660B4_0002
  • Damit Bereiche mit Al-Implantation (p-Bereiche) über eine Fläche hinweg gebildet werden können, ist die Streifenbreite d1 so eingestellt, dass sie die Bedingung d1/2 ≤ 250 nm erfüllt.
  • Die Ionenimplantationsmenge kann gesteuert werden durch Einstellen des Öffnungsverhältnisses der Maske, indem die Werte d1 und d2 von Bereich zu Bereich unterschiedlich gemacht werden. Somit kann eine Dotierungskonzentration eines p-Bereichs auf einen beliebigen Wert eingestellt werden.
  • So ist zum Beispiel, wie in 3B gezeigt, in einem Bereich 1 keine Maske gebildet, die Werte d1 und d2 in einem Bereich 2 sind auf d1 = 300 nm und d2 = 300 nm eingestellt, und die Werte d1 und d2 in einem Bereich 3 sind auf d1 = 500 nm und d2 = 100 nm eingestellt. In diesem Fall ist das Öffnungsverhältnis in dem Bereich 1 100%, in dem Bereich 2 50% und in dem Bereich 3 16,7%, jeweils basierend auf der Formel (1). Wenn Al-Ionen mit einer Implantationsenergie von 700 keV oder mehr unter Verwendung einer solchen Maske implantiert werden, beträgt eine Al-Konzentration in dem Bereich 2 50% und eine Al-Konzentration in dem Bereich 16,7%, wenn eine Al-Konzentration in dem Bereich 1 als 100% definiert ist. Auf diese Weise können Bereiche mit verschiedenen Dotierungskonzentrationen in einem einzigen Maskenschritt und einem einzigen Ionenimplantationsschritt gebildet werden.
  • 4A zeigt ein Beispiel des Bildens der Implantationsmaske mit kreisförmigen Einheitsmasken. Wenn ein Radius als r definiert ist und ein Maskenabstand als d definiert ist, ist das Öffnungsverhältnis der Implantationsmaske wie folgt:
    Figure DE102011003660B4_0003
  • Damit Bereiche mit Al-Implantation (p-Bereiche) über die Fläche hinweg gebildet werden können, ist der Wert r so eingestellt, dass er die Bedingung r ≤ 250 nm erfüllt. Die Ionenimplantationsmenge kann gesteuert werden durch Einstellen des Öffnungsverhältnisses der Maske, indem die Werte r und d von Bereich zu Bereich unterschiedlich gemacht werden. Somit kann eine Dotierungskonzentration des p-Bereichs auf einen beliebigen Wert eingestellt werden.
  • Wie in 4B gezeigt, ist beispielsweise in einem Bereich 1 keine Maske gebildet, die Werte r und d in einem Bereich 2 sind auf r = 200 nm und d = 500 nm eingestellt, und die Werte r und d in einem Bereich 3 sind auf r = 250 nm und d = 100 nm eingestellt. In diesem Fall ist das Öffnungsverhältnis in dem Bereich 1 100%, in dem Bereich 2 82,1% und in dem Bereich 3 37%, jeweils basierend auf Formel (2).
  • 5A zeigt ein Beispiel des Bildens der Implantationsmaske mit rechteckigen Einheitsmasken. Wenn die kurze Seite der Rechteckform als a definiert ist, die lange Seite der Rechteckform als b definiert ist, ein Anordnungsabstand bezüglich einer Richtung der kurzen Seite als d1 definiert ist und ein Anordnungsabstand bezüglich einer Richtung der langen Seite als d2 definiert ist, ist das Öffnungsverhältnis der Implantationsmaske wie folgt:
    Figure DE102011003660B4_0004
  • Damit die p-Bereiche über eine Fläche hinweg gebildet werden können, ist der Wert a so eingestellt, dass er die Beziehung a/2 ≤ 250 nm erfüllt. Die Ionenimplantationsmenge kann gesteuert werden durch Einstellen des Öffnungsverhältnisses der Maske, indem die Werte a, b, d1 und d2 von Bereich zu Bereich unterschiedlich gemacht werden. Somit kann eine Dotierungskonzentration des p-Bereichs auf einen beliebigen Wert eingestellt werden.
  • Wie in 5B gezeigt, ist beispielsweise in einem Bereich keine Maske gebildet, die Werte a, b, d1 und d2 in einem Bereich 2 sind eingestellt auf a = 300 nm, b = 500 nm und d1 = d2 = 300 nm, und die Werte a, b, d1 und d2 in einem Bereich 3 sind eingestellt auf a = 500 nm, b = 5.000 nm, d1 = 100 nm und d2 = 100 nm. In diesem Fall ist das Öffnungsverhältnis in dem Bereich 1 100%, in dem Bereich 2 68,8% und in dem Bereich 3 181,3%, jeweils basierend auf Formel (3).
  • 6A zeigt ein Beispiel des Bildens einer Implantationsmaske mit kreuzförmigen Einheitsmasken. Wie in 6A dargestellt, sind die Seiten, die in der Kreuzform enthalten sind, als a, a1, a2, b, b1 und b2 definiert. Ein Anordnungsintervall bezüglich einer Richtung parallel zu der Seite a ist als d1 definiert, und ein Anordnungsabstand hinsichtlich einer Richtung parallel zu der Seite b ist als d2 definiert. Das Öffnungsverhältnis der Implantationsmaske ist wie folgt:
    Figure DE102011003660B4_0005
  • Damit die p-Bereiche über eine Fläche hinweg gebildet werden können, muss die folgende Beziehung erfüllt sein:
    Figure DE102011003660B4_0006
  • Die Ionenimplantationsmenge kann gesteuert werden durch Einstellen des Öffnungsverhältnisses der Maske, indem die Werte a, a1, a2, b, b1, b2, d1 und d2 von Bereich zu Bereich verschieden gemacht werden. Somit kann eine Dotierungskonzentration des p-Bereichs auf einen beliebigen Wert eingestellt werden.
  • Wie in 6B gezeigt, ist beispielsweise in einem Bereich 1 keine Maske gebildet, die Werte a, a1, a2, b, b1, b2, d1 und d2 in einem Bereich 2 sind so eingestellt, dass sie die Beziehung a = a1 = a2 = b = b1 = b2 = d1 = d2 = 300 nm erfüllen, und die Werte a, a1, a2, b, b1, b2, d1 und d2 in einem Bereich 3 sind so eingestellt, dass sie die Beziehungen a = b = 350 nm, a1 = a2 = b1 = b2 = 50 nm und d1 = d2 = 0 nm erfüllen. In diesem Fall ist das Öffnungsverhältnis in dem Bereich 1 100%, in dem Bereich 2 68,8% und in dem Bereich 3 4,9%, jeweils basierend auf Formel (4). Bereich 3 entspricht dabei der bekannten Form einer durchgehenden Maske mit Löchern und ist daher nicht Bestandteil der vorliegenden Erfindung.
  • Oben wurde mit Bezug auf 3 bis 6 ein Verfahren zum Herstellen von p-Bereichen mit unterschiedlichen Dotierungskonzentrationen in den drei Bereichen 1–3 beschrieben. Die Anzahl von Bereichen ist jedoch nicht besonders eingeschränkt. In einem Fall, in dem zwei Bereiche oder vier oder mehr Bereiche gebildet werden, ist das Herstellungsverfahren dieser Ausführungsform ebenfalls anwendbar.
  • Auch wenn in den in 3–6 gezeigten Beispielen drei p-Bereiche gebildet sind durch eine Kombination von Einheitsmasken, die dieselbe Form haben, können auch Einheitsmasken mit unterschiedlichen Formen für die jeweiligen Bereiche verwendet werden. Wie in 7 gezeigt, ist beispielsweise in einem Bereich 1 keine Maske gebildet, in einem Bereich 2 sind kreisförmige Masken mit r = 200 nm und d = 600 nm gebildet, in einem Bereich 3 sind kreisförmige Masken mit r = 250 nm und d = 300 nm gebildet, und in einem Bereich 4 sind streifenförmige Einheitsmasken mit d1 = 500 nm und d2 = 300 nm gebildet. In diesem Fall beträgt die Ionenimplantationsmenge in dem Bereich 1 100%, die Ionenimplantationsmenge beträgt in dem Bereich 2 85,5% und in dem Bereich 3 64,5%, jeweils basierend auf Formel (2), und die Ionenimplantationsmenge in dem Bereich 4 beträgt 37,5%, basierend auf Formel (1).
  • JTE-Strukturen (Junction Termination Extension, Übergangsabschlusserweiterung), wie sie in 8–10 gezeigt sind, können unter Verwendung der Implantationsmaske dieser Ausführungsform gebildet werden. Um, wie in 8 gezeigt, einen einzelnen JTE-Bereich zu bilden, wird eine Ionenimplantation unter Verwendung einer Implantationsmaske 2 so durchgeführt, dass ein GR-Bereich 5 (guard ring, Schutzring) keine Maske hat (Öffnungsverhältnis 100%) und ein erster JTE 6 ein Öffnungsverhältnis von 50% hat. Alternativ wird zum Bilden von zwei JTE-Bereichen, wie sie in 9 gezeigt sind, eine Ionenimplantation durchgeführt unter Verwendung einer Implantationsmaske 3, die so gebildet ist, dass ein GR-Bereich 5 keine Maske hat, ein erster JTE 6 ein Öffnungsverhältnis von 66% hat und ein zweiter JTE 7 ein Öffnungsverhältnis von 33% hat. Alternativ wird zum Bilden von drei JTE-Bereichen, wie sie in 10 gezeigt sind, eine Ionenimplantation durchgeführt unter Verwendung einer Implantationsmaske 4, die so gebildet ist, dass ein GR-Bereich 5 keine Maske hat, ein erster JTE 6 ein Öffnungsverhältnis von 75% hat, ein zweiter JTE 7 ein Öffnungsverhältnis von 50% hat, und ein dritter JTE 8 ein Öffnungsverhältnis von 25% hat. Auf diese Weise kann durch Bilden der Implantationsmaske mit verschiedenen Öffnungsverhältnissen für die jeweiligen Bereiche ein JTE-Durchgangsspannungsaufbau mit einer Mehrzahl von Bereichen mit verschiedenen Dotierungskonzentrationen in einem einzigen Maskenschritt und einem einzigen Ionenimplantationsschritt gebildet werden.
  • 11A, 11B und 11C zeigen ein Beispiel des Bildens einer Abschlussstruktur einer Schottkydiode unter Verwendung der in dieser Ausführungsform beschriebenen Implantationsmaske. Wie in 9 gezeigt werden ein GR-Bereich 5, ein erster JTE 6 und ein zweiter JTE 7 (eine beliebige Anzahl von JTEs kann gebildet werden) mit verschiedenen Dotierungskonzentrationen in einer Siliziumcarbidhalbleiterschicht gebildet. Um die jeweiligen Bereiche zu bilden, ist wie in 11A gezeigt in dem GR-Bereich 5 keine Maske gebildet, in dem ersten JTE 6 sind streifenförmige Einheitsmasken gebildet, von denen jede eine Streifenbreite von d1 = 300 nm und einen Maskenabstand von d2 = 300 nm aufweist (Öffnungsverhältnis 50%) und in dem zweiten JTE 7 sind kreisförmige Einheitsmasken gebildet, von denen jede einen Radius von r = 250 nm und ein Maskenabstand d = 2 = 100 nm aufweist (Öffnungsverhältnis 37%). Al-Ionen werden unter Verwendung einer solchen Implantationsmaske implantiert, um in der Siliziumcarbidhalbleiterschicht eine JTE-Struktur zu bilden.
  • Dann werden eine Schottkyelektrode 10, eine Oberflächenelektrode 11, eine Rückflächenelektrode 9 und eine Schutzschicht 12 gebildet, so dass die in 11B gezeigte Schottkydiode gebildet wird.
  • Wenn die Schottkydiode einen MPS-Aufbau oder einen JBS-Aufbau aufweist, wie sie in 11C gezeigt sind, können p-Bereiche 13, die unter der Schottkyelektrode 10 liegen, gleichzeitig mit den p-Bereichen der Abschlussstruktur (dem GR-Bereich 5, dem ersten JTE 6 und dem zweiten JTE 7) in demselben Maskenschritt und demselben Ionenimplantationsschritt gebildet werden, wodurch ein Herstellungsverfahren vereinfacht wird. Es ist aber nicht immer erforderlich, die p-Bereiche 13, die unter der Schottkyelektrode 10 liegen, und die p-Bereiche 5–7 der Abschlussstruktur gleichzeitig zu bilden. Die p-Bereiche 13, die unterhalb der Schottkyelektrode 10 liegen, und die p-Bereiche 5–7 der Abschlussstruktur können unter Verwendung getrennter Masken gebildet werden. Alternativ werden in einem anderen möglichen Verfahren die p-Bereiche 13, die unter der Schottkyelektrode 10 liegen, und die p-Bereiche 5–7 der Abschlussstruktur unter Verwendung derselben Maske gebildet, und dann wird eine zusätzliche Ionenimplantation nur in den p-Bereichen 13 durchgeführt, die unterhalb der Schottkyelektrode 10 liegen. Alternativ werden in noch einem anderen möglichen Verfahren die p-Bereiche 13, die unter der Schottkyelektrode 10 liegen, und die p-Bereiche 5–7 der Abschlussstruktur unter Verwendung derselben Maske gebildet, und dann wird eine zusätzliche Ionenimplantation nur in den p-Bereichen 5–7 der Abschlussstruktur durchgeführt. Das Verwenden dieser Verfahren hat einen Vorteil eines erhöhten Freiheitsgrads bei dem Vorrichtungsentwurf, auch wenn die Anzahl der Herstellungsschritte erhöht ist.
  • Als nächstes zeigt 12 ein Beispiel der Herstellung eines MOSFET unter Verwendung der Implantationsmaske dieser Ausführungsform. Im Fall des MOSFET können eine p-Wanne 19 und die p-Bereiche in der Abschlussstruktur (der GR-Bereich 5, der erste JTE 6, der zweite JTE 7 und der dritte JTE 8, wobei eine beliebige Anzahl von JTEs gebildet werden kann) in einem einzigen Ionenimplantationsschritt unter Verwenden der Implantationsmaske dieser Ausführungsform gebildet werden. Dann werden eine Rückflächenelektrode 9, eine Gateoxidschicht 15, ein Polysilizium 16, eine Zwischenlagenoxidschicht 17, eine Oberflächenelektrode 11 und eine Schutzschicht 12 gebildet. So wird der MOSFET von 12 hergerichtet.
  • 13 zeigt einen Aufbau eines IGBT. Im Fall des IGBT können ähnlich wie bei dem MOSFET eine p-Wanne 19 und die p-Bereiche der Abschlussstruktur (der GR-Bereich 5, der erste JTE 6, der zweite JTE 7 und der dritte JTE 8, eine beliebige Anzahl von JTEs kann gebildet werden) in einem einzigen Ionenimplantationsschritt unter Verwendung der Implantationsmaske dieser Ausführungsform gebildet werden.
  • Im Fall des MOSFET und des IGBT ist eine tiefe Al-Implantation erforderlich, um bei einer hohen Durchbruchsspannung niedrige Kanalwiderstandseigenschaften zu erzielen. Unter den vorliegenden Umständen tritt ein Problem auf, das eine tiefe Al-Implantation eine hohe Energie erfordert, die einen kleinen Strahlstrom bewirkt, und somit ist eine Ionenimplantationszeitdauer groß. Anstelle des mehrmaligen Durchführen einer Al-Implantation mit hoher Energie entsprechend der p-Wanne 19 und der jeweiligen p-Bereiche 5–8 der Abschlussstruktur, werden diese Bereiche unter Verwendung der Implantationsmaske dieser Ausführungsform bei einer einzigen Al-Implantation gebildet. Dadurch kann die Ionenimplantationszeitdauer beträchtlich verringert werden, und Herstellungskosten können gesenkt werden.
  • In den Fällen des in 12 gezeigten MOSFET und des in 13 gezeigten IGBT ist es nicht immer erforderlich, die p-Wanne 19 und die p-Bereiche 5–8 der Abschlussstruktur gleichzeitig zu bilden. Die p-Wanne 19 und die p-Bereiche 5–8 der Abschlussstruktur können unter Verwendung getrennter Masken gebildet werden. Alternativ werden bei einem anderen möglichen Verfahren die p-Wanne 19 und die p-Bereiche 5–8 der Abschlussstruktur unter Verwendung derselben Maske gebildet, und dann wird eine zusätzliche Ionenimplantation nur in der p-Wanne 19 durchgeführt. Alternativ werden in noch einem anderen möglichen Verfahren die p-Wanne 19 und die p-Bereiche 5–8 der Abschlussstruktur unter Verwendung derselben Maske gebildet, und dann wird eine zusätzliche Ionenimplantation nur in den p-Bereichen 5–8 der Abschlussstruktur durchgeführt. Das Verwenden dieser Verfahren hat den Vorteil eines erhöhten Freiheitsgrads bei dem Vorrichtungsentwurf, auch wenn die Anzahl von Herstellungsschritten erhöht ist.
  • Das Verfahren zum Herstellen der Siliziumcarbidhalbleitervorrichtung dieser Ausführungsform hat die folgenden Wirkungen. Das Verfahren zum Herstellen der Siliziumcarbidhalbleitervorrichtung dieser Ausführungsform enthält die Schritte: (a) Bilden einer Implantationsmaske, die aus einer Mehrzahl von Einheitsmasken besteht, auf einer Siliziumcarbidhalbleiterschicht und (b) Implantieren vorbestimmter Ionen in die Siliziumcarbidhalbleiterschicht mit einer vorbestimmten Implantationsenergie unter Verwendung der Implantationsmaske. In Schritt (a) wird die Implantationsmaske so gebildet, dass eine Länge von einem beliebigen Punkt in der Einheitsmaske zu einem Ende der Einheitsmaske kleiner gleich einer Streulänge sein kann, die erzielt wird, wenn die vorbestimmten Ionen mit der vorbestimmten Implantationsenergie in Siliziumcarbid implantiert werden, und die Implantationsmaske kann eine Mehrzahl von Bereichen aufweisen, die sich hinsichtlich einer Größe und eines Anordnungsabstands der Einheitsmasken voneinander unterscheiden. Dadurch können in der Siliziumcarbidhalbleiterschicht, die im Wesentlichen keine thermische Diffusion bewirkt, eine Mehrzahl von Bereichen mit verschiedenen Dotierungskonzentrationen in einem einzigen Maskenschritt und einem einzigen Ionenimplantationsschritt gebildet werden.
  • Vorzugsweise wird eine Länge von einem beliebigen Punkt in der Einheitsmaske bis zu einem Ende der Einheitsmaske auf 250 nm oder weniger eingestellt, und Al-Ionen werden mit 700 keV oder mehr in die Implantationsmaske implantiert. Wie in 1 gezeigt, werden Al-Ionen in Siliziumcarbid in der Richtung senkrecht zu der Implantationsrichtung um 250 nm oder mehr gestreut. Daher kann durch Durchführen der Ionenimplantation unter den oben beschriebenen Bedingungen der Dotierungsbereich unmittelbar unter jeder Einheitsmaske gebildet werden.
  • Die Implantationsmaske kann streifenförmige Einheitsmasken enthalten. Die Dotierungskonzentration kann durch Einstellen einer Streifenbreite und eines Maskenabstands gesteuert werden.
  • Alternativ kann die Implantationsmaske kreisförmige Einheitsmasken enthalten. In diesem Fall kann die Dotierungskonzentration durch Einstellen eines Radius und eines Maskenabstands gesteuert werden.
  • Alternativ kann die Implantationsmaske rechteckige Einheitsmasken enthalten. In diesem Fall kann die Dotierungskonzentration durch Einstellen der Seitenlänge der Rechteckform und eines Maskenabstands gesteuert werden.
  • Alternativ kann die Implantationsmaske kreuzförmige Einheitsmasken enthalten. In diesem Fall kann die Dotierungskonzentration durch Einstellen der Größe der Einheitsmaske und eines Maskenabstands gesteuert werden.
  • Bei einer Siliziumcarbidhalbleitervorrichtung, die an ihrem Anschlussabschnitt eine JTE-Struktur aufweist, beispielsweise einer Schottkydiode, kann eine Mehrzahl von Bereichen mit verschiedenen Dotierungskonzentrationen, die die JTE-Struktur bilden, durch ein beliebiges der oben genannten Verfahren zum Herstellen der Siliziumcarbidhalbleitervorrichtung gebildet werden. Das kann die Anzahl der Maskenschritte und Ionenimplantationsschritte verringern, so dass die bei dem Herstellungsvorgang auftretenden Kosten verringert werden können.
  • Weiter kann die Siliziumcarbidhalbleitervorrichtung eine Schottkydiode sein, die einen JBS-Aufbau oder einen MPS-Aufbau aufweist. Wenn eine Schottkydiode mit einem JBS-Aufbau oder einem MPS-Aufbau unter Verwendung der Implantationsmaske dieser Ausführungsform hergestellt wird, können der p-Bereich 13, der unter der Schottkyelektrode 10 angeordnet ist, und die JTE-Strukturen 5–7 gleichzeitig gebildet werden, was die Anzahl von Herstellungsschritten verringern kann.
  • Alternativ kann die Siliziumcarbidhalbleitervorrichtung ein MOSFET sein. Bei dem Herstellungsverfahren eines MOSFET können die JTE-Bereiche 5–8 der Abschlussstruktur in einem einzigen Implantationsschritt gebildet werden. Außerdem können die P-Wanne 19 und die JTE-Bereiche 5–8 der Abschlussstruktur in demselben Implantationsschritt gebildet werden, was die Anzahl der Male verringern kann, in denen Al mit hoher Energie implantiert wird.
  • Alternativ kann die Siliziumcarbidhalbleitervorrichtung ein IGBT sein. Bei einem Verfahren zum Herstellen eines IGBT können die JTE-Bereiche 5–8 der Abschlussstruktur in einem einzigen Implantationsschritt gebildet werden. Außerdem können die p-Wanne 19 und die JTE-Bereiche 5–8 der Abschlussstruktur in demselben Implantationsschritt gebildet werden, was die Anzahl von Male verringern kann, in denen Al mit hoher Energie implantiert wird.

Claims (10)

  1. Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung mit den Schritten: (a) Bilden einer Implantationsmaske, die aus einer Mehrzahl von Einheitsmasken besteht, auf einer Siliziumcarbidhalbleiterschicht, wobei die Einheitsmasken die Siliziumcarbidhalbleiterschicht bedecken und voneinander getrennt sind, so dass sie sich weder berühren noch überlappen, und (b) Implantieren von Al-Ionen mit einer Implantationsenergie von 700 keV oder mehr unter Verwendung der Implantationsmaske in die Siliziumcarbidhalbleiterschicht, wobei die Implantationsmaske in Schritt (a) so gebildet wird, dass die kürzeste Länge von einem beliebigen Punkt in der Einheitsmaske bis zu einem Ende der Einheitsmaske kleiner gleich einer Streulänge von 250 nm ist, die erzielt wird, wenn die Al-Ionen mit der Implantationsenergie von 700 keV oder mehr in Siliziumcarbid implantiert werden, und die Implantationsmaske eine Mehrzahl von Bereichen aufweist, die sich hinsichtlich der Fläche der Einheitsmasken und des Anordnungsabstands der Einheitsmasken voneinander unterscheiden.
  2. Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung gemäß Anspruch 1, bei dem die in Schritt (a) gebildete Implantationsmaske streifenförmige Einheitsmasken aufweist.
  3. Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung gemäß Anspruch 1 oder 2, bei dem die in Schritt (a) gebildete Implantationsmaske kreisförmige Einheitsmasken aufweist.
  4. Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, bei dem die in Schritt (a) gebildete Implantationsmaske rechteckige Einheitsmasken aufweist.
  5. Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, bei dem die in Schritt (a) gebildete Implantationsmaske kreuzförmige Einheitsmasken aufweist.
  6. Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung gemäß einem der Ansprüche 1 bis 5, wobei die Siliziumcarbidhalbleitervorrichtung an einem Abschlussabschnitt eine JTE-Struktur aufweist und eine Mehrzahl von Bereichen mit verschiedenen Dotierungskonzentrationen, die die JTE-Struktur bilden, mit den Schritten (a) und (b) gebildet werden.
  7. Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung gemäß Anspruch 6, wobei die Siliziumcarbidhalbleitervorrichtung eine Schottkydiode ist.
  8. Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung gemäß Anspruch 7, wobei die Siliziumcarbidhalbleitervorrichtung eine Schottkydiode mit einem JBS-Aufbau oder einem MPS-Aufbau ist.
  9. Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung gemäß Anspruch 6, wobei die Siliziumcarbidhalbleitervorrichtung ein MOSFET ist.
  10. Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung gemäß Anspruch 6, wobei die Siliziumcarbidhalbleitervorrichtung ein IGBT ist.
DE102011003660.1A 2010-02-09 2011-02-04 Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung Active DE102011003660B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010026406A JP5601849B2 (ja) 2010-02-09 2010-02-09 炭化珪素半導体装置の製造方法
JP2010-026406 2010-02-09

Publications (2)

Publication Number Publication Date
DE102011003660A1 DE102011003660A1 (de) 2012-12-27
DE102011003660B4 true DE102011003660B4 (de) 2017-12-28

Family

ID=44354049

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011003660.1A Active DE102011003660B4 (de) 2010-02-09 2011-02-04 Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung

Country Status (5)

Country Link
US (1) US8258052B2 (de)
JP (1) JP5601849B2 (de)
KR (1) KR101184270B1 (de)
CN (1) CN102148144B (de)
DE (1) DE102011003660B4 (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452062B2 (ja) 2009-04-08 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
WO2013046544A1 (ja) * 2011-09-27 2013-04-04 株式会社デンソー 半導体装置
JP5849894B2 (ja) * 2011-12-01 2016-02-03 株式会社デンソー 半導体装置
CN103828054B (zh) 2011-09-27 2018-02-02 株式会社电装 半导体器件
JP5600698B2 (ja) * 2012-03-14 2014-10-01 株式会社 日立パワーデバイス ＳｉＣ素子搭載パワー半導体モジュール
JP5721902B2 (ja) * 2012-03-16 2015-05-20 三菱電機株式会社 半導体装置およびその製造方法
JP2013232564A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 半導体装置および半導体装置の製造方法
JP6384944B2 (ja) 2012-05-31 2018-09-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6206862B2 (ja) * 2012-05-31 2017-10-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2014038937A (ja) * 2012-08-16 2014-02-27 Mitsubishi Electric Corp 半導体装置
WO2014045480A1 (ja) * 2012-09-21 2014-03-27 三菱電機株式会社 半導体装置及び半導体装置の製造方法
US9508792B2 (en) 2012-10-11 2016-11-29 Mitsubishi Electric Corporation Semiconductor device including an electric field buffer layer and method for manufacturing same
JP6064547B2 (ja) * 2012-11-28 2017-01-25 サンケン電気株式会社 半導体装置
JP6090988B2 (ja) 2013-03-05 2017-03-08 株式会社 日立パワーデバイス 半導体装置
JP2014241367A (ja) * 2013-06-12 2014-12-25 三菱電機株式会社 半導体素子、半導体素子の製造方法
US10347489B2 (en) 2013-07-02 2019-07-09 General Electric Company Semiconductor devices and methods of manufacture
EP3046149B1 (de) * 2013-09-09 2019-08-21 Hitachi, Ltd. Halbleiterbauelement, verfahren zur herstellung davon, stromwandlervorrichtung, drehstrommotorsystem, fahrzeug und schienenfahrzeug
JP6265274B2 (ja) 2014-09-17 2018-01-24 富士電機株式会社 半導体装置
DE112015002153T5 (de) 2014-12-25 2017-01-26 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6756125B2 (ja) * 2016-03-16 2020-09-16 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6640131B2 (ja) * 2017-01-31 2020-02-05 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN106992117A (zh) * 2017-03-30 2017-07-28 北京燕东微电子有限公司 一种SiC结势垒肖特基二极管的制作方法
JP6904774B2 (ja) * 2017-04-28 2021-07-21 富士電機株式会社 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
JP2017152732A (ja) * 2017-05-01 2017-08-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6609283B2 (ja) * 2017-05-22 2019-11-20 富士電機株式会社 炭化珪素半導体装置
JP6925729B2 (ja) * 2017-08-22 2021-08-25 住重アテックス株式会社 半導体装置の製造方法
US10157980B1 (en) * 2017-10-25 2018-12-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having diode devices with different barrier heights and manufacturing method thereof
DE102018123596A1 (de) * 2017-10-27 2019-05-02 Infineon Technologies Ag Halbleitervorrichtung mit Abschlussstruktur, die Feldzonen enthält, und Herstellungsverfahren
JP2018125553A (ja) * 2018-04-05 2018-08-09 富士電機株式会社 炭化珪素半導体装置
US10937869B2 (en) 2018-09-28 2021-03-02 General Electric Company Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices
US11056586B2 (en) 2018-09-28 2021-07-06 General Electric Company Techniques for fabricating charge balanced (CB) trench-metal-oxide-semiconductor field-effect transistor (MOSFET) devices
CN111430307B (zh) * 2019-12-17 2021-06-25 合肥晶合集成电路股份有限公司 半导体集成器件的阱制备方法和阱注入光罩组

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030153118A1 (en) * 2001-09-18 2003-08-14 International Rectifier Corporation Polysilicon fet built on silicon carbide diode substrate
EP0912999B1 (de) * 1996-07-16 2009-08-05 Cree, Inc. SiC-HALBLEITERANORDNUNG MIT EINEM PN-UEBERGANG DER EINEN RAND ZUR ABSORPTION DER SPANNUNG ENTHAELT

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306937A (ja) 1995-04-28 1996-11-22 Fuji Electric Co Ltd 高耐圧半導体装置
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JP3467381B2 (ja) 1997-05-22 2003-11-17 株式会社日立製作所 炭化けい素ダイオード
JPH11121394A (ja) 1997-10-16 1999-04-30 Toshiba Corp 半導体装置の製造方法
CN100544026C (zh) * 2002-12-20 2009-09-23 克里公司 碳化硅功率mos场效应晶体管及制造方法
US6927153B2 (en) * 2003-02-25 2005-08-09 Xerox Corporation Ion implantation with multiple concentration levels
JP2004319964A (ja) * 2003-03-28 2004-11-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100598035B1 (ko) * 2004-02-24 2006-07-07 삼성전자주식회사 전하 전송 이미지 소자의 제조 방법
JP2005294584A (ja) 2004-03-31 2005-10-20 Eudyna Devices Inc 半導体装置および不純物導入用マスクならびに半導体装置の製造方法
DE102004058412B4 (de) 2004-12-03 2017-03-02 Austriamicrosystems Ag Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete und Verwendung des Verfahrens
JP4186919B2 (ja) * 2004-12-07 2008-11-26 三菱電機株式会社 半導体装置
JP2007042803A (ja) * 2005-08-02 2007-02-15 Honda Motor Co Ltd イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法
JP2008218700A (ja) * 2007-03-05 2008-09-18 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2009094203A (ja) * 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
JP5213520B2 (ja) * 2008-05-14 2013-06-19 三菱電機株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0912999B1 (de) * 1996-07-16 2009-08-05 Cree, Inc. SiC-HALBLEITERANORDNUNG MIT EINEM PN-UEBERGANG DER EINEN RAND ZUR ABSORPTION DER SPANNUNG ENTHAELT
US20030153118A1 (en) * 2001-09-18 2003-08-14 International Rectifier Corporation Polysilicon fet built on silicon carbide diode substrate

Also Published As

Publication number Publication date
KR101184270B1 (ko) 2012-09-21
US20110195563A1 (en) 2011-08-11
US8258052B2 (en) 2012-09-04
CN102148144B (zh) 2014-03-12
DE102011003660A1 (de) 2012-12-27
JP5601849B2 (ja) 2014-10-08
KR20110093615A (ko) 2011-08-18
JP2011165856A (ja) 2011-08-25
CN102148144A (zh) 2011-08-10

Similar Documents

Publication Publication Date Title
DE102011003660B4 (de) Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung
DE69833743T2 (de) Herstellungmethode einer integrierte Randstruktur für Hochspannung-Halbleiteranordnungen
DE102006055068B4 (de) Halbleitervorrichtung mit verbessertem Bipolartransistor mit isoliertem Gate und Verfahren zu ihrer Herstellung
DE102005059534B4 (de) Halbleitervorrichtung und Herstellungsverfahren der gleichen
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102011086500B4 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE102014209935A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112011103469T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112015001751B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102006002439B4 (de) Halbleitervorrichtung
DE3131727A1 (de) "mos-feldeffekttransistor und verfahren zu seiner hestellung"
DE112013004981T5 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102010005625A1 (de) Herstellungsverfahren einer Siliciumcarbid-Halbleitervorrichtung
DE102013217850A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE112015002153T5 (de) Halbleitervorrichtung
DE112012001565T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102015209570B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102006031050A1 (de) Zenerdiode
DE112013003119T5 (de) P-N-Diodenmodulator mit verschachtelter Doppelschicht
DE112011103230T5 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
EP0853819B1 (de) Mos-transistor mit hoher ausgangsspannungsfestigkeit
DE2453279C3 (de) Halbleiteranordnung
DE112014002993T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R084 Declaration of willingness to licence
R018 Grant decision by examination section/examining division
R020 Patent grant now final