CN106992117A - 一种SiC结势垒肖特基二极管的制作方法 - Google Patents

Abstract

本发明公开一种SiC结势垒肖特基二极管的制作方法，包括：在N⁺‑SiC衬底上形成N^‑‑SiC外延层；在N^‑‑SiC外延层形成光刻胶；利用具有完全透光区、部分透光区和不透光区的掩膜版对光刻胶图案化，形成与完全透光区对应的第一区域，与部分透光区对应的第二区域以及与不透光区对应的第三区域；利用Al离子注入，在与第一区域对应的外延层中形成P⁺结势垒结构，在与第二区域对应的外延层中形成P^‑结终端扩展结构。本发明采用一次Al离子注入可以同时形成P⁺的结势垒结构和P^‑的结终端扩展结构，避免了多次Al离子注入，简化了器件制备工艺，在提高器件击穿电压的同时降低了工艺难度和工艺成本。

Description

一种SiC结势垒肖特基二极管的制作方法

技术领域

本发明涉及半导体器件技术领域。更具体地，涉及一种SiC结势垒肖特基二极管的制作方法。

背景技术

电力电子技术是使用例如晶闸管、GTO、IGBT等电力电子器件对电能进行变换和控制的一门电子技术，在当今能源开发和利用中发挥着举足轻重的作用。当前，传统的硅基电力电子器件的水平基本上维持在10⁹-10¹⁰W·Hz，已逼近了因寄生二极管制约而能达到的硅材料的极限。为了突破目前的器件极限，一般选择采用宽能带间隙材料的半导体器件，如碳化硅(SiC)或氮化镓(GaN)器件。

碳化硅材料具有优良的物理和电学特性，以其宽的禁带宽度、高的热导率、大的饱和漂移速度和高的临界击穿电场等独特优点，成为制作高功率、高频、耐高温、抗辐射器件的理想半导体材料。碳化硅电力电子器件的击穿电压可达到硅器件的十倍，而导通电阻仅为硅器件的数十分之一，开关速度快，热导率高，电能转换损耗小，散热系统简单，最终使整个系统的体积和重量显著降低。以SiC材料制备的电力电子器件已成为目前半导体领域的热点器件和前沿研究领域之一，是电力电子技术最为重要的发展方向，在军事和民事领域具有重要的应用前景。

利用SiC材料制备的肖特基二极管能提供理想的动态性能。SiC肖特基二极管属于多数载流子器件，工作过程中没有电荷储存，因此反向恢复电流仅由耗尽层结电容造成，其反向恢复电流以及其反向恢复损耗比Si超快恢复二极管要低一到两个数量级；进一步地，上述结构能够大幅度减少和SiC肖特基二极管匹配的开关管的开通损耗，提高电路的开关频率；进一步地，SiC肖特基二极管几乎没有正向恢复电压，能够立即导通，不存在双极型器件的开通延时现象。在常温下，SiC肖特基二极管的正态导通压降和Si超快恢复器件基本相同，但是由于SiC肖特基二极管的导通电阻具有正温度系数，这将有利于将多个SiC肖特基二极管并联。在二极管单芯片面积和电流受限的情况下，这可以大幅度提高SiC肖特基二极管的容量，使它在较大容量中的应用成为可能。SiC肖特基二极管可以广泛应用于电动汽车/混合动力车等需进行功率转换的逆变器、转换器、PFC电路，以及太阳能、风能等新能源中的整流、逆变等领域。

单纯的SiC肖特基二极管具有开关速度快和反向恢复时间短的优点，但是反向特性有一定的局限性，在高电压下肖特基势垒退化，反向漏电流大，无法实现高耐压器件。与肖特基二极管相比，SiC的PIN二极管具有更高的耐压，但是反向恢复时间相对较长，正向压降相对较大。在SiC的二极管中，结势垒肖特基结构(JBS)是将肖特基和PiN结构结合在一起的一种器件结构，通过pn结势垒排除隧穿电流对最高阻断电压的限制，结合了两者的优点，使得JBS结构相比于肖特基器件，反向模式下泄漏电流更低，阻断电压高。因此，在高速、高耐压的SiC二极管领域具有很大的优势。

在电力电子系统中，电力电子器件的特性对系统性能的实现和改善起着至关重要的作用。由于器件的击穿电压在很大程度上取决于结曲率引起的边缘强电场，因此为了缓解表面终止的结边缘处的电场集中，提高器件的实际击穿电压，需要对器件进行结终端结构的设计。结终端结构主要包括场板(FP)、场限环(FLR)、结终端延伸(JTE)等。在平面结终端技术中，场板技术对耐压的提升有限，不能达到耐压要求；场限环技术能达到耐压要求，但是其对环间距太过敏感，器件设计和工艺难度大；JTE的击穿效率最高，在SiC电力电子器件结构中具有非常广泛的应用。

在SiC的JBS器件的制备中，为了使肖特基金属下的各P区之间的N^-区域充分耗尽，P区的浓度一般为10¹⁸cm^-3数量级，标记为P⁺区；而P型JTE区存在一个优值浓度，该优值浓度与N^-漂移层的浓度有关，一般为10¹⁷cm^-3数量级，标记为P^-区。在制备具有JTE终端的SiC电力电子器件时，考虑到SiC中Al离子的不完全离化现象、注入的Al离子的扩散现象、及掺杂的不均匀性等因素，JTE的有效浓度通常会低于JTE的优值浓度，这就会降低器件的击穿电压。研究表明，P⁺场限环辅助P^--JTE的方法来降低器件的击穿电压对JTE浓度的敏感性，该方法虽然有利于提高器件的击穿电压，但在制备SiC肖特基二极管时，为了获得P⁺场限环，需要在工艺中增加一次高剂量Al离子的注入工艺，这增加了工艺的复杂度和成本。即使通过多区结终端延伸技术可以降低器件击穿电压对JTE浓度的敏感性，但在器件制备过程中，同样需要两次及以上的不同剂量的Al离子注入来形成多个结终端延伸区域，这也增加了工艺的复杂度。

因此，需要提供一种SiC结势垒肖特基二极管的制作方法，在提高器件的击穿电压的同时简化工艺流程，降低工艺难度和工艺成本。

发明内容

本发明的目的在于针对上述已有技术的不足，提供一种SiC结势垒肖特基二极管制作方法，使结终端扩展结构及结势垒结构通过一次离子注入工艺形成，在提高器件的击穿电压的同时简化工艺流程，降低工艺难度和工艺成本。

为达到上述目的，本发明采用下述技术方案：

一种SiC结势垒肖特基二极管的制作方法，包括：

在N⁺-SiC衬底上形成N^--SiC外延层；

在N^--SiC外延层形成光刻胶；

利用具有完全透光区、部分透光区和不透光区的掩膜版对光刻胶图案化，形成与完全透光区对应的第一区域，与部分透光区对应的第二区域以及与不透光区对应的第三区域；

利用Al离子注入，在与第一区域对应的外延层中形成P⁺结势垒结构，在与第二区域对应的外延层中形成P^-结终端扩展结构；以及

去除光刻胶。

优选地，还包括：

在N⁺-SiC衬底的第一表面形成阴极电极；

在N^--SiC外延层上形成图案化钝化层，露出P⁺结势垒结构；

形成与P⁺结势垒结构和N^--SiC外延层肖特基接触的阳极电极。

优选地，部分透光区包括用于控制透光率的多个透光点，透光点形状为圆形、方形或三角形。

优选地，结势垒结构包括n个P⁺型环，其中n≥2，P⁺型环为方形、U型或V型。

优选地，P⁺结势垒结构的掺杂浓度大于或等于1.0×10¹⁸cm^-3，P^-结终端扩展结构的掺杂浓度小于或等于1.0×10¹⁸cm^-3。

优选地，形成N^--SiC外延层包括：

对N⁺-SiC衬底进行预处理；

在N⁺-SiC衬底上通过CVD方法生长N^--SiC外延层。

进一步优选地，N^--SiC外延层厚度为5～100μm，掺杂浓度为1.0×10¹⁵～1.0×10¹⁶cm^-3。

优选地，注入包括：

在300～500℃温度下进行不同能量和剂量组合的Al离子注入，注入能量范围为：10～700KeV，注入剂量范围为1×10¹³～1×10¹⁵cm^-2；

在1500℃～1700℃温度范围内，氩气环境中进行10～30min的Al离子激活退火，获得P⁺结势垒结构及P^-结终端扩展结构。

优选地，在N⁺-SiC衬底第一表面生长阴极电极包括：

在N⁺-SiC衬底第一表面电子束蒸发Ti/Ni/Pt金属；

在900℃～1100℃温度范围内，真空环境或惰性气体氛围中进行快速热退火；

在N⁺-SiC衬底第一表面形成N⁺-SiC的欧姆接触电极。

优选地，形成图案化钝化层包括：

通过PECVD在N^--SiC外延层表面淀积钝化层SiO₂；

在钝化层上SiO₂上旋涂光刻胶并通过光刻形成肖特基接触图案；

腐蚀钝化层SiO₂开孔，露出P⁺结势垒结构。

优选地，通过电子束蒸发生长金属Ti/Ni/Al，形成与P⁺结势垒结构肖特基接触的阳极电极。

本发明的有益效果如下：

本发明的一种SiC结势垒肖特基二极管的制作方法，采用一次Al离子注入可以同时形成P⁺的结势垒结构和P^-的结终端扩展结构，避免了多次Al离子注入，简化了器件制备工艺，在提高器件击穿电压的同时降低了工艺难度和工艺成本。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细的说明。

图1示出光刻掩膜版结构示意图。

图2示出在N⁺-SiC衬底2上外延一层N^--SiC外延层3的结构示意图。

图3示出以光刻掩膜版对光刻胶4进行曝光并显影、碳化操作后，N^--SiC外延层3表面剩余光刻胶4的结构示意图。

图4示出以光刻胶为掩膜进行离子注入后表面所形成的P⁺的结势垒结构6、P^-的结终端扩展结构5以及表面残留光刻胶4的剖面示意图。

图5示出去除光刻胶4后的剖面示意图。

图6示出淀积欧姆接触金属1后的剖面示意图。

图7示出淀积氧化层7并光刻开孔后的示意图。

图8示出淀积肖特基金属8后的器件剖面示意图。

具体实施方式

为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。

针对采用两次不同剂量的Al离子注入分别形成具有不同浓度的P⁺区和P^-区时工艺难度和工艺成本相对较高的问题，本发明的一种SiC肖特基二极管的制作方法可利用一次Al离子注入同时形成具有不同浓度P⁺和P^-两个区域，从而形成具有结终端延伸的SiC结势垒肖特基二极管。

一种SiC结势垒肖特基二极管的制作方法，其制作步骤包括：

步骤1：

在第一导电类型SiC衬底2正面生长第一导电类型SiC外延层3。具体地，对第一导电类型SiC衬底2进行预处理；在第一导电类型SiC衬底2正面通过CVD方法生长第一导电类型SiC外延层3；第一导电类型外延层3厚度为5～100μm，掺杂浓度为1.0×10¹⁵～1.0×10¹⁶cm^-3，优选地，第一导电类型SiC外延层3厚度为12μm，掺杂浓度为8.0×10¹⁵cm^-3。其中，第一导电类型为N型，第二导电类型为P型；或第一导电类型为P型，第二导电类型为N型。

步骤2：

制作包括具有不同透光能力的多个掩膜区的光刻掩膜版。光刻掩膜版包括完全透光的第一区域、部分透光的第二区域和不透光的第三区域，第二区域对应第二导电类型的结终端扩展结构5，第一区域对应第二导电类型的结势垒结构6。第二导电类型的结势垒结构6和第二导电类型的结终端扩展结构5位于肖特基金属接触下和肖特基结边缘处，通过Al离子注入形成。第二区域包括用于控制透光率的多个透光点。透光点的形状为圆形、方形、三角形或其他可透光形状，根据透光率确定透光点的密度分布，控制注入Al离子的剂量。

步骤3：

在第一导电类型SiC外延层3表面涂覆一层光刻胶4，并利用光刻掩膜版进行光刻、显影和碳化处理。其中，利用所设计光刻掩膜版对光刻胶进行曝光，基于光刻掩膜版不同区域而具有的不同的透光能力，光刻胶4对应区域的曝光程度不同；对曝光后的光刻胶进行显影，基于曝光程度不同，不同区域的光刻胶具有不同的腐蚀情况，例如完全透光区所对应区域光刻胶完全被腐蚀掉，部分透光区所对应区域光刻胶一部分被腐蚀掉，不透光区所对应区域光刻胶完全保留；对曝光后的光刻胶4进行高温碳化作为离子注入的阻挡层。

步骤4：

对第一导电类型SiC外延层3进行第二导电类型注入，获得第二导电类型的结终端扩展结构5及第二导电类型的结势垒结构6。其中，第二导电类型的结势垒结构6包括n个第二导电类型的环状结构，其中n≥2。n个第二导电类型的环状结构通过离子注入形成，呈等间距或不等间距分布，第二导电类型环的形状为方形、U型、V型或其他环状形状。第二导电类型的结势垒结构6掺杂浓度大于或等于第二导电类型的结终端扩展结构5掺杂浓度。第二导电类型的结势垒结构6掺杂浓度大于或等于1.0×10¹⁸cm^-3，第二导电类型的结终端扩展结构5掺杂浓度小于或等于1.0×10¹⁸cm^-3。

在300～500℃温度下进行不同能量和剂量组合的Al离子注入，注入能量范围为：10～700KeV，注入剂量范围为1×10¹³～1×10¹⁵cm^-2。优选地，在400℃温度下进行不同能量和剂量组合的Al离子注入，注入能量分别为：500KeV、280KeV、30KeV，注入剂量分别为7.8×10¹⁴cm^-2、5.2×10¹⁴cm^-2、8.6×10¹³cm^-2；在1500℃～1700℃温度范围内，氩气环境中进行10～30min的Al离子激活退火，获得第二导电类型的结终端扩展结构5及第二导电类型的结势垒结构6。其中，由于经过曝光、显影和碳化后的光刻胶4厚度不同，对注入Al离子的阻挡程度会有所不同，例如完全透光区所对应区域Al离子全部注入，形成高掺杂的第二导电类型区域；部分透光区所对应区域光刻胶较薄，可以阻挡部分Al离子，故Al离子部分注入，形成低掺杂的第二导电类型区域；不透光区所对应区域完全遮挡Al离子，没有Al离子注入。高掺杂的第二导电类型区域的掺杂浓度大于或等于1.0×10¹⁸cm^-3，形成第二导电类型的结势垒结构6，低掺杂的第二导电类型区域的掺杂浓度小于或等于1.0×10¹⁸cm^-3，形成第二导电类型的结终端扩展结构5。

步骤5：

去掉第一导电类型SiC外延层3上剩余的光刻胶4。

步骤6：

在第一导电类型SiC衬底2背面生长阴极电极1。具体地，在第一导电类型SiC衬底背面电子束蒸发Ti/Ni/Pt金属；在900℃～1100℃温度范围内，真空环境或惰性气体氛围中进行快速热退火；在第一导电类型SiC衬底背面形成第一导电类型SiC的欧姆接触电极。

步骤7：

在第一导电类型SiC外延层3表面积淀钝化层7，在钝化层7上制作肖特基接触。具体地，通过PECVD在第一导电类型SiC外延层3表面淀积钝化层SiO₂；在钝化层上SiO₂上旋涂光刻胶并通过光刻形成肖特基接触图案；腐蚀钝化层SiO₂开孔。

步骤8：

在第二导电类型的结终端扩展结构5边缘处和第二导电类型的结势垒结构6上电子束蒸发生长金属Ti/Ni/Al，生长阳极电极8。

实施例1

本实施例中，以第一导电类型为N型，第二导电类型为P型为例进行说明。本发明实施例提供的具有结终端延伸的SiC结势垒肖特基二极管，肖特基金属下的P型区分别由P⁺-SiC和P^--SiC两个区域构成，其中，结势垒结构由P⁺-SiC区构成，结终端延伸区域由P^--SiC区构成。以上P型SiC区的实现通过一次Al离子注入工艺完成。

其原理为：在Al离子注入工艺前，预先制作包括具有不同透光能力的多个掩膜区的光刻掩膜版。在N^--SiC外延层上涂覆一层光刻胶并通过对上述光刻掩膜版进行曝光、显影和碳化操作，获得N^--SiC外延层上具有不同阻挡能力的光刻胶作为离子注入的阻挡层。进行Al离子时，由于作为阻挡层的光刻胶对Al离子的阻挡能力不同，使N^--SiC外延层表面获得不同掺杂浓度的P型区域，即P⁺-SiC区域和P^--SiC区域。其中由P⁺-SiC区构成结势垒结构，由P^--SiC区构成结终端延伸区域，结势垒结构和结终端延伸区域的形状由光刻掩膜版设计的区域决定，P型区域的掺杂浓度由注入工艺决定，其不同区域的掺杂浓度差别由光刻掩膜版对应区域的透光率决定。

本实施例中，由P^--SiC区构成结终端延伸区域为环状结构，由P⁺-SiC区构成结势垒结构为n个P⁺型环，其中n≥2。这种结构比起只具有P⁺-JBS的器件，能够进一步降低肖特基结边缘处表面峰值电场，从而有利于提高器件的击穿电压。

一种SiC结势垒肖特基二极管制作方法，具体技术方案如下：

步骤1：如图1所示，设计光刻掩膜版，包括完全透光区0-1，部分透光区0-2，不透光区0-3。其中部分透光区0-2通过形成一系列透光点来控制透光率，其中透光点的形状可以是圆形、方形、三角形等任意形状，并可根据透光率确定透光点的密度分布。

本实施例中，透光点的形状为圆形，光刻掩膜版包括三个不同透光率的区域，分别为完全透光区0-1、部分透光区0-2和不透光区0-3。

步骤2：如图2所示，对N⁺-SiC衬底进行预处理，并在该N⁺衬底正面通过CVD方法生长N^--SiC外延层，外延层厚度为12μm，掺杂浓度8.0×10¹⁵cm^-3，其中，CVD(Chemical VaporDeposition)技术是化学气相沉积技术。

步骤3：在N^--SiC外延层上涂光刻胶，用所设计光刻掩膜版进行光刻，由于光刻版不同区域透光程度不同，故对于光刻胶曝光程度会有所不同。

步骤4：如图3所示，对曝光后的光刻胶进行显影，显影后，由于曝光程度不同，完全透光区0-1所对应区域光刻胶完全被腐蚀掉，部分透光区0-2所对应区域光刻胶一部分被腐蚀掉，不透光区0-3所对应区域光刻胶没有腐蚀完全保留。

步骤5：如图4所示，高温Al离子注入形成P型掺杂，在400℃温度下进行不同能量和剂量组合的Al离子注入，注入能量分别为：500KeV、280KeV、30KeV；注入剂量分别为7.8×10¹⁴cm^-2、5.2×10¹⁴cm^-2、8.6×10¹³cm^-2。由于掩膜厚度的不同，对注入Al离子的阻挡程度会有所不同，全透光区0-1所对应区域Al离子全部注入，形成P⁺区域；部分透光区0-2所对应区域光刻胶较薄，可以阻挡部分Al离子，故Al离子部分注入，形成P^-区域；不透光区0-3所对应区域完全遮挡Al离子，没有Al离子注入。

应注意的是，Al离子注入不限于本实施例中注入形式，能满足本发明中不同区域掺杂浓度即可，例如：在400℃温度下，Al离子注入的能量为30kev至550kev；所述注入的能量包括30keV、70keV、100keV、136keV、150keV、215keV、307keV、412keV和550keV；所述能量的注入剂量分别为2×10¹⁴cm^-2、2.6×10¹⁴cm^-2、3.5×10¹⁴cm^-2、6.5×10¹⁴cm^-2、5.2×10¹³cm^-2、7.7×10¹³cm^-2、9×10¹³cm^-2、1.02×10¹⁴cm^-2和1.67×10¹⁴cm^-2。

步骤6：如图5所示，去掉表面光刻胶，在1500℃至1700℃温度范围内，在惰性气体例如氩气氛围中，进行Al离子注入后的激活退火，获得P⁺结势垒区和P^-结终端扩展区。

步骤7：如图6所示，在N⁺-SiC衬底背面电子束蒸发Ti/Ni/Pt金属，在900℃至1100℃温度范围内，在真空环境或惰性气体氛围中进行快速热退火，在N⁺-SiC衬底背面形成N⁺-SiC的欧姆接触。

步骤8：通过PECVD在已完成P⁺和P^-注入的N^--SiC外延层表面淀积钝化层SiO₂。

步骤9：如图7所示，钝化层上SiO₂上旋涂光刻胶后，通过光刻形成肖特基接触图案，腐蚀钝化层SiO₂开孔后，再用电子束蒸发生长金属Ti/Ni/Al。

步骤10：剥离金属，完成器件的制备。

如图8所示，按照上述SiC结势垒肖特基二极管制作方法制作的SiC结势垒肖特基二极管包括如下结构：

N⁺-SiC衬底2；

形成于该N⁺-SiC衬底2背部的阴极电极1；

形成于该N⁺-SiC衬底2之上的同型N^--SiC外延层3；

形成于该N^--SiC外延层3上的SiO₂钝化层7和阳极电极8；

形成于阳极电极8金属接触边缘处的一个P^-型结终端扩展结构5；

形成于阳极电极8下的P⁺结势垒结构6。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (10)

1.一种SiC结势垒肖特基二极管的制作方法，其特征在于，包括：

在N⁺-SiC衬底上形成N^--SiC外延层；

在所述N^--SiC外延层形成光刻胶；

利用具有完全透光区、部分透光区和不透光区的掩膜版对光刻胶图案化，形成与所述完全透光区对应的第一区域，与所述部分透光区对应的第二区域以及与所述不透光区对应的第三区域；

利用Al离子注入，在与所述第一区域对应的外延层中形成P⁺结势垒结构，在与所述第二区域对应的外延层中形成P^-结终端扩展结构；以及

去除光刻胶。

2.根据权利要求1所述的方法，其特征在于，还包括

在所述N⁺-SiC衬底的第一表面形成阴极电极；

在所述N^--SiC外延层上形成图案化钝化层，露出所述P⁺结势垒结构；

形成与所述P⁺结势垒结构和N^--SiC外延层肖特基接触的阳极电极。

3.根据权利要求1所述的SiC结势垒肖特基二极管的制作方法，其特征在于，所述部分透光区包括用于控制透光率的多个透光点，所述透光点形状为圆形、方形或三角形。

4.根据权利要求1所述的SiC结势垒肖特基二极管的制作方法，其特征在于，所述结势垒结构包括n个P⁺型环，其中n≥2，所述P⁺型环为方形、U型或V型。

5.根据权利要求1所述的SiC结势垒肖特基二极管的制作方法，其特征在于，所述P⁺结势垒结构的掺杂浓度大于或等于1.0×10¹⁸cm^-3，所述P^-结终端扩展结构的掺杂浓度小于或等于1.0×10¹⁸cm^-3。

6.根据权利要求1所述的SiC结势垒肖特基二极管的制作方法，其特征在于，形成所述N^--SiC外延层包括：

对所述N⁺-SiC衬底进行预处理；

在所述N⁺-SiC衬底上通过CVD方法生长所述N^--SiC外延层。

7.根据权利要求6所述的SiC结势垒肖特基二极管的制作方法，其特征在于，所述N^--SiC外延层厚度为5～100μm，掺杂浓度为1.0×10¹⁵～1.0×10¹⁶cm^-3。

8.根据权利要求1所述的SiC结势垒肖特基二极管的制作方法，其特征在于，所述注入包括：

在300～500℃温度下进行不同能量和剂量组合的Al离子注入，注入能量范围为：10～700KeV，注入剂量范围为1×10¹³～1×10¹⁵cm^-2；

在1500℃～1700℃温度范围内，氩气环境中进行10～30min的Al离子激活退火，获得P⁺结势垒结构及P^-结终端扩展结构。

9.根据权利要求2所述的SiC结势垒肖特基二极管的制作方法，其特征在于，在所述N⁺-SiC衬底第一表面生长阴极电极包括：

在所述N⁺-SiC衬底第一表面电子束蒸发Ti/Ni/Pt金属；

在900℃～1100℃温度范围内，真空环境或惰性气体氛围中进行快速热退火；

在所述N⁺-SiC衬底第一表面形成N⁺-SiC的欧姆接触电极。

10.根据权利要求2所述的SiC结势垒肖特基二极管的制作方法，其特征在于，所述形成图案化钝化层包括：

通过PECVD在N^--SiC外延层表面淀积钝化层SiO₂；

在钝化层上SiO₂上旋涂光刻胶并通过光刻形成肖特基接触图案；

腐蚀钝化层SiO₂开孔，露出所述P⁺结势垒结构。