CN103579375B - 一种SiC肖特基二极管及其制作方法 - Google Patents
一种SiC肖特基二极管及其制作方法 Download PDFInfo
- Publication number
- CN103579375B CN103579375B CN201310580966.2A CN201310580966A CN103579375B CN 103579375 B CN103579375 B CN 103579375B CN 201310580966 A CN201310580966 A CN 201310580966A CN 103579375 B CN103579375 B CN 103579375B
- Authority
- CN
- China
- Prior art keywords
- sic
- schottky
- ring
- metal
- contact electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 15
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 15
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 15
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 15
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 15
- 230000015556 catabolic process Effects 0.000 claims abstract description 12
- 238000002161 passivation Methods 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 239000002184 metal Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 238000005538 encapsulation Methods 0.000 claims description 10
- 239000012298 atmosphere Substances 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 238000007373 indentation Methods 0.000 claims description 4
- 238000006263 metalation reaction Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000009826 distribution Methods 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 2
- 239000010931 gold Substances 0.000 claims 2
- 229910052737 gold Inorganic materials 0.000 claims 2
- 230000008719 thickening Effects 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 102
- 229940090044 injection Drugs 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 3
- 239000010953 base metal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000000313 electron-beam-induced deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种SiC肖特基二极管及其制作方法，该SiC肖特基二极管包括N++‑SiC衬底和N‑‑SiC外延层，N‑‑SiC外延层形成于N++‑SiC衬底之上，且N++‑SiC衬底背面设有N型欧姆接触电极，N‑‑SiC外延层表面设有肖特基接触电极，肖特基接触电极之下有选择性P+‑SiC区域环，P+‑SiC区域环之下有与P+‑SiC区域环对应的N+‑SiC区域环，作为雪崩击穿时的保护环；肖特基接触电极的外围设有多个P+‑SiC保护环，作为该二极管器件的终端保护结构；在肖特基接触电极边缘设有SiO2钝化层，在SiO2钝化层上方设有场板。本发明使得SiC肖特基二极管的导通电压与Si肖特基二极管的导通电压相近，不仅与原有采用Si器件的系统匹配良好，而且可应用于Si肖特基器件所不能达到的高压600V‑1200V的开关电源和功率因数校正电路中。
Description
技术领域
本发明涉及半导体器件技术领域，特别涉及一种具有低导通电压的SiC肖特基二极管及其制作方法。
背景技术
宽禁带半导体一般指碳化硅(SiC)、氮化镓(GaN)等禁带宽度在3.0eV左右及其以上者。与Si材料相比，这些材料具有较宽的禁带宽度、高的击穿电场、高的热导率、高的电子饱和速率等优点，是制备电力电子器件的优选材料。其中，利用SiC材料制备的肖特基二极管属于多数载流子器件，该结构的特点是无额外载流子的注入和储存、开关速度快、开关损耗小，可以广泛应用于电动汽车/混合动力车等需进行功率转换的逆变器、转换器、PFC电路，以及太阳能、风能等新能源中的整流、逆变等领域。
开关电源是目前使用数量最多的一种电力电子装置，直流开关电源的前端一般是有二极管或晶闸管构成的非线性整流器，会产生大量的谐波和无功功率，使得开关电源的功率因数比较低，对电网产生不良干扰。虽然单台套开关电源一般功率不是很大，但是由于使用量大面广，其影响不容忽视。因此，将宽禁带半导体器件SiC肖特基二极管引入到直流开关电源的PFC电路，可以在不改变电路拓扑和工作方式的情况下，有效解决Si二极管反向恢复电流带来的许多问题，极大的改善电路的工作品质。
同时，Si肖特基器件虽然具有开关频率高和正向压降低等优点，但其反向击穿电压比较低，大多不高于100V，最高仅约200V，以致于限制了其应用范围。像在开关电源(SMPS)和功率因数校正(PFC)电路中功率开关器件的续流二极管、变压器次级用100V以上的高频整流二极管、RCD缓冲器电路中用600V-1200V的高速二极管以及PFC升压用600V二极管等，都大量需要200V以上，且具有开关频率高和正向压降低的器件。因此，600V-1200V的SiC肖特基器件将有广阔的市场。
但是，由于目前商业化的SiC肖特基器件都采用Ti或者Mo作为肖特基金属，其导通压降基本上都大于0.9V，而超高压Si肖特基器件的导通压降都在0.6V以下，要想与原有系统进行良好的匹配，本发明提供的具有0.6V左右导通压降的600V-1200V SiC肖特基器件将在开关电源(SMPS)和功率因数校正(PFC)电路中得到更好、更广泛的应用。
针对以上应用需要，本发明提出了一种具有低导通电压、高反向阻断电压的SiC肖特基二极管及其制作方法，目前应用于现有开关电源和PFC电路中的此结构SiC肖特基二极管尚无实例。
发明内容
(一)要解决的技术问题
本发明所要解决的技术问题是提供一种降低器件制作工艺的复杂度和成本，具有低导通电压、高反向阻断电压的SiC肖特基二极管及其制作方法，使器件的导通电压保持与Si肖特基器件相近(约为0.6V左右)的同时，反向击穿电压能够达到600V-1200V。
(二)技术方案
为解决上述技术问题，本发明提供了一种SiC肖特基二极管，包括N++-SiC衬底和N--SiC外延层，所述N--SiC外延层形成于所述N++-SiC衬底之上，且所述N++-SiC衬底背面设有N型欧姆接触电极，所述N--SiC外延层表面设有肖特基接触电极，所述肖特基接触电极之下有选择性P+-SiC区域环，所述P+-SiC区域环之下有与P+-SiC区域环对应的N+-SiC区域环，作为雪崩击穿时的保护环；所述肖特基接触电极的外围设有多个P+-SiC保护环，作为该二极管器件的终端保护结构；在所述肖特基接触电极边缘设有SiO2钝化层，在SiO2钝化层上方设有场板；所述N+-SiC区域环的掺杂浓度为3E17cm-3-5E17cm-3之间，环宽小于或者等于P+-SiC区域环，两边各缩进0-1μm之间，其纵向厚度为0.1μm-0.5μm之间；所述肖特基接触电极采用金属Al形成，采用了金属Al肖特基接触电极后的SiC肖特基二极管的导通电压为0.6V。
上述方案中，所述SiC肖特基二极管采用的导通电压与Si肖特基二极管的导通电压相近。
上述方案中，该SiC肖特基二极管应用于高压600V-1200V的开关电源(SMPS)和功率因数校正(PFC)电路，该高压600V-1200V为Si肖特基二极管器件所不能达到的。
上述方案中，所述N+-SiC区域环作为雪崩击穿时的保护环，能够有效分散P+-SiC区域环边缘的电场分布，在反向击穿时起到保护作用。
为解决上述技术问题，本发明还提供了一种SiC肖特基二极管的制作方法，包括如下步骤：在N++-SiC衬底上生长N--SiC外延层；在N++-SiC衬底背面形成欧姆接触电极；在N--SiC外延层上制备N+-SiC区域保护环；在N--SiC外延层上一次注入形成肖特基金属下选择性P+-SiC区域环和肖特基接触外围的多个P+-SiC保护环；通过PECVD的方法，在已制备多个P+-SiC保护环上淀积钝化层SiO2，并腐蚀SiO2窗口；制备Al肖特基金属和封装加厚金属Al，同时形成肖特基接触和场板金属；其中，所述N+-SiC区域保护环的掺杂浓度为3E17cm-3-5E17cm-3之间，环宽小于或者等于P+-SiC区域环，两边各缩进0-1μm之间，其纵向厚度为0.1μm-0.5μm之间；所述肖特基接触电极采用金属Al形成，采用了金属Al肖特基接触电极后的SiC肖特基二极管的导通电压为0.6V。
上述方案中，所述在N++-SiC衬底上生长N--SiC外延层包括：在掺杂浓度为1018～1019cm-3的N++-SiC衬底正面利用CVD方法外延N--SiC层；所述N--SiC外延层掺杂浓度为8×1015cm-3～1×1016cm-3，厚度为5～15μm。
上述方案中，所述在N++-SiC衬底背面形成欧姆接触电极包括：在N++-SiC衬底上背面生长Ni金属；在900℃～1000℃温度范围内，在真空环境或惰性气体氛围中进行快速热退火，形成N++-SiC的欧姆接触。
上述方案中，所述在N--SiC外延层上制备N+-SiC区域保护环包括：在N--SiC外延层上制作绝缘介质SiO2作为N离子注入的阻挡层；在温度200℃～500℃时进行N离子注入；所述的N离子能量为40kev～375kev；所述N离子的注入总剂量为4×1012cm-2～6×1012cm-2之间；在惰性气体氛围中进行N离子注入后的高温激活退火，激活退火的温度范围为1300℃～1500℃，形成N+-SiC区域保护环。
上述方案中，在N--SiC外延层上一次注入形成的肖特基金属下选择性P+-SiC区域环和肖特基接触外围的多个P+-SiC保护环包括：采用绝缘介质材料，制作选择性离子注入掩蔽层，绝缘介质材料是SiO2；在温度200℃～500℃时进行Al离子注入；所述的P+-SiC区域环注入离子为Al离子，所述的注入能量为50kev～450kev；所述注入的总注入剂量为1×1014cm-2～8×1014cm-2之间；在惰性气体氛围中进行Al离子注入后的高温激活退火，激活退火的温度范围为1600℃～1850℃，形成肖特基金属下P+-SiC区域环和肖特基接触外围的多个P+-SiC保护环。
上述方案中，所述的肖特基金属和封装加厚金属都为Al金属，肖特基金属的厚度2000埃，封装加厚金属的厚度4μm。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明采用Al作为肖特基金属，封装加厚金属也是Al，避免了肖特基金属与封装加厚金属之间因氧化而需要进行其他工艺，制备工艺相对简单，同时降低了导通电阻。
2、本发明肖特基金属下选择性P+-SiC区域环和肖特基接触外围的多个P+-SiC保护环采用一次注入工艺形成，且在形成N离子注入掩蔽层的同时形成Al离子注入的掩蔽层，器件制备工艺相对简单。
3、本发明采用Al作为肖特基金属，具有与Si肖特基器件相近的低导通电压，同时在P+-SiC区域环下面设置与之对应的N+-SiC区域环，作为雪崩击穿时的保护环，提高反向阻断电压。
4、本发明提供的具有低导通电压、高反向阻断电压的SiC肖特基二极管，可广泛的应用于原有的Si肖特基器件系统。在不改变原有电路拓扑和工作方式的情况下，提升反向击穿电压，与系统形成良好匹配，节省了新器件与原有系统的匹配成本，应用前景广阔。
附图说明
图1为本发明提供的具有低导通电压、高反向阻断电压的SiC肖特基二极管的剖面图；
图2为本发明提供的不同金属的正向肖特基特性图；
图3为本发明实施例器件的反向I-V特性图；
图4为本发明提供的具有低导通电压、高反向阻断电压的SiC肖特基二极管的制作方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如图1所示，图1为本发明提供的具有低导通电压、高反向阻断电压的SiC肖特基二极管的剖面图，该SiC肖特基二极管包括N++-SiC衬底和N--SiC外延层，N--SiC外延层形成于N++-SiC衬底之上，且N++-SiC衬底背面设有N型欧姆接触电极，N--SiC外延层表面设有肖特基接触电极，肖特基接触电极之下有选择性P+-SiC区域环，P+-SiC区域环之下有与P+-SiC区域环对应的N+-SiC区域环，作为雪崩击穿时的保护环；肖特基接触电极的外围设有多个P+-SiC保护环，作为该二极管器件的终端保护结构；在肖特基接触电极边缘设有SiO2钝化层，在SiO2钝化层上方设有场板。
图2给出了本发明提供的不同金属的肖特基特性。在N--SiC外延层上淀积不同肖特基金属Al、Ti、Mo、Ni各200nm，其中Ti、Mo为目前商业化SiC肖特基二极管器件常用的肖特基金属。从实验结果可知，采用Al、Ti、Mo、Ni肖特基金属形成的肖特基二极管的理想因子分别为1.023，1.018，1.019，1.022，说明都符合热电子发射机制，从而推算出形成的肖特基势垒高度分别为0.58eV，0.88eV，1.15eV，1.66eV。因此，采用Al肖特基可以获得与Si肖特基二极管器件相近的导通电压。
图3为本发明提供的不同肖特基金属的反向I-V特性图。从图3中可以看到，采用Al作为肖特基金属，获得与Si肖特基器件相近的低导通电压的同时，反向漏电流也在可控范围内。
图4为本发明提供的具有低导通电压、高反向阻断电压的SiC肖特基二极管的制作方法，该方法可制作图1所示的SiC肖特基二极管，包括以下步骤：
步骤1000：在N++-SiC衬底上生长N--SiC外延层。
在掺杂浓度为1019cm-3水平的N++-SiC衬底正面利用CVD方法外延N--SiC层；所述N--SiC外延层掺杂浓度为8×1015cm-3，厚度为12μm。
步骤200：在N++-SiC衬底背面形成欧姆接触。
在N++-SiC衬底背面生长Ni金属200nm；在950℃温度下，氮气氛围中进行快速热退火5min，形成N+-SiC的欧姆接触。
步骤300：在N--SiC外延层上制备N+-SiC区域保护环。
在N--SiC外延层上PECVD生长2μm厚SiO2，采用光刻显影技术，光刻出注入窗口，采用ICP刻蚀的方法刻蚀去除需要注入区的SiO2，形成选择性N离子注入和Al离子注入的掩蔽层；在温度200℃时进行N离子注入；所采用的N离子能量为375kev，所述能量的注入总剂量为4×1012cm-2；在Ar2气体氛围中，1300℃，30min，进行N离子注入后的高温激活退火，形成N+-SiC区域保护环。
步骤400：在N--SiC外延层上一次注入形成肖特基金属下选择性P+-SiC区域环和肖特基接触外围的多个P+-SiC保护环。
形成N离子注入掩蔽层的同时形成Al离子注入的掩蔽层；在温度500℃时进行Al离子注入；所采用的Al离子能量组合为50kev，90kev，200kev，350kev，所述能量的注入总剂量为3.62E14cm-2；在Ar2气体氛围中，1850℃，5min，进行Al离子注入后的高温激活退火，形成肖特基金属下P+-SiC区域环和肖特基接触外围的多个P+-SiC保护环。
步骤500：PECVD淀积钝化层SiO2，并腐蚀SiO2窗口。
在器件表面采用PECVD方法淀积400nm厚SiO2钝化层；光刻显影，制作窗口图形，并湿法腐蚀SiO2窗口。
步骤600：生长肖特基金属、封装加厚金属环及场板金属。
采用电子束沉积生长Al肖特基金属200nm；在器件表面再次旋涂光刻胶，通过光刻形成场板金属图形，从而同时分别形成肖特基接触和场板金属；再次采用电子束沉积生长Al封装加厚金属4μm。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种SiC肖特基二极管，包括N++-SiC衬底和N--SiC外延层，所述N--SiC外延层形成于所述N++-SiC衬底之上，且所述N++-SiC衬底背面设有N型欧姆接触电极，其特征在于：
所述N--SiC外延层表面设有肖特基接触电极，所述肖特基接触电极之下有选择性P+-SiC区域环，所述P+-SiC区域环之下有与P+-SiC区域环对应的N+-SiC区域环，作为雪崩击穿时的保护环；所述肖特基接触电极的外围设有多个P+-SiC保护环，作为该二极管器件的终端保护结构；在所述肖特基接触电极边缘设有SiO2钝化层，在SiO2钝化层上方设有场板；
所述N+-SiC区域环的掺杂浓度为3E17cm-3-5E17cm-3之间，环宽小于或者等于P+-SiC区域环，两边各缩进0-1μm之间，其纵向厚度为0.1μm-0.5μm之间；所述肖特基接触电极采用金属Al形成，采用了金属Al肖特基接触电极后的SiC肖特基二极管的导通电压为0.6V。
2.根据权利要求1所述的SiC肖特基二极管，其特征在于，所述SiC肖特基二极管采用的导通电压与Si肖特基二极管的导通电压相近。
3.根据权利要求1所述的SiC肖特基二极管，其特征在于，该SiC肖特基二极管应用于高压600V-1200V的开关电源(SMPS)和功率因数校正(PFC)电路，该高压600V-1200V为Si肖特基二极管器件所不能达到的。
4.根据权利要求1所述的SiC肖特基二极管，其特征在于，所述N+-SiC区域环作为雪崩击穿时的保护环，能够有效分散P+-SiC区域环边缘的电场分布，在反向击穿时起到保护作用。
5.一种SiC肖特基二极管的制作方法，包括如下步骤：
在N++-SiC衬底上生长N--SiC外延层；
在N++-SiC衬底背面形成欧姆接触电极；
在N--SiC外延层上制备N+-SiC区域保护环；
在N--SiC外延层上一次注入形成肖特基金属下选择性P+-SiC区域环和肖特基接触外围的多个P+-SiC保护环；
通过PECVD的方法，在已制备多个P+-SiC保护环上淀积钝化层SiO2，并腐蚀SiO2窗口；
制备Al肖特基金属和封装加厚金属Al，同时形成肖特基接触和场板金属；
其中，所述N+-SiC区域保护环的掺杂浓度为3E17cm-3-5E17cm-3之间，环宽小于或者等于P+-SiC区域环，两边各缩进0-1μm之间，其纵向厚度为0.1μm-0.5μm之间；所述肖特基接触电极采用金属Al形成，采用了金属Al肖特基接触电极后的SiC肖特基二极管的导通电压为0.6V。
6.根据权利要求5所述的制作方法，其特征在于，所述在N++-SiC衬底上生长N--SiC外延层包括：
在掺杂浓度为1018～1019cm-3的N++-SiC衬底正面利用CVD方法外延N--SiC层；所述N--SiC外延层掺杂浓度为8×1015cm-3～1×1016cm-3，厚度为5～15μm。
7.根据权利要求5所述的制作方法，其特征在于，所述在N++-SiC衬底背面形成欧姆接触电极包括：
在N++-SiC衬底上背面生长Ni金属；
在900℃～1000℃温度范围内，在真空环境或惰性气体氛围中进行快速热退火，形成N++-SiC的欧姆接触。
8.根据权利要求5所述的制作方法，其特征在于，所述在N--SiC外延层上制备N+-SiC区域保护环包括：
在N--SiC外延层上制作绝缘介质SiO2作为N离子注入的阻挡层；
在温度200℃～500℃时进行N离子注入；
所述的N离子能量为40kev～375kev；所述N离子的注入总剂量为4×1012cm-2～6×1012cm-2之间；
在惰性气体氛围中进行N离子注入后的高温激活退火，激活退火的温度范围为1300℃～1500℃，形成N+-SiC区域保护环。
9.根据权利要求5所述的制作方法，其特征在于，在N--SiC外延层上一次注入形成的肖特基金属下选择性P+-SiC区域环和肖特基接触外围的多个P+-SiC保护环包括：
采用绝缘介质材料，制作选择性离子注入掩蔽层，绝缘介质材料是SiO2；
在温度200℃～500℃时进行Al离子注入；
所述的P+-SiC区域环注入离子为Al离子，所述的注入能量为50kev～450kev；所述注入的总注入剂量为1×1014cm-2～8×1014cm-2之间；
在惰性气体氛围中进行Al离子注入后的高温激活退火，激活退火的温度范围为1600℃～1850℃，形成肖特基金属下P+-SiC区域环和肖特基接触外围的多个P+-SiC保护环。
10.根据权利要求5所述的制作方法，其特征在于，所述的肖特基金属和封装加厚金属都为Al金属，肖特基金属的厚度2000埃，封装加厚金属的厚度4μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310580966.2A CN103579375B (zh) | 2013-11-18 | 2013-11-18 | 一种SiC肖特基二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310580966.2A CN103579375B (zh) | 2013-11-18 | 2013-11-18 | 一种SiC肖特基二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103579375A CN103579375A (zh) | 2014-02-12 |
| CN103579375B true CN103579375B (zh) | 2016-08-17 |
Family
ID=50050737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310580966.2A Active CN103579375B (zh) | 2013-11-18 | 2013-11-18 | 一种SiC肖特基二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103579375B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783581A (zh) * | 2017-01-20 | 2017-05-31 | 吉林麦吉柯半导体有限公司 | 半导体晶圆的加工方法、应用及肖特基二极管的制备方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241338B (zh) * | 2014-09-29 | 2017-06-13 | 中国科学院微电子研究所 | 一种SiC金属氧化物半导体晶体管及其制作方法 |
| CN107293601B (zh) * | 2016-04-12 | 2021-10-22 | 朱江 | 一种肖特基半导体装置及其制备方法 |
| CN106783851B (zh) * | 2017-01-19 | 2023-12-29 | 江苏紫峰知识产权服务有限公司 | 集成肖特基二极管的SiCJFET器件及其制作方法 |
| CN113161408B (zh) * | 2020-12-28 | 2022-06-07 | 全球能源互联网研究院有限公司 | 高压SiC肖特基二极管的结终端结构及其制备方法 |
| CN113488560B (zh) * | 2021-06-21 | 2022-07-15 | 西安理工大学 | 一种全光控SiC高压器件及其制造方法 |
| WO2023155099A1 (zh) * | 2022-02-17 | 2023-08-24 | 深圳市大疆创新科技有限公司 | 背照式雪崩光电二极管阵列芯片、接收芯片、测距装置及可移动平台 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1652346A (zh) * | 2004-02-02 | 2005-08-10 | 三垦电气株式会社 | 半导体发光元件与保护元件的复合半导体装置 |
| CN101540343A (zh) * | 2009-04-14 | 2009-09-23 | 西安电子科技大学 | 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法 |
| CN103000698A (zh) * | 2012-11-23 | 2013-03-27 | 中国科学院微电子研究所 | 一种SiC结势垒肖特基二极管及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009046596A1 (de) * | 2009-11-11 | 2011-05-12 | Robert Bosch Gmbh | Schottkydiode |
-
2013
- 2013-11-18 CN CN201310580966.2A patent/CN103579375B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1652346A (zh) * | 2004-02-02 | 2005-08-10 | 三垦电气株式会社 | 半导体发光元件与保护元件的复合半导体装置 |
| CN101540343A (zh) * | 2009-04-14 | 2009-09-23 | 西安电子科技大学 | 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法 |
| CN103000698A (zh) * | 2012-11-23 | 2013-03-27 | 中国科学院微电子研究所 | 一种SiC结势垒肖特基二极管及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783581A (zh) * | 2017-01-20 | 2017-05-31 | 吉林麦吉柯半导体有限公司 | 半导体晶圆的加工方法、应用及肖特基二极管的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103579375A (zh) | 2014-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103579375B (zh) | 一种SiC肖特基二极管及其制作方法 | |
| CN103000698B (zh) | 一种SiC结势垒肖特基二极管及其制作方法 | |
| CN106024914A (zh) | 混合阳极电极结构的GaN基肖特基二极管及其制备方法 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN103618006B (zh) | 一种快恢复二极管及其制造方法 | |
| CN102130160A (zh) | 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法 | |
| CN101540343A (zh) | 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法 | |
| CN108122971B (zh) | 一种rc-igbt器件及其制备方法 | |
| CN101540283A (zh) | 场限环结构的4H-SiC PiN/肖特基二极管制作方法 | |
| CN106992117A (zh) | 一种SiC结势垒肖特基二极管的制作方法 | |
| CN113644129B (zh) | 一种具有台阶式P型GaN漏极结构的逆阻型HEMT | |
| CN107978642A (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN102664197B (zh) | Jfet及其制造方法以及使用该jfet的微型逆变器 | |
| CN115411095B (zh) | 具有介电调控混合场板终端的sbd结构及其制备方法 | |
| CN109545842A (zh) | 碳化硅器件终端结构及其制作方法 | |
| CN102820323B (zh) | 纳米碳化硅/晶体碳化硅双缓变结快速恢复二极管及其制备方法 | |
| CN111192926B (zh) | 氧化镓肖特基二极管及其制备方法 | |
| JP2013140974A (ja) | パワー素子及びその製造方法 | |
| CN102376779B (zh) | SiC肖特基二极管及其制作方法 | |
| CN106298970A (zh) | 一种高压快速软恢复二极管及其制造方法 | |
| CN112331720B (zh) | 一种具有高阈值稳定性型氮化镓功率半导体器件 | |
| CN111180335A (zh) | 一种GaN基垂直二极管及其制备方法 | |
| CN110752260A (zh) | 新型GaN结势垒肖特基二极管及其制备方法 | |
| CN107068740B (zh) | 源阶梯场板垂直型功率晶体管 | |
| CN115377224A (zh) | 一种高击穿双极场限环结构的氧化镓肖特基二极管及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191113 Address after: 221000 1f-2f, A2 plant, No.26 Chuangye Road, economic and Technological Development Zone, Xuzhou City, Jiangsu Province Patentee after: Jiangsu zhongkehanyun Semiconductor Co., Ltd Address before: 100083 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics, Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right |