CN103000698A - 一种SiC结势垒肖特基二极管及其制作方法 - Google Patents

Abstract

本发明公开了一种SiC结势垒肖特基二极管及其制作方法，该SiC结势垒肖特基二极管包括：N⁺-SiC衬底；形成于该N⁺-SiC衬底之上的同型N^--SiC外延层；形成于该N^--SiC外延层上的肖特基金属接触；形成于该肖特基金属接触之下N^-区域中的P型区；形成于该肖特基金属接触边缘处的一个P^-型环，该P^-型环作为结终端延伸区域；形成于该P^-型环上的n个P⁺型环，n≥2；形成于该n个P⁺型环间的SiO₂钝化层；以及形成于该N⁺-SiC衬底背面的N型欧姆接触。本发明提出的SiC结势垒肖特基二极管，能够降低器件表面的峰值电场，有利于提高器件的击穿电压，且通过一次Al离子注入结合刻蚀的方法，避免了多次Al离子注入，器件制备工艺相对简单。

Description

一种SiC结势垒肖特基二极管及其制作方法

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种SiC结势垒肖特基二极管及其制作方法。

背景技术

宽禁带半导体碳化硅(SiC)材料除了具有较宽的禁带宽度外，还具有高的击穿电场、高的热导率、高的电子饱和速率等优点。因此，以SiC材料制备的电力电子器件具有更高的耐压容量、电流密度和工作频率，可在高频、高温环境中工作，可靠性高、适合苛刻的工作环境等。因此，基于SiC材料的新一代电力电子器件已成为电力电子技术最为重要的发展方向，在军事和民事领域具有重要的应用前景。

在SiC的二极管中，肖特基结构的显著优点是开关速度快，属于多数载流子器件，没有反向恢复时间，但在高电压下肖特基势垒退化、反向漏电流大，无法实现高耐压器件。与肖特基结构比较起来，PiN器件具有更高的耐压，但是反向恢复时间相对较长，正向压降相对较大。而结势垒肖特基结构(JBS)，是将肖特基和PiN结构结合在一起的一种器件结构，通过pn结势垒排除隧穿电流对最高阻断电压的限制，结合了两者的优点。JBS结构相比于肖特基器件，反向模式下泄漏电流更低，阻断电压高。因此，在高速、高耐压的SiC二极管领域，JBS器件具有极大的优势。

为了缓解表面终止的结边缘处的电场集中，提高器件的实际击穿电压，需要对器件进行结终端结构的设计。其结构主要包括场板(FP)、场限环(FLR)、结终端延伸(JTE)等结构。其中，结终端延伸结构(JTE)在SiC电力电子器件结构中具有非常广泛的应用。

在SiC的JBS器件的制备中，为了使肖特基金属下的各P区之间的N^-区域充分耗尽，P区的浓度一般为10¹⁸cm^-3数量级，标记为P⁺区；而P型JTE区存在一个优值浓度，该优值浓度与N^-漂移层的浓度有关，一般为10¹⁷cm^-3数量级，标记为P^-区。通常，为了制备具有结终端延伸结构的SiCJBS器件，需要在制备工艺中进行两次不同剂量的Al离子注入，分别形成具有不同浓度的P⁺区和P^-区，其工艺难度和工艺成本相对较高。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种SiC结势垒肖特基二极管及其制作方法，以在提高器件的击穿电压的同时降低工艺难度和工艺成本。

(二)技术方案

为实现上述目的，本发明提供了一种SiC结势垒肖特基二极管，该SiC结势垒肖特基二极管包括：N⁺-SiC衬底；形成于该N⁺-SiC衬底之上的同型N^--SiC外延层；形成于该N^--SiC外延层上的肖特基金属接触；形成于该肖特基金属接触之下N^-区域中的P型区；形成于该肖特基金属接触边缘处的一个P^-型环，该P^-型环作为结终端延伸(JTE)区域；形成于该P^-型环上的n个P⁺型环，n≥2；形成于该n个P⁺型环间的SiO₂钝化层；以及形成于该N⁺-SiC衬底背面的N型欧姆接触。

上述方案中，所述P型区位于肖特基金属接触下及肖特基结边缘处，是通过Al离子注入形成的，该P型区的浓度沿外延层表面向外延层体内方向不同，分别标记为P⁺区和P^-区。所述P⁺区和P^-区是通过一次离子注入的工艺形成的。

上述方案中，所述n个P⁺型环是通过刻蚀形成的，各P⁺型环间呈等间距或不等间距分布。所述P⁺型环宽的范围为5至10μm，环间距的范围为3至8μm。

上述方案中，所述肖特基金属接触之下N^-区域中的P型区间距的范围为3至6μm，P型区宽度的为2至5μm。

上述方案中，所述SiO₂钝化层的厚度为0.5至1μm。

为实现上述目的，本发明还提供了一种制作SiC结势垒肖特基二极管的方法，该方法包括：

步骤10、在N⁺-SiC衬底上外延生长N^--SiC层；

步骤20、在N^--SiC外延层上制备P⁺和P^-区，在P^--JTE区制备P⁺环；

步骤30、在N⁺-SiC衬底上背面形成N⁺-SiC的欧姆接触；

步骤40、通过热氧化和PECVD的方法，在已完成P⁺和P^-区的N^--SiC外延层上淀积钝化层SiO₂；

步骤50、在钝化层SiO₂上旋涂光刻胶后，通过光刻形成肖特基接触图案，腐蚀钝化层SiO₂开孔后，再采用电子束沉积生长金属Ni，金属剥离后，完成器件的制备。

上述方案中，所述步骤10包括：在掺杂浓度为10¹⁸至10¹⁹cm^-3水平的N⁺-SiC衬底正面利用CVD方法外延N^--SiC层，其掺杂剂量为6×10¹⁵cm^-3，厚度为25μm。

上述方案中，所述步骤20包括：

步骤201、在N^--SiC外延层上生长Ti/Ni金属层作为Al离子注入的阻挡层；

步骤202、在400℃温度下，在SiC外延层上进行Al离子注入，获得从SiC外延层表面向体内Al离子为高剂量和低剂量依次箱形分布的离子注入区；

步骤203、利用刻蚀工艺，将JTE上部分区域的高剂量Al离子注入区部分去除；

步骤204、在1500℃至1700℃温度范围内，在惰性气体氛围中，进行SiC的Al离子注入后的激活退火，获得P⁺和P^-区，以及在P^--JTE区的P⁺环。

上述方案中，步骤202中所述Al离子注入的能量为30kev至550kev。所述注入的能量包括30keV、70keV、100keV、136keV、150keV、215keV、307keV、412keV和550keV；所述能量的注入剂量分别为2×10¹⁴cm^-2、2.6×10¹⁴cm^-2、3.5×10¹⁴cm^-2、6.5×10¹⁴cm^-2、5.2×10¹³cm^-2、7.7×10¹³cm^-2、9×10¹³cm^-2、1.02×10¹⁴cm^-2和1.67×10¹⁴cm^-2。

上述方案中，所述步骤30包括：

步骤301、在N⁺-SiC衬底上背面生长Ni金属；

步骤302、在900℃至1000℃温度范围内，在真空环境或惰性气体氛围中进行快速热退火，在N⁺-SiC衬底上背面形成N⁺-SiC的欧姆接触。

(三)有益效果

本发明实施例提出的SiC结势垒肖特基二极管制作方法具有以下有益效果：

1、本发明由于采用改进后的终端结构，能够降低器件表面的峰值电场，有利于提高器件的击穿电压；

2、本发明采用的一次Al离子注入结合刻蚀的方法，避免了多次Al离子注入，器件制备工艺相对简单，在提高器件的击穿电压的同时降低了工艺难度和工艺成本。

附图说明

图1是现有通过一次Al离子注入制备的SiC结势垒肖特基二极管的剖面图；

图2是依照本发明实施例的SiC结势垒肖特基二极管的剖面图；

图3(a)和图3(b)分别是利用仿真软件对图1所示结构的器件和图2所示结构的器件在相同反偏压下器件表面及体内的电场分布的模拟结果；

图4是依照本发明实施例的SiC结势垒肖特基二极管的反向I-V特性曲线模拟仿真图；

图5是依照本发明实施例的制作SiC结势垒肖特基二极管的方法流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

针对采用两次不同剂量的Al离子注入分别形成具有不同浓度的P⁺区和P^-区时工艺难度和工艺成本相对较高的问题，可利用一次Al离子注入同时形成P⁺和P^-两个区域，然后通过刻蚀的方法将JTE区域的P⁺区去除，从而形成具有P^-的JTE区域，如图1所示。

本发明在图1所示的通过一次Al离子注入制备的SiC结势垒肖特基二极管结构的基础上，改进其终端结构，不仅在器件的制备中只需要一次Al离子注入，而且利用该终端结构有利于进一步提高器件的击穿电压。目前，这种结构未见报道，在SiC二极管中亦无应用实例。

如图2所示，图2是依照本发明实施例的SiC结势垒肖特基二极管的剖面图，该SiC结势垒肖特基二极管包括：N⁺-SiC衬底；形成于该N⁺-SiC衬底之上的同型N^--SiC外延层；形成于该N^--SiC外延层上的肖特基金属接触；形成于该肖特基金属接触之下及肖特基结边缘处N^-区域中的P型区，且是通过Al离子注入形成的，该P型区的浓度沿外延层表面向外延层体内方向不同，分别标记为P⁺区和P^-区；形成于该肖特基金属接触边缘处的一个P^-型环，该P^-型环作为结终端延伸(JTE)区域；形成于该P^-型环上的n个P⁺型环，n≥2；形成于该n个P⁺型环间的SiO₂钝化层；以及形成于该N⁺-SiC衬底背面的N型欧姆接触。

其中，所述P⁺区和P^-区是通过一次离子注入的工艺形成的，所述n个P⁺型环是通过刻蚀形成的，各P⁺型环间呈等间距或不等间距分布；P⁺型环宽的经典值范围为5至10μm，环间距经典值范围为3至8μm。所述肖特基金属接触之下N^-区域中的P型区间距经典值范围为3至6μm，P型区宽度经典值为2至5μm。所述SiO₂钝化层的厚度为0.5至1μm。

该SiC结势垒肖特基二极管的特点是通过刻蚀使P^-的JTE区上部包含有P⁺环，这种结构比起只具有P^--JTE的器件，能够进一步降低肖特基结边缘处表面峰值电场，从而有利于提高器件的击穿电压。

为了便于比较，图3(a)和图3(b)分别给出了利用仿真软件对图1所示结构的器件和图2所示结构的器件在相同反偏压下器件表面及体内的电场分布的模拟结果。

在模拟中，结合器件制备的实际情况，P^--JTE区域的浓度设置稍低于优值浓度。其中，注入区总深度为0.8um，其中P⁺区域深度为0.2um。图3(a)和图3(b)分别给出了在相同反偏压下上述两种器件中0.21um和0.8um处的电场分布。从图3(a)和图3(b)中可以看到，JTE上部各P⁺环的出现，使得器件中电场呈多个电场峰出现，从而有效降低了器件中的峰值电场强度。图4给出了图3(a)和图3(b)所示两种结构器件的反向击穿特性，从图4中可以看到该结构的应用有效提高器件的击穿电压。

基于图2所示的SiC结势垒肖特基二极管，图5示出了依照本发明实施例的制作SiC结势垒肖特基二极管的方法流程图，该方法包括以下步骤：

步骤10、在N⁺-SiC衬底上外延生长N^--SiC层。

在掺杂浓度为10¹⁸至10¹⁹cm^-3水平的N⁺-SiC衬底正面利用CVD方法外延N^--SiC层，其掺杂水平为6×10¹⁵cm^-3，厚度为25μm。

步骤20、在N^--SiC外延层上制备P⁺和P^-区，在P^--JTE区制备P⁺环。该步骤具体如下：

步骤201、在N^--SiC外延层上生长Ti/Ni金属层作为Al离子注入的阻挡层；

步骤202、在400℃温度下，利用能量为30kev至550kev的Al离子，在SiC外延层上进行离子注入，获得从SiC外延层表面向体内Al离子为高剂量和低剂量依次箱形分布的离子注入区；Al离子注入的能量为30kev至550kev；所述注入的能量包括30keV、70keV、100keV、136keV、150keV、215keV、307keV、412keV和550keV；所述能量的注入剂量分别为2×10¹⁴cm^-2、2.6×10¹⁴cm^-2、3.5×10¹⁴cm^-2、6.5×10¹⁴cm^-2、5.2×10¹³cm^-2、7.7×10¹³cm^-2、9×10¹³cm^-2、1.02×10¹⁴cm^-2和1.67×10¹⁴cm^-2；

步骤203、利用刻蚀工艺，将JTE上部分区域的高剂量Al离子注入区部分去除；

步骤204、在1500℃至1700℃温度范围内，在惰性气体氛围(例如，氩气)中，进行Si2C的Al离子注入后的激活退火，获得P⁺和P^-区，以及在P^--JTE区的P⁺环。

步骤30、在N⁺-SiC衬底上背面形成N⁺-SiC的欧姆接触。该步骤具体如下：

步骤301、在N⁺-SiC衬底上背面生长Ni金属；

步骤302、在900℃至1000℃温度范围内，在真空环境或惰性气体氛围中进行快速热退火，在N⁺-SiC衬底上背面形成N⁺-SiC的欧姆接触。

步骤40、通过热氧化和PECVD的方法，在已完成P⁺和P^-区的N^--SiC外延层上淀积钝化层SiO₂。

步骤50、在钝化层SiO₂上旋涂光刻胶后，通过光刻形成肖特基接触图案，腐蚀钝化层SiO₂开孔后，再采用电子束沉积生长金属Ni，金属剥离后，完成器件的制备。

最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (13)

1.一种SiC结势垒肖特基二极管，其特征在于，该SiC结势垒肖特基二极管包括：

N⁺-SiC衬底；

形成于该N⁺-SiC衬底之上的同型N^--SiC外延层；

形成于该N^--SiC外延层上的肖特基金属接触；

形成于该肖特基金属接触之下N^-区域中的P型区；

形成于该肖特基金属接触边缘处的一个P^-型环，该P^-型环作为结终端延伸(JTE)区域；

形成于该P^-型环上的n个P⁺型环，n≥2；

形成于该n个P⁺型环间的SiO₂钝化层；以及

形成于该N⁺-SiC衬底背面的N型欧姆接触。

2.根据权利要求1所述的SiC结势垒肖特基二极管，其特征在于，所述P型区位于肖特基金属接触下及肖特基结边缘处，是通过Al离子注入形成的，该P型区的浓度沿外延层表面向外延层体内方向不同，分别标记为P⁺区和P^-区。

3.根据权利要求2所述的SiC结势垒肖特基二极管，其特征在于，所述P⁺区和P^-区是通过一次离子注入的工艺形成的。

4.根据权利要求1所述的SiC结势垒肖特基二极管，其特征在于，所述n个P⁺型环是通过刻蚀形成的，各P⁺型环间呈等间距或不等间距分布。

5.根据权利要求4所述的SiC结势垒肖特基二极管，其特征在于，所述P⁺型环宽的范围为5至10μm，环间距的范围为3至8μm。

6.根据权利要求1所述的SiC结势垒肖特基二极管，其特征在于，所述肖特基金属接触之下N^-区域中的P型区间距的范围为3至6μm，P型区宽度的为2至5μm。

7.根据权利要求1所述的SiC结势垒肖特基二极管，其特征在于，所述SiO₂钝化层的厚度为0.5至1μm。

8.一种制作SiC结势垒肖特基二极管的方法，其特征在于，该方法包括：

步骤10、在N⁺-SiC衬底上外延生长N^--SiC层；

步骤20、在N^--SiC外延层上制备P⁺和P^-区，在P^--JTE区制备P⁺环；

步骤30、在N⁺-SiC衬底上背面形成N⁺-SiC的欧姆接触；

步骤40、通过热氧化和PECVD的方法，在已完成P⁺和P^-区的N^--SiC外延层上淀积钝化层SiO₂；

步骤50、在钝化层SiO₂上旋涂光刻胶后，通过光刻形成肖特基接触图案，腐蚀钝化层SiO₂开孔后，再采用电子束沉积生长金属Ni，金属剥离后，完成器件的制备。

9.根据权利要求8所述的制作SiC结势垒肖特基二极管的方法，其特征在于，所述步骤10包括：

在掺杂浓度为10¹⁸至10¹⁹cm^-3水平的N⁺-SiC衬底正面利用CVD方法外延N^--SiC层，其掺杂剂量为6×10¹⁵cm^-3，厚度为25μm。

10.根据权利要求8所述的制作SiC结势垒肖特基二极管的方法，其特征在于，所述步骤20包括：

步骤201、在N^--SiC外延层上生长Ti/Ni金属层作为Al离子注入的阻挡层；

步骤202、在400℃温度下，在SiC外延层上进行Al离子注入，获得从SiC外延层表面向体内Al离子为高剂量和低剂量依次箱形分布的离子注入区；

步骤203、利用刻蚀工艺，将JTE上部分区域的高剂量Al离子注入区部分去除；

步骤204、在1500℃至1700℃温度范围内，在惰性气体氛围中，进行SiC的Al离子注入后的激活退火，获得P⁺和P^-区，以及在P^--JTE区的P⁺环。

11.根据权利要求10所述的制作SiC结势垒肖特基二极管的方法，其特征在于，步骤202中所述Al离子注入的能量为30kev至550kev。

12.根据权利要求11所述的制作SiC结势垒肖特基二极管的方法，其特征在于，

所述注入的能量包括30keV、70keV、100keV、136keV、150keV、215keV、307keV、412keV和550keV；

所述能量的注入剂量分别为2×10¹⁴cm^-2、2.6×10¹⁴cm^-2、3.5×10¹⁴cm^-2、6.5×10¹⁴cm^-2、5.2×10¹³cm^-2、7.7×10¹³cm^-2、9×10¹³cm^-2、1.02×10¹⁴cm^-2和1.67×10¹⁴cm^-2。

13.根据权利要求8所述的制作SiC结势垒肖特基二极管的方法，其特征在于，所述步骤30包括：

步骤301、在N⁺-SiC衬底上背面生长Ni金属；

步骤302、在900℃至1000℃温度范围内，在真空环境或惰性气体氛围中进行快速热退火，在N⁺-SiC衬底上背面形成N⁺-SiC的欧姆接触。

Images