CN103346169B - SiC结势垒肖特基二极管及其制造方法 - Google Patents
SiC结势垒肖特基二极管及其制造方法 Download PDFInfo
- Publication number
- CN103346169B CN103346169B CN201310314763.9A CN201310314763A CN103346169B CN 103346169 B CN103346169 B CN 103346169B CN 201310314763 A CN201310314763 A CN 201310314763A CN 103346169 B CN103346169 B CN 103346169B
- Authority
- CN
- China
- Prior art keywords
- described light
- schottky diode
- conduction type
- heavily doped
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 238000002513 implantation Methods 0.000 claims description 18
- 150000002500 ions Chemical class 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 230000000670 limiting effect Effects 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 3
- 230000002441 reversible effect Effects 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 230000005684 electric field Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 6
- 241001354791 Baliga Species 0.000 abstract description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 41
- 230000006872 improvement Effects 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000001017 electron-beam sputter deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种SiC结势垒肖特基二极管及其制造方法，所述SiC结势垒肖特基二极管包括：第一导电类型的衬底；第一导电类型的外延层，形成于所述衬底上；肖特基金属接触，形成于所述外延层上；第二导电类型的重掺杂区，形成于所述肖特基金属接触下；第二导电类型的轻掺杂区，形成于所述重掺杂区下；第二导电类型的轻掺杂阱，形成于所述轻掺杂区下，且所述轻掺杂阱的宽度小于所述轻掺杂区的宽度；以及欧姆接触，形成于所述衬底背面。本发明提出的SiC结势垒肖特基二极管，能够明显降低PN结拐角处的电场集中效应，进一步提高器件的反向击穿电压和Baliga品质因数（BFOM）值。
Description
技术领域
本发明涉及半导体器件技术领域，特别是涉及一种SiC结势垒肖特基二极管及其制造方法。
背景技术
碳化硅(SiC)是第三代半导体材料的典型代表，由于SiC材料具有高热导率、高饱和漂移速度和高击穿电场等优点，特别适合用于制造高温、高频和高辐射等极端环境中的大功率器件。SiC功率二极管是SiC功率器件的重要分支，主要包括肖特基势垒二极管（SBD）、PIN二极管和结势垒肖特基二极管（JunctionBarrierSchottkydiode，JBS）。其中SiC结势垒肖特基二极管结合了SBD与PIN二极管的优点，既具有SBD优良的开关特性，又有接近PIN二极管的高阻断能力，有望在工作电压为1KV以上、开关速度要求高的场合发挥重要作用。作为功率器件的一个重要特性，反向击穿电压通常受限于PN结拐角处电场集中效应而远达不到SiC材料所决定的理论值，因此如何减小电场集中效应一直是功率器件结构设计与制造的重中之重。功率器件的设计通常一方面追求反向击穿电压尽可能的大，另一方面又期望正向导通电阻能够尽可能的小，这本身就相互矛盾难以实现两全。因此，功率器件通常采用Baliga品质因数BFOM(Baliga’sFigureofMerit，4×Vbr2/Ron)值的大小来综合评价器件的正反向性能，即BFOM值越大则器件性能越好。
2012年，YingWang等人（WangYing,LiTing,ChenYuxian,etal.IEEETransonElectronDevices,2012,59(1):114-120）通过在传统的4H-SiC结势垒肖特基二极管结构中引入P阱而提出了一种可大幅度提高阻断电压与BFOM的POP(P+gridsOntheP-well)型JBS结构，如图1所示。图1示出了典型的现有POP型SiC结势垒肖特基二极管的结构剖视图，N+型SiC衬底11上形成有N-型SiC外延层12，N+型SiC衬底11下方形成N型欧姆接触14作为肖特基二极管的阴极，N-型SiC外延层12上形成肖特基金属接触13作为肖特基二极管的阳极，肖特基金属接触13下方形成有多个P+区15，每个P+区15下方各形成有一个窄P-阱区16，窄P-阱区16的宽度W2小于P+区15的宽度W1，并且在器件的边缘处还形成有绝缘层17作为场板，以改善器件边缘处的电场，该绝缘层17可以采用氧化硅等材料制成。当外加正向偏压时，肖特基结由于势垒较小，先于PN结开启，电流流经P+区15之间的N-型SiC外延层12，因而其开启电压较小；当外加反向偏压时，P+区15之间的N-型SiC外延层12耗尽将肖特基势垒屏蔽，击穿电压与SBD相比有很大提升。在宽P+区15下增加轻掺杂窄P-阱区16的目的在于：既减小了P+区的电场集中又限制了导通电阻的大幅度增加，与普通结势垒肖特基二极管相比，优化结构的反向击穿电压和BFOM值分别提高了2.2倍和4.1倍。可以认为该器件的反向特性仍会受到P+区拐角集中电场的制约，所以此结构对击穿电压的提高范围有限。
发明内容
（一）要解决的技术问题
本发明的所要解决的技术问题是对现有POP型结势垒肖特基二极管器件结构进行改进，在尽可能不增加制造难度与成本的情况下，能够进一步明显降低重掺杂P+区的边缘电场集中效应从而提高反向击穿电压和BFOM值。
（二）技术方案
为了解决上述技术问题，本发明提供了一种结势垒肖特基二极管，包括：第一导电类型的衬底；第一导电类型的外延层，形成于所述衬底上；肖特基金属接触，形成于所述外延层上；第二导电类型的重掺杂区，形成于所述肖特基金属接触下；第二导电类型的轻掺杂区，形成于所述重掺杂区下；第二导电类型的轻掺杂阱，形成于所述轻掺杂区下，且所述轻掺杂阱的宽度小于所述轻掺杂区的宽度；以及欧姆接触，形成于所述衬底背面。
优选地，所述重掺杂区和所述轻掺杂区在所述衬底表面上的投影重合。
优选地，所述重掺杂区的掺杂浓度高于所述轻掺杂区的掺杂浓度，所述轻掺杂区的掺杂浓度不小于所述轻掺杂阱的掺杂浓度。
优选地，所述重掺杂区的掺杂浓度为1×1018-1×1020cm-3，所述轻掺杂区和所述轻掺杂阱的掺杂浓度为5×1015-8×1017cm-3。
优选地，所述肖特基金属接触边缘处具有场板和/或场限环和/或结终端扩展结构。
优选地，所述衬底和所述外延层的材料为SiC。
本发明还提供了一种制造上述结势垒肖特基二极管的方法，包括：对所述外延层进行离子注入以形成所述轻掺杂阱；对所述外延层进行离子注入以形成所述轻掺杂区；改变注入离子的能量与剂量对所述外延层进行离子注入以形成所述重掺杂区。
优选地，形成所述轻掺杂阱所采用的注入离子的能量范围为300kev-750kev，且注入剂量范围为5×1012-3×1013cm-2。
优选地，形成所述轻掺杂区所采用的注入离子的能量范围为50kev-400kev，且注入剂量范围为1×1013-9×1013cm-2。
优选地，形成所述重掺杂区所采用的注入离子的能量范围为15kev-60kev，且注入剂量范围为4×1013-8×1014cm-2。
优选地，上述方法还包括：在惰性气体保护下采用高温退火激活掺杂离子。
（三）有益效果
上述技术方案将现有POP型JBS器件结构中的P+区在衬底的厚度方向上进一步划分为新的P+区和宽P-阱区，从而大幅度降低了P+区的边缘电场集中效应以进一步提高击穿电压，同时由于导通电阻并未明显增加，所以也将增加器件的BFOM值。在器件制造方面，在采用同一套掩膜板的情况下，只需适当降低或调整离子注入的能量和剂量，就可以实现改进后的结构，但其性能却有了更进一步提高。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不理解为对本发明进行任何限制，在附图中：
图1为典型的现有POP型SiC结势垒肖特基二极管的结构剖视图；
图2为根据本发明实施例的SiC结势垒肖特基二极管的结构剖视图；
图3为在X1与XL的和保持不变的情况下根据本发明实施例的SiC结势垒肖特基二极管的反向击穿电压随XL取值的变化；
图4为在X1与XL的和保持不变的情况下根据本发明实施例的SiC结势垒肖特基二极管的导通电阻与BFOM值随XL取值的变化；以及
图5A-5D为根据本发明实施例的SiC结势垒肖特基二极管的制造方法流程图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
图2为根据本发明实施例的SiC结势垒肖特基二极管的结构剖视图。如图2所示，与图1中的SiC结势垒肖特基二极管的结构类似，也具有N+型SiC衬底21、N-型SiC外延层22、肖特基金属接触23、N型欧姆接触24以及绝缘层27，对于相同的部分不再累述。与现有POP型SiC结势垒肖特基二极管相比，根据本发明实施例的SiC结势垒肖特基二极管在保持窄P-阱区不变的情况下，将图1中的P+区15沿衬底的厚度方向进一步划分为如图2所示的新的P+区25和在其之下的宽P-阱区28。作为优选，P+区25和宽P-阱区28在SiC衬底表面上的投影重合，且其比窄P-阱区26在SiC衬底表面上的投影面积大。P+区25、宽P-阱区28和窄P-阱区26都可以采用均匀掺杂或不均匀掺杂，如可以按照高斯分布等一种或多种分布函数进行掺杂。作为一种优选方案，P+区25掺杂浓度为1×1018至1×1020cm-3，宽P-阱区28和窄P-阱区26的掺杂浓度为5×1015至8×1017cm-3，且P+区25的掺杂浓度高于宽P-阱区28的掺杂浓度，宽P-阱区28的掺杂浓度不小于窄P-阱区26的掺杂浓度。宽P-阱区28与窄P-阱区26的掺杂浓度也可以完全相同。为了进一步提高器件的性能，还可以在肖特基金属接触边缘处形成绝缘层27，以形成场板和/或场限环和/或结终端扩展结构。
采用这种改进的结构并利用与原结构同一套掩膜板和相同或相似的制造工艺，就能够进一步降低P+区的边缘电场集中效应以提高击穿电压，同时由于导通电阻并未明显增加，所以也将增加器件的BFOM值。
为了使结构改进前后器件性能上有对比性，利用仿真软件MEDICI进行了器件仿真。改进前后器件的尺寸参数如表1所示，除非加以说明，仿真时采取的结构参数均为原POPJBS结构参数的最优取值（参见WangYing,LiTing,ChenYuxian,etal.IEEETransonElectronDevices,2012,59(1):114-120）。其中，改进前，图1中P+区15的深度X1’和窄P-阱16的深度X2’均为1.5微米；改进后，图1中的X1’划分为图2中新的P+区25的深度X1和宽P-阱区28的深度XL，即X1’=X1+XL，相应的新的P-阱的深度为X2=X2’+XL。改进前后都采用均匀掺杂，且改进后的宽P-阱28与窄P-阱26的掺杂浓度相同。
表1改进前后JBS结构的部分参数
图3给出了在X1与XL的和保持为1.5μm且X2’保持1.5μm不变的情况下，宽P-阱区深度XL的取值对器件击穿电压的影响。从中可以看出，器件的击穿电压随XL所占比例的增大而上升。这是因为只有当XL足够厚时，产生的耗尽层才能更好地屏蔽P+区下的电场。其中XL=0时的器件结构即为原POP型结构，此结构的击穿电压最低，仅为1580V。当XL=1.25μm时，击穿电压高达1715V。可见，改进的结构在不改变原工艺流程和版图的情况下，仅通过调整宽P-阱区深度便可将击穿电压提高8.5%。
图4给出了X1与XL之和保持为1.5μm、X2’保持1.5μm不变时，正向导通电阻与BFOM值随着XL的变化情况。从图4中得知，正向导通电阻会随着宽P-阱区深度XL的增大而增大。这是因为宽P-阱区越厚，额外引入的轻掺杂P区体电阻越大。通常采用BFOM值的大小来综合评价功率器件的正反向性能，即BFOM值越大则器件性能越好。由于改进的结构的正向导通电阻会随着XL的增大而增大，而与此同时击穿电压的提升却有限，因此BFOM会随着XL的增大先增后减，在X1/XL(μm)的值达到1.25/0.25时出现一个峰值，此时BFOM达到最大值19.7×106V2(mΩ·cm2)-1，比原结构提高了5%。
图5A-5D示出了根据本发明实施例的SiC结势垒肖特基二极管的制造方法流程图。根据本发明实施例的SiC结势垒肖特基二极管的制造方法包括：
步骤S1，在N-型SiC外延层22上，采用一次离子注入形成窄P-阱区26。
在N+型4H-SiC衬底21上采用CVD法生长预定厚度与浓度的N-型4H-SiC外延层22后，接着在其上淀积一定厚度的诸如SiO2或Ni/Ti的注入掩蔽层30，随后采用光刻、刻蚀等图形转移技术在注入掩蔽层30上形成窄P-阱区的离子注入窗口，然后在300-400℃下实施注入剂量为5×1012-3×1013cm-2且注入能量为300kev-750kev的高能Al+离子注入，作为一个优选示例，注入剂量为9×1012cm-2且注入能量为400keV，以形成窄P-阱区26，如图5A所示，最后去除注入掩蔽层。实际注入的离子种类及其能量与剂量取决于器件的结构尺寸与性能要求。
步骤S2，在N-型4H-SiC外延层22上采用一次离子注入通过改变注入离子的能量与剂量形成P+区25和宽P-阱区28。
在进行步骤S1后的N-型4H-SiC外延层22上再次淀积一定厚度的诸如SiO2或Ni/Ti的注入掩蔽层31，接着采用光刻、刻蚀等图形转移技术在注入掩蔽层上形成P+区25与宽P-阱区28的离子注入窗口，随后在300-400℃下实施注入剂量为1×1013-9×1013cm-2且注入能量为50kev-400kev的次高能量Al+离子的注入，作为一个优选示例，注入剂量为5×1013cm-2且注入能量为200keV，形成如图5B所示的宽P-阱区28；然后再实施注入能量为15kev-60kev且注入剂量为4×1013-8×1014cm-2的Al+离子注入，作为一个优选示例，注入能量为50keV且注入剂量为3.5×1014cm-2，形成如图5C所示的P+区25。其中，为了更好地控制掺杂离子的浓度分布，还可以在一次注入过程中多次改变注入离子的能量与剂量甚至改变注射角度以实施倾斜注射。
步骤S3，在惰性气体保护下采用高温退火激活掺杂离子。
在进行步骤S2后，去除注入掩蔽层，并利用氩气保护在1600℃的高温退火10-40分钟以实现激活掺杂离子及其浓度再分布。
随后就可以采用常规工艺形成如图5D所示的器件结构。如采用电子束蒸发或溅射在N+型SiC衬底背面淀积厚度约300纳米的Ni等金属，并在约950℃下退火以形成欧姆接触；采用PECVD在N-型4H-SiC外延层表面上淀积300纳米厚的SiO2，光刻刻蚀出SiO2图形窗口后，采用电子束蒸发或溅射厚度约300纳米的Ni等金属，并在与N-型4H-SiC外延层的接触区形成肖特基接触。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
Claims (8)
1.一种结势垒肖特基二极管，包括：
第一导电类型的衬底；
第一导电类型的外延层，形成于所述衬底上；
肖特基金属接触，形成于所述外延层上；
第二导电类型的重掺杂区，形成于所述肖特基金属接触下；
第二导电类型的轻掺杂区，形成于所述重掺杂区下；
第二导电类型的轻掺杂阱，形成于所述轻掺杂区下，且所述轻掺杂阱的宽度小于所述轻掺杂区的宽度；以及
欧姆接触，形成于所述衬底背面；
其中，所述重掺杂区的掺杂浓度高于所述轻掺杂区的掺杂浓度，所述轻掺杂区的掺杂浓度不小于所述轻掺杂阱的掺杂浓度；
其中，所述衬底和所述外延层的材料为SiC。
2.如权利要求1所述的结势垒肖特基二极管，其中，所述重掺杂区和所述轻掺杂区在所述衬底表面上的投影重合。
3.如权利要求1所述的结势垒肖特基二极管，其中，所述重掺杂区的掺杂浓度为1×1018-1×1020cm-3，所述轻掺杂区和所述轻掺杂阱的掺杂浓度为5×1015-8×1017cm-3。
4.如权利要求1-3中任一项所述的结势垒肖特基二极管，其中，所述肖特基金属接触边缘处具有场板和/或场限环和/或结终端扩展结构。
5.一种制造如权利要求1-4中任一项所述结势垒肖特基二极管的方法，包括：
对所述外延层进行离子注入以形成所述轻掺杂阱；
对所述外延层进行离子注入以形成所述轻掺杂区；
改变注入离子的能量与剂量对所述外延层进行离子注入以形成所述重掺杂区。
6.如权利要求5所述的方法，其中，形成所述轻掺杂阱所采用的注入离子的能量范围为300kev-750kev，且注入剂量范围为5×1012-3×1013cm-2。
7.如权利要求5所述的方法，其中，形成所述轻掺杂区所采用的注入离子的能量范围为50kev-400kev，且注入剂量范围为1×1013-9×1013cm-2；形成所述重掺杂区所采用的注入离子的能量范围为15kev-60kev，且注入剂量范围为4×1013-8×1014cm-2。
8.如权利要求5-7中任一项所述的方法，还包括：在惰性气体保护下采用高温退火激活掺杂离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310314763.9A CN103346169B (zh) | 2013-07-24 | 2013-07-24 | SiC结势垒肖特基二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310314763.9A CN103346169B (zh) | 2013-07-24 | 2013-07-24 | SiC结势垒肖特基二极管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103346169A CN103346169A (zh) | 2013-10-09 |
| CN103346169B true CN103346169B (zh) | 2016-04-20 |
Family
ID=49280954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310314763.9A Active CN103346169B (zh) | 2013-07-24 | 2013-07-24 | SiC结势垒肖特基二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103346169B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015149375A (ja) * | 2014-02-06 | 2015-08-20 | 住友電気工業株式会社 | ダイオード |
| JP6611943B2 (ja) * | 2016-07-20 | 2019-11-27 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| CN109473482A (zh) | 2017-09-08 | 2019-03-15 | 创能动力科技有限公司 | 肖特基器件及其制造方法 |
| CN107910379A (zh) * | 2017-11-22 | 2018-04-13 | 北京燕东微电子有限公司 | 一种SiC结势垒肖特基二极管及其制作方法 |
| CN107887450B (zh) * | 2017-12-15 | 2024-07-09 | 泰科天润半导体科技（北京）有限公司 | 一种提高峰值电流的肖特基二极管的结构及制备方法 |
| CN109256427A (zh) * | 2018-09-19 | 2019-01-22 | 电子科技大学 | 一种集成肖特基二极管的SiC MOSFET器件 |
| CN111192825B (zh) * | 2018-12-12 | 2023-08-04 | 深圳方正微电子有限公司 | 碳化硅肖特基二极管及其制造方法 |
| CN109994539A (zh) * | 2019-03-29 | 2019-07-09 | 华中科技大学 | 一种碳化硅结势垒肖特基二极管及其制备方法 |
| CN110212023B (zh) * | 2019-05-29 | 2020-10-09 | 西安电子科技大学 | 一种能够减小反向漏电流的结型势垒肖特基二极管 |
| CN110797391B (zh) * | 2019-10-23 | 2023-07-18 | 中国电子科技集团公司第十三研究所 | 肖特基二极管的制备方法 |
| CN116093165A (zh) * | 2023-04-10 | 2023-05-09 | 深圳市晶扬电子有限公司 | 一种紧凑的低电容型肖特基二极管 |
| CN116487445B (zh) * | 2023-06-19 | 2023-09-29 | 西安电子科技大学 | 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法 |
| CN117153892A (zh) * | 2023-08-07 | 2023-12-01 | 深圳市盛邦半导体有限公司 | 抗辐射加固肖特基二极管及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0450306B1 (en) * | 1990-02-28 | 1996-07-24 | Hitachi, Ltd. | High-speed diode and method for producing the same |
| CN102437201A (zh) * | 2011-11-25 | 2012-05-02 | 中国科学院微电子研究所 | SiC结势垒肖特基二极管及其制作方法 |
-
2013
- 2013-07-24 CN CN201310314763.9A patent/CN103346169B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0450306B1 (en) * | 1990-02-28 | 1996-07-24 | Hitachi, Ltd. | High-speed diode and method for producing the same |
| CN102437201A (zh) * | 2011-11-25 | 2012-05-02 | 中国科学院微电子研究所 | SiC结势垒肖特基二极管及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| High-Performance Junction Barrier Schottky Rectifier With Optimized Structure;Ying Wang et al;《IEEE Transaction On Electron Devices》;20120131;第59卷(第1期);Page 114-120 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103346169A (zh) | 2013-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103346169B (zh) | SiC结势垒肖特基二极管及其制造方法 | |
| CN103000698B (zh) | 一种SiC结势垒肖特基二极管及其制作方法 | |
| JP5774205B2 (ja) | 半導体装置 | |
| CN108281491B (zh) | 一种具有台阶结构的碳化硅功率器件及其制备方法 | |
| JP5497894B2 (ja) | 単極半導体部品と半導体装置の製造方法 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN102437201A (zh) | SiC结势垒肖特基二极管及其制作方法 | |
| JP5865016B2 (ja) | トレンチ型ショットキー接合型半導体装置及びその製造方法 | |
| CN109860273B (zh) | Mps二极管器件及其制备方法 | |
| CN110504329A (zh) | 一种低导通电阻高耐压金刚石功率二极管的制备方法 | |
| US9722029B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN104538450A (zh) | 具有低特征导通电阻的SiC VDMOSFET结构及其制造方法 | |
| CN107978642A (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN106711190A (zh) | 一种具有高性能的半导体器件及制造方法 | |
| KR20150078759A (ko) | 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 | |
| CN109888024B (zh) | Mps二极管器件及其制备方法 | |
| CN102456748A (zh) | 一种肖特基二极管及其制造方法 | |
| CN108598147B (zh) | 渐变组分漂移层垂直型功率二极管及其制作方法 | |
| CN112397566A (zh) | 碳化硅器件及其制备方法 | |
| CN116722028A (zh) | 一种碳化硅mosfet器件结构及制备方法 | |
| CN113517356B (zh) | 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法 | |
| CN115410922A (zh) | 一种垂直型氧化镓晶体管及其制备方法 | |
| CN209766431U (zh) | Mps二极管器件 | |
| CN111799338B (zh) | 一种沟槽型SiC JBS二极管器件及其制备方法 | |
| Deng et al. | Design and optimization of linearly graded field limiting ring termination for high-voltage SiC diodes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |