CN117153892A - 抗辐射加固肖特基二极管及其制作方法 - Google Patents
抗辐射加固肖特基二极管及其制作方法 Download PDFInfo
- Publication number
- CN117153892A CN117153892A CN202310991109.5A CN202310991109A CN117153892A CN 117153892 A CN117153892 A CN 117153892A CN 202310991109 A CN202310991109 A CN 202310991109A CN 117153892 A CN117153892 A CN 117153892A
- Authority
- CN
- China
- Prior art keywords
- well region
- region
- layer
- epitaxial layer
- inversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005855 radiation Effects 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 78
- 239000002184 metal Substances 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 19
- 238000002513 implantation Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 239000002905 metal composite material Substances 0.000 claims description 7
- 230000000694 effects Effects 0.000 abstract description 28
- 239000004065 semiconductor Substances 0.000 abstract description 17
- 230000035945 sensitivity Effects 0.000 abstract description 7
- 230000002035 prolonged effect Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 209
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 31
- 229910010271 silicon carbide Inorganic materials 0.000 description 30
- 239000000463 material Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 11
- 239000000243 solution Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 230000002441 reversible effect Effects 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000010248 power generation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体技术领域，尤其涉及一种抗辐射加固肖特基二极管及其制作方法，该抗辐射加固肖特基二极管包括：含有阱区、外延层以及至少一个反型区的基础结构；反型区分别与外延层以及基础结构的阳极金属层接触；反型区设置于阱区和阳极金属层之间，且处于阱区的顶部。由于本发明在阱区与阳极金属层之间设置有反型区，且反型区分别与外延层和阳极金属层接触，通过阱区内部的反型区提供肖特基接触区域，用阱区保护肖特基接触区域，降低了器件的单粒子效应的敏感程度，提升了使用寿命。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种抗辐射加固肖特基二极管及其制作方法。
背景技术
碳化硅(Silicon Carbide，SiC)作为第三代半导体材料的代表，相比于硅(Silicon，Si)等传统半导体材料具有更宽的禁带宽度、更高的临界击穿场强、更高的饱和电子漂移速度和更高的热导率等特点。采用SiC半导体材料制造的功率器件可以实现更高的工作电压、更高的工作效率、更高的工作温度和更大的电流密度，进而可提升功率处理单元的电能转换效率，简化散热设计，降低模块体积和重量，实现更好的系统性能。
目前，以SiC肖特基二极管为代表的SiC功率器件在光伏发电、风力发电、充电桩等民用领域已经得到广泛应用，展现了良好的综合性能。但在宇航领域，由于受宇宙空间辐射环境的影响，特别是高能重离子辐射后，SiC肖特基二极管会发生单粒子效应，器件性能随之发生严重退化甚至烧毁，最终会导致电子系统无法正常工作，所以如何降低SiC肖特基二极管单粒子效应以提升使用寿命，是一个亟待解决的问题。
上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。
发明内容
本发明的主要目的在于提供一种抗辐射加固肖特基二极管及其制作方法，旨在解决现有技术中由于宇宙空间辐射环境影响，导致SiC肖特基二极管发生单粒子效应，器件使用寿命较低的技术问题。
为实现上述目的，本发明提出一种抗辐射加固肖特基二极管，所述抗辐射加固肖特基二极管包括：含有阱区、外延层以及至少一个反型区的基础结构；
所述反型区分别与所述外延层以及所述基础结构的阳极金属层接触；
所述反型区设置于所述阱区和所述阳极金属层之间，且处于所述阱区的顶部。
可选地，所述外延层的掺杂类型和所述反型区的掺杂类型为第一掺杂类型，所述阱区的掺杂类型为第二掺杂类型。
可选地，所述抗辐射加固肖特基二极管还包括：场氧化层；
所述场氧化层设置于所述外延层和所述阳极金属层之间，且处于所述阳极金属层底部。
可选地，所述阳极金属层通过相邻所述场氧化层之间形成的接触孔与所述反型区和所述阱区接触。
可选地，所述反型区从所述阱区两侧向所述阱区内部延伸设置。
可选地，所述反型区与所述阱区之间形成的PN结深度小于所述阱区与所述外延层之间形成的PN结深度。
此外，为实现上述目的，本发明还提出了一种抗辐射加固肖特基二极管制作方法，所述抗辐射加固肖特基二极管制作方法包括以下步骤：
获取含有阱区和外延层的基础结构；
对所述阱区的顶部进行选择性掺杂，形成与所述外延层接触的反型区；
在注入后的基础结构顶部沉积金属复合层，并对所述金属复合层进行刻蚀形成阳极金属层；
获得刻蚀后的基础结构构成的抗辐射加固肖特基二极管。
可选地，所述获取含有阱区和外延层的基础结构的步骤，包括：
根据额定电压参数对外延晶片进行制备，并对制备后的外延晶片进行掺杂，获得含有阱区和外延层的基础结构，所述外延层的掺杂类型为第一掺杂类型；
相应地，所述对所述阱区的顶部进行选择性掺杂，形成与所述外延层接触的反型区的步骤之前，还包括：
在所述基础结构顶部沉积第一硬掩模层，并对所述第一硬掩模层进行刻蚀，获得阱区注入窗口；
通过所述阱区注入窗口对所述阱区进行选择性掺杂，以使所述阱区的掺杂类型为第二掺杂类型；
相应地，所述对所述阱区的顶部进行选择性掺杂，形成与所述外延层接触的反型区的步骤，包括：
对注入后的阱区顶部进行选择性掺杂，形成与所述外延层接触的反型区，所述反型区的掺杂类型为所述第一掺杂类型。
可选地，所述通过所述阱区注入窗口对所述阱区进行选择性掺杂的步骤之后，还包括：
去除所述第一硬掩模层，并执行所述对注入后的阱区顶部进行选择性掺杂，形成与所述外延层接触的反型区的步骤。
可选地，所述对注入后的阱区顶部进行选择性掺杂，形成与所述外延层接触的反型区步骤之前，还包括：
对注入后的基础结构顶部沉积第二掩膜层，并对所述第二掩膜层进行刻蚀，获得反型区注入窗口；
相应地，所述对注入后的阱区顶部进行选择性掺杂，形成与所述外延层接触的反型区的步骤，包括：
通过所述反型区注入窗口对所述注入后的阱区顶部进行选择性掺杂，形成与所述外延层接触的反型区。
本发明提供了一种抗辐射加固肖特基二极管及其制作方法，该抗辐射加固肖特基二极管包括：含有阱区、外延层以及至少一个反型区的基础结构；所述反型区分别与所述外延层以及所述基础结构的阳极金属层接触；所述反型区设置于所述阱区和所述阳极金属层之间，且处于所述阱区的顶部。由于本发明在阱区与阳极金属层之间设置有反型区，且反型区分别与外延层和阳极金属层接触，通过阱区内部的反型区提供肖特基接触区域，用阱区保护肖特基接触区域，降低了器件的单粒子效应的敏感程度，提升了使用寿命。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明提出的抗辐射加固肖特基二极管第一实施例的结构示意图；
图2为本发明抗辐射加固肖特基二极管制作方法的第一实施例的流程示意图；
图3为本发明抗辐射加固肖特基二极管制作方法的第一实施例中外延晶片的结构示意图；
图4为本发明抗辐射加固肖特基二极管制作方法的第一实施例中阱区离子注入示意图；
图5为本发明抗辐射加固肖特基二极管制作方法的第一实施例中反型区离子注入示意图；
图6为本发明抗辐射加固肖特基二极管制作方法的第一实施例中接触孔示意图；
图7为本发明抗辐射加固肖特基二极管制作方法的第一实施例中接触孔版图示意图。
附图标号说明：
| 标号 | 名称 | 标号 | 名称 |
| 101 | 阴极金属层 | 108 | 阳极金属层 |
| 102 | 衬底 | 109 | 肖特基接触 |
| 103 | 缓冲层 | 110 | 欧姆接触 |
| 104 | 外延层 | 111 | 有源区场氧化层 |
| 105 | 阱区 | 112 | 接触孔 |
| 106 | 终端 | 113 | 反型区 |
| 107 | 终端场氧化层 |
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
参照图1，图1为本发明提出的抗辐射加固肖特基二极管第一实施例的结构示意图，在本实施例中，所述抗辐射加固肖特基二极管包括：含有阱区105、外延层104以及至少一个反型区113的基础结构；
所述反型区113分别与所述外延层104以及所述基础结构的阳极金属层108接触；
所述反型区113设置于所述阱区105和所述阳极金属层108之间，且处于所述阱区105的顶部。
需要说明的是，SiC肖特基二极管的单粒子效应机理一般认为：当高能重离子辐射进入器件内部后，在入射径迹方向会激发产生大量电子-空穴对，在高电场作用下，局部瞬态高密度电流会产生大量热并突破材料极限，造成材料局部性质退化；随着重离子注量的增加，最终表现为器件整体性能的累积退化直至烧毁；而在这一过程中肖特基接触区域可被认为是最敏感的区域。SiC肖特基二极管一般可包括：SBD、JBS、MPS等结构类型，每种类型均需要在芯片有源区蚀刻打开大面积连续接触孔，进而与阳极金属实现肖特基接触，这就不可避免的引入了单粒子效应敏感区。而本实施例可有效降低单粒子效应的敏感区域。
可理解的是，如图1所示，本实施例中的基础结构可包括外延层104，上述外延层104可由SiC半导体材料组成，还可以是Si或者氮化镓(Gallium Nitride，GaN)等半导体材料组成，本实施例采用SiC半导体材料组成进行说明。
应理解的是，在外延层104顶部可设置有阱区105，具体阱区105的数量本实施例不加以限制，且阱区105可按照一定间隔进行排列，在外延区顶部两侧还设置有终端106，具体终端106的数量本实施例也不加以限制。
需要强调的是，上述反型区113可设置于上述阱区105内顶部，但并未完全覆盖整个阱区105顶部，这是由于还需通过未覆盖区域与阳极金属层108连通以接收电流，同时如图1所示，一个阱区105内的所述反型区113可设置为一个，但为了使效果更佳，也可从所述阱区105两侧向所述阱区105内部延伸设置，具体延伸长度本实施例不加以限制。
进一步地，为了通过阱区105降低单粒子效应的敏感程度，在本实施例中，上述外延层104的掺杂类型和所述反型区113的掺杂类型为第一掺杂类型，所述阱区105的掺杂类型为第二掺杂类型。
需要说明的是，上述掺杂类型包括N型掺杂类型以及P型掺杂类型，可将N型掺杂类型作为上述第一掺杂类型，进而P型掺杂类型为上述第二掺杂类型，当然还可以将P型掺杂类型作为上述第一掺杂类型，进而N型掺杂类型为上述第二掺杂类型，本实施例中通过第一掺杂类型为N型掺杂类型，第二掺杂类型为P型掺杂类型进行说明，进而上述外延层104和反型区113的掺杂类型为N型，上述阱区105的掺杂类型为P型。
可理解的是，在对外延层104进行掺杂时，可以是均匀掺杂也可以是按照一定规律变换浓度掺杂，且可根据半导体的材料的不同采用注入或扩散的方式进行掺杂，本实施例均不加以限制。
应理解的是，由于在第一掺杂类型的外延层104上选择掺杂形成第二掺杂类型的阱区105，并在阱区105上通过选择掺杂形成第一掺杂类型的反型区113，且第一掺杂类型的反型区113与第一掺杂类型的外延层104连通，形成导流通道，进而由于掺杂浓度的不同，反型区113与阳极金属层108之间则可形成肖特基接触109，阱区105与阳极金属层108之间则可形成欧姆接触110。
可理解的是，上述阱区105的掺杂及杂质激活后形成的PN结的深度可大于0.2um，优选可在0.5um以上，且越深越好，上述反型区113与所述阱区105之间形成的PN结深度可小于所述阱区105与所述外延层104之间形成的PN结深度，且反型区113在掺杂及杂质激活后净掺杂浓度可在1×1014/cm3～1×1015/cm3的范围内，上述PN结的深度以及掺杂浓度本实施例均不加以限制。
还需要说明的是，上述反型区113的图形可以是条形、矩形、六边形、圆形、矩形网格以及六边形网格等图形，本实施例采用条形进行说明，但不加以限制。
需要强调的是，上述阱区105的掺杂浓度以及相邻阱区105之间的间距可根据实际情况进行调整，使器件反向偏置时，阱区105的耗尽区可扩展连接并将反型区113阻断包围，提高器件的反阻断电压，降低反偏漏电流。
在具体实现中，由于本实施例在第二掺杂类型的阱区105内设置有第一掺杂类型的反型区113，通过反型区113提供肖特基接触109区域，同时通过反型区113与第一掺杂类型的外延层104连通来实现正向偏置时的电流通路，进而可将单粒子效应敏感的肖特基接触109内置在阱区105内部，用阱区105来保护肖特基接触109区域，降低器件单粒子效应敏感程度，提升了使用寿命，同时阱区105中间保留了第二掺杂类型的区域，与阳极金属层108之间欧姆接触110，提升了反偏时阱区105的耗尽与扩展能力。
还需要强调的是，由于硅基抗辐射加固肖特基二极管也存在单粒子效应问题，进而也可采用上述方案进行解决，具体解决方案可参照碳化硅抗辐射加固肖特基二极管，本实施例对此不一一赘述。
进一步地，考虑到相邻阱区105之间还存在直接与阳极金属层108接触的外延层104，为了防止外延层104与阳极金属层108之间形成单粒子效应敏感的肖特基接触109，进而在本实施例中，所述抗辐射加固肖特基二极管有源区还包括：场氧化层；
所述场氧化层设置于所述外延层104和所述阳极金属层108之间，且处于所述阳极金属层108底部。
需要说明的是，上述场氧化层可分为终端场氧化层107以及有源区场氧化层111，其中终端场氧化层107可设置于终端106顶部，有源区场氧化层111可完全覆盖阱区105之间的外延层104与阳极金属层108之间的区域，且上述场氧化层的厚度可优选在200nm以上，具体本实施例不加以限制。
可理解的是，通过上述有源区场氧化层111可避免阳极金属层108直接与第一掺杂类型的外延层104接触形成肖特基接触109，进而当重离子入射阱区105之外的区域时，由于阳极金属并未直接与外延层104接触，进而不会在该区域形成瞬态大电流，提升了器件抗单粒子效应的能力。
进一步地，为了将阱区105与阳极金属层108连通，在本实施例中，所述阳极金属层108通过相邻所述场氧化层之间形成的接触孔112与所述反型区113和所述阱区105接触。
应理解的是，上述接触孔112可由刻蚀场氧化层形成，即阱区105外第一掺杂类型的外延层104上方场氧化层保留，反型区113与阱区105内上方场氧化层刻蚀形成接触孔112，通过接触孔112将阳极金属层108与反型区113接触形成肖特基接触109，通过接触孔112将阳极金属层108与阱区105接触形成欧姆接触110。
在具体实现中，可通过选择性刻蚀场氧化层形成接触孔112，把原本传统结构中敏感的肖特基区通过接触孔，保留了一部分场氧化层，限制了原始结构中敏感肖特基接触区的形成，避免阳极金属层108直接与第一掺杂类型的外延层104接触。
进一步地，上述抗辐射加固肖特基二极管还包括：阴极金属层101、衬底102以及缓冲层103；
其中，衬底102设置于缓冲层103和阴极金属层101之间，缓冲层103顶部与外延层104底部接触设置。
需要说明的是，上述衬底102可由SiC半导体材料组成，还可以是Si或者氮化镓(Gallium Nitride，GaN)等半导体材料组成，本实施例采用SiC半导体材料组成进行说明，上述衬底102的掺杂类型可以是上述第一掺杂类型，上述缓冲层103的掺杂类型也可以是第一掺杂类型。
可理解的是，上述阴极金属层101可采用镍作为阴极金属层101，当然还可以采用其它可形成良好欧姆接触的金属作为阴极金属层101，本实施例不加以限制，且上述阴极金属层101的厚度可以是100nm～200nm。
本实施例提供了一种抗辐射加固肖特基二极管，该抗辐射加固肖特基二极管包括：含有阱区105、外延层104以及至少一个反型区113的基础结构；反型区113分别与外延层104以及基础结构的阳极金属层108接触；反型区113设置于阱区105和阳极金属层108之间，且处于阱区105的顶部。由于本实施例在第二掺杂类型的阱区105内设置有第一掺杂类型的反型区113，通过反型区113提供肖特基接触109区域，同时通过反型区113与第一掺杂类型的外延层104连通来实现正向偏置时的电流通路，进而可将单粒子效应敏感的肖特基接触109内置在阱区105内部，用阱区105来保护肖特基接触109区域，降低器件单粒子效应敏感程度，提升了使用寿命。
此外为实现上述目的，参照图2，图2为本发明抗辐射加固肖特基二极管制作方法的第一实施例的流程示意图。基于图2本发明还提出了一种抗辐射加固肖特基二极管制作方法，所述抗辐射加固肖特基二极管制作方法包括：
步骤S10：获取含有阱区105和外延层104的基础结构；
步骤S20：对所述阱区105的顶部进行选择性掺杂，形成与所述外延层104接触的反型区113；
需要说明的是，SiC肖特基二极管的单粒子效应机理一般认为：当高能重离子辐射进入器件内部后，在入射径迹方向会激发产生大量电子-空穴对，在高电场作用下，局部瞬态高密度电流会产生大量热并突破材料极限，造成材料局部性质退化；随着重离子注量的增加，最终表现为器件整体性能的累积退化直至烧毁；而在这一过程中肖特基接触区域可被认为是最敏感的区域。SiC肖特基二极管一般可包括：SBD、JBS、MPS等结构类型，每种类型均需要在芯片有源区蚀刻打开大面积连续接触孔，进而与阳极金属实现肖特基接触，这就不可避免的引入了单粒子效应敏感区。而本实施例可有效降低单粒子效应的敏感区域。
进一步地，上述步骤S10，包括：
根据额定电压参数对外延晶片进行制备，并对制备后的外延晶片进行掺杂，获得含有阱区105和外延层104的基础结构，所述外延层104的掺杂类型为第一掺杂类型。
可理解的是，上述额定电压参数可以是应用场景对器件的需求对应的参数，具体参数本实施例不加以限制。
应理解的是，参照图3，图3为本发明抗辐射加固肖特基二极管制作方法的第一实施例中外延晶片的结构示意图，如图3所示，外延晶片可包括：衬底102、缓冲层103以及外延层104；其中，上述缓冲层103设置于衬底102和外延层104之间，上述外延层104可由SiC半导体材料组成，还可以是Si或者GaN等半导体材料组成，本实施例采用SiC进行说明。
可理解的是，本实施例可通过制备先获得含有外延层104的外延晶片，再对外延层顶部进行选择性掺杂，进而可形成带有阱区105的基础结构，同时选择性掺杂的方式可以是高温离子注入的方式，也可以是扩散的方式，本实施例采用高温离子注入的方式进行说明。
需要说明的是，上述外延层104的掺杂类型和所述反型区113的掺杂类型为第一掺杂类型，所述阱区105的掺杂类型为第二掺杂类型。
还需要说明的是，上述掺杂类型包括N型掺杂类型以及P型掺杂类型，可将N型掺杂类型作为上述第一掺杂类型，进而P型掺杂类型为上述第二掺杂类型，当然还可以将P型掺杂类型作为上述第一掺杂类型，进而N型掺杂类型为上述第二掺杂类型，本实施例中通过第一掺杂类型为N型掺杂类型，第二掺杂类型为P型掺杂类型进行说明，进而上述外延层104和反型区113的掺杂类型为N型，上述阱区105的掺杂类型为P型。
可理解的是，在对外延层104进行掺杂时，可以是均匀掺杂也可以是按照一定规律变换浓度掺杂，且可根据半导体的材料的不同采用注入或扩散的方式进行掺杂，本实施例均不加以限制。
需要说明的是，上述衬底102可由SiC半导体材料组成，还可以是Si或者GaN等半导体材料组成，本实施例采用SiC进行说明，进而上述外延晶片可以是SiC外延晶片，上述衬底102的掺杂类型可以是上述第一掺杂类型，上述缓冲层103的掺杂类型也可以是第一掺杂类型。
在具体实现中，可先获取SiC外延晶片，并通过额定电压参数对SiC外延晶片进行制备，并根据第一掺杂类型对制备后的SiC外延晶片中的缓冲层103以及外延层104进行掺杂，且可采用单一的掺杂浓度分布进行生长，也可采用变掺杂浓度分布进行生长，并通过光刻和刻蚀SiC外延晶片，在SiC外延晶片表面形成可为后续光刻提供对准的标记图形，获得基础结构。
相应地，上述步骤S20之前，还包括：
在所述基础结构顶部沉积第一硬掩模层，并对所述第一硬掩模层进行刻蚀，获得阱区注入窗口；
通过所述阱区注入窗口对所述阱区105进行选择性掺杂，以使所述阱区105的掺杂类型为第二掺杂类型。
应理解的是，上述第一硬掩模层可以是二氧化硅、氮化硅或其组合，当然还可以是其它组合，本实施例不加以限制。
需要说明的是，参照图4，图4为本发明抗辐射加固肖特基二极管制作方法的第一实施例中阱区105离子注入示意图，如图4所示，在外延层104顶部可设置有阱区105，具体阱区105的数量本实施例不加以限制，且阱区105可按照一定间隔进行排列，在外延区顶部两侧还设置有终端106，具体终端106的数量本实施例也不加以限制。
可理解的是，在进行对阱区105进行选择性掺杂时，注入的元素可以是铝或硼，且可采用不同能量或剂量的多次离子注入条件形成箱式掺杂浓度分布的阱区105和终端106。
应理解的是，上述阱区105的掺杂及杂质激活后形成的PN结的深度可大于0.2um，优选可在0.5um以上，且越深越好，以达到更好的阱区105保护效果，上述阱区105的掺杂浓度以及相邻阱区105之间的间距可根据实际情况进行调整，使器件反向偏置时，阱区105的耗尽区可扩展连接并将反型区113阻断包围，提高器件的反阻断电压，降低反偏漏电流。
进一步地，上述通过所述阱区注入窗口对所述阱区105进行选择性掺杂的步骤之后，还包括：
去除所述第一硬掩模层，并执行所述对注入后的阱区105顶部进行选择性掺杂，形成与所述外延层104接触的反型区113的步骤。
在具体实现中，可对SiC外延晶片表面沉积第一硬掩膜层，并通过光刻和刻蚀第一硬掩膜层，在SiC外延晶片表面形成阱区注入窗口，再通过阱区注入窗口对SiC外延晶片进行选择性掺杂，并在离子注入后，去除SiC外延晶片表面剩余的第一硬掩膜层。
相应地，所述对所述阱区105的顶部进行选择性掺杂，形成与所述外延层104接触的反型区113的步骤，包括：
对注入后的阱区105顶部进行选择性掺杂，形成与所述外延层104接触的反型区113，所述反型区113的掺杂类型为所述第一掺杂类型。
进一步地，所述对注入后的阱区105顶部进行选择性掺杂，形成与所述外延层104接触的反型区113步骤之前，还包括：
对注入后的基础结构顶部沉积第二掩膜层，并对所述第二掩膜层进行刻蚀，获得反型区113注入窗口；
相应地，所述对注入后的阱区105顶部进行选择性掺杂，形成与所述外延层104接触的反型区113的步骤，包括：
通过所述反型区113注入窗口对所述注入后的阱区105顶部进行选择性掺杂，形成与所述外延层104接触的反型区113。
参照图5，图5为本发明抗辐射加固肖特基二极管制作方法的第一实施例中反型区113离子注入示意图，如图5所示，需要说明的是，上述第二硬掩膜层可以是二氧化硅、氮化硅或其组合，当然还可以是其它组合，本实施例不加以限制。
需要强调的是，上述反型区113可设置于上述阱区105内顶部，但并未完全覆盖整个阱区105顶部，这是由于还需通过未覆盖区域与阳极金属层108连通以接收电流，一个阱区105内的所述反型区113可设置为一个，但为了使效果更佳，也可从所述阱区105两侧向所述阱区105内部延伸设置，具体延伸长度本实施例不加以限制。
应理解的是，由于在第一掺杂类型的外延层104上选择掺杂形成第二掺杂类型的阱区105，并在阱区105上通过选择掺杂形成第一掺杂类型的反型区113，且第一掺杂类型的反型区113与第一掺杂类型的外延层104连通，形成导流通道，进而由于掺杂浓度的不同，反型区113与阳极金属层108之间则可形成肖特基接触109，阱区105与阳极金属层108之间则可形成欧姆接触110。
上述反型区113与所述阱区105之间形成的PN结深度可小于所述阱区105与所述外延层104之间形成的PN结深度，防止反型区113扩展穿通阱区105，且反型区113在掺杂及杂质激活后净掺杂浓度可在1×1014/cm3～1×1015/cm3的范围内，上述PN结的深度以及掺杂浓度本实施例均不加以限制。
还需要说明的是，上述反型区113的图形可以是条形、矩形、六边形、圆形、矩形网格以及六边形网格等图形，本实施例采用条形进行说明，但不加以限制。
可理解的是，在进行对阱区105进行选择性掺杂时，注入的元素可以是氮或硼，且反型层净掺杂浓度根据肖特基势垒进行控制。
在具体实现中，可对注入后的基础结构沉积第二硬掩膜层，并通过光刻和刻蚀第二硬掩膜层，在基础结构顶部形成反型区113注入窗口，反型区113注入窗口可覆盖阱区105之外的外延层104区域，以达到反型区113与外延层104连通的效果，起到电流通路的作用，并通过反型区113注入窗口进行选择性掺杂，注入后在阱区105表面形成反型区113，在离子注入后，去除基础结构表面的第二硬掩膜层。由于本实施例在第二掺杂类型的阱区105内设置有第一掺杂类型的反型区113，通过反型区113提供肖特基接触109区域，同时通过反型区113与第一掺杂类型的外延层104连通来实现正向偏置时的电流通路，进而可将单粒子效应敏感的肖特基接触109层内置在阱区105内部，用阱区105来保护肖特基接触109区域，降低器件单粒子效应敏感程度，提升了使用寿命，同时阱区105中间保留了第二掺杂类型的区域，与阳极金属层108之间欧姆接触110，提升了反偏时阱区105的耗尽与扩展能力。
步骤S30：在注入后的基础结构顶部沉积金属复合层，并对所述金属复合层进行刻蚀形成阳极金属层108。
需要说明的是，在注入后的基础结构顶部沉积金属复合层之前，还可在基础结构表面沉积碳膜防止高温过程基础结构表面劣化，高温离子激活后，可去除表面碳膜。
可理解的是，在去除表面碳膜后，可对基础结构进行高温氧化处理，将表面带有一定损伤的表层SiC氧化消耗掉，并通过腐蚀工艺将氧化层去除，露出缺陷更少的SiC表层。
参照图6，图6为本发明抗辐射加固肖特基二极管制作方法的第一实施例中接触孔112示意图，应理解的是，在露出缺陷更少的SiC表层后，可在表面沉积场氧化层，通过光刻和刻蚀工艺，一般可采用湿法或干法+湿法的方式选择打开分布式接触孔112，保留阱区105与外延层104上方的场氧化层，防止该区域形成肖特基接触109，成为单粒子效应敏感区。
需要说明的是，上述场氧化层可分为终端场氧化层107以及有源区场氧化层111，其中终端场氧化层107可设置于终端106顶部，有源区场氧化层111可完全覆盖阱区105之间的外延层104与阳极金属层108之间的区域，且上述场氧化层的厚度可优选在200nm以上，具体本实施例不加以限制。
可理解的是，通过上述有源区场氧化层111可避免阳极金属层108直接与第一掺杂类型的外延层104接触形成肖特基接触109，进而当重离子入射阱区105之外的区域时，由于阳极金属并未直接与外延层104接触，进而不会在该区域形成瞬态大电流，提升了器件抗单粒子效应的能力。
进一步地，为了将阱区105与阳极金属连通，在本实施例中，所述阳极金属层108通过相邻所述场氧化层之间形成的接触孔112与所述反型区113和所述阱区105接触。
应理解的是，上述接触孔112可由刻蚀场氧化层形成，即阱区105外第一掺杂类型的外延层104上方场氧化层保留，反型区113与阱区105内上方场氧化层刻蚀形成接触孔112，通过接触孔112将阳极金属层108与反型区113接触形成肖特基接触109，通过接触孔112将阳极金属层108与阱区105接触形成欧姆接触110。
参照图7，图7为本发明抗辐射加固肖特基二极管制作方法的第一实施例中接触孔112版图示意图，以条栅结构元胞为例，图7中a为阱区105在单个芯片内的分布示意图(未体现反型后的效果)；图7中b为传统接触孔112与芯片对准后示意图；图7中c为接触孔112与芯片对准后示意图；图7中d为空板示意图；图7中e为传统接触孔112单独显示示意图，图7中f为需要刻蚀打开场氧化层形成接触孔112的区域示意图，其中301为需要刻蚀打开场氧化层形成接触孔112的区域。
应理解的是，在获得上述接触孔112后，可在基础结构表面沉积阳极金属层108，根据肖特基势垒要求可选择不同的金属，本实施例可选择钛金属作为阳极金属层108，厚度可以选择100nm～200nm，进而分别形成肖特基接触109和欧姆接触110。
还需要说明的是，在上述表面沉积阳极金属层108后，可用过光刻和刻蚀阳极金属形成阳极电极。
步骤S40：获得刻蚀后的基础结构构成的抗辐射加固肖特基二极管。
可理解的是，在形成阳极电极后，可在基础结构表面涂敷聚酰亚胺钝化层，通过光刻感光聚酰亚胺钝化层形成压点，并进行固化处理。
应理解的是，在固化处理后，可对上述基础结构背面进行减薄处理，以降低器件正向压降，并在上述基础结构底部沉积欧姆接触110的阴极金属层101，上述阴极金属层101可采用镍作为阴极金属层101，当然还可以是其它金属，本实施例不加以限制，且上述阴极金属层101的厚度可以是100nm～200nm。
需要说明的是，可对上述阴极金属层101进行激光退火后再沉积阴极电极金属层钛/镍/银，最后进行检验获得抗辐射加固肖特基二极管。
本实施例提供了一种抗辐射加固肖特基二极管，该抗辐射加固肖特基二极管包括：含有阱区105、外延层104以及至少一个反型区113的基础结构；反型区113分别与外延层104以及基础结构的阳极金属层108接触；反型区113设置于阱区105和阳极金属层108之间，且处于阱区105的顶部。由于本实施例在第二掺杂类型的阱区105内设置有第一掺杂类型的反型区113，通过反型区113提供肖特基接触109区域，同时通过反型区113与第一掺杂类型的外延层104连通来实现正向偏置时的电流通路，进而可将单粒子效应敏感的肖特基接触109内置在阱区105内部，用阱区105来保护肖特基接触109区域，降低器件单粒子效应敏感程度，提升了使用寿命。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
Claims (10)
1.一种抗辐射加固肖特基二极管，其特征在于，所述抗辐射加固肖特基二极管包括：含有阱区、外延层以及至少一个反型区的基础结构；
所述反型区分别与所述外延层以及所述基础结构的阳极金属层接触；
所述反型区设置于所述阱区和所述阳极金属层之间，且处于所述阱区的顶部。
2.如权利要求1所述的抗辐射加固肖特基二极管，其特征在于，所述外延层的掺杂类型和所述反型区的掺杂类型为第一掺杂类型，所述阱区的掺杂类型为第二掺杂类型。
3.如权利要求1或2所述的抗辐射加固肖特基二极管，其特征在于，所述抗辐射加固肖特基二极管还包括：场氧化层；
所述场氧化层设置于所述外延层和所述阳极金属层之间，且处于所述阳极金属层底部。
4.如权利要求3所述的抗辐射加固肖特基二极管，其特征在于，所述阳极金属层通过相邻所述场氧化层之间形成的接触孔与所述反型区和所述阱区接触。
5.如权利要求4所述的抗辐射加固肖特基二极管，其特征在于，所述反型区从所述阱区两侧向所述阱区内部延伸设置。
6.如权利要求5所述的抗辐射加固肖特基二极管，其特征在于，所述反型区与所述阱区之间形成的PN结深度小于所述阱区与所述外延层之间形成的PN结深度。
7.一种抗辐射加固肖特基二极管制作方法，其特征在于，所述抗辐射加固肖特基二极管制作方法包括以下步骤：
获取含有阱区和外延层的基础结构；
对所述阱区的顶部进行选择性掺杂，形成与所述外延层接触的反型区；
在注入后的基础结构顶部沉积金属复合层，并对所述金属复合层进行刻蚀形成阳极金属层；
获得刻蚀后的基础结构构成的抗辐射加固肖特基二极管。
8.如权利要求7所述的抗辐射加固肖特基二极管制作方法，其特征在于，所述获取含有阱区和外延层的基础结构的步骤，包括：
根据额定电压参数对外延晶片进行制备，并对制备后的外延晶片进行选择性掺杂，获得含有阱区和外延层的基础结构，所述外延层的掺杂类型为第一掺杂类型；
相应地，所述对所述阱区的顶部进行选择性掺杂，形成与所述外延层接触的反型区的步骤之前，还包括：
在所述基础结构顶部沉积第一硬掩模层，并对所述第一硬掩模层进行刻蚀，获得阱区注入窗口；
通过所述阱区注入窗口对所述阱区进行选择性掺杂，以使所述阱区的掺杂类型为第二掺杂类型；
相应地，所述对所述阱区的顶部进行选择性掺杂，形成与所述外延层接触的反型区的步骤，包括：
对注入后的阱区顶部进行选择性掺杂，形成与所述外延层接触的反型区，所述反型区的掺杂类型为所述第一掺杂类型。
9.如权利要求8所述的抗辐射加固肖特基二极管制作方法，其特征在于，所述通过所述阱区注入窗口对所述阱区进行选择性掺杂的步骤之后，还包括：
去除所述第一硬掩模层，并执行所述对注入后的阱区顶部进行选择性掺杂，形成与所述外延层接触的反型区的步骤。
10.如权利要求9所述的抗辐射加固肖特基二极管制作方法，其特征在于，所述对注入后的阱区顶部进行选择性掺杂，形成与所述外延层接触的反型区步骤之前，还包括：
对注入后的基础结构顶部沉积第二掩膜层，并对所述第二掩膜层进行刻蚀，获得反型区注入窗口；
相应地，所述对注入后的阱区顶部进行选择性掺杂，形成与所述外延层接触的反型区的步骤，包括：
通过所述反型区注入窗口对所述注入后的阱区顶部进行选择性掺杂，形成与所述外延层接触的反型区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310991109.5A CN117153892A (zh) | 2023-08-07 | 2023-08-07 | 抗辐射加固肖特基二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310991109.5A CN117153892A (zh) | 2023-08-07 | 2023-08-07 | 抗辐射加固肖特基二极管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117153892A true CN117153892A (zh) | 2023-12-01 |
Family
ID=88903527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310991109.5A Pending CN117153892A (zh) | 2023-08-07 | 2023-08-07 | 抗辐射加固肖特基二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117153892A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4026121A1 (de) * | 1989-08-19 | 1991-03-21 | Fuji Electric Co Ltd | Leitfaehigkeitsmodulations-mosfet |
| US7851881B1 (en) * | 2008-03-21 | 2010-12-14 | Microsemi Corporation | Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode |
| CN103346169A (zh) * | 2013-07-24 | 2013-10-09 | 清华大学 | SiC结势垒肖特基二极管及其制造方法 |
| KR20140079027A (ko) * | 2012-12-18 | 2014-06-26 | 현대자동차주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| US20180358478A1 (en) * | 2017-06-09 | 2018-12-13 | AZ Power, Inc | Trench type junction barrier schottky diode with voltage reducing layer and manufacturing method thereof |
| CN109742136A (zh) * | 2018-12-30 | 2019-05-10 | 芜湖启迪半导体有限公司 | 一种肖特基二极管结构及其制造方法 |
| CN109994539A (zh) * | 2019-03-29 | 2019-07-09 | 华中科技大学 | 一种碳化硅结势垒肖特基二极管及其制备方法 |
| US20210328077A1 (en) * | 2020-04-20 | 2021-10-21 | AZ Power, Inc | Merged PiN Schottky (MPS) Diode With Multiple Cell Designs And Manufacturing Method Thereof |
-
2023
- 2023-08-07 CN CN202310991109.5A patent/CN117153892A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4026121A1 (de) * | 1989-08-19 | 1991-03-21 | Fuji Electric Co Ltd | Leitfaehigkeitsmodulations-mosfet |
| US7851881B1 (en) * | 2008-03-21 | 2010-12-14 | Microsemi Corporation | Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode |
| KR20140079027A (ko) * | 2012-12-18 | 2014-06-26 | 현대자동차주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| CN103346169A (zh) * | 2013-07-24 | 2013-10-09 | 清华大学 | SiC结势垒肖特基二极管及其制造方法 |
| US20180358478A1 (en) * | 2017-06-09 | 2018-12-13 | AZ Power, Inc | Trench type junction barrier schottky diode with voltage reducing layer and manufacturing method thereof |
| CN109742136A (zh) * | 2018-12-30 | 2019-05-10 | 芜湖启迪半导体有限公司 | 一种肖特基二极管结构及其制造方法 |
| CN109994539A (zh) * | 2019-03-29 | 2019-07-09 | 华中科技大学 | 一种碳化硅结势垒肖特基二极管及其制备方法 |
| US20210328077A1 (en) * | 2020-04-20 | 2021-10-21 | AZ Power, Inc | Merged PiN Schottky (MPS) Diode With Multiple Cell Designs And Manufacturing Method Thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11664465B2 (en) | Semiconductor device | |
| US6975013B2 (en) | Diode and method for manufacturing the same | |
| US8269262B2 (en) | Vertical junction field effect transistor with mesa termination and method of making the same | |
| US10516017B2 (en) | Semiconductor device, and manufacturing method for same | |
| CN113345807B (zh) | 一种半导体器件制备方法 | |
| CN115602730A (zh) | 一种半导体场效应晶体管及其制备方法、电路板、设备 | |
| US11824093B2 (en) | Silicon carbide semiconductor device | |
| CN117153892A (zh) | 抗辐射加固肖特基二极管及其制作方法 | |
| CN110931569A (zh) | 具有肖特基金属结的半导体装置及其制作方法 | |
| JP7332543B2 (ja) | 半導体装置 | |
| CN210607277U (zh) | 具有肖特基金属结的半导体装置 | |
| CN111009571B (zh) | 半导体装置 | |
| CN108598153B (zh) | 软恢复功率半导体二极管及其制备方法 | |
| CN113555286A (zh) | 一种氧化镓超级结肖特基二极管及其制备方法 | |
| JP6780335B2 (ja) | 逆阻止ｍｏｓ型半導体装置および逆阻止ｍｏｓ型半導体装置の製造方法 | |
| CN217562579U (zh) | 结势垒肖特基二极管器件 | |
| CN114883409B (zh) | 功率半导体器件及其应用 | |
| CN115274436B (zh) | 一种快恢复二极管及其制备方法 | |
| CN216980575U (zh) | 一种快速恢复二极管 | |
| WO2023157972A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN117995893B (zh) | 一种高压抗核辐射功率晶体管结构及制备方法 | |
| CN114388621A (zh) | 一种高抗辐射能力SiC MOSFET器件新结构及制备方法 | |
| CN115939199A (zh) | 一种igbt器件及制造方法 | |
| CN113745315A (zh) | P型基区碳化硅das器件及其制备方法 | |
| CN115579382A (zh) | 半导体器件的终端结构及其半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |