CN109742136A - 一种肖特基二极管结构及其制造方法 - Google Patents
一种肖特基二极管结构及其制造方法 Download PDFInfo
- Publication number
- CN109742136A CN109742136A CN201811648673.2A CN201811648673A CN109742136A CN 109742136 A CN109742136 A CN 109742136A CN 201811648673 A CN201811648673 A CN 201811648673A CN 109742136 A CN109742136 A CN 109742136A
- Authority
- CN
- China
- Prior art keywords
- drift layer
- injection region
- ion
- metal
- implanted regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明揭示了一种结势垒肖特基二极管,衬底上表面为N‑导电类型的第一漂移层,所述衬底的下表面为背面欧姆接触金属,所述第一漂移层上表面通过离子注入形成p﹢离子注入区域,所述第一漂移层和p﹢离子注入区域的上表面为正面肖特基接触金属,所述第一漂移层与正面肖特基接触金属之间具有N‑导电类型的第二漂移层,所述p﹢离子注入区域与正面肖特基接触金属之间具有P++注入区。本发明采用在JTE和FLR做完之后在上面再做一层N‑SiC外延层,通过在N‑外延层制备小面积的P++区增加了肖特基金属的接触面积,正向电流密度增加,同时对反向耐压方面没有影响;此外,N‑SiC外延层中P型区域为重掺杂,可以提高峰值电流,提升器件抗浪涌能力。
Description
技术领域
本发明涉及结势垒肖特基二极管结构及其制作工艺。
背景技术
SiC材料相比较于第一代半导体和第二代半导体具有禁带宽度大、击穿电场高、饱和漂移速度和热导率大等优势,广泛的被用于制备高温、高频、抗辐射、大功率的电子器件,用SiC材料制备的电力电子器件已成为目前半导体领域的前沿研究领域。
JBS(junction barrier schottky,结势垒肖特基二极管)结合了PiN二极管的高耐压低漏电流和肖特基二极管的地导通特点,将SiC材料与JBS结构结合制备SiC JBS结构综合了SiC材料的电学性能优势和JBS二极管的结构优势,具有大电流、高反压、开关速度快、抗浪涌电流强等特点,广泛的应用于高频、高压和大功率领域。
JBS结构是在在普通的肖特基二极管的漂移区集成多个网状的PN结。在正向偏置时,因为肖特基势垒低,肖特基二极管首先进入导通状态,起主要作用,随着正向电压的增大,PN结导通;反向偏置时,PN结在高反压下耗尽区向沟道区扩展,当反向电压达到某个数值时,耗尽层交叠并向N-外延层延伸,此时肖特基势垒被屏蔽在高电场之外,抑制了肖特基势垒的降低,有效改善了反向漏电流的增大。
目前的结势垒肖特基二极管存在一些问题:
1、JBS结构在漂移区引入p+区域,在低压情况下,导通电流主要由肖特基完成,P+区域的引入会降低器件的正向导通电流,增加导通电阻;但增大肖特基面积提高正向导通特性的同时,会使反向耐压能力减弱,两者之间存在一个矛盾和折中的问题;
2、JBS器件结的边缘具有电场集中效应,降低了器件的反向耐压能力,为了缓解电场集中,需要对器件的边缘终端进行优化。
发明内容
本发明所要解决的技术问题是实现一种正向电流密度增加,同时对反向耐压方面没有影响的结势垒肖特基二极管。
为了实现上述目的,本发明采用的技术方案为:一种肖特基二极管结构,所述肖特基二极管结构从下至上依次包括:
背面欧姆接触金属;
衬底;
第一漂移层,为N-导电类型;
p﹢离子注入区域,所述p﹢离子注入区域在第一漂移层上表面内部,通过离子注入形成p﹢离子注入区域;
p++离子注入区域,所述p++离子注入区域在P+离子注入区域正上方,所述p++离子注入区域宽度小于下方p+区域,注入浓度高于P+注入区;
场氧化层区域,所述场氧化层区域在JTE中间区域到N-漂移层边缘处上方;
正面肖特基接触金属,所述正面肖特基接触金属在第一漂移层及P++离子注入区域的上表面。
在所述第一漂移层与正面肖特基接触金属之间有第二漂移层;所述第二漂移层为N-导电类型,所述第二漂移层的厚度为0.5um-2μm;
所述衬底为N+导电类型4H-SiC衬底,所述第一漂移层为N-SiC外延层,所述N-SiC外延层的厚度为5um-100um,掺杂浓度为1.0×1014-2.0×1016cm-3,所述P++注入区的掺杂浓度为1.0×1019cm-3-5.0×1019cm-3,所述p﹢离子注入区域包括JTE注入区和P+注入区,所述P+注入区的p﹢离子掺杂浓度为1.0×1015-5.0×1018cm-3,所述JTE注入区p﹢离子掺杂浓度小于P+注入区p﹢离子掺杂浓度。
一种所述肖特基二极管结构的制造方法,包括以下步骤:
步骤S1、在N+导电类型4H-SiC衬底上形成N-导电类型的第一漂移层;
步骤S2、在第一漂移层上表面内部通过离子注入形成p﹢离子注入区域;
步骤S3、在p﹢离子注入区域上制作P++注入区;
步骤S4、在第一漂移层和P++注入区上制作场氧化层;
步骤S5、淀积背面欧姆接触金属;
步骤S6、淀积正面肖特基接触金属。
所述步骤S3中,先在第一漂移层上形成第二漂移层,之后在第二漂移层p+区域上方再次进行相应离子注入形成P++注入区。
所述步骤S2包括:
1)在第一漂移层上制作注入掩膜,并用掩膜版光刻出P+注入区;
2)通过离子注入形成P+注入区;
3)去除P+注入区注入掩膜;
4)在第一漂移层上制备JTE区注入掩膜,并用掩膜版光刻出JTE注入区;
5)通过离子注入形成JTE注入区;
6)去除上述JTE区注入掩膜;
7)在第一漂移层上制作注入掩膜,并用掩膜版光刻出P++注入区;
8)第一漂移层上溅射碳膜;
9)溅射碳膜在1650℃-1750℃的高温环境退火;
10)利用等离子清洗去除碳膜。
所述1)和3)中注入掩膜的材料为SiO2、Si3N4、光刻胶或金属材料,注入掩膜的厚度为0.2um-5um;所述1)和3)中注入掩膜的材料为SiO2薄膜,所述SiO2薄膜通过PECVD利用SiH4和N2O在250-350℃进行反应形成,所述SiO2薄膜厚度为1-3um。
所述步骤S3包括:
a)在第一漂移层上形成第二漂移层;
b)在第二漂移层上制备掩膜,掩膜材料为氧化物、光刻胶或金属;
c)利用掩膜版光刻出第二外延层p++区域图形,其中第二外延层p++区域图形小于p﹢离子注入区域;
d)在第二外延层p++区域图形注入p﹢﹢离子形成P++注入区;
e)去除掩膜;
f)在第二漂移层上溅射碳膜;
g)溅射碳膜的1650℃-1750℃的高温环境退火;
i)利用等离子清洗去除碳膜。
所述步骤S4使用PECVD淀积场氧化层;所述场氧化层的材料为SiO2或Si3N4;所述步骤S5使用金属Ni淀积形成背面欧姆接触金属,并在950-1050℃条件下进行退火;所述步骤S6使用金属Ti淀积形成正面肖特基接触金属,并在500-650℃条件下进行退火。
本发明采用在JTE和FLR做完之后在上面再做一层N-SiC外延层,通过在N-外延层制备小面积的P+﹢区增加了肖特基金属的接触面积,正向电流密度增加,同时对反向耐压方面没有影响;此外,第二外延层的P型区域(N-SiC外延层)为重掺杂,可以提高峰值电流,提升器件抗浪涌能力。
附图说明
下面对本发明说明书中每幅附图表达的内容及图中的标记作简要说明:
图1为本发明SiC结势垒肖特基二极管结构示意图;
图2为本发明无第二漂移层的SiC结势垒肖特基二极管结构示意图;
上述图中的标记均为:1、N+SiC衬底;2、N-SiC外延层;3、JTE注入区;4、P+注入区;5、N-第二漂移层;6、P++注入区;7、场氧化层;8、正面肖特基接触金属;9、背面欧姆接触金属。
具体实施方式
下面对照附图,通过对实施例的描述,本发明的具体实施方式如所涉及的各构件的形状、构造、各部分之间的相互位置及连接关系、各部分的作用及工作原理、制造工艺及操作使用方法等,作进一步详细的说明,以帮助本领域技术人员对本发明的发明构思、技术方案有更完整、准确和深入的理解。
如图1、2所示,结势垒肖特基二极管具有衬底,衬底N type 4H-SiC类型的衬底,如N+SiC衬底1,衬底上表面为N-导电类型的第一漂移层,如可以采用通过CVD方式生长N-SiC外延层2作为第一漂移层,N-SiC外延层2厚度为5um-100um,掺杂浓度为1.0×1014-2.0×1016cm-3。
衬底的下表面为背面欧姆接触金属9,如可以采用金属Ni形成,第一漂移层上表面通过离子注入形成p﹢离子注入区域,p﹢离子注入区域分为两种,分别为JTE注入区3和P+注入区4,其中P+注入区4的p﹢离子掺杂浓度为11.0×1015-5.0×1018cm-3,其中JTE注入区3p﹢离子掺杂浓度小于P+注入区4p﹢离子掺杂浓度。
结势垒肖特基二极管的顶层为正面肖特基接触金属8,如可以采用金属Ti形成,第一漂移层与正面肖特基接触金属8之间具有N-导电类型的第二漂移层,第二漂移层为N-SiC外延层2,第二漂移层的厚度为0.5um-2μm。p﹢离子注入区域与正面肖特基接触金属8之间具有P++注入区6,p﹢离子注入区大于P++注入区6,P++注入区6的掺杂浓度为1.0×1019cm-3-5.0×1019cm-3。第二漂移层和P++注入区6构成了薄层外延层,从而增加了肖特基的接触面积,增加了正向电流密度,另外提高了器件的浪涌能力。
制造上述结势垒肖特基二极管的方法的步骤S:
对N+SiC衬底1进行预清洗,在N+SiC衬底1上通过CVD方式生长N-SiC外延层2(第一漂移层);
在N-SiC外延层2上制备第一注入掩膜:第一掩膜材料可采用SiO2、Si3N4、光刻胶、金属材料等,注入掩膜的厚度为0.2um-5um优选SiO2薄膜可以通过PECVD利用SiH4、N2O在250-350℃进行反应形成1-3um薄膜;
利用掩膜版光刻出JBS和JTE源区P+图形,进行p﹢离子注入,P+注入区4掺杂浓度为11.0×1015-5.0×1018cm-3,JTE注入区3掺杂浓度小于P+注入区4的掺杂浓度;
去除第一注入掩膜;
在N-SiC外延层2上溅射碳膜,并在1650℃-1750℃的高温环境退火;
等离子清洗去除碳膜;
在N-SiC外延层2上外延生长一层N-第二漂移层5,具体厚度为0.5um-2μm;
在第二漂移层上制备第二注入掩膜,掩膜材料可以是氧化物、光刻胶、金属等;
利用掩膜版光刻出第二外延层p++区域图形,P+上方的p++的宽度小于下方的P+注入区4,掺杂浓度为1.0×1019cm-3-5.0×1019cm-3;
在第二外延层p++区域图形注入p﹢﹢离子形成P++注入区6;
去除第二注入掩膜
在N-第二漂移层5上溅射碳膜,并在1650℃-1750℃的高温环境退火;
在N-第二漂移层5上制备场氧图形,使用PECVD淀积场氧化层7,材料为SiO2或Si3N4;
制备背面欧姆接触金属9,淀积金属Ni,并在950-1050℃条件下进行退火;
制备正面肖特基接触金属8,淀积金属Ti,并在500-650℃条件下进行退火。
上面结合附图对本发明进行了示例性描述,显然本发明具体实现并不受上述方式的限制,只要采用了本发明的方法构思和技术方案进行的各种非实质性的改进,或未经改进将本发明的构思和技术方案直接应用于其它场合的,均在本发明的保护范围之内。
Claims (9)
1.一种肖特基二极管结构,其特征在于,所述肖特基二极管结构从下至上依次包括:
背面欧姆接触金属;
衬底;
第一漂移层,为N-导电类型;
p﹢离子注入区域,所述p﹢离子注入区域在第一漂移层上表面内部,通过离子注入形成p﹢离子注入区域;
p++离子注入区域,所述p++离子注入区域在P+离子注入区域正上方,所述p++离子注入区域宽度小于下方p+区域,注入浓度高于P+注入区;
场氧化层区域,所述场氧化层区域在JTE中间区域到N-漂移层边缘处上方;
正面肖特基接触金属,所述正面肖特基接触金属在第一漂移层及P++离子注入区域的上表面。
2.根据权利要求1所述的肖特基二极管结构,其特征在于:在所述第一漂移层与正面肖特基接触金属之间有第二漂移层;所述第二漂移层为N-导电类型,所述第二漂移层的厚度为0.5um-2μm;
3.根据权利要求1或2所述的肖特基二极管结构,其特征在于:所述衬底为N+导电类型4H-SiC的衬底,所述第一漂移层为N-SiC外延层,所述N-SiC外延层的厚度为5um-100um,掺杂浓度为1.0×1014-2.0×1016cm-3,所述P++注入区的掺杂浓度为1.0×1019cm-3-5.0×1019cm-3,所述p﹢离子注入区域包括JTE注入区和P+注入区,所述P+注入区的p﹢离子掺杂浓度为1.0×1015-5.0×1018cm-3,所述JTE注入区p﹢离子掺杂浓度小于P+注入区p﹢离子掺杂浓度。
4.一种如权利要求1-3所述肖特基二极管结构的制造方法,其特征在于,包括以下步骤:
步骤S1、在N+导电类型4H-SiC衬底上形成N-导电类型的第一漂移层;
步骤S2、在第一漂移层上表面内部通过离子注入形成p﹢离子注入区域;
步骤S3、在p﹢离子注入区域上制作P++注入区;
步骤S4、在第一漂移层和P++注入区上制作场氧化层;
步骤S5、淀积背面欧姆接触金属;
步骤S6、淀积正面肖特基接触金属。
5.根据权利要求4所述的制造方法,其特征在于:所述步骤S3中,先在第一漂移层上形成第二漂移层,之后在第二漂移层p+区域上方再次进行相应离子注入形成P++注入区。
6.根据权利要求5所述的制造方法,其特征在于:所述步骤S2包括:
1)在第一漂移层上制作注入掩膜,并用掩膜版光刻出P+注入区;
2)通过离子注入形成P+注入区;
3)去除P+注入区注入掩膜;
4)在第一漂移层上制备JTE区注入掩膜,并用掩膜版光刻出JTE注入区;
5)通过离子注入形成JTE注入区;
6)去除上述JTE区注入掩膜;
7)在第一漂移层上制作注入掩膜,并用掩膜版光刻出P++注入区;
8)第一漂移层上溅射碳膜;
9)溅射碳膜在1650℃-1750℃的高温环境退火;
10)利用等离子清洗去除碳膜。
7.根据权利要求6所述的制造方法,其特征在于:所述1)和3)中注入掩膜的材料为SiO2、Si3N4、光刻胶或金属材料,注入掩膜的厚度为0.2um-5um;所述1)和3)中注入掩膜的材料为SiO2薄膜,所述SiO2薄膜通过PECVD利用SiH4和N2O在250-350℃进行反应形成,所述SiO2薄膜厚度为1-3um。
8.根据权利要求5、6或7所述的制造方法,其特征在于:所述步骤S3包括:
a)在第一漂移层上形成第二漂移层;
b)在第二漂移层上制备掩膜,掩膜材料为氧化物、光刻胶或金属;
c)利用掩膜版光刻出第二外延层p++区域图形,其中第二外延层p++区域图形小于p﹢离子注入区域;
d)在第二外延层p++区域图形注入P型离子形成P++注入区;
e)去除掩膜;
f)在第二漂移层上溅射碳膜;
g)溅射碳膜的1650℃-1750℃的高温环境退火;
i)利用等离子清洗去除碳膜。
9.根据权利要求8所述的制造方法,其特征在于:所述步骤S4使用PECVD淀积场氧化层;所述场氧化层的材料为SiO2或Si3N4;所述步骤S5使用金属Ni淀积形成背面欧姆接触金属,并在950-1050℃条件下进行退火;所述步骤S6使用金属Ti淀积形成正面肖特基接触金属,并在500-650℃条件下进行退火。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811648673.2A CN109742136A (zh) | 2018-12-30 | 2018-12-30 | 一种肖特基二极管结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811648673.2A CN109742136A (zh) | 2018-12-30 | 2018-12-30 | 一种肖特基二极管结构及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109742136A true CN109742136A (zh) | 2019-05-10 |
Family
ID=66362848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811648673.2A Pending CN109742136A (zh) | 2018-12-30 | 2018-12-30 | 一种肖特基二极管结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109742136A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110350024A (zh) * | 2019-06-21 | 2019-10-18 | 泰科天润半导体科技(北京)有限公司 | 一种降低正向压降的肖特基二极管及制备方法 |
CN111640782A (zh) * | 2020-04-20 | 2020-09-08 | 北京天岳京成电子科技有限公司 | 多种元胞设计的复合PiN肖特基二极管 |
CN112713199A (zh) * | 2019-10-25 | 2021-04-27 | 株洲中车时代电气股份有限公司 | 碳化硅肖特基二极管及其制备方法 |
CN113035963A (zh) * | 2021-02-03 | 2021-06-25 | 厦门市三安集成电路有限公司 | 碳化硅外延片、碳化硅二极管器件及其制备方法 |
CN113540077A (zh) * | 2021-07-16 | 2021-10-22 | 威星国际半导体(深圳)有限公司 | 集成sbd的碳化硅器件及制备方法 |
CN113823699A (zh) * | 2021-08-30 | 2021-12-21 | 瑶芯微电子科技(上海)有限公司 | 一种大电流SiC肖特基功率二极管及其制备方法 |
CN114864704A (zh) * | 2022-07-11 | 2022-08-05 | 成都功成半导体有限公司 | 具有终端保护装置的碳化硅jbs及其制备方法 |
CN115295614A (zh) * | 2022-10-08 | 2022-11-04 | 成都功成半导体有限公司 | 一种碳化硅jfet结构及其制备方法 |
CN117153892A (zh) * | 2023-08-07 | 2023-12-01 | 深圳市盛邦半导体有限公司 | 抗辐射加固肖特基二极管及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102208456A (zh) * | 2011-05-18 | 2011-10-05 | 哈尔滨工程大学 | 叠置p+-p结势垒控制肖特基二极管 |
CN103180959A (zh) * | 2010-10-29 | 2013-06-26 | 松下电器产业株式会社 | 半导体元件及其制造方法 |
US20150263180A1 (en) * | 2014-03-11 | 2015-09-17 | Sumitomo Electric Industries, Ltd. | Wide bandgap semiconductor device |
CN107887450A (zh) * | 2017-12-15 | 2018-04-06 | 泰科天润半导体科技(北京)有限公司 | 一种提高峰值电流的肖特基二极管的结构及制备方法 |
-
2018
- 2018-12-30 CN CN201811648673.2A patent/CN109742136A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103180959A (zh) * | 2010-10-29 | 2013-06-26 | 松下电器产业株式会社 | 半导体元件及其制造方法 |
CN102208456A (zh) * | 2011-05-18 | 2011-10-05 | 哈尔滨工程大学 | 叠置p+-p结势垒控制肖特基二极管 |
US20150263180A1 (en) * | 2014-03-11 | 2015-09-17 | Sumitomo Electric Industries, Ltd. | Wide bandgap semiconductor device |
CN107887450A (zh) * | 2017-12-15 | 2018-04-06 | 泰科天润半导体科技(北京)有限公司 | 一种提高峰值电流的肖特基二极管的结构及制备方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110350024A (zh) * | 2019-06-21 | 2019-10-18 | 泰科天润半导体科技(北京)有限公司 | 一种降低正向压降的肖特基二极管及制备方法 |
CN112713199A (zh) * | 2019-10-25 | 2021-04-27 | 株洲中车时代电气股份有限公司 | 碳化硅肖特基二极管及其制备方法 |
CN111640782A (zh) * | 2020-04-20 | 2020-09-08 | 北京天岳京成电子科技有限公司 | 多种元胞设计的复合PiN肖特基二极管 |
CN111640782B (zh) * | 2020-04-20 | 2022-07-12 | 元山(济南)电子科技有限公司 | 多种元胞设计的复合PiN肖特基二极管 |
CN113035963A (zh) * | 2021-02-03 | 2021-06-25 | 厦门市三安集成电路有限公司 | 碳化硅外延片、碳化硅二极管器件及其制备方法 |
CN113540077A (zh) * | 2021-07-16 | 2021-10-22 | 威星国际半导体(深圳)有限公司 | 集成sbd的碳化硅器件及制备方法 |
CN113540077B (zh) * | 2021-07-16 | 2023-10-20 | 威星国际半导体(深圳)有限公司 | 集成sbd的碳化硅器件及制备方法 |
CN113823699A (zh) * | 2021-08-30 | 2021-12-21 | 瑶芯微电子科技(上海)有限公司 | 一种大电流SiC肖特基功率二极管及其制备方法 |
CN114864704A (zh) * | 2022-07-11 | 2022-08-05 | 成都功成半导体有限公司 | 具有终端保护装置的碳化硅jbs及其制备方法 |
CN115295614A (zh) * | 2022-10-08 | 2022-11-04 | 成都功成半导体有限公司 | 一种碳化硅jfet结构及其制备方法 |
CN115295614B (zh) * | 2022-10-08 | 2023-02-03 | 成都功成半导体有限公司 | 一种碳化硅jfet结构及其制备方法 |
CN117153892A (zh) * | 2023-08-07 | 2023-12-01 | 深圳市盛邦半导体有限公司 | 抗辐射加固肖特基二极管及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109742136A (zh) | 一种肖特基二极管结构及其制造方法 | |
CN101981700B (zh) | 用于碳化硅器件的双保护环边缘终端和制造具有双保护环边缘终端的碳化硅器件的方法 | |
CN101540343B (zh) | 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法 | |
US20180358478A1 (en) | Trench type junction barrier schottky diode with voltage reducing layer and manufacturing method thereof | |
CN103000698B (zh) | 一种SiC结势垒肖特基二极管及其制作方法 | |
CN102437201B (zh) | SiC结势垒肖特基二极管及其制作方法 | |
CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
EP2710635A1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
CN107026209A (zh) | 基于氧化镓的结势垒肖特基二极管及其制备方法 | |
CN110504329A (zh) | 一种低导通电阻高耐压金刚石功率二极管的制备方法 | |
CN107978642A (zh) | 一种GaN基异质结二极管及其制备方法 | |
CN109461768A (zh) | 一种SiC结势垒肖特基二极管及其制造方法 | |
CN106711190A (zh) | 一种具有高性能的半导体器件及制造方法 | |
CN110896098B (zh) | 一种基于碳化硅基的反向开关晶体管及其制备方法 | |
CN109686781A (zh) | 一种多次外延的超结器件制作方法 | |
CN107256884B (zh) | 一种碳化硅功率二极管器件及其制作方法 | |
CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
CN110752260A (zh) | 新型GaN结势垒肖特基二极管及其制备方法 | |
CN105226104B (zh) | 一种碳化硅肖特基二极管及其制备方法 | |
CN109713029A (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
CN102456570A (zh) | 一种肖特基二极管的制造方法 | |
CN210325811U (zh) | 一种碳化硅异质结二极管功率器件 | |
CN112242449B (zh) | 一种基于SiC衬底沟槽型MPS二极管元胞结构 | |
CN108695396A (zh) | 一种二极管及其制作方法 | |
CN114141875A (zh) | 屏蔽栅沟槽型场效应晶体管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190510 |