CN114141875A - 屏蔽栅沟槽型场效应晶体管及其制备方法 - Google Patents

屏蔽栅沟槽型场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN114141875A
CN114141875A CN202111342739.7A CN202111342739A CN114141875A CN 114141875 A CN114141875 A CN 114141875A CN 202111342739 A CN202111342739 A CN 202111342739A CN 114141875 A CN114141875 A CN 114141875A
Authority
CN
China
Prior art keywords
region
doping
doping concentration
drift region
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111342739.7A
Other languages
English (en)
Inventor
张子敏
王宇澄
虞国新
吴飞
钟军满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Xianpupil Semiconductor Technology Co ltd
Original Assignee
Wuxi Xianpupil Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Xianpupil Semiconductor Technology Co ltd filed Critical Wuxi Xianpupil Semiconductor Technology Co ltd
Priority to CN202111342739.7A priority Critical patent/CN114141875A/zh
Publication of CN114141875A publication Critical patent/CN114141875A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请是关于一种屏蔽栅沟槽型场效应晶体管及其制备方法，该晶体管包括：衬底区、漂移区、屏蔽栅、控制栅、基体区、源区、绝缘层、源极、漏极和金属栅极；漂移区、基体区、源区和源极依次设置在衬底区上方，漏极设置于衬底区下方，控制栅和屏蔽栅由上至下设置在漂移区一侧；衬底区、漂移区和源区均为N型掺杂；衬底区和源区的掺杂浓度均大于漂移区的掺杂浓度；基体区、屏蔽栅和控制栅均为P型掺杂；屏蔽栅的掺杂浓度与漂移区的掺杂浓度相同；控制栅的掺杂浓度大于屏蔽栅的掺杂浓度。本申请提供的方案能够有效地改善屏蔽栅拐角处较小的曲率半径导致的电场集中效应所引入的峰值电场，达到提高击穿电压的效果，从而降低了器件的比导通电阻。

Description

屏蔽栅沟槽型场效应晶体管及其制备方法
技术领域
本申请涉及半导体技术领域，尤其涉及屏蔽栅沟槽型场效应晶体管及其制备方法。
背景技术
与传统沟槽型晶体管相比，屏蔽栅沟槽型场效应晶体管具有较高的沟道密度和较好的电荷补偿效果，其屏蔽栅结构因有效地降低了传输电容，因此拥有更低的比导通电阻、更小的导通和开关损耗、更高的工作频率，因而被广泛地应用于电源管理等重要领域。
相关技术中，击穿电压和比导通电阻之间的矛盾关系是功率器件中极为重要的物理参数，尤其是对于单极型功率器件。击穿电压的限制主要来源于耐压区中电场分布的不均匀性，传统沟槽型屏蔽栅晶体管中由于屏蔽栅结构的掺杂浓度为重掺杂，导致当器件处于正向阻断时，耐压区中电离施主电荷的电通量容易集中于该屏蔽栅的拐角处，因此较大的峰值电场，限制了击穿电压的增加。
因此，亟需一种能够通过抑制或消除拐角处的电场集中效应，在给定的漂移区厚度下，获得最大的雪崩击穿电压；或在给定的击穿电压下，实现最小的漂移区厚度，从而获得最小的比导通电阻的屏蔽栅沟槽型场效应晶体管。
发明内容
为克服相关技术中存在的问题，本申请提供一种屏蔽栅沟槽型场效应晶体管及其制备方法，能够有效地改善屏蔽栅拐角处较小的曲率半径导致的电场集中效应所引入的峰值电场，达到提高击穿电压的效果，从而降低了器件的比导通电阻。
本申请第一方面提供一种屏蔽栅沟槽型场效应晶体管，包括：
衬底区1、漂移区2、屏蔽栅4、控制栅5、基体区6、源区7、绝缘层3、源极8、漏极9和金属栅极10；所述漂移区2、所述基体区6、所述源区7和所述源极8依次设置在所述衬底区1上方，所述漏极9设置于所述衬底区1下方，所述控制栅5和所述屏蔽栅4由上至下设置在所述漂移区2的同一侧，且所述控制栅5通过所述绝缘层3分别与所述基体区6和所述源区7贴合，所述屏蔽栅4通过所述绝缘层3与所述漂移区2贴合；
所述衬底区1、所述漂移区2和所述源区7均为N型掺杂；所述衬底区1和所述源区7的掺杂浓度均大于所述漂移区的掺杂浓度；
所述基体区6、所述屏蔽栅4和所述控制栅5均为P型掺杂；所述屏蔽栅4的掺杂浓度与所述漂移区2的掺杂浓度相同；所述控制栅5的掺杂浓度大于所述屏蔽栅4的掺杂浓度。
在一种实施方式中，所述屏蔽栅4的掺杂浓度为1×1015cm-3至5×1017cm-3，所述漂移区2的掺杂浓度为1×1015cm-3至5×1017cm-3；
所述衬底区1的掺杂浓度为1×1019cm-3至5×1020cm-3；所述源区7的掺杂浓度为1×1019cm-3至5×1020cm-3；所述控制栅5的掺杂浓度为1×1019cm-3至5×1020cm-3。
在一种实施方式中，所述基体区6包括由上至下分布的若干层掺杂分布层；所述若干层掺杂分布层的掺杂浓度由上至下线性降低。
在一种实施方式中，所述若干层掺杂分布层中，每层掺杂分布层的厚度相等。
在一种实施方式中，所述掺杂分布层的厚度为0.5μm。
在一种实施方式中，所述基体区6包括由上至下分布的第一掺杂分布层61、第二掺杂分布层62和第三掺杂分布层63。
在一种实施方式中，所述第一掺杂分布层61的取值范围为1×1017cm-3至5×1018cm-3；所述第三掺杂63分布层的取值范围为1×1015cm-3至5×1016cm-3。
本申请第二方面提供一种屏蔽栅沟槽型场效应晶体管的制备方法，用于制备如上任一项所述的屏蔽栅沟槽型场效应晶体管，包括：
以N型掺杂半导体材料制备衬底区；
在所述衬底区的底部制作漏极；
利用N型掺杂半导体材料在所述衬底区上外延形成漂移区；
利用P型掺杂半导体材料在所述漂移区上形成基体区；
在所述漂移区和所述基体区上刻蚀出沟槽；
在所述沟槽内依次沉积氧化物、中掺杂多晶硅、氧化物和重掺杂多晶硅，形成绝缘层、屏蔽栅和控制栅；其中，所述重掺杂多晶硅的掺杂浓度大于所述中掺杂多晶硅；
利用N型掺杂半导体材料在所述基体区上掺杂形成源区，并形成源极；
在所述沟槽上方制备得到金属栅极；
在所述衬底区下方制作漏极，得到所述屏蔽栅沟槽型场效应晶体管。
在一种实施方式中，所述利用P型掺杂半导体材料以离子注入或扩散方式在所述漂移区上形成基体区，包括：
在所述漂移区上利用掺杂浓度线性增加的P型掺杂半导体材料形成若干层掺杂分布层。
在一种实施方式中，所述利用P型掺杂半导体材料在所述漂移区上形成基体区，包括：
以离子注入、扩散或外延生长方式，利用P型掺杂半导体材料在所述漂移区上形成所述基体区。
本申请提供的技术方案可以包括以下有益效果：
本申请提供了一种屏蔽栅沟槽型场效应晶体管，其对原有重掺杂多晶硅型屏蔽栅结构进行了调整，将屏蔽栅的掺杂浓度降低至与漂移区的掺杂浓度一致，不仅消除了屏蔽栅拐角处的峰值电场，又由于横向的N型漂移区与P型屏蔽栅之间的相互耗尽，有效地改善屏蔽栅拐角处较小的曲率半径导致的电场集中效应所引入的峰值电场，即改善耐压区的电场分布，达到了提高击穿电压的效果，从而降低了器件的比导通电阻，有利于降低器件的静态损耗，从而提高雪崩击穿电压。
又由于热平衡状态下，PN结具有明确的内建电势Vbi＝k0T/q*ln(NA*ND/ni2)，其中，k0是玻尔兹曼常数，T是温度，q是电量，NA和ND为PN结两侧的掺杂浓度。当PN结耗尽时，根据电中性条件，P区和N区具有相同的单位面积面电荷。当P区掺杂浓度降低时，根据高斯定理，在单位面积面电荷不变的条件下，P区的耗尽更宽，则内建电势在P区的降落更多，因此导电的N区的横向耗尽更窄。鉴于此，通过采用掺杂浓度降低的屏蔽栅结构，即与漂移区的掺杂浓度一致的屏蔽栅，当器件处于正向导通时，由于掺杂浓度降低后的多晶硅能够承受P型多晶硅与N型漂移区之间的内建电势，可减小二者之间形成的横向耗尽，从而降低器件的比导通电阻。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
通过结合附图对本申请示例性实施方式进行更详细的描述，本申请的上述以及其它目的、特征和优势将变得更加明显，其中，在本申请示例性实施方式中，相同的参考标号通常代表相同部件。
图1是本申请实施例示出的屏蔽栅沟槽型场效应晶体管的第一结构示意图；
图2是本申请实施例示出的屏蔽栅沟槽型场效应晶体管的第二结构示意图；
图3是本申请实施例示出的屏蔽栅沟槽型场效应晶体管的第三结构示意图；
图4是本申请实施例示出的屏蔽栅沟槽型场效应晶体管的制备方法的流程示意图；
图5是本申请实施例示出的屏蔽栅沟槽型场效应晶体管的制备方法的另一流程示意图。
具体实施方式
下面将参照附图更详细地描述本申请的优选实施方式。虽然附图中显示了本申请的优选实施方式，然而应该理解，可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本申请更加透彻和完整，并且能够将本申请的范围完整地传达给本领域的技术人员。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语“第一”、“第二”、“第三”等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
实施例一
传统沟槽型屏蔽栅晶体管中由于屏蔽栅结构的掺杂浓度为重掺杂，导致当器件处于正向阻断时，耐压区中电离施主电荷的电通量容易集中于该屏蔽栅的拐角处，因此较大的峰值电场，限制了击穿电压的增加。
针对上述问题，本申请实施例提供一种屏蔽栅沟槽型场效应晶体管，能够有效地改善屏蔽栅拐角处较小的曲率半径导致的电场集中效应所引入的峰值电场。
以下结合附图详细描述本申请实施例的技术方案。
图1是本申请实施例示出的屏蔽栅沟槽型场效应晶体管的第一结构示意图。
参见图1，所述屏蔽栅沟槽型场效应晶体管，包括：衬底区1、漂移区2、屏蔽栅4、控制栅5、基体区6、源区7、绝缘层3、源极8、漏极9和金属栅极10；
其中，所述漂移区2、所述基体区6、所述源区7和所述源极8依次设置在所述衬底区1上方，所述漏极9设置于所述衬底区1下方，所述控制栅5和所述屏蔽栅4由上至下设置在所述漂移区2的同一侧，且所述控制栅5通过所述绝缘层3分别与所述基体区6和所述源区7贴合，所述屏蔽栅4通过所述绝缘层3与所述漂移区2贴合；
其中，绝缘层3为在所述漂移区和所述基体区上刻蚀出沟槽后，沉积氧化物形成的。
所述衬底区1、所述漂移区2和所述源区7均为N型掺杂；所述衬底区1和所述源区7的掺杂浓度均大于所述漂移区的掺杂浓度；所述基体区6、所述屏蔽栅4和所述控制栅5均为P型掺杂；所述屏蔽栅4的掺杂浓度与所述漂移区2的掺杂浓度相同；所述控制栅5的掺杂浓度大于所述屏蔽栅4的掺杂浓度。
在本申请实施例中，所述屏蔽栅4的掺杂类型为P型中掺杂，相应地，所述漂移区2的掺杂类型为N型中掺杂，所述衬底区1的掺杂类型为N型重掺杂，所述源区7的掺杂类型为N型重掺杂，所述基体区6的掺杂类型为P型重掺杂或P型中掺杂，所述控制栅5的掺杂类型为P型重掺杂。
其中，重掺杂的掺杂浓度为1×1019cm-3至5×1020cm-3；中掺杂的掺杂浓度为1×1015cm-3至5×1017cm-3。
需要说明的是，由于受到晶体管生产工艺的限制，在实际应用过程中，所述漂移区2和所述屏蔽栅4的掺杂浓度难以确保一致，因此，在实际生产环节中，可以设置一个掺杂浓度阈值，若所述漂移区2和所述屏蔽栅4的掺杂浓度的差值小于该掺杂浓度阈值，即可视为所述屏蔽栅4的掺杂浓度与所述漂移区2的掺杂浓度相同。
在实际应用中，该掺杂浓度阈值可以根据实际情况进行设定，此处不作限定。
优选地，在本申请实施例中，所述屏蔽栅4的掺杂浓度为1.7×1016cm-3，相应地，所述漂移区2的掺杂浓度为1.7×1016cm-3。
在本申请实施例中，在实验阶段，设置所述屏蔽栅沟槽型场效应晶体管的元胞台面宽度为1.6μm，沟槽的宽度为2μm，屏蔽栅4的掺杂浓度为1.7×1016cm-3，漂移区2的厚度为7.6μm，衬底区1的厚度为150μm，基体区6的厚度为2μm，漂移区2的掺杂浓度为1.7×1016cm-3，衬底区1的掺杂浓度为5×1019cm-3，源区7的掺杂浓度为5×1019cm-3，基体区6的掺杂浓度为1.5×1017cm-3，控制栅5的掺杂浓度为5×1019cm-3，可得到击穿电压为141V，比导通电阻为0.26mΩ·cm2的屏蔽栅沟槽型场效应晶体管，相较于其余参数不变且屏蔽栅4的掺杂浓度为5×1019cm-3的晶体管，屏蔽栅沟槽型场效应晶体管的击穿电压由122V提升至141V，比导通电阻由0.32mΩ·cm2降低至0.26mΩ·cm2。
本申请实施例提供了一种屏蔽栅沟槽型场效应晶体管，其对原有重掺杂多晶硅型屏蔽栅结构进行了调整，将屏蔽栅的掺杂浓度降低至与漂移区的掺杂浓度一致，不仅消除了屏蔽栅拐角处的峰值电场，又由于横向的N型漂移区与P型屏蔽栅之间的相互耗尽，有效地改善屏蔽栅拐角处较小的曲率半径导致的电场集中效应所引入的峰值电场，即改善耐压区的电场分布，达到了提高击穿电压的效果，从而降低了器件的比导通电阻，有利于降低器件的静态损耗，从而提高雪崩击穿电压。
又由于热平衡状态下，PN结具有明确的内建电势Vbi＝k0T/q*ln(NA*ND/ni 2)，其中，k0是玻尔兹曼常数，T是温度，q是电量，NA和ND为PN结两侧的掺杂浓度。当PN结耗尽时，根据电中性条件，P区和N区具有相同的单位面积面电荷。当P区掺杂浓度降低时，根据高斯定理，在单位面积面电荷不变的条件下，P区的耗尽更宽，则内建电势在P区的降落更多，因此导电的N区的横向耗尽更窄。鉴于此，通过采用掺杂浓度降低的屏蔽栅结构，即与漂移区的掺杂浓度一致的屏蔽栅，当器件处于正向导通时，由于掺杂浓度降低后的多晶硅能够承受P型多晶硅与N型漂移区之间的内建电势，可减小二者之间形成的横向耗尽，从而降低器件的比导通电阻。
实施例二
上述实施例一提供了一种屏蔽栅沟槽型场效应晶体管，通过调整原有的重掺杂多晶硅型屏蔽栅结构，消除了屏蔽栅拐角处的峰值电场，又利用掺杂浓度降低后的多晶硅能够承受P型多晶硅与N型漂移区之间的内建电势，可减小二者之间形成的横向耗尽，从而降低器件漂移区的比导通电阻，但对于击穿电压小于300V时，尤其是当击穿电压小于100V，甚至小于40V后，沟道区与漂移区具有可相比拟的比导通电阻，因此，对于低电压等级的屏蔽栅沟槽型场效应晶体管而言，对沟道区的比导通电阻的改进与漂移区的设计同为重要。因此，本申请实施例在上述实施例一的基础上，提供了一种屏蔽栅沟槽型场效应晶体管，能够降低沟道区的比导通电阻。
参见图2，一种屏蔽栅沟槽型场效应晶体管，包括：衬底区1、漂移区2、屏蔽栅4、控制栅5、基体区6、源区7、绝缘层3、源极8、漏极9和金属栅极10；
其中，所述漂移区2、所述基体区6、所述源区7和所述源极8依次设置在所述衬底区1上方，所述漏极9设置于所述衬底区1下方，所述控制栅5和所述屏蔽栅4由上至下设置在所述漂移区2的同一侧，且所述控制栅5通过所述绝缘层3分别与所述基体区6和所述源区7贴合，所述屏蔽栅4通过所述绝缘层3与所述漂移区2贴合；
所述衬底区1、所述漂移区2和所述源区7均为N型掺杂；所述衬底区1和所述源区7的掺杂浓度均大于所述漂移区的掺杂浓度；所述基体区6、所述屏蔽栅4和所述控制栅5均为P型掺杂；所述屏蔽栅4的掺杂浓度与所述漂移区2的掺杂浓度相同；所述控制栅5的掺杂浓度大于所述屏蔽栅4的掺杂浓度；
所述基体区6包括由上至下分布的若干层掺杂分布层；所述若干层掺杂分布层的掺杂浓度由上至下线性降低。
在本申请实施例中，所述若干层掺杂分布层可以等间距或不等间距分布，优选地，若干层掺杂分布层等间距分布在所述基体区处，即所述若干层掺杂分布层中，每层掺杂分布层的厚度相等。
优选地，所述掺杂分布层的厚度为0.5μm。
在本申请实施例中，基体区6形成沿源区7指向漂移区2的方向，掺杂浓度均匀下降的变掺杂结构，通过基体区6引入纵向变掺杂结构，当晶体管处于雪崩状态时，P型掺杂的基体区6与N型掺杂的漂移区2反偏，N型掺杂的漂移区2耗尽后产生电子空穴对，当空穴流入P型掺杂的基体区6时，由于纵向的变掺杂结构引入了一个沿掺杂浓度增加方向的自建电场，空穴在该自建场的作用下加速运动，从而空穴流入P型掺杂的基体区6所引起的电压较小，有助于抑制N型重掺杂的源区7与P型掺杂的基体区6中最高掺杂浓度掺杂分布层结的开启，有益于提高器件的雪崩能力。
在实际应用过程中，掺杂分布层的层数可以根据实际需求进行设计，此处不再赘述。
本申请实施例提供了一种具有纵向变掺杂结构的屏蔽栅沟槽型场效应晶体管，其通过基体区采用纵向变掺杂结构，根据泊松方程，沟道区电场中的电场由均匀掺杂的近似三角形分布变为近似矩形分布，当晶体管处于正向导通时，通过调制沟道区的电场，令沟道区电场的整体提高，可使沟道区中的载流子更为均衡地达到速度饱和，从而可得到更短的沟道长度，从而减少沟道区的比导通电阻；当晶体管处于雪崩状态时，纵向变掺杂结构引入的沿浓度增加方向的自建电场，加速了空穴漂移运动，减小空穴电流沿基体区的压降，有效地抑制了基体区寄生三极管的开启，提高器件的雪崩能力。
实施例三
基于上述实施例二所示的屏蔽栅沟槽型场效应晶体管，本申请实施例提供了一种具有三层等间距分布的掺杂分布层的屏蔽栅沟槽型场效应晶体管。
参见图3，所述屏蔽栅沟槽型场效应晶体管，包括：衬底区1、漂移区2、屏蔽栅4、控制栅5、基体区6、源区7、绝缘层3、源极8、漏极9和金属栅极10；
其中，所述漂移区2、所述基体区6、所述源区7和所述源极8依次设置在所述衬底区1上方，所述漏极9设置于所述衬底区1下方，所述控制栅5和所述屏蔽栅4由上至下设置在所述漂移区2的同一侧，且所述控制栅5通过所述绝缘层3分别与所述基体区6和所述源区7贴合，所述屏蔽栅4通过所述绝缘层3与所述漂移区2贴合；
所述衬底区1、所述漂移区2和所述源区7均为N型掺杂；所述衬底区1和所述源区7的掺杂浓度均大于所述漂移区的掺杂浓度；所述基体区6、所述屏蔽栅4和所述控制栅5均为P型掺杂；所述屏蔽栅4的掺杂浓度与所述漂移区2的掺杂浓度相同；所述控制栅5的掺杂浓度大于所述屏蔽栅4的掺杂浓度；
所述基体区6包括由上至下分布的第一掺杂分布层61、第二掺杂分布层62和第三掺杂分布层63；所述第一掺杂分布层61、所述第二掺杂分布层62和所述第三掺杂分布层63的掺杂浓度线性下降；所述第一掺杂分布层61、所述第二掺杂分布层62和所述第三掺杂分布层63的厚度相同。
在本申请实施例中，优选地，所述第一掺杂分布层61、所述第二掺杂分布层62和所述第三掺杂分布层63的厚度均为0.5μm。
在本申请实施例中，所述第一掺杂分布层61的取值范围为1×1017cm-3至5×1018cm-3；所述第三掺杂63分布层的取值范围为1×1015cm-3至5×1016cm-3。
在本申请实施例中，在实验阶段，设置所述屏蔽栅沟槽型场效应晶体管的元胞台面宽度为1μm，沟槽的宽度为0.2μm，屏蔽栅4的掺杂浓度为7.9×1016cm-3，漂移区2的厚度为1.5μm，衬底区1的厚度为150μm，基体区6的厚度为2μm，漂移区2的掺杂浓度为7.2×1016cm-3，衬底区1的掺杂浓度为5×1019cm-3，源区7的掺杂浓度为5×1019cm-3，控制栅5的掺杂浓度为1×1020cm-3，可得到击穿电压为37V，沟道区的比导通电阻为0.017mΩ·cm2的屏蔽栅沟槽型场效应晶体管；将该基体区6替换为具有三层掺杂分布层的纵向变掺杂结构后，具体为第一掺杂分布层61的掺杂浓度为5×1017cm-3，第三掺杂分布层63的掺杂浓度为5×1015cm-3，沟道区的比导通电阻降为0.011mΩ·cm2。
需要说明的是，上述对于屏蔽栅沟槽型场效应晶体管结构参数的描述仅是本申请实施例中实验阶段所给出的一个示例，不必作为对本申请的唯一限定。
本申请实施例提供了一种具有纵向变掺杂结构的屏蔽栅沟槽型场效应晶体管，其通过基体区采用纵向变掺杂结构，根据泊松方程，沟道区电场中的电场由均匀掺杂的近似三角形分布变为近似矩形分布，当晶体管处于正向导通时，通过调制沟道区的电场，令沟道区电场的整体提高，可使沟道区中的载流子更为均衡地达到速度饱和，从而可得到更短的沟道长度，从而减少沟道区的比导通电阻；当晶体管处于雪崩状态时，纵向变掺杂结构引入的沿浓度增加方向的自建电场，加速了空穴漂移运动，减小空穴电流沿基体区的压降，有效地抑制了基体区寄生三极管的开启，提高器件的雪崩能力。
实施例四
与前述屏蔽栅沟槽型场效应晶体管的实施例一相对应，本申请还提供了一种屏蔽栅沟槽型场效应晶体管的制备方法及相应的实施例。
图4是本申请实施例示出的屏蔽栅沟槽型场效应晶体管的制备方法的流程示意图。
参见图4，所述屏蔽栅沟槽型场效应晶体管的制备方法，包括：
401、以N型掺杂半导体材料制备衬底区；
在本申请实施例中，所述半导体材料为硅材料或者碳化硅材料。步骤401中，半导体材料采用N型重掺杂材料，其掺杂浓度的取值范围为1×1019cm-3至5×1020cm-3。
402、在衬底区的底部制作漏极；
在本申请实施例中，在所述衬底区的底部表面形成漏极。
403、利用N型掺杂半导体材料在衬底区上外延形成漂移区；
在本申请实施例中，所述半导体材料为硅材料或者碳化硅材料。步骤403中，半导体材料采用N型中掺杂材料，其掺杂浓度的取值范围为1×1015cm-3至5×1017cm-3。优选地，所述N型中掺杂材料的掺杂浓度为5×1016cm-3。
404、利用P型掺杂半导体材料在漂移区上形成基体区；
本申请实施例中，所述半导体材料为硅材料或者碳化硅材料。步骤404中，半导体材料采用P型中掺杂材料或P型重掺杂材料。
405、在漂移区和基体区上刻蚀出沟槽；
在本申请实施例中，通过光刻工艺在漂移区和基体区侧方刻蚀出沟槽，然后通过湿法腐蚀或干法腐蚀对残留的光刻胶进行去除。
406、在沟槽内依次沉积氧化物、中掺杂多晶硅、氧化物和重掺杂多晶硅，形成绝缘层、屏蔽栅和控制栅；
其中，重掺杂多晶硅的掺杂浓度大于中掺杂多晶硅。
在本申请实施例中，优选的，所述中掺杂多晶硅采用P型中掺杂，其掺杂浓度为5×1016cm-3。
407、利用N型掺杂半导体材料在基体区上掺杂形成源区，并形成源极；
在本申请实施例中，选用N型重掺杂材料制备源区，其掺杂浓度的取值范围为1×1019cm-3至5×1020cm-3。
408、在沟槽上方制备得到金属栅极；
409、在衬底区下方制作漏极，得到屏蔽栅沟槽型场效应晶体管。
本申请实施例提供了一种屏蔽栅沟槽型场效应晶体管的制备方法，对原有重掺杂多晶硅型屏蔽栅结构进行了调整，将屏蔽栅的掺杂浓度降低至与漂移区的掺杂浓度一致，通过该制备方法得到的屏蔽栅沟槽型场效应晶体管，不仅消除了屏蔽栅拐角处的峰值电场，又由于横向的N型漂移区与P型屏蔽栅之间的相互耗尽，有效地改善屏蔽栅拐角处较小的曲率半径导致的电场集中效应所引入的峰值电场，即改善耐压区的电场分布，达到了提高击穿电压的效果，从而降低了晶体管的比导通电阻，有利于降低晶体管的静态损耗，从而提高雪崩击穿电压。
当晶体管处于正向导通时，由于掺杂浓度降低后的多晶硅能够承受P型多晶硅与N型漂移区之间的内建电势，可减小二者之间形成的横向耗尽，从而降低器件的比导通电阻。
实施例五
与前述屏蔽栅沟槽型场效应晶体管的实施例二和实施例三相对应，本申请还提供了一种屏蔽栅沟槽型场效应晶体管的制备方法及相应的实施例。
图5是本申请实施例示出的屏蔽栅沟槽型场效应晶体管的制备方法的另一流程示意图。
参见图5，所述屏蔽栅沟槽型场效应晶体管的制备方法，包括：
501、以N型掺杂半导体材料制备衬底区；
在本申请实施例中，步骤501与实施例四中的步骤401内容一致，此处不再赘述。
502、在衬底区的底部制作漏极；
在本申请实施例中，步骤502与实施例四中的步骤402内容一致，此处不再赘述。
503、利用N型掺杂半导体材料在衬底区上外延形成漂移区；
在本申请实施例中，步骤503与实施例四中的步骤403内容一致，此处不再赘述。
504、在漂移区上利用掺杂浓度线性增加的P型掺杂半导体材料形成若干层掺杂分布层；
在本申请实施例中，可以以离子注入、扩散或外延生长方式，利用P型掺杂半导体材料在所述漂移区上形成所述基体区；
其中，离子注入工艺是对硅材料进行掺杂的过程，在实际应用过程中，将功率器件产品放在离子注入机的一端，掺杂离子源设置在离子注入机另一端。在掺杂离子源一端，掺杂体原子被离子化，从而带有一定的电荷，被电场加到超高速，穿过产品表层，利用原子的动量将掺杂原子注入功率器件，形成掺杂区；
扩散工艺是在硅材料表面掺入纯杂质原子的过程，在实际应用过程中，通常使用乙硼烷或磷烷作为离子源，采用间歇式扩散或替位式扩散的方式，将纯杂质原子掺入硅材料表面；
外延工艺是指在单晶衬底上生成一层单晶膜，该单晶膜按照衬底晶像延伸生长。
具体地，先利用第三掺杂浓度的P型掺杂半导体材料在漂移区上形成第三掺杂分布层，再利用第二掺杂浓度的P型掺杂半导体材料在漂移区上形成第二掺杂分布层，再利用第一掺杂浓度的P型掺杂半导体材料在漂移区上形成第一掺杂分布层，得到所述基体区，其中，第一掺杂浓度、第二掺杂浓度和第三掺杂浓度逐级递减。
505、在漂移区和基体区上刻蚀出沟槽；
在本申请实施例中，步骤505与实施例四中的步骤405内容一致，此处不再赘述。
506、在沟槽内依次沉积氧化物、中掺杂多晶硅、氧化物和重掺杂多晶硅，形成绝缘层、屏蔽栅和控制栅；
其中，重掺杂多晶硅的掺杂浓度大于中掺杂多晶硅。
在本申请实施例中，步骤506与实施例四中的步骤406内容一致，此处不再赘述。
507、利用N型掺杂半导体材料在基体区上掺杂形成源区，并形成源极；
在本申请实施例中，步骤507与实施例四中的步骤407内容一致，此处不再赘述。
508、在沟槽上方制备得到金属栅极；
509、在衬底区下方制作漏极，得到屏蔽栅沟槽型场效应晶体管。
本申请实施例提供了一种具有纵向变掺杂结构的屏蔽栅沟槽型场效应晶体管的制备方法，其通过基体区采用纵向变掺杂结构，根据泊松方程，将沟道区电场中的电场由均匀掺杂的近似三角形分布变为近似矩形分布，当晶体管处于正向导通时，通过调制沟道区的电场，令沟道区电场的整体提高，可使沟道区中的载流子更为均衡地达到速度饱和，从而可得到更短的沟道长度，从而减少沟道区的比导通电阻；当晶体管处于雪崩状态时，纵向变掺杂结构引入的沿浓度增加方向的自建电场，加速了空穴漂移运动，减小空穴电流沿基体区的压降，有效地抑制了基体区寄生三极管的开启，提高器件的雪崩能力。
上文中已经参考附图详细描述了本申请的方案。在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其他实施例的相关描述。本领域技术人员也应该知悉，说明书中所涉及的动作和模块并不一定是本申请所必须的。另外，可以理解，本申请实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减，本申请实施例装置中的模块可以根据实际需要进行合并、划分和删减。
附图中的流程图和框图显示了根据本申请的多个实施例的系统和方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标记的功能也可以以不同于附图中所标记的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
以上已经描述了本申请的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (10)

1.一种屏蔽栅沟槽型场效应晶体管，其特征在于，包括：
衬底区(1)、漂移区(2)、屏蔽栅(4)、控制栅(5)、基体区(6)、源区(7)、绝缘层(3)、源极(8)、漏极(9)和金属栅极(10)；所述漂移区(2)、所述基体区(6)、所述源区(7)和所述源极(8)依次设置在所述衬底区(1)上方，所述漏极(9)设置于所述衬底区(1)下方，所述控制栅(5)和所述屏蔽栅(4)由上至下设置在所述漂移区(2)的同一侧，且所述控制栅(5)通过所述绝缘层(3)分别与所述基体区(6)和所述源区(7)贴合，所述屏蔽栅(4)通过所述绝缘层(3)与所述漂移区(2)贴合；
所述衬底区(1)、所述漂移区(2)和所述源区(7)均为N型掺杂；所述衬底区(1)和所述源区(7)的掺杂浓度均大于所述漂移区的掺杂浓度；
所述基体区(6)、所述屏蔽栅(4)和所述控制栅(5)均为P型掺杂；所述屏蔽栅(4)的掺杂浓度与所述漂移区(2)的掺杂浓度相同；所述控制栅(5)的掺杂浓度大于所述屏蔽栅(4)的掺杂浓度。
2.根据权利要求1所述的屏蔽栅沟槽型场效应晶体管，其特征在于，
所述屏蔽栅(4)的掺杂浓度为1×1015cm-3至5×1017cm-3，所述漂移区(2)的掺杂浓度为1×1015cm-3至5×1017cm-3；
所述衬底区(1)的掺杂浓度为1×1019cm-3至5×1020cm-3；所述源区(7)的掺杂浓度为1×1019cm-3至5×1020cm-3；所述控制栅(5)的掺杂浓度为1×1019cm-3至5×1020cm-3。
3.根据权利要求1所述的屏蔽栅沟槽型场效应晶体管，其特征在于，
所述基体区(6)包括由上至下分布的若干层掺杂分布层；所述若干层掺杂分布层的掺杂浓度由上至下线性降低。
4.根据权利要求3所述的屏蔽栅沟槽型场效应晶体管，其特征在于，
所述若干层掺杂分布层中，每层掺杂分布层的厚度相等。
5.根据权利要求4所述的屏蔽栅沟槽型场效应晶体管，其特征在于，
所述掺杂分布层的厚度为0.5μm。
6.根据权利要求3所述的屏蔽栅沟槽型场效应晶体管，其特征在于，
所述基体区(6)包括由上至下分布的第一掺杂分布层(61)、第二掺杂分布层(62)和第三掺杂分布层(63)。
7.根据权利要求6所述的屏蔽栅沟槽型场效应晶体管，其特征在于，
所述第一掺杂分布层(61)的取值范围为1×1017cm-3至5×1018cm-3；所述第三掺杂(63)分布层的取值范围为1×1015cm-3至5×1016cm-3。
8.一种屏蔽栅沟槽型场效应晶体管的制备方法，其特征在于，用于制备如权利要求1-7任一项所述的屏蔽栅沟槽型场效应晶体管，包括：
以N型掺杂半导体材料制备衬底区；
在所述衬底区的底部制作漏极；
利用N型掺杂半导体材料在所述衬底区上外延形成漂移区；
利用P型掺杂半导体材料在所述漂移区上形成基体区；
在所述漂移区和所述基体区上刻蚀出沟槽；
在所述沟槽内依次沉积氧化物、中掺杂多晶硅、氧化物和重掺杂多晶硅，形成绝缘层、屏蔽栅和控制栅；其中，所述重掺杂多晶硅的掺杂浓度大于所述中掺杂多晶硅；
利用N型掺杂半导体材料在所述基体区上掺杂形成源区，并形成源极；
在所述沟槽上方制备得到金属栅极；
在所述衬底区下方制作漏极，得到所述屏蔽栅沟槽型场效应晶体管。
9.根据权利要求8所述的屏蔽栅沟槽型场效应晶体管的制备方法，其特征在于，所述利用P型掺杂半导体材料以离子注入或扩散方式在所述漂移区上形成基体区，包括：
在所述漂移区上利用掺杂浓度线性增加的P型掺杂半导体材料形成若干层掺杂分布层。
10.根据权利要求8所述的屏蔽栅沟槽型场效应晶体管的制备方法，其特征在于，所述利用P型掺杂半导体材料在所述漂移区上形成基体区，包括：
以离子注入、扩散或外延生长方式，利用P型掺杂半导体材料在所述漂移区上形成所述基体区。
CN202111342739.7A 2021-11-12 2021-11-12 屏蔽栅沟槽型场效应晶体管及其制备方法 Pending CN114141875A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111342739.7A CN114141875A (zh) 2021-11-12 2021-11-12 屏蔽栅沟槽型场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111342739.7A CN114141875A (zh) 2021-11-12 2021-11-12 屏蔽栅沟槽型场效应晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN114141875A true CN114141875A (zh) 2022-03-04

Family

ID=80393746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111342739.7A Pending CN114141875A (zh) 2021-11-12 2021-11-12 屏蔽栅沟槽型场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN114141875A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117855282A (zh) * 2024-02-22 2024-04-09 深圳天狼芯半导体有限公司 低压屏蔽栅mosfet及其制备方法、芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117855282A (zh) * 2024-02-22 2024-04-09 深圳天狼芯半导体有限公司 低压屏蔽栅mosfet及其制备方法、芯片
CN117855282B (zh) * 2024-02-22 2024-05-24 深圳天狼芯半导体有限公司 低压屏蔽栅mosfet及其制备方法、芯片

Similar Documents

Publication Publication Date Title
CN110459599B (zh) 具有深埋层的纵向浮空场板器件及制造方法
EP3552239A1 (en) Power semiconductor devices having gate trenches and buried termination structures and related methods
US20080246084A1 (en) Power semiconductor device and method for producing the same
US9960268B2 (en) Semiconductor devices, power semiconductor devices, and methods for forming a semiconductor device
CN104254920A (zh) 半导体装置及半导体装置的制造方法
CN104779289A (zh) 半导体装置
CN109742136A (zh) 一种肖特基二极管结构及其制造方法
CN114744037A (zh) 变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管及制备方法
CN114284358A (zh) 一种碳化硅功率器件及其制备方法
CN111697078A (zh) 高雪崩耐量的vdmos器件及制备方法
CN107437566B (zh) 一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管及其制作方法
CN114582975A (zh) 一种具有低比导通电阻的SiC MOSFET器件及其制备方法
CN114284339A (zh) 阶梯型基体区的屏蔽栅沟槽型场效应晶体管及其制备方法
CN104409334A (zh) 一种超结器件的制备方法
CN114141875A (zh) 屏蔽栅沟槽型场效应晶体管及其制备方法
CN113658999A (zh) 具有无结终端技术功率半导体器件及制造方法和应用
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
CN107681001B (zh) 一种碳化硅开关器件及制作方法
CN113571575B (zh) 碳化硅功率半导体器件和场效应晶体管
CN114141860A (zh) 屏蔽栅结构沟槽型功率半导体器件及其制备方法
CN114171579A (zh) 槽型源极的屏蔽栅沟槽型场效应晶体管及其制备方法
CN113972261A (zh) 碳化硅半导体器件及制备方法
KR102163665B1 (ko) 전력 반도체 소자 및 그 제조방법
CN114156335A (zh) 变掺杂结构屏蔽栅沟槽型场效应晶体管及其制备方法
CN106876441B (zh) 具有固定界面电荷场限环的功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination