CN114284339A - 阶梯型基体区的屏蔽栅沟槽型场效应晶体管及其制备方法 - Google Patents

Abstract

本申请是关于一种阶梯型基体区的屏蔽栅沟槽型场效应晶体管，包括：衬底区、漂移区、基体区、源区、屏蔽栅、控制栅、绝缘层、源极、漏极以及金属栅极；漂移区与衬底区相接，基体区和源区依次设置在漂移区上方；控制栅和屏蔽栅依次设置在漂移区的侧方，并通过绝缘层分别与漂移区、基体区和源区相接；源区包括相互平行设置的P型源区和N型源区；P型源区和N型源区的排列方向垂直于控制栅的长度方向；基体区的底面呈阶梯型，且基体区靠近控制栅一侧的基体区底面高度高于另一侧的基体区底面高度；源极设置在源区上方；漏极设置在衬底区下方；金属栅极设在控制栅上方。本申请提供方案能够提高晶体管的雪崩耐量。

Description

阶梯型基体区的屏蔽栅沟槽型场效应晶体管及其制备方法

技术领域

本申请涉及半导体技术领域，尤其涉及阶梯型基体区的屏蔽栅沟槽型场效应晶体管及其制备方法。

背景技术

屏蔽栅沟槽型场效应晶体管SGT具有较低的比导通电阻、静动态损耗小以及开关速度快等优势。这是由于其能够有效隔离控制栅极至漏极之间耦合，在沟道密度、电荷补偿效应及屏蔽栅结构方面均具有明显优点。

传统SGT中雪崩耐量限制了晶体管在电感负载应用中的最大电流，由于基体区通过重掺杂的P型源区与连接沟道的N型源区相短接，当晶体管处于正向高压阻断或正向高压导通时，可能因为雪崩效应而产生空穴，从而流经基体区通道形成一个促使寄生三极管开启的空穴电流，由于三极管开启是晶体管雪崩失效的关键原因，因此，抑制SGT中寄生三极管的开启以提高晶体管雪崩耐量是SGT行业中亟需解决的问题。

传统的基体区结构中，基体区呈矩形分布，当晶体管处于雪崩状态时，由于流经路径的距离不同，空穴电流会在屏蔽栅附近流经基体区，从而使得屏蔽栅拐角处的电场集中，一定程度上增加了晶体管的比导通电阻，限制了器件的导通性能。

发明内容

为克服相关技术中存在的问题，本申请提供一种阶梯型基体区的屏蔽栅沟槽型场效应晶体管及其制备方法，能够抑制寄生晶体管的开启，提高了晶体管的雪崩耐量。

本申请第一方面提供一种阶梯型基体区的屏蔽栅沟槽型场效应晶体管，包括：

衬底区1、漂移区2、基体区3、源区4、屏蔽栅5、控制栅6、绝缘层7、源极8、漏极9以及金属栅极10；

所述漂移区2与所述衬底区1相接，以所述衬底区指向所述漂移区的方向为上方，所述基体区3和所述源区4依次设置在所述漂移区2上方；所述控制栅6和所述屏蔽栅5由上至下依次设置在所述漂移区2的侧方，并通过所述绝缘层7分别与所述漂移区2、所述基体区3和所述源区4相接；

所述源区4包括相互平行设置的P型源区41和N型源区42；所述P型源区41和所述N型源区42的排列方向垂直于所述控制栅6的长度方向；

所述基体区3的底面呈阶梯型，且所述基体区3靠近所述控制栅6一侧的基体区底面高度高于另一侧的基体区底面高度；所述基体区底面高度为所述基体区3底面与所述衬底区1之间的距离；

所述源极8设置在所述源区4上方；所述漏极9设置在所述衬底区1下方；所述金属栅极10设在所述控制栅6上方。

在一种实施方式中，所述阶梯型基体区的屏蔽栅沟槽型场效应晶体管，还包括：P型阶梯注入区11；

所述P型阶梯注入区11的顶面通过所述绝缘层7与所述屏蔽栅5的底面相接；所述P型阶梯注入区11的底面成阶梯型，且所述P型阶梯注入区11靠近晶体管外侧一侧的注入区底面高度低于另一侧的注入区底面高度；所述注入区底面高度为所述P型阶梯注入区11的底面与所述衬底区1之间的距离。

在一种实施方式中，所述基体区3的底面由三层阶梯面组成。

在一种实施方式中，所述基体区3底面中，三层阶梯面的基体区底面高度按照第一高度间距逐级递增。

在一种实施方式中，所述P型阶梯注入区11的底面由三层阶梯面组成。

在一种实施方式中，所述P型阶梯注入区11底面中，三层阶梯面的注入区底面高度按照第二高度间距逐级递增。

在一种实施方式中，所述P型源区41和所述N型源区42的掺杂浓度均为重掺杂浓度；

所述衬底区1的掺杂类型为N型掺杂，且所述衬底区1的掺杂浓度为重掺杂浓度；

所述漂移区2的掺杂类型为N型掺杂，且所述漂移区2的掺杂浓度为轻掺杂浓度；

所述基体区3的掺杂类型为P型掺杂，且所述基体区3的掺杂浓度为中掺杂浓度；

所述屏蔽栅5和所述控制栅6的掺杂类型为P型掺杂或N型掺杂；所述屏蔽栅5和所述控制栅6的掺杂浓度均为重掺杂浓度。

本申请第二方面提供一种阶梯型基体区的屏蔽栅沟槽型场效应晶体管的制备方法，用于制备如上任一项所述的阶梯型基体区的屏蔽栅沟槽型场效应晶体管，包括：

以半导体材料制作衬底区；

在所述衬底区上外延形成漂移区；

在所述漂移区顶面刻蚀出阶梯型漂移区顶面；

在所述阶梯型漂移区顶面上以离子注入或扩散方式形成底面呈阶梯型的基体区；

在所述漂移区的一侧刻蚀沟槽；

在所述沟槽内依次沉积氧化物、多晶硅、氧化物、多晶硅，形成绝缘层、屏蔽栅和控制栅；

在所述基体区上掺杂形成源区；

在所述源区的上方制作源极；

在所述沟槽上方形成金属栅极；

在所述衬底区的底部制作漏极。

在一种实施方式中，所述在所述漂移区的一侧刻蚀沟槽，包括：

在所述漂移区的一侧刻蚀出槽底呈阶梯型的沟槽；

所述在所述沟槽内依次沉积氧化物、多晶硅、氧化物、多晶硅，形成绝缘层、屏蔽栅和控制栅，包括：

在所述沟槽内依次沉积P型掺杂半导体材料、氧化物、多晶硅、氧化物、多晶硅，形成P型阶梯注入区、绝缘层、屏蔽栅和控制栅。

在一种实施方式中，所述在所述基体区上掺杂形成源区，包括：

在所述基体区上以N型掺杂半导体材料和P型掺杂半导体材料分别掺杂形成N型源区和P型源区。

本申请提供的技术方案可以包括以下有益效果：

本申请提供了一种阶梯型基体区的屏蔽栅沟槽型场效应晶体管，相较于传统的屏蔽栅沟槽型场效应晶体管，其基体区由原来的矩形分布改进为阶梯型分布，且基体区靠近控制栅一侧的基体区底面高度高于另一侧的基体区底面高度，从而当晶体管处于雪崩状态时，碰撞电离产生的空穴电流先流经靠近晶体管外侧的基体区部分，从而抑制寄生晶体管的开启，提高了晶体管的雪崩耐量。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

通过结合附图对本申请示例性实施方式进行更详细的描述，本申请的上述以及其它目的、特征和优势将变得更加明显，其中，在本申请示例性实施方式中，相同的参考标号通常代表相同部件。

图1是本申请实施例示出的阶梯型基体区的屏蔽栅沟槽型场效应晶体管的结构示意图；

图2是本申请实施例示出的阶梯型基体区的屏蔽栅沟槽型场效应晶体管的另一结构示意图；

图3是本申请实施例示出的阶梯型基体区的屏蔽栅沟槽型场效应晶体管的制备方法的流程示意图；

图4是本申请实施例示出的阶梯型基体区的屏蔽栅沟槽型场效应晶体管的制备方法的另一流程示意图。

具体实施方式

下面将参照附图更详细地描述本申请的优选实施方式。虽然附图中显示了本申请的优选实施方式，然而应该理解，可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本申请更加透彻和完整，并且能够将本申请的范围完整地传达给本领域的技术人员。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

应当理解，尽管在本申请可能采用术语“第一”、“第二”、“第三”等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

实施例一

传统的基体区结构中，基体区呈矩形分布，当晶体管处于雪崩状态时，因为雪崩效应而产生空穴，从而流经基体区通道形成一个促使寄生三极管开启的空穴电流，影响晶体管的雪崩耐压。

针对上述问题，本申请实施例提供一种阶梯型基体区的屏蔽栅沟槽型场效应晶体管。

以下结合附图详细描述本申请实施例的技术方案。

图1是本申请实施例示出的阶梯型基体区的屏蔽栅沟槽型场效应晶体管的结构示意图。

参见图1，所述阶梯型基体区的屏蔽栅沟槽型场效应晶体管，包括：

衬底区1、漂移区2、基体区3、源区4、屏蔽栅5、控制栅6、绝缘层7、源极8、漏极9以及金属栅极10；

漂移区2与衬底区1相接，以衬底区指向漂移区的方向为上方，基体区3和源区4依次设置在漂移区2上方；控制栅6和屏蔽栅5由上至下依次设置在漂移区2的侧方，并通过绝缘层7分别与漂移区2、基体区3和源区4相接；源极8设置在源区4上方；漏极9设置在衬底区1下方；金属栅极10设在控制栅6上方；

源区4包括相互平行设置的P型源区41和N型源区42；P型源区41和N型源区42的排列方向垂直于控制栅6的长度方向；

在本申请实施例中，P型源区41、N型源区42以及控制栅6三者平行，即P型源区41和N型源区42的排列方向与控制栅6的长度方向垂直。

基体区3的底面呈阶梯型，且基体区3靠近控制栅6一侧的基体区底面高度高于另一侧的基体区底面高度；基体区底面高度为基体区3底面与衬底区1之间的距离；

在本申请实施例中，基体区3的底面呈阶梯型，相应地，漂移区2的顶面呈与基体区3的底面相匹配的阶梯型，且漂移区2的顶面朝着控制栅的所在位置逐级增高，使得基体区3靠近控制栅6一侧的基体区底面高度高于另一侧的基体区底面高度。

上述阶梯型基体区的结构的引入，使得一部分基体区更加靠近漂移区2，从而当晶体管处于雪崩状态时，有助于晶体管在雪崩状态下提前吸引雪崩空穴电流，即碰撞电离产生的空穴电流先流经该部分基体区，从而抑制寄生晶体管的开启，提高晶体管的雪崩耐量。

进一步地，所述基体区3的底面由三层阶梯面组成。

进一步地，所述基体区3的底面中，三层阶梯面的基体区底面高度按照第一高度间距逐级递增，即三层阶梯面的基体区底面高度均匀递增。

在实际应用过程中，第一高度间距可以根据实际设计需求进行设定，此处不作限定。

在本申请实施例中，所述P型源区41和所述N型源区42的掺杂浓度均为重掺杂浓度；所述衬底区1的掺杂类型为N型掺杂，且所述衬底区1的掺杂浓度为重掺杂浓度；所述漂移区2的掺杂类型为N型掺杂，且所述漂移区2的掺杂浓度为轻掺杂浓度；所述基体区3的掺杂类型为P型掺杂，且所述基体区3的掺杂浓度为中掺杂浓度；所述屏蔽栅5和所述控制栅6的掺杂类型为P型掺杂或N型掺杂；所述屏蔽栅5和所述控制栅6的掺杂浓度均为重掺杂浓度。

在本申请实施例中，轻掺杂浓度的取值范围为1×10¹⁵cm^-3至5×10¹⁶cm^-3；中掺杂浓度的取值范围为1×10¹⁷cm^-3至5×10¹⁸cm^-3；重掺杂浓度的取值范围为1×10¹⁹cm^-3至5×10²⁰cm^-3。

本申请实施例提供了一种阶梯型基体区的屏蔽栅沟槽型场效应晶体管，相较于传统的屏蔽栅沟槽型场效应晶体管，其基体区由原来的矩形分布改进为阶梯型分布，且基体区靠近控制栅一侧的基体区底面高度高于另一侧的基体区底面高度，从而当晶体管处于雪崩状态时，碰撞电离产生的空穴电流先流经靠近晶体管外侧的基体区部分，从而抑制寄生晶体管的开启，提高了晶体管的雪崩耐量。

实施例二

本申请实施例在上述实施例一的基础上，提供了另一种阶梯型基体区的屏蔽栅沟槽型场效应晶体管，其能够降低屏蔽栅拐角处的电场，使得沟槽下方的电场整体分布更为平缓。

以下结合附图详细描述本申请实施例的技术方案。

图2是本申请实施例示出的阶梯型基体区的屏蔽栅沟槽型场效应晶体管的另一结构示意图。

参见图2，所述阶梯型基体区的屏蔽栅沟槽型场效应晶体管，包括：

衬底区1、漂移区2、基体区3、源区4、屏蔽栅5、控制栅6、绝缘层7、源极8、漏极9、金属栅极10和P型阶梯注入区11；

漂移区2与衬底区1相接，以衬底区指向漂移区的方向为上方，基体区3和源区4依次设置在漂移区2上方；控制栅6和屏蔽栅5由上至下依次设置在漂移区2的侧方，并通过绝缘层7分别与漂移区2、基体区3和源区4相接；源极8设置在源区4上方；漏极9设置在衬底区1下方；金属栅极10设在控制栅6上方；源区4包括相互平行设置的P型源区41和N型源区42；P型源区41和N型源区42的排列方向垂直于控制栅6的长度方向；

基体区3的底面呈阶梯型，且基体区3靠近控制栅6一侧的基体区底面高度高于另一侧的基体区底面高度；基体区底面高度为基体区3底面与衬底区1之间的距离；

所述P型阶梯注入区11的顶面通过所述绝缘层7与所述屏蔽栅5的底面相接；所述P型阶梯注入区11的底面成阶梯型，且所述P型阶梯注入区11靠近晶体管外侧一侧的注入区底面高度低于另一侧的注入区底面高度；所述注入区底面高度为所述P型阶梯注入区11的底面与所述衬底区1之间的距离。

在本申请实施例中，P型阶梯注入区11的顶面为一平面，底面呈阶梯型，且各级阶梯面由外至内逐级升高，使得所述P型阶梯注入区11靠近晶体管外侧一侧的注入区底面高度低于另一侧的注入区底面高度。

在本申请实施例中，沟槽下方的P型阶梯注入区11的引入，在晶体管处于耐压状态时，依靠P型阶梯注入区11的耗尽所引入的负电荷，能有效地吸引其附近的漂移区2所引入的正电荷，从而降低屏蔽栅拐角处的电场峰值，使得沟槽下方的电场整体分布更为平缓，从而在相同击穿电压下获得更低的比导通电阻。

在本申请实施例中，所述P型阶梯注入区11的掺杂浓度为中掺杂浓度。

进一步地，所述P型阶梯注入区11的底面由三层阶梯面组成。

进一步地，所述P型阶梯注入区11底面中，三层阶梯面的注入区底面高度按照第二高度间距逐级递增，即P型阶梯注入区11的三层阶梯面的注入区底面高度均匀递增。

在实际应用过程中，第二高度间距可以与第一高度间距设置为相同数值，或设置为不同数值，其具体取值可以根据实际设计需求进行设定，此处不作限定。

在本申请实施例中，P型阶梯注入区11和基体区3的阶梯面数量可以设置为相同，例如上述描述的P型阶梯注入区11和基体区3的底面均由三层阶梯面组成；或设置为不同，例如，P型阶梯注入区11的底面由三层阶梯面组成，基体区3的底面由四层阶梯面组成。

需要说明的是，上述对于P型阶梯注入区11和基体区3的底面结构的描述仅是本申请实施例中给出的一种示例，不构成对本申请的唯一限定。

本申请实施例示出的阶梯型基体区的屏蔽栅沟槽型场效应晶体管，区别于传统屏蔽栅沟槽型晶体管，其基体区由原来的矩形分布改进为阶梯型分布，阶梯型基体区的引入有助于晶体管在雪崩状态下提前吸引雪崩空穴电流，从而抑制寄生晶体管的开启；此外，本申请实施例示出的阶梯型基体区的屏蔽栅沟槽型场效应晶体管在沟槽下方引入一个P型阶梯注入区，该P型阶梯注入区的引入，相当于引入一个P型耗尽区，在晶体管处于耐压状态时，依靠P型耗尽区的耗尽所引入的负电荷，能有效地吸引其附近的n型耗尽区，即漂移区，所引入的正电荷，从而降低屏蔽栅拐角处的电场，使得沟槽下方的电场整体分布更为平缓，从而在相同击穿电压下获得更低的比导通电阻，从而获得整体获得低阻高雪崩耐量的屏蔽栅沟槽型场效应晶体管。

实施例三

与前述实施例一的阶梯型基体区的屏蔽栅沟槽型场效应晶体管相对应，本申请还提供了一种阶梯型基体区的屏蔽栅沟槽型场效应晶体管的制备方法及相应的实施例。

图3是本申请实施例示出的阶梯型基体区的屏蔽栅沟槽型场效应晶体管的制备方法的流程示意图。

参见图3，所述阶梯型基体区的屏蔽栅沟槽型场效应晶体管的制备方法，包括：

301、以半导体材料制作衬底区；

在本申请实施例中，以N型重掺杂半导体材料制备衬底区，即衬底区的掺杂类型为N型掺杂，且衬底区的掺杂浓度为重掺杂浓度。

302、在所述衬底区上外延形成漂移区；

在本申请实施例中，可以根据实际需求采用不同的外延工艺，包括但不限于：气相外延(Vapour Phase Epitaxy，VPE)或化学气相沉积(Chemical Vapor Deposition，CVD)。

303、在所述漂移区顶面刻蚀出阶梯型漂移区顶面；

在本申请实施例中，通过光刻工艺对步骤302中形成的矩形漂移区进行刻蚀，得到阶梯型漂移区顶面，并通过湿法腐蚀或干法腐蚀对残留的光刻胶进行去除。

304、在所述阶梯型漂移区顶面上以离子注入或扩散方式形成底面呈阶梯型的基体区；

离子注入工艺是对硅材料进行掺杂的过程，在实际应用过程中，将功率器件产品放在离子注入机的一端，掺杂离子源设置在离子注入机另一端。在掺杂离子源一端，掺杂体原子被离子化，从而带有一定的电荷，被电场加到超高速，穿过产品表层，利用原子的动量将掺杂原子注入功率器件，形成掺杂区。

扩散工艺是在硅材料表面掺入纯杂质原子的过程，在实际应用过程中，通常使用乙硼烷或磷烷作为离子源，采用间歇式扩散或替位式扩散的方式，将纯杂质原子掺入硅材料表面。

需要说明的是，本申请实施例对于基体区所采用的制备方式并没有严格的限定，在实际过程中，可以根据实际需求选用上述不同工艺完成基体区的制备。

在本申请实施例中，还可以通过以下制备过程得到底面呈阶梯型的基体区：

在衬底区上外延形成第一部分漂移区，第一部分漂移区完全覆盖衬底区，随后在第一部分漂移区上外延形成第二部分漂移区，第二部分漂移区覆盖一部分的第一部分漂移区，再在第二部分漂移区上外延形成第三部分漂移区，第三部分漂移区覆盖一部分的第二部分漂移区，以此类推，得到具有阶梯型漂移区顶面的漂移区；再在该具有阶梯型漂移区顶面的漂移区上掺杂形成底面呈阶梯型的基体区。

305、在所述漂移区的一侧刻蚀沟槽；

在本申请实施例中，通过光刻工艺在所述漂移区的一侧刻蚀出沟槽，并通过湿法腐蚀或干法腐蚀对残留的光刻胶进行去除。

306、在所述沟槽内依次沉积氧化物、多晶硅、氧化物、多晶硅，形成绝缘层、屏蔽栅和控制栅；

在本申请实施例中，所述多晶硅为P型重掺杂多晶硅或N型重掺杂多晶硅。

307、在所述基体区上掺杂形成源区；

具体包括：在所述基体区上以N型掺杂半导体材料和P型掺杂半导体材料分别掺杂形成N型源区和P型源区。

308、在所述源区的上方制作源极；

309、在所述沟槽上方形成金属栅极；

310、在所述衬底区的底部制作漏极。

需要说明的是，上述步骤308至步骤310的执行时序并没有严格的限定，在实际应用过程中可以对上述步骤308至步骤310三个步骤之间的执行顺序进行调整。

本申请实施例提供了一种阶梯型基体区的屏蔽栅沟槽型场效应晶体管的制备方法，利用该方法制备得到的阶梯型基体区的屏蔽栅沟槽型场效应晶体管，相较于传统的屏蔽栅沟槽型场效应晶体管，其基体区由原来的矩形分布改进为阶梯型分布，且基体区靠近控制栅一侧的基体区底面高度高于另一侧的基体区底面高度，从而当晶体管处于雪崩状态时，碰撞电离产生的空穴电流先流经靠近晶体管外侧的基体区部分，从而抑制寄生晶体管的开启，提高了晶体管的雪崩耐量。

实施例四

与前述实施例二的阶梯型基体区的屏蔽栅沟槽型场效应晶体管相对应，本申请还提供了一种阶梯型基体区的屏蔽栅沟槽型场效应晶体管的制备方法及相应的实施例。

图4是本申请实施例示出的阶梯型基体区的屏蔽栅沟槽型场效应晶体管的制备方法的另一流程示意图。

参见图4，所述阶梯型基体区的屏蔽栅沟槽型场效应晶体管的制备方法，包括：

401、以半导体材料制作衬底区；

402、在所述衬底区上外延形成漂移区；

403、在所述漂移区顶面刻蚀出阶梯型漂移区顶面；

404、在所述阶梯型漂移区顶面上以离子注入或扩散方式形成底面呈阶梯型的基体区；

在本申请实施例中，上述步骤401至步骤404的内容与实施例三中步骤301至步骤304一致，此处不再赘述。

405、在所述漂移区的一侧刻蚀出槽底呈阶梯型的沟槽；

406、在所述沟槽内依次沉积P型掺杂半导体材料、氧化物、多晶硅、氧化物、多晶硅，形成P型阶梯注入区、绝缘层、屏蔽栅和控制栅；

在本申请实施例中，在上述槽底呈阶梯型的沟槽内沉积P型中掺杂半导体材料，形成中掺杂浓度的P型阶梯注入区。

407、在所述基体区上掺杂形成源区；

在本申请实施例中，在所述基体区上以N型掺杂半导体材料和P型掺杂半导体材料分别掺杂形成N型源区和P型源区。

408、在所述源区的上方制作源极；

409、在所述沟槽上方形成金属栅极；

410、在所述衬底区的底部制作漏极。

需要说明的是，上述步骤408至步骤410的执行时序并没有严格的限定，在实际应用过程中可以对上述步骤408至步骤410三个步骤之间的执行顺序进行调整。

本申请实施例提供了一种阶梯型基体区的屏蔽栅沟槽型场效应晶体管的制备方法，利用该方法制备得到的阶梯型基体区的屏蔽栅沟槽型场效应晶体管，区别于传统屏蔽栅沟槽型晶体管，其基体区由原来的矩形分布改进为阶梯型分布，阶梯型基体区的引入有助于晶体管在雪崩状态下提前吸引雪崩空穴电流，从而抑制寄生晶体管的开启；此外，本申请实施例示出的阶梯型基体区的屏蔽栅沟槽型场效应晶体管在沟槽下方引入一个P型阶梯注入区，该P型阶梯注入区的引入，相当于引入一个P型耗尽区，在晶体管处于耐压状态时，依靠P型耗尽区的耗尽所引入的负电荷，能有效地吸引其附近的n型耗尽区，即漂移区，所引入的正电荷，从而降低屏蔽栅拐角处的电场，使得沟槽下方的电场整体分布更为平缓，从而在相同击穿电压下获得更低的比导通电阻，从而获得整体获得低阻高雪崩耐量的屏蔽栅沟槽型场效应晶体管。

关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不再做详细阐述说明。

上文中已经参考附图详细描述了本申请的方案。在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其他实施例的相关描述。本领域技术人员也应该知悉，说明书中所涉及的动作和模块并不一定是本申请所必须的。另外，可以理解，本申请实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减，本申请实施例装置中的模块可以根据实际需要进行合并、划分和删减。

附图中的流程图和框图显示了根据本申请的多个实施例的系统和方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标记的功能也可以以不同于附图中所标记的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

以上已经描述了本申请的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (10)

1.一种阶梯型基体区的屏蔽栅沟槽型场效应晶体管，其特征在于，包括：

衬底区(1)、漂移区(2)、基体区(3)、源区(4)、屏蔽栅(5)、控制栅(6)、绝缘层(7)、源极(8)、漏极(9)以及金属栅极(10)；

所述漂移区(2)与所述衬底区(1)相接，以所述衬底区指向所述漂移区的方向为上方，所述基体区(3)和所述源区(4)依次设置在所述漂移区(2)上方；所述控制栅(6)和所述屏蔽栅(5)由上至下依次设置在所述漂移区(2)的侧方，并通过所述绝缘层(7)分别与所述漂移区(2)、所述基体区(3)和所述源区(4)相接；

所述源区(4)包括相互平行设置的P型源区(41)和N型源区(42)；所述P型源区(41)和所述N型源区(42)的排列方向垂直于所述控制栅(6)的长度方向；

所述基体区(3)的底面呈阶梯型，且所述基体区(3)靠近所述控制栅(6)一侧的基体区底面高度高于另一侧的基体区底面高度；所述基体区底面高度为所述基体区(3)底面与所述衬底区(1)之间的距离；

所述源极(8)设置在所述源区(4)上方；所述漏极(9)设置在所述衬底区(1)下方；所述金属栅极(10)设在所述控制栅(6)上方。

2.根据权利要求1所述的阶梯型基体区的屏蔽栅沟槽型场效应晶体管，其特征在于，还包括：P型阶梯注入区(11)；

所述P型阶梯注入区(11)的顶面通过所述绝缘层(7)与所述屏蔽栅(5)的底面相接；所述P型阶梯注入区(11)的底面成阶梯型，且所述P型阶梯注入区(11)靠近晶体管外侧一侧的注入区底面高度低于另一侧的注入区底面高度；所述注入区底面高度为所述P型阶梯注入区(11)的底面与所述衬底区(1)之间的距离。

3.根据权利要求1所述的阶梯型基体区的屏蔽栅沟槽型场效应晶体管，其特征在于，

所述基体区(3)的底面由三层阶梯面组成。

4.根据权利要求3所述的阶梯型基体区的屏蔽栅沟槽型场效应晶体管，其特征在于，

所述基体区(3)底面中，三层阶梯面的基体区底面高度按照第一高度间距逐级递增。

5.根据权利要求2所述的阶梯型基体区的屏蔽栅沟槽型场效应晶体管，其特征在于，

所述P型阶梯注入区(11)的底面由三层阶梯面组成。

6.根据权利要求5所述的阶梯型基体区的屏蔽栅沟槽型场效应晶体管，其特征在于，

所述P型阶梯注入区(11)底面中，三层阶梯面的注入区底面高度按照第二高度间距逐级递增。

7.根据权利要求1所述的阶梯型基体区的屏蔽栅沟槽型场效应晶体管，其特征在于，

所述P型源区(41)和所述N型源区(42)的掺杂浓度均为重掺杂浓度；

所述衬底区(1)的掺杂类型为N型掺杂，且所述衬底区(1)的掺杂浓度为重掺杂浓度；

所述漂移区(2)的掺杂类型为N型掺杂，且所述漂移区(2)的掺杂浓度为轻掺杂浓度；

所述基体区(3)的掺杂类型为P型掺杂，且所述基体区(3)的掺杂浓度为中掺杂浓度；

所述屏蔽栅(5)和所述控制栅(6)的掺杂类型为P型掺杂或N型掺杂；所述屏蔽栅(5)和所述控制栅(6)的掺杂浓度均为重掺杂浓度。

8.一种阶梯型基体区的屏蔽栅沟槽型场效应晶体管的制备方法，其特征在于，用于制备如权利要求1-7任一项所述的阶梯型基体区的屏蔽栅沟槽型场效应晶体管，包括：

以半导体材料制作衬底区；

在所述衬底区上外延形成漂移区；

在所述漂移区顶面刻蚀出阶梯型漂移区顶面；

在所述阶梯型漂移区顶面上以离子注入或扩散方式形成底面呈阶梯型的基体区；

在所述漂移区的一侧刻蚀沟槽；

在所述沟槽内依次沉积氧化物、多晶硅、氧化物、多晶硅，形成绝缘层、屏蔽栅和控制栅；

在所述基体区上掺杂形成源区；

在所述源区的上方制作源极；

在所述沟槽上方形成金属栅极；

在所述衬底区的底部制作漏极。

9.根据权利要求8所述的阶梯型基体区的屏蔽栅沟槽型场效应晶体管的制备方法，其特征在于，

所述在所述漂移区的一侧刻蚀沟槽，包括：

在所述漂移区的一侧刻蚀出槽底呈阶梯型的沟槽；

所述在所述沟槽内依次沉积氧化物、多晶硅、氧化物、多晶硅，形成绝缘层、屏蔽栅和控制栅，包括：

在所述沟槽内依次沉积P型掺杂半导体材料、氧化物、多晶硅、氧化物、多晶硅，形成P型阶梯注入区、绝缘层、屏蔽栅和控制栅。

10.根据权利要求8所述的阶梯型基体区的屏蔽栅沟槽型场效应晶体管的制备方法，其特征在于，

所述在所述基体区上掺杂形成源区，包括：

在所述基体区上以N型掺杂半导体材料和P型掺杂半导体材料分别掺杂形成N型源区和P型源区。

Images