CN114284342A - 屏蔽栅斜沟槽型场效应晶体管及其制备方法 - Google Patents

Abstract

本申请是关于一种屏蔽栅斜沟槽型场效应晶体管及其制备方法，包括：衬底区、漂移区、基体区、源区、沟槽区、漏极以及源极；所述源区由P型源区和N型源区组成，所述P型源区、所述N型源区和所述沟槽区依次沿所述基体区的顶面设置；在以所述衬底区指向所述漂移区的方向上，所述基体区的底面在所述P型源区上的投影面积小于或者等于所述P型源区的底面的面积；所述N型源区与所述沟槽区连接。当发生雪崩击穿时，空穴电流能够从基体区的底面沿最短的直线距离直接注入P型源区，使得空穴的移动路径变短，延缓寄生三极管的开启，提高了屏蔽栅斜沟槽型场效应晶体管的雪崩耐量。

Description

屏蔽栅斜沟槽型场效应晶体管及其制备方法

技术领域

本申请涉及半导体技术领域，尤其涉及屏蔽栅斜沟槽型场效应晶体管及其制备方法。

背景技术

屏蔽栅沟槽型场效应晶体管(Split Gate Trench，SGT)已被广泛地应用于电源管理等重要的低压领域。SGT具有沟道密度高，同时具备较好的电荷补偿效果。此外，其屏蔽栅结构因有效地隔离了控制栅极至漏极之间的耦合，从而显著地降低了传输电容。

因此，SGT拥有更低的比导通电阻、更小的导通损耗和开关损耗、更高的工作频率。

然而，传统的SGT正向高压阻断或正向高压导通时，SGT容易因为雪崩效应产生空穴电流，该空穴电流流经基体区通道将导致寄生三极管开启。寄生三极管的开启将导致晶体管发生雪崩失效。

因此，为了在SGT发生雪崩失效前，抑制SGT中寄生三极管的开启，亟需设计一种的新型屏蔽栅斜沟槽型场效应晶体管。

发明内容

为解决现有技术中的问题，本申请第一方面提供了一种屏蔽栅斜沟槽型场效应晶体管，包括：

衬底区1、漂移区2、基体区3、源区4、沟槽区5、漏极6以及源极7；

所述漂移区2与所述衬底区1相接，以所述衬底区1指向所述漂移区2的方向为上方，所述基体区3和所述源区4依次设置在所述漂移区2的上方；

所述沟槽区5设置在所述基体区3侧方，并分别与所述漂移区2、所述基体区3和所述源区4相接；所述源区4由P型源区41和N型源区42组成，所述P型源区41、所述N型源区42和所述沟槽区5依次沿所述基体区3的顶面设置；所述N型源区42与所述沟槽区5连接；

在以所述衬底区1指向所述漂移区2的方向上，所述基体区3的底面在所述P型源区41上的投影面积小于或者等于所述P型源区41的底面的面积；

所述沟槽区5包括屏蔽栅51、控制栅52、绝缘层53和金属栅极8；

所述控制栅52和所述屏蔽栅51由上至下依次设置在所述沟槽区5内，且经所述绝缘层53分隔；

所述屏蔽栅51通过所述绝缘层53与所述漂移区2相接；

所述源极7设置在所述源区4上方；所述漏极6设置在所述衬底区1下方；所述金属栅极8设在所述控制栅52上方。

在一种实施方式中，所述基体区3与所述控制栅连接的侧面为体区引流斜面9，所述体区引流斜面9的下端背离所述沟槽区5倾斜设置。

在一种实施方式中，所述漂移区2与所述屏蔽栅51连接的侧面为漂区引流斜面10，所述漂区引流斜面10的顶边贴合所述体区引流斜面9的底边，且所述漂区引流斜面10朝向所述沟槽区5倾斜设置。

在一种实施方式中，所述P型源区41和所述N型源区42的掺杂浓度均为重掺杂浓度。

在一种实施方式中，所述衬底区1的掺杂类型为N型掺杂，且所述衬底区1的掺杂浓度为重掺杂浓度；所述漂移区2的掺杂类型为N型掺杂，且所述漂移区2的掺杂浓度为轻掺杂浓度；

所述基体区3的掺杂类型为P型掺杂，且所述基体区3的掺杂浓度为中掺杂浓度；

所述源区4的掺杂浓度为重掺杂浓度；所述控制栅52的掺杂浓度为重掺杂浓度且所述控制栅52的掺杂类型为P型掺杂。

本申请第二方面提供一种屏蔽栅斜沟槽型场效应晶体管的制备方法，用于制备本申请第一方面任一项所述的一种屏蔽栅斜沟槽型场效应晶体管，包括：

以半导体材料制备衬底区；在所述衬底区上外延形成漂移区；在所述漂移区上以离子注入或扩散方式形成基体区；在所述基体区的侧面刻蚀所述控制栅的沟槽；在所述漂移区的侧面刻蚀所述屏蔽栅的沟槽；在所述沟槽内依次沉积P型掺杂半导体材料、多晶硅、氧化物和多晶硅，形成屏蔽栅、绝缘层和控制栅；在所述基体区上，分别用P型掺杂半导体材料和N型掺杂半导体材料形成所述P型源区和所述N型源区；在源区上方形成源极；在所述沟槽上方形成金属栅极；在衬底区下方制作漏极。

在一种实施方式中，所述在所述基体区的侧面刻蚀所述控制栅的沟槽，包括：

在所述基体区的侧面刻蚀所述控制栅的沟槽；所述控制栅的沟槽从上方到下方的刻蚀深度逐渐加深；以所述沟槽指向所述基体区的方向为所述刻蚀深度的方向。

在一种实施方式中，所述在所述漂移区的侧面刻蚀所述屏蔽栅的沟槽，还包括：

在所述漂移区的侧面刻蚀所述屏蔽栅的沟槽；所述屏蔽栅的沟槽的刻蚀深度从上方到下方逐步减少，且所述屏蔽栅的沟槽和所述控制栅的沟槽的最大刻蚀深度相等。

在一种实施方式中，所述在所述基体区上掺杂形成源区，包括：

在所述基体区上，分别用P型掺杂半导体材料和N型掺杂半导体材料形成P型源区和N型源区，使得所述P型源区和所述N型源区相接。

本申请提供的技术方案可以包括以下有益效果：

由于P型源区、N型源区和沟槽区依次沿所述基体区的顶面设置；N型源区与沟槽区连接；在以所述衬底区指向所述漂移区的方向上，所述基体区的底面在所述P型源区上的投影面积小于或者等于所述P型源区的底面的面积，即，所述基体区的底面任意一点与P型源区之间的距离为所述衬底区指向所述漂移区的方向的直线距离。

当发生雪崩击穿时，空穴电流能够从基体区的底面沿最短的直线距离直接注入P型源区，使得空穴的移动路径变短，延缓寄生三极管的开启，提高了屏蔽栅斜沟槽型场效应晶体管的雪崩耐量。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

通过结合附图对本申请示例性实施方式进行更详细的描述，本申请的上述以及其它目的、特征和优势将变得更加明显，其中，在本申请示例性实施方式中，相同的参考标号通常代表相同部件。

图1是本申请实施例示出的一种屏蔽栅斜沟槽型场效应晶体管的结构示意图；

图2是现有技术的屏蔽栅沟槽型晶体管的空穴电流路径示意图；

图3是图1所示的屏蔽栅斜沟槽型场效应晶体管的空穴电流路径示意图；

图4是本申请实施例示出的屏蔽栅斜沟槽型场效应晶体管的制备方法流程示意图；

图5是本申请实施例示出的屏蔽栅斜沟槽型场效应晶体管的沟槽蚀刻方法的流程示意图。

具体实施方式

下面将参照附图更详细地描述本申请的优选实施方式。虽然附图中显示了本申请的优选实施方式，然而应该理解，可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本申请更加透彻和完整，并且能够将本申请的范围完整地传达给本领域的技术人员。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

应当理解，尽管在本申请可能采用术语“第一”、“第二”、“第三”等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

实施例一

传统的SGT正向高压阻断或正向高压导通时，SGT容易因为雪崩效应产生空穴电流，该空穴电流流经基体区通道将导致寄生三极管开启。寄生三极管的开启将导致晶体管发生雪崩失效。

针对上述问题，本申请实施例提供一种屏蔽栅斜沟槽型场效应晶体管，能够在SGT发生雪崩失效前，抑制SGT中寄生三极管的开启。

以下结合附图详细描述本申请实施例的技术方案。

图1是本申请实施例示出的一种屏蔽栅斜沟槽型场效应晶体管的结构示意图；

衬底区1、漂移区2、基体区3、源区4、沟槽区5、漏极6以及源极7；所述漂移区2与所述衬底区1相接，以所述衬底区1指向所述漂移区2的方向为上方，所述基体区3和所述源区4依次设置在所述漂移区2的上方；所述沟槽区5设置在所述基体区3侧方，并分别与所述漂移区2、所述基体区3和所述源区4相接；

所述源区4由P型源区41和N型源区42组成，所述P型源区41、所述N型源区42和所述沟槽区5依次沿所述基体区3的顶面设置；所述N型源区42与所述沟槽区5连接；在以所述衬底区1指向所述漂移区2的方向上，所述基体区3的底面在所述P型源区41上的投影面积小于或者等于所述P型源区41的底面的面积；

所述沟槽区5包括屏蔽栅51、控制栅52、绝缘层53和金属栅极8；

所述控制栅52和所述屏蔽栅51由上至下依次设置在所述沟槽区5内，且经所述绝缘层53分隔；

所述屏蔽栅51通过所述绝缘层53与所述漂移区2相接；

所述源极7设置在所述源区4上方；所述漏极6设置在所述衬底区1下方；所述金属栅极8设在所述控制栅52上方。

在本申请实施例中，所述衬底区1的掺杂类型为N型掺杂，且所述衬底区1的掺杂浓度为重掺杂浓度；

所述漂移区2的掺杂类型为N型掺杂，且所述漂移区2的掺杂浓度为轻掺杂浓度；

所述基体区3的掺杂类型为P型掺杂，且所述基体区3的掺杂浓度为中掺杂浓度；

所述源区4的掺杂浓度为重掺杂浓度；所述控制栅52的掺杂浓度为重掺杂浓度且所述控制栅52的掺杂类型为P型掺杂。

本申请实施例中，轻掺杂浓度的取值范围为1×10¹⁵cm^-3至5×10¹⁶cm^-3；中掺杂浓度的取值范围为1×10¹⁷cm^-3至5×10¹⁸cm^-3；重掺杂浓度的取值范围为1×10¹⁹cm^-3至5×10²⁰cm^-3。

在本申请实施例中，所述屏蔽栅的掺杂类型为P型掺杂，所述P型源区的掺杂类型为P型掺杂，且所述P型源区的掺杂浓度为中掺杂浓度或重掺杂浓度。

进一步地，所述屏蔽栅的掺杂类型的掺杂浓度可以为重掺杂浓度或中掺杂浓度。

优选的，所述P型源区41和所述N型源区42的掺杂浓度均为重掺杂浓度。例如均为中掺杂浓度或均为重掺杂浓度，从而使得P型源区能够更容易接收空穴电流，实现更好的分流效果。

进一步的，所述基体区3与所述控制栅连接的侧面为体区引流斜面9，所述体区引流斜面9的下端背离所述沟槽区5倾斜设置。

在本申请实施例中，在晶体管的控制栅加上正电压时，基体区中的多子聚集于体区引流斜面的位置形成导电沟道，多子沿该导电沟道从源区经过基体区注入漂移区，从而实现通电。

当处于雪崩状态时，漂移区处于正向阻断状态，漂移区充当反偏耐压区，而反偏耐压区中因碰撞电离产生的空穴电流可分流至P型源区，由于空穴电流在沟槽区和漂移区的交界面产生，该空穴电流沿着该交界面经过基体区后再流入P型源区。

图2是现有技术中一种屏蔽栅沟槽型场效应晶体管的结构示意图；如图2所示，当出现雪崩效应引发的空穴电流时，该空穴电流需要绕过N型源区才能到达P型源区的移动路径，因此该空穴电流的移动路径更长。

如图3所示，本申请实施例中的屏蔽栅斜沟槽型场效应晶体管在出现空穴电流时，该空穴电流直接注入P型源区，因此空穴电流的移动路径更短。

在以所述衬底区指向所述漂移区的方向上，所述基体区的底面在所述P型源区上的投影面积小于或者等于所述P型源区的底面的面积，即，所述基体区的底面任意一点与P型源区之间的距离为沿该方向的直线距离。

当发生雪崩击穿时，空穴电流能够从基体区的底面沿最短的直线距离直接注入P型源区，使得空穴的移动路径变短，延缓寄生三极管的开启，提高了屏蔽栅斜沟槽型场效应晶体管的雪崩耐量。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

实施例二

基于上述实施例一，由于在以所述衬底区指向所述漂移区的方向上，所述基体区的底面在所述P型源区上的投影面积小于所述P型源区的底面的面积，因此，该晶体管的控制栅和屏蔽栅也需要根据基体区形成的沟道进行结构的调整。

以下结合附图详细描述本申请实施例的技术方案。

参见图1，所述屏蔽栅斜沟槽型场效应晶体管，包括：

衬底区1、漂移区2、基体区3、源区4、沟槽区5、漏极6以及源极7；

所述漂移区2与所述衬底区1相接，以所述衬底区1指向所述漂移区2的方向为上方，

所述基体区3和所述源区4依次设置在所述漂移区2的上方；

所述沟槽区5设置在所述基体区3侧方，并分别与所述漂移区2、所述基体区3和所述源区4相接；

所述源区4由P型源区41和N型源区42组成，所述P型源区41、所述N型源区42和所述沟槽区5依次沿所述基体区3的顶面设置；所述N型源区42与所述沟槽区5连接；

在以所述衬底区1指向所述漂移区2的方向上，所述基体区3的底面在所述P型源区41上的投影面积小于或者等于所述P型源区41的底面的面积；

所述沟槽区5包括屏蔽栅51、控制栅52、绝缘层53和金属栅极8；

所述控制栅52和所述屏蔽栅51由上至下依次设置在所述沟槽区5内，且经所述绝缘层53分隔；

所述屏蔽栅51通过所述绝缘层53与所述漂移区2相接；

所述源极7设置在所述源区4上方；所述漏极6设置在所述衬底区1下方；所述金属栅极8设在所述控制栅52上方。

进一步的，所述漂移区2与所述屏蔽栅51连接的侧面为漂区引流斜面10，所述漂区引流斜面10的顶边贴合所述体区引流斜面9的底边，且所述漂区引流斜面10朝向所述沟槽区5倾斜设置。

在现有的晶体管中，当晶体管的源极和漏极正偏或者反偏耐压时，电场峰值位于晶体管的两端；而在本申请实施例提供的屏蔽栅斜沟槽型晶体管中，漂移区产生的正电荷倾向于越过屏蔽栅与漂移区之间的绝缘层，最后终止于屏蔽栅中。

因此，在本申请实施例提供的屏蔽栅斜沟槽型晶体管中，电场峰值位于漂区引流斜面。在晶体管耐压时，这种屏蔽栅和漂移区的结构能够改善漂移区的电场分布，提高击穿电压。

在本申请实施例中，P型源区、N型源区和沟槽区依次沿所述基体区的顶面设置；N型源区与沟槽区连接；同时，基体区与控制栅连接的侧面为体区引流斜面，由于体区引流斜面与漂移区连接的侧边背离沟槽区倾斜设置，导致基体区与漂移区连接的底边长度小于基体区的顶边长度；同时，该底边沿竖直方向投影于P型源区上。

当发生雪崩击穿时，空穴电流能够沿着漂区引流斜面到达基体区与漂移区连接的底边，然后直接注入P型源区，使得空穴的移动路径变短，延缓寄生三极管的开启，提高了屏蔽栅斜沟槽型场效应晶体管的雪崩耐量。

实施例三

与前述屏蔽栅斜沟槽型场效应晶体管及其实施例相对应，本申请还提供了一种屏蔽栅斜沟槽型场效应晶体管的制备方法及相应的实施例。

图4是本申请实施例示出的屏蔽栅斜沟槽型场效应晶体管的制备方法的流程示意图。

参见图4，所述屏蔽栅斜沟槽型场效应晶体管的制备方法，包括：

401、以半导体材料制备衬底区；

在本申请实施例中，以N型重掺杂半导体材料制备衬底区，即衬底区的掺杂类型为N型掺杂，且衬底区的掺杂浓度为重掺杂浓度。

在本申请实施例中，所述半导体材料为硅材料或者碳化硅材料。

402、在所述衬底区上外延形成漂移区；

在本申请实施例中，可以根据实际需求采用不同的外延工艺，包括但不限于：气相外延(Vapour Phase Epitaxy，VPE)或化学气相沉积(Chemical Vapor Deposition，CVD)。

403、在所述漂移区上以离子注入或扩散方式形成基体区；

离子注入工艺是对硅材料进行掺杂的过程，在实际应用过程中，将功率器件产品放在离子注入机的一端，掺杂离子源设置在离子注入机另一端。在掺杂离子源一端，掺杂体原子被离子化，从而带有一定的电荷，被电场加到超高速，穿过产品表层，利用原子的动量将掺杂原子注入功率器件，形成掺杂区。

扩散工艺是在硅材料表面掺入纯杂质原子的过程，在实际应用过程中，通常使用乙硼烷或磷烷作为离子源，采用间歇式扩散或替位式扩散的方式，将纯杂质原子掺入硅材料表面。

需要说明的是，本申请实施例对于基体区所采用的制备方式并没有严格的限定，在实际过程中，可以根据实际需求选用上述不同工艺完成基体区的制备。

404、在所述基体区的侧面刻蚀所述控制栅的沟槽；

405、在所述漂移区的侧面刻蚀所述屏蔽栅的沟槽；

在本申请实施例中，通过光刻工艺在所述漂移区的一侧刻蚀出沟槽，并通过湿法腐蚀或干法腐蚀对残留的光刻胶进行去除。

以所述沟槽指向所述基体区的方向为所述刻蚀深度的方向。

进一步的，在所述基体区的侧面刻蚀所述控制栅的沟槽；所述控制栅的沟槽从上方到下方的刻蚀深度逐渐加深。

406、在所述沟槽内依次沉积P型掺杂半导体材料、多晶硅、氧化物和多晶硅，形成屏蔽栅、绝缘层和控制栅；

具体的，所述控制栅与所述基体区之间的界面形成所述体区引流斜面。所述体区引流斜面下方的背离沟槽倾斜设置。

在本申请实施例中，在晶体管的控制栅加上正电压时，基体区中的多子聚集于体区引流斜面的位置形成导电沟道，多子沿该导电沟道从源区经过基体区注入漂移区，从而实现通电。

407、在所述基体区上，分别用P型掺杂半导体材料和N型掺杂半导体材料形成所述P型源区和所述N型源区；

进一步的，所述P型源区和所述N型源区相接。

在本申请实施例中，利用P型掺杂半导体材料和N型掺杂半导体材料在基体区上掺杂形成P型源区和N型源区，通过P型源区，将基体区与连接沟槽区的N型源区相短接，抑制了功率半导体器件的衬底浮动效应，保证了器件性能的稳定。

在本申请实施例中，优选的，上述P型掺杂半导体材料和N型掺杂半导体材料的掺杂浓度均为重掺杂浓度，形成欧姆接触，从而保证器件中不会产生明显的附加阻抗。

408、在源区上方形成源极；

409、在所述控制栅的沟槽上方形成金属栅极；

410、在衬底区下方制作漏极。

在本申请实施例中，P型源区、N型源区和沟槽区依次沿所述基体区的顶面设置；N型源区与沟槽区连接；

由于P型源区、N型源区和沟槽区依次沿所述基体区的顶面设置；N型源区与沟槽区连接；在以所述衬底区指向所述漂移区的方向上，所述基体区的底面在所述P型源区上的投影面积小于或者等于所述P型源区的底面的面积，即，所述基体区的底面任意一点与P型源区之间的距离为沿所述衬底区指向所述漂移区的方向的直线距离。

当发生雪崩击穿时，空穴电流能够从基体区的底面沿最短的直线距离直接注入P型源区，使得空穴的移动路径变短，延缓寄生三极管的开启，提高了屏蔽栅斜沟槽型场效应晶体管的雪崩耐量。

实施例四

基于上述实施例三所示的一种屏蔽栅斜沟槽型场效应晶体管的制备方法，本申请实施例还提供了一种屏蔽栅斜沟槽型场效应晶体管的沟槽蚀刻方法。

以下结合附图详细描述本申请实施例的技术方案。

图5是本申请实施例示出的屏蔽栅沟槽型场效应晶体管的沟槽蚀刻方法的流程示意图。

参见图5，所述屏蔽栅沟槽型场效应晶体管的沟槽蚀刻方法，包括：

501、在所述基体区的侧面沿体区引流斜面刻蚀所述控制栅的沟槽；

502、在所述漂移区的侧面沿漂区引流斜面刻蚀所述屏蔽栅的沟槽；

具体的，在所述漂移区的侧面刻蚀所述屏蔽栅的沟槽；所述屏蔽栅的沟槽的刻蚀深度从上方到下方逐步减少，且所述屏蔽栅的沟槽和所述控制栅的沟槽的最大刻蚀深度相等。

在本申请实施例中，所述基体区与所述控制栅连接的侧面为体区引流斜面，所述体区引流斜面的下端背离所述沟槽区倾斜设置。

在本申请实施例中，所述漂移区与所述屏蔽栅连接的侧面为漂区引流斜面，所述漂区引流斜面的顶边贴合所述体区引流斜面的底边，且所述漂区引流斜面朝向所述沟槽区倾斜设置。

在现有的晶体管中，当晶体管的源极和漏极受到正偏或者反偏耐压时，电场峰值位于晶体管的两端；而在本申请实施例提供的屏蔽栅斜沟槽型晶体管中，漂移区产生的正电荷倾向于越过屏蔽栅与漂移区之间的绝缘层，最后终止于屏蔽栅中。

因此，在本申请实施例提供的斜沟槽型晶体管中，电场峰值位于漂区引流斜面。在晶体管耐压时，这种屏蔽栅和漂移区的结构能够改善漂移区的电场分布，提高击穿电压。

503、在所述沟槽内依次沉积P型掺杂半导体材料、多晶硅、氧化物和多晶硅，形成屏蔽栅、绝缘层和控制栅。

在本申请实施例中，P型源区、N型源区和沟槽区依次沿所述基体区的顶面设置；N型源区与沟槽区连接；

同时，基体区与控制栅连接的侧面为体区引流斜面，由于体区引流斜面与漂移区连接的侧边背离沟槽区倾斜设置，导致基体区与漂移区连接的底边长度小于基体区的顶边长度；同时，该底边沿竖直方向投影于P型源区上。漂移区与屏蔽栅连接的侧面为漂区引流斜面，漂区引流斜面的顶边与体区引流斜面的底边。

当发生雪崩击穿时，空穴电流能够沿着漂区引流斜面到达基体区与漂移区连接的底边，然后直接注入P型源区，使得空穴的移动路径变短，延缓寄生三极管的开启，提高了屏蔽栅斜沟槽型场效应晶体管的雪崩耐量。

关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不再做详细阐述说明。

上文中已经参考附图详细描述了本申请的方案。在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其他实施例的相关描述。本领域技术人员也应该知悉，说明书中所涉及的动作和模块并不一定是本申请所必须的。另外，可以理解，本申请实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减，本申请实施例装置中的模块可以根据实际需要进行合并、划分和删减。

此外，根据本申请的方法还可以实现为一种计算机程序或计算机程序产品，该计算机程序或计算机程序产品包括用于执行本申请的上述方法中部分或全部步骤的计算机程序代码指令。

或者，本申请还可以实施为一种非暂时性机器可读存储介质(或计算机可读存储介质、或机器可读存储介质)，其上存储有可执行代码(或计算机程序、或计算机指令代码)，当所述可执行代码(或计算机程序、或计算机指令代码)被电子设备(或电子设备、服务器等)的处理器执行时，使所述处理器执行根据本申请的上述方法的各个步骤的部分或全部。

本领域技术人员还将明白的是，结合这里的申请所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。

附图中的流程图和框图显示了根据本申请的多个实施例的系统和方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标记的功能也可以以不同于附图中所标记的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

以上已经描述了本申请的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (9)

1.一种屏蔽栅斜沟槽型场效应晶体管，其特征在于，包括：

衬底区(1)、漂移区(2)、基体区(3)、源区(4)、沟槽区(5)、漏极(6)以及源极(7)；

所述漂移区(2)与所述衬底区(1)相接，以所述衬底区(1)指向所述漂移区(2)的方向为上方，所述基体区(3)和所述源区(4)依次设置在所述漂移区(2)的上方；

所述沟槽区(5)设置在所述基体区(3)侧方，并分别与所述漂移区(2)、所述基体区(3)和所述源区(4)相接；

所述源区(4)由P型源区(41)和N型源区(42)组成，所述P型源区(41)、所述N型源区(42)和所述沟槽区(5)依次沿所述基体区(3)的顶面设置；所述N型源区(42)与所述沟槽区(5)连接；

在以所述衬底区(1)指向所述漂移区(2)的方向上，所述基体区(3)的底面在所述P型源区(41)上的投影面积小于或者等于所述P型源区(41)的底面的面积；

所述沟槽区(5)包括屏蔽栅(51)、控制栅(52)、绝缘层(53)和金属栅极(8)；

所述控制栅(52)和所述屏蔽栅(51)由上至下依次设置在所述沟槽区(5)内，且经所述绝缘层(53)分隔；

所述屏蔽栅(51)通过所述绝缘层(53)与所述漂移区(2)相接；

所述源极(7)设置在所述源区(4)上方；所述漏极(6)设置在所述衬底区(1)下方；所述金属栅极(8)设在所述控制栅(52)上方。

2.根据权利要求1所述的一种屏蔽栅斜沟槽型场效应晶体管，其特征在于，

所述基体区(3)与所述控制栅连接的侧面为体区引流斜面(9)，所述体区引流斜面(9)的下端背离所述沟槽区(5)倾斜设置。

3.根据权利要求2所述的一种屏蔽栅斜沟槽型场效应晶体管，其特征在于，

所述漂移区(2)与所述屏蔽栅(51)连接的侧面为漂区引流斜面(10)，所述漂区引流斜面(10)的顶边贴合所述体区引流斜面(9)的底边，且所述漂区引流斜面(10)朝向所述沟槽区(5)倾斜设置。

4.根据权利要求1所述的一种屏蔽栅斜沟槽型场效应晶体管，其特征在于，

所述P型源区(41)和所述N型源区(42)的掺杂浓度均为重掺杂浓度。

5.根据权利要求1所述的一种屏蔽栅斜沟槽型场效应晶体管，其特征在于，

所述衬底区(1)的掺杂类型为N型掺杂，且所述衬底区(1)的掺杂浓度为重掺杂浓度；

所述漂移区(2)的掺杂类型为N型掺杂，且所述漂移区(2)的掺杂浓度为轻掺杂浓度；

所述基体区(3)的掺杂类型为P型掺杂，且所述基体区(3)的掺杂浓度为中掺杂浓度；

所述源区(4)的掺杂浓度为重掺杂浓度；所述控制栅(52)的掺杂浓度为重掺杂浓度且所述控制栅(52)的掺杂类型为P型掺杂。

6.一种屏蔽栅斜沟槽型场效应晶体管的制备方法，其特征在于，用于制备如权利要求1-5任一项所述的一种屏蔽栅斜沟槽型场效应晶体管，包括：

以半导体材料制备衬底区；

在所述衬底区上外延形成漂移区；

在所述漂移区上以离子注入或扩散方式形成基体区；

在所述基体区的侧面刻蚀所述控制栅的沟槽；

在所述漂移区的侧面刻蚀所述屏蔽栅的沟槽；

在所述沟槽内依次沉积P型掺杂半导体材料、多晶硅、氧化物和多晶硅，形成屏蔽栅、绝缘层和控制栅；

在所述基体区上，分别用P型掺杂半导体材料和N型掺杂半导体材料形成所述P型源区和所述N型源区；

在源区上方形成源极；

在所述沟槽上方形成金属栅极；

在衬底区下方制作漏极。

7.根据权利要求6所述的屏蔽栅斜沟槽型场效应晶体管的制备方法，其特征在于，所述在所述基体区的侧面刻蚀所述控制栅的沟槽，包括：

在所述基体区的侧面刻蚀所述控制栅的沟槽；所述控制栅的沟槽从上方到下方的刻蚀深度逐渐加深；以所述沟槽指向所述基体区的方向为所述刻蚀深度的方向。

8.根据权利要求6所述的屏蔽栅斜沟槽型场效应晶体管的制备方法，其特征在于，所述在所述漂移区的侧面刻蚀所述屏蔽栅的沟槽，还包括：

在所述漂移区的侧面刻蚀所述屏蔽栅的沟槽；所述屏蔽栅的沟槽的刻蚀深度从上方到下方逐步减少，且所述屏蔽栅的沟槽和所述控制栅的沟槽的最大刻蚀深度相等。

9.根据权利要求6所述的屏蔽栅斜沟槽型场效应晶体管的制备方法，其特征在于，所述在所述基体区上掺杂形成源区，包括：

在所述基体区上，分别用P型掺杂半导体材料和N型掺杂半导体材料形成P型源区和N型源区，使得所述P型源区和所述N型源区相接。

Images