CN100576569C - 肖特基器件和形成方法 - Google Patents
肖特基器件和形成方法 Download PDFInfo
- Publication number
- CN100576569C CN100576569C CN200580021992A CN200580021992A CN100576569C CN 100576569 C CN100576569 C CN 100576569C CN 200580021992 A CN200580021992 A CN 200580021992A CN 200580021992 A CN200580021992 A CN 200580021992A CN 100576569 C CN100576569 C CN 100576569C
- Authority
- CN
- China
- Prior art keywords
- zone
- area
- schottky
- conduction type
- schottky device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title description 18
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- 239000002019 doping agent Substances 0.000 claims description 14
- 230000008878 coupling Effects 0.000 abstract description 3
- 238000010168 coupling process Methods 0.000 abstract description 3
- 238000005859 coupling reaction Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 101100207343 Antirrhinum majus 1e20 gene Proteins 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
传导层(41)包括第一部分，其与下面的具有第一传导类型的第一区域形成了肖特基区域(25)。具有第二传导类型的第二区域(12，11)位于第一区域(22)下面，其中第二传导类型与第一传导类型相反。具有第一传导类型的第三区域(21)直接位于第二区域(12，11)下面，并且电气耦合到器件的阴极(52)。
Description
技术领域
本公开内容通常涉及一种半导体器件和工艺，更具体地，涉及具有肖特基器件的半导体器件和将肖特基器件安置在半导体基板上的工艺。
背景技术
传统的肖特基二极管典型地具有高的漏电流，其随着反向偏置电压的增加而迅速增加。所导致的肖特基区域处的高电场引起了肖特基区域的击穿，潜在地损害器件。因此一种用于限制漏电流和提供较大的击穿电压的器件和方法将是有用的。
发明内容
本发明的目的在于提供一种或多种关于上述问题的解决方案。
根据本发明的第一个方面，提供了一种肖特基器件，包括：连接到传导层的所述肖特基器件的第一接线端，所述传导层的第一部分是肖特基接触；位于所述肖特基接触下面的具有第一传导类型的第一区域，其中，在所述肖特基接触与所述第一区域之间存在适当的功函数差，以形成肖特基区域；位于所述第一区域下面的具有第二传导类型的第二区域，所述第二传导类型与所述第一传导类型相反；具有所述第一传导类型的第三区域，所述第三区域具有位于所述第二区域下面的第一部分；所述肖特基器件的第二接线端，位于所述第一区域上面并且电气连接到所述第一区域和电气连接到所述第三区域；在横向方向与所述第一区域相邻的具有所述第二传导类型的第四区域，所述第四区域电气连接到所述第一接线端，以及具有第二传导类型的第五区域，所述第五区域位于第四区域下面并且与所述第二区域相邻；其中，所述第二区域通过所述第五区域和所述第四区域的连线部分而被电气连接到所述传导层，并且所述第四区域的所述连线部分包括比所述第四区域的其他部分高的掺杂剂浓度。
根据本发明的第二个方面，提供了一种肖特基器件，包括：连接到传导层的所述肖特基器件的第一接线端，所述传导层的第一部分是肖特基接触，所述传导层进一步包括硅化物；位于所述肖特基接触下面的具有第一传导类型的第一区域，其中，在所述肖特基接触与所述第一区域之间存在适当的功函数差，以形成肖特基区域；具有第二传导类型的第二区域，所述第二区域直接位于所述第一区域下面并且与所述第一部分接触，所述第二传导类型与所述第一传导类型相反；具有所述第一传导类型的第三区域，所述第三区域直接位于所述第二区域下面并且与所述第二区域接触；所述肖特基器件的第二接线端，位于所述第一区域上面并且电气连接到所述第一区域和电气连接到所述第三区域；在横向方向与所述第一区域相邻的具有所述第二传导类型的第四区域，所述第四区域电气连接到所述第一接线端，具有第二传导类型的第五区域，所述第五区域位于第四区域下面并且与所述第二区域相邻；其中，所述第二区域通过所述第四区域的连线部分而被电气连接到所述传导层，并且所述第四区域的所述连线部分包括比所述第四区域的其他部分高的掺杂剂浓度。
附图说明
图1说明了根据本公开内容的肖特基器件的截面视图；
图2～9说明了根据本公开内容的不同的制造工艺阶段中的图1的肖特基器件；
图10和11说明了根据本公开内容的具体实施例的图1的肖特基器件的三维视图；和
图12～14说明了根据本公开内容的可替换的实施例的肖特基器件的截面视图。
具体实施方式
公开了横向RESURF(降低表面电场，reduced surface field)肖特基器件，其利用RESURF作用屏蔽器件的肖特基区域，抵御高电场。通过参考图1～13，更好地理解本公开内容的肖特基器件。
图1说明了根据本公开内容的具体实施例的安置在块状基板10的位置5处的肖特基器件的截面视图。此处图2～12公开了用于形成图1的肖特基器件的具体工艺流程。
图2说明了块状基板10，其包括上层21。在一个实施例中，块状基板10是P掺杂单晶基板半导体基板，诸如硅。然而，块状基板10可以包括其他的实施例，例如，绝缘体硅、蓝宝石硅、砷化镓等。在一个实施例中，使用具有约1e15～1e19/cm^3的P型掺杂浓度的硅的块状基板10，同时层21是具有同块状材料相反的传导类型的基板的掺杂部分。例如，层21可以是具有约1e18～3e19/cm^3，典型地为1～2x1e19/cm^3的掺杂浓度的N掺杂层。
在一个实施例中，层21用于产生最终器件中的N型埋层(NBL)，并且可通过使用已知的掺杂剂注入技术，注入N型物质(诸如锑)形成。
在可替换的实施例中，不需要分立的层21。例如，在没有唯一掺杂的上层21的情况下，可以使用具有1e18～3e19/cm^3或者1～2x1e19/cm^3的N型掺杂剂浓度的硅的块状基板。因此，在可替换的实施例中，层21仅表示块状基板10的上面部分。
图3说明了在形成外延层12之后的位置5。典型地，外延层12将包括与块状基板10相似的半导体材料。出于讨论的目的，假设外延层12是层21上的外延硅层。所形成的外延层12具有与层21相反的传导类型，即在当前描述中描述了P掺杂的外延层。在不同的实施例中，层12具有2～4微米、2.5～3.5微米、或者3.25～3.75微米的厚度。层12的典型的P型掺杂剂浓度约为2～5e15/cm^3。在一个实施例中，在外延形成之后注入掺杂剂物种，形成了掺杂外延层12。在另一实施例中，掺杂剂物种是在外延形成过程中提供的。尽管图2和3的具体实施例公开了块状基板上面的外延层，但是应当认识到，对于产生本公开内容的肖特基器件，不需要使用外延层。例如，层10可以是未经处理的块状基板，而层21和12可以是块状基板的掺杂部分。
图4说明了形成掩膜层101之后的位置5。掩膜层101具有开口121(部分说明)，其定义了一个或多个待形成的阱区域的位置，其具有与外延层12相反的传导类型。区域11是具有与外延层12相同的传导类型的掺杂区域，尽管其可能是较重掺杂的。例如，区域11可以具有1～5e16/cm^3或者2～3e16/cm^3的掺杂浓度。如图1所说明的，仅有区域11的下面部分保留在最终的肖特基器件中。在一个实施例中，层11是通过注入P型物质(诸如硼)形成的。
图5说明了形成N型区域22之后的位置5，其包括关于图1的肖特基器件的漂移区域。典型地，使用与该区域相同的掩膜层101形成区域22。区域22是在具有相反的传导类型的区域中形成的。例如，当区域22是N型区域时，其是在作为区域11和1 2的组合的P型区域中形成的并且与之相邻。N阱22的掺杂剂浓度约为2～4e16/cm^3，并且可以通过在形成区域11之后注入磷形成。应当认识到，使用所描述的工艺，可以在相同的半导体器件上同时形成多个阱区域。在特定的实施例中，与区域22相似的阱将包含逻辑器件。肖特基区域被安置在区域22处，以在反向偏置条件的过程中提供电压阻挡能力，并且在正向偏置时提供良好的导通电阻特性，如此处所将详细讨论的。
图6说明了分别在区域12和22中形成介电区域31和32之后的位置5。典型地，介电区域31和32是使用任何适当的浅槽隔离工艺形成的氧化物区域。在可替换的实施例中，介电区域31和32可以在区域12和22上形成。
图7说明了形成具有与区域12相同的传导类型的区域13之后的位置5。例如，区域13可以是使用已知的掩蔽技术形成的P型区域。在具体实施例中，P型区域13被称为P体，并且将具有大于区域12的约1～5e17/cm^3的掺杂剂浓度，并且可以通过注入P型物质(诸如硼)形成。区域12，如所说明的，与区域22紧密相邻，然而，部分区域12可以部分地或者整个地驻留在区域13和22之间。
图8说明了形成掺杂区域24之后的位置5。掺杂区域24，其还被称为冲钻(sinker)，具有与层21相同的传导类型(极性)，并且由此与埋层21电气耦合。区域24的掺杂剂浓度典型地大于埋层21的掺杂剂浓度，并且为1e17～1e19/cm^3。在一个实施例中，区域24是通过注入N型物质(例如磷)形成的。图9说明了形成掺杂区域14和23之后的位置5。掺杂区域23产生接触，其被称为针对共同掺杂的区域24和22的连线(tie)。掺杂区域14产生了针对区域13的连线，其中区域13和14具有相同的传导类型。区域14和23的典型的掺杂剂浓度约为5e19～1e20/cm^3。
图1说明了形成传导层41之后的位置5，传导层41的一部分是针对区域22的肖特基接触，其中其具有其自身和下面的区域22之间的不同的适当的功函数，以形成肖特基区域25。在一个实施例中，传导层41是通过钴金属的淀积和退火形成的硅化物41。接线端53被说明为连接到硅化物41。术语“接线端”广泛地用于表示连接到图1的肖特基器件的一部分的传导元件或者部分传导元件。接线端将典型地具有大于其所接触的肖特基器件的区域的传导率。例如，由金属或者重掺杂的多晶硅形成的接触过孔或者传导走线，将典型地形成接线端。在一个实施例中，硅化物41是形成肖特基器件的阳极的传导结构的一部分，而接线端52是同阱连线23连接并且形成肖特基阴极的传导结构的一部分。
应当注意，图1还说明了连接45，其是传导连接，诸如金属走线，其将区域22的连线23连接到区域24的连线23。接线端51和52可被视为连接45的一部分，或者分立于连接45。在可替换的实施例中，连接45可由阳极51和针对区域24的连线23之间的连接替换，如此处将进一步讨论的。
硅化物41同具有相反传导类型的第一区域和第二区域接触。在一个实施例中，第一区域是由区域11、12、13和14形成的P型区域，而第二区域是由区域22和23形成的N型区域。肖特基器件的接线端52通过连线区域23电气耦合到区域22。至少一部分P型区域11直接位于区域22下面，并且通过P型区域12、13和14同硅化物41电气接触。
图10说明了肖特基器件的具体实施例的三维表示。应当注意，出于清楚的目的，未说明硅化物41，并且其将典型地位于隔离区域31和32之间的插入结构上面，并且同接线端53接触(诸如图1所示)。更具体地，图10说明了由区域13和22形成的插入结构，如由肖特基器件的平面视图所观察到的。例如，共同界面位置131在区域22的插入结构和区域13的插入结构之间共享；由此产生了基本上垂直于肖特基器件的上表面的平面界面。应当注意，共同界面131可以不沿区域12和22的整个深度由区域13和22共享，并且部分p型区域12可以同区域22连接，由此分隔了区域13和22。
区域22的插入结构还同区域13共享共同界面132，以产生基本上垂直于肖特基器件的上表面的并且垂直于开始于共同边缘131处的平面界面的平面界面。应当注意，区域11、12和13构成了具有共同传导类型的区域，并且在区域22的插入结构和下面的区域11之间形成了基本上平面的界面。该界面基本上垂直于开始于共同边缘131和132的平面界面。在一个实施例中，区域13的P型插入结构延伸到埋层11。在可替换的实施例中，区域13的P型插入结构停止于区域22中。如此处所使用的，基本上垂直的平面包括相互成90度角、85～95度角和80～100度角的平面。
图11说明了本发明的可替换的实施例的三维视图。具体地，图11说明了同图10中描述的相似的肖特基器件。然而，不同于具有区域13和22的插入结构，说明了非插入区域63和73，其类似于不具有插入结构的区域13和22。
在操作中，图1的公开的肖特基器件在正向偏置时将电流从阳极53传导到阴极52。然而，在硅化物41下面的N型区域22中形成的肖特基区域25在反向偏置条件过程中限制了反向方向中的电流流动。在反向偏置条件的过程中，图1的肖特基器件形成了耗尽区域，其从多个方向延伸到区域22中。第一，区域22从左向右耗尽，即从图1中说明的区域13开始耗尽。第二，当插入区域13和22时，区域22耗尽进入并且离开说明图1的页。这些第一和第二耗尽作用引起了单RESURF(降低表面电场)作用，其中它们在平行于与区域22和硅化物41之间的界面基本平行的平面的方向中，耗尽区域22。最后，由于阴极52通过区域24电气连接到埋层22，因此区域11在反向偏置过程中耗尽，由此在基本上垂直于区域22和硅化物41之间的界面所形成的平面的第二平面中，在反向偏置过程中，增强了区域22的耗尽。当包括来自下文的耗尽作用时，该效应被称为双RESURF作用。
随着反向偏置电压的增加，在反向偏置过程中在区域22中从左向右产生的耗尽区域将延伸通过硅化物41下面的肖特基区域，到达隔离区域32。耗尽区域延伸通过肖特基区域，基本上将随着反向偏置电压的增加而出现的肖特基区域的电场钳位，并且因此限制了通过肖特基区域的反向漏电流。作为该钳位效应的结果，相比于传统的器件，图1的肖特基器件基本上不易于受到反向偏置条件下的高的漏电流的影响。
在可替换的实施例中，肖特基器件的阳极53，而非阴极52，可以连接到区域24的连线23。在该设置中，反向偏置电压将不会导致区域11的耗尽或者来自层22的底部的双RESURF作用。
图12说明了本公开内容的可替换的实施例的截面视图。具体地，图1 2的肖特基器件与图1的肖特基器件相似，并且类似的区域得到共同的编号。然而，不同于实现具有共同传导类型的分立的层11和1 3，仅实现了单一的区域211。在形成硅化物41之前安置介电层202，并且使连线区域23同肖特基区域225分隔。N型区域222被安置在外延层12中，并且位于一部分P型区域211上面。应当注意，N型区域222已被说明为显著薄于前一实施例的N型区域22，以强调N型区域的厚度可在实施例之间变化这一事实。在形成硅化物41之后，将在N型区域211处得到肖特基区域。图12的器件的操作与图1的相似，其中在横向方向中发生了耗尽，以在高电压反向偏置条件的过程中保护肖特基区域。
图13说明了本公开内容的可替换的实施例的截面视图。具体地，图13的肖特基器件与图1的肖特基器件相似。图12和13之间的类似区域得到共同的编号。图13的肖特基器件与图12的肖特基器件不同之处在于，在区域31和硅化物41之间的P型区域211上安置了介电隔层204。这样，肖特基区域225的长度是介电隔层202和204之间的距离。传导连接246使硅化物41同连线区域14连接。
图14说明了本公开内容的可替换的实施例的截面视图。具体地，图14的肖特基器件与图10的肖特基器件相似。图14和10之间的类似区域得到共同的编号。图14的肖特基器件与图10的肖特基器件不同之处在于，在区域13和22中在基板10上安置了介电隔层233。这样，肖特基区域225的长度是介电隔层233和232之间的距离。传导连接247使硅化物41同连线区域14连接。
此处的方法和装置提供了灵活的实现方案。尽管使用特定的具体示例进行描述，但是对于本领域的技术人员显而易见的是，该示例是说明性的，并且存在许多变化方案。例如，多种类型的淀积和掺杂技术和设备目前是可获得的，其可适用于使用此处教导的方法。还应当注意，尽管此处详细地示出和描述了本公开内容的实施例及其特定的变化形式，但是本领域的技术人员可以容易地构造并入了本公开内容的教导内容的许多其他的变化实施例。上文针对具体实施例已描述了益处、其他优点和对问题的解决方案。然而，益处、优点、对问题的解决方案、以及可以引出任何益处、优点、或解决方案或者使其变得更加显著的任何因素，不应被解释为任何或所有权利要求的关键的、必需的或者基本的特征或因素。因此，本公开内容并非限于此处阐述的具体形式，相反地，目的在于涵盖该替换方案、修改方案和等效方案，如本公开内容的精神和范围中所适当包含的。
Claims (3)
1.一种肖特基器件，包括：
连接到传导层(41)的所述肖特基器件的第一接线端(53)，所述传导层的第一部分是肖特基接触；
位于所述肖特基接触下面的具有第一传导类型的第一区域(22)，其中，在所述肖特基接触与所述第一区域之间存在适当的功函数差，以形成肖特基区域(25)；
位于所述第一区域下面的具有第二传导类型的第二区域(11)，所述第二传导类型与所述第一传导类型相反；
具有所述第一传导类型的第三区域(21)，所述第三区域具有位于所述第二区域下面的第一部分；
所述肖特基器件的第二接线端(52)，位于所述第一区域上面并且电气连接到所述第一区域和电气连接到所述第三区域；
在横向方向与所述第一区域相邻的具有所述第二传导类型的第四区域(13，14)，所述第四区域电气连接到所述第一接线端，以及
具有第二传导类型的第五区域，所述第五区域位于第四区域下面并且与所述第二区域相邻；
其中，所述第二区域通过所述第五区域和所述第四区域的连线部分(14)而被电气连接到所述传导层，并且所述第四区域的所述连线部分包括比所述第四区域的其他部分高的掺杂剂浓度。
2.权利要求1的器件，其中
所述第一区域(22)进一步包括位于所述肖特基接触下面的多个第一插入结构；并且
所述第四区域(13)进一步包括位于所述传导层(41)下面的多个第二插入结构，其中所述多个第二插入结构与所述多个第一插入结构交错。
3.一种肖特基器件，包括：
连接到传导层(41)的所述肖特基器件的第一接线端(53)，所述传导层的第一部分是肖特基接触，所述传导层进一步包括硅化物；
位于所述肖特基接触下面的具有第一传导类型的第一区域(22)，其中，在所述肖特基接触与所述第一区域之间存在适当的功函数差，以形成肖特基区域(25)；
具有第二传导类型的第二区域(11)，所述第二区域直接位于所述第一区域下面并且与所述第一部分接触，所述第二传导类型与所述第一传导类型相反；
具有所述第一传导类型的第三区域(21)，所述第三区域直接位于所述第二区域下面并且与所述第二区域接触；
所述肖特基器件的第二接线端(52)，位于所述第一区域上面并且电气连接到所述第一区域和电气连接到所述第三区域；
在横向方向与所述第一区域相邻的具有所述第二传导类型的第四区域(13，14)，所述第四区域电气连接到所述第一接线端，
具有第二传导类型的第五区域，所述第五区域位于第四区域下面并且与所述第二区域相邻；
其中，所述第二区域通过所述第四区域的连线部分(14)而被电气连接到所述传导层，并且所述第四区域的所述连线部分包括比所述第四区域的其他部分高的掺杂剂浓度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/881,678 US7355260B2 (en) | 2004-06-30 | 2004-06-30 | Schottky device and method of forming |
| US10/881,678 | 2004-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1977389A CN1977389A (zh) | 2007-06-06 |
| CN100576569C true CN100576569C (zh) | 2009-12-30 |
Family
ID=35512975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200580021992A Expired - Fee Related CN100576569C (zh) | 2004-06-30 | 2005-05-19 | 肖特基器件和形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7355260B2 (zh) |
| JP (1) | JP4975618B2 (zh) |
| KR (1) | KR20070026690A (zh) |
| CN (1) | CN100576569C (zh) |
| TW (1) | TWI358835B (zh) |
| WO (1) | WO2006007143A2 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6704143B1 (en) | 2000-10-23 | 2004-03-09 | Adc Telecommunications, Inc. | Method and apparatus for adjusting an optical element to achieve a precise length |
| US7550804B2 (en) * | 2006-03-27 | 2009-06-23 | Freescale Semiconductor, Inc. | Semiconductor device and method for forming the same |
| US7777257B2 (en) * | 2007-02-14 | 2010-08-17 | Freescale Semiconductor, Inc. | Bipolar Schottky diode and method |
| US8168466B2 (en) * | 2007-06-01 | 2012-05-01 | Semiconductor Components Industries, Llc | Schottky diode and method therefor |
| US7781859B2 (en) * | 2008-03-24 | 2010-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Schottky diode structures having deep wells for improving breakdown voltages |
| US8324705B2 (en) * | 2008-05-27 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Schottky diodes having low-voltage and high-concentration rings |
| US7915704B2 (en) * | 2009-01-26 | 2011-03-29 | Freescale Semiconductor, Inc. | Schottky diode |
| US7972913B2 (en) * | 2009-05-28 | 2011-07-05 | Freescale Semiconductor, Inc. | Method for forming a Schottky diode |
| CN102347373B (zh) * | 2010-08-03 | 2013-04-17 | 旺宏电子股份有限公司 | 肖特基二极管 |
| US8878329B2 (en) * | 2010-09-17 | 2014-11-04 | United Microelectronics Corp. | High voltage device having Schottky diode |
| CN102842596B (zh) * | 2011-06-22 | 2015-05-20 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
| JP6087520B2 (ja) * | 2011-07-13 | 2017-03-01 | キヤノン株式会社 | ダイオード素子及び検出素子 |
| US8592274B2 (en) * | 2012-03-27 | 2013-11-26 | Alpha And Omega Semiconductor Incorporated | LDMOS with accumulation enhancement implant |
| EP3460856B1 (en) | 2017-09-26 | 2020-12-02 | ams AG | Schottky barrier diode with improved schottky contact for high voltages |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6050062B2 (ja) * | 1982-03-19 | 1985-11-06 | 三菱電機株式会社 | 半導体集積回路装置 |
| JPS5936264U (ja) * | 1982-07-27 | 1984-03-07 | サンケン電気株式会社 | シヨツトキバリア半導体装置 |
| JPS61296760A (ja) * | 1985-06-26 | 1986-12-27 | Hitachi Ltd | 半導体装置 |
| US4989058A (en) * | 1985-11-27 | 1991-01-29 | North American Philips Corp. | Fast switching lateral insulated gate transistors |
| US5614755A (en) | 1993-04-30 | 1997-03-25 | Texas Instruments Incorporated | High voltage Shottky diode |
| US5483087A (en) * | 1994-07-08 | 1996-01-09 | International Rectifier Corporation | Bidirectional thyristor with MOS turn-off capability with a single gate |
| US5818084A (en) * | 1996-05-15 | 1998-10-06 | Siliconix Incorporated | Pseudo-Schottky diode |
| US6784489B1 (en) * | 1997-03-28 | 2004-08-31 | Stmicroelectronics, Inc. | Method of operating a vertical DMOS transistor with schottky diode body structure |
| JP2001185740A (ja) * | 1999-12-24 | 2001-07-06 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| US6617642B1 (en) * | 2000-02-23 | 2003-09-09 | Tripath Technology, Inc. | Field effect transistor structure for driving inductive loads |
| US6552406B1 (en) * | 2000-10-03 | 2003-04-22 | International Business Machines Corporation | SiGe transistor, varactor and p-i-n velocity saturated ballasting element for BiCMOS peripheral circuits and ESD networks |
| JP4097417B2 (ja) * | 2001-10-26 | 2008-06-11 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP4277496B2 (ja) * | 2001-11-21 | 2009-06-10 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
-
2004
- 2004-06-30 US US10/881,678 patent/US7355260B2/en active Active
-
2005
- 2005-05-19 KR KR1020067027790A patent/KR20070026690A/ko not_active Application Discontinuation
- 2005-05-19 JP JP2007519217A patent/JP4975618B2/ja active Active
- 2005-05-19 WO PCT/US2005/017704 patent/WO2006007143A2/en active Application Filing
- 2005-05-19 CN CN200580021992A patent/CN100576569C/zh not_active Expired - Fee Related
- 2005-06-15 TW TW094119834A patent/TWI358835B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070026690A (ko) | 2007-03-08 |
| CN1977389A (zh) | 2007-06-06 |
| JP4975618B2 (ja) | 2012-07-11 |
| WO2006007143A2 (en) | 2006-01-19 |
| JP2008505487A (ja) | 2008-02-21 |
| TWI358835B (en) | 2012-02-21 |
| TW200614520A (en) | 2006-05-01 |
| US20060001057A1 (en) | 2006-01-05 |
| WO2006007143A3 (en) | 2006-04-06 |
| US7355260B2 (en) | 2008-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100576569C (zh) | 肖特基器件和形成方法 | |
| KR101233953B1 (ko) | 쇼트키 장치 및 형성 방법 | |
| CN207664048U (zh) | 半导体器件 | |
| US9257502B2 (en) | Level shift power semiconductor device | |
| CN1248298C (zh) | 制造半导体整流器件的方法及所得器件 | |
| US10903202B2 (en) | Semiconductor device | |
| CN102386124B (zh) | 直接接触的沟槽结构 | |
| CN101677103A (zh) | 用于形成高密度沟槽场效应晶体管的结构与方法 | |
| TW591752B (en) | Symmetric trench MOSFET device and method of making same | |
| CN104465767B (zh) | 半导体器件、集成电路及半导体器件的制造方法 | |
| CN104752492B (zh) | 用于制造半导体器件的方法和半导体器件 | |
| CN105720053A (zh) | 半导体器件和方法 | |
| CN104854705A (zh) | 半导体装置的制造方法 | |
| CN102254930A (zh) | 半导体装置及其制造方法 | |
| CN107833921B (zh) | 开关器件和制造开关器件的方法 | |
| CN104425581A (zh) | 半导体装置 | |
| GB2607292A (en) | Semiconductor device | |
| US7750428B2 (en) | Semiconductor device and method for producing it | |
| US20240055498A1 (en) | Semiconductor device and method for producing same | |
| CN107958936A (zh) | 半导体器件以及用于制造半导体器件的方法 | |
| CN106057897B (zh) | 包括具有主体接触部分的晶体管的半导体器件及其制造方法 | |
| US20240047563A1 (en) | Semiconductor device | |
| US20240096963A1 (en) | Self-aligned channel metal oxide semiconductor (mos) device and fabrication method thereof | |
| CN114335181A (zh) | 屏蔽栅沟槽型场效应晶体管、晶体管模块及其制备方法 | |
| CN114284342A (zh) | 屏蔽栅斜沟槽型场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Texas in the United States Patentee after: NXP America Co Ltd Address before: Texas in the United States Patentee before: Fisical Semiconductor Inc. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091230 Termination date: 20200519 |