CN105720053A - 半导体器件和方法 - Google Patents

半导体器件和方法 Download PDF

Info

Publication number
CN105720053A
CN105720053A CN201510947025.7A CN201510947025A CN105720053A CN 105720053 A CN105720053 A CN 105720053A CN 201510947025 A CN201510947025 A CN 201510947025A CN 105720053 A CN105720053 A CN 105720053A
Authority
CN
China
Prior art keywords
semiconductor device
nitride
group iii
silicon carbide
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510947025.7A
Other languages
English (en)
Inventor
A·毛德
K·霍塞尼
F·卡尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN105720053A publication Critical patent/CN105720053A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开的实施方式涉及一种半导体器件和方法。在实施例中，一种半导体器件包括：包括横向二极管的碳化硅层，和布置在碳化硅层上的基于III族氮化物的半导体器件。

Description

半导体器件和方法
技术领域
本公开的实施方式涉及半导体领域，并且更具体地涉及一种半导体器件和方法。
背景技术
迄今为止，功率电子应用中使用的晶体管典型地由硅(Si)半导体材料制造。用于功率应用的常见的晶体管器件包括Si超结器件、Si功率MOSFET和Si绝缘栅双极型晶体管(IGBT)。最近，已经考虑了碳化硅(SiC)功率器件。诸如氮化镓(GaN)器件等的氮化III族半导体器件现在正作为承载大电流、支持高电压和提供非常低的导通电阻与快速开关时间的有吸引力的候选者而出现。
发明内容
在实施例中，半导体器件包括：包括横向二极管的碳化硅层，和布置在碳化硅层上的基于III族氮化物的半导体器件。
在实施例中，半导体器件包括：包括第一横向二极管和第二横向二极管的碳化硅层，和布置在碳化硅层上的基于III族氮化物的半导体器件。第一横向二极管与基于III族氮化物的半导体器件并联耦合并且第二二极管与基于III族氮化物的半导体器件串联耦合。
在实施例中，方法包括：在碳化硅层上形成基于III族氮化物的沟道层，在基于III族氮化物的沟道层上形成基于III族氮化物的势垒层，形成与碳化硅层的肖特基接触，将肖特基接触与被耦合至基于III族氮化物的沟道层的欧姆接触耦合，形成与碳化硅层的欧姆接触，并且将此欧姆接触与被耦合至基于III族氮化物的沟道层的欧姆接触耦合。
附图说明
附图的元件不一定相对于彼此按比例。相似的附图标记指定了相应的类似部件。各种图示出的实施例的特征可以组合，除非他们彼此排斥。附图中描绘了实施例并在随后的描述中对其详述。
图1图示出根据第一实施例的半导体器件的示意性截面图。
图2图示出与晶体管器件并联耦合的二极管的电路图。
图3图示出根据第二实施例的包括与晶体管器件并联耦合的二极管的半导体器件。
图4图示出根据第三实施例的包括与晶体管器件并联耦合的二极管的半导体器件。
图5图示出根据第四实施例的包括与晶体管器件并联耦合的二极管的半导体器件。
图6图示出根据第五实施例的包括多个晶体管和二极管的半导体器件。
图7图示出串联耦合的晶体管器件和二极管的电路图。
图8图示出根据第六实施例的包括串联耦合的晶体管器件和二极管的半导体器件。
图9图示出根据第七实施例的包括串联耦合的晶体管器件和二极管的半导体器件。
图10图示出包括与晶体管器件串联耦合的第一二极管和与晶体管器件并联耦合的第二二极管的电路图。
图11图示出根据第八实施例的包括与晶体管器件串联耦合的第一二极管和与晶体管器件并联耦合的第二二极管的半导体器件。
图12图示出根据第九实施例的包括与晶体管器件串联耦合的第一二极管和与晶体管器件并联耦合的第二二极管的半导体器件。
具体实施方式
在下面的详细描述中，对形成其一部分并借助于发明可实践的图示特定实施例而示出的附图进行参考。在这方面，诸如“顶”、“底”、“前方”、“后方”、“前”、“后”等的方向术语是参照正在描述的图的定向而使用的。因为实施例的组成部件可以以大量不同定向定位，所以方向术语是用于图示的目的并且绝不是限制性的。需要理解的是，可以利用其他实施例并且可以在不脱离本发明的范围的情况下做出结构和逻辑改变。其以下详细描述不是从限制性意义做出的，并且本发明的范围由随附权利要求限定。
将下面说明几个实施例。在该情况中，同样的结构特征在图中用同样或类似的附图标记来识别。在本描述的上下文中，“横向”或“横向方向”应该理解为意味着大体平行于半导体材料或半导体载体的横向延伸走向的方向或延伸。横向方向因此大体平行于这些表面或侧边。与此相比，术语“竖直”或“竖直方向”理解为意味着大体垂直于这些表面或侧边并因此垂直于横向方向走向的方向。竖直方向因此在半导体材料或半导体载体的厚度方向上走向。
如该说明书采用的，术语“被耦合”和/或“被电耦合”不打算意味着元件必须直接耦合在一起，在“被耦合”或“被电耦合”的元件之间可以设置中间元件。
诸如高电压耗尽型晶体管等的n沟道耗尽型器件具有意味着它能够在零栅极电压时传导电流的负阈值电压。这些器件正常情况下是导通的。诸如低电压增强型晶体管等的n沟道增强型器件具有意味着它不能在零栅极电压时传导电流的正阈值电压并且正常情况下是关断的。
如这里使用的，短语“III族氮化物”是指包括氮(N)和至少一种III族元素的化合物半导体，并且包括但不限于其合金中的任一种，如，例如氮化铝镓(AlxGa(1-x)N)、氮化铟镓(InyGa(1-y)N)、氮化铝铟镓(AlxInyGa(1-x-y)N)和铝铟镓砷磷氮化物(AlxInyGa(1-x-y)AsaPbN(1-a-b))，至少一种III族元素包括铝(Al)、镓(Ga)、铟(In)和硼(B)。氮化铝镓是指用化学式AlxGa(1-x)N描述的合金，其中x＜1。
图1图示出根据第一实施例的半导体器件20的示意性截面图。半导体器件20包括：包括横向二极管22的碳化硅层21，和布置在碳化硅层21上的基于III族氮化物的半导体器件23。
横向二极管描述了具有大致横向于并大致平行于半导体器件20的主表面24、25中的一个的电流路径的二极管。基于III族氮化物的半导体器件23可以被认为是堆叠在横向二极管22上。
横向二极管22可以与基于III族氮化物的半导体器件23并联或者串联耦合。基于III族氮化物的半导体器件23可以包括例如高电压耗尽型晶体管。在一些实施例中，基于III族氮化物的半导体器件23包括诸如高电子迁移率晶体管(HEMT)等的晶体管器件。
横向二极管22可以包括通过肖特基接触与碳化硅层21耦合的阳极和通过欧姆接触与碳化硅层21耦合的阴极。在一些实施例中，横向二极管的阳极与III族氮化物半导体器件23的源极耦合，并且阴极与基于III族氮化物的半导体器件23的漏极耦合。该布置可以用来将横向二极管22与基于III族氮化物的晶体管器件并联耦合。
在一些实施例中，阳极与基于III族氮化物的器件的漏极耦合，并且阴极与半导体器件20的输出耦合。该布置可以用来将横向二极管22与基于III族氮化物的晶体管器件串联耦合。
在一些实施例中，碳化硅层被布置在绝缘层上，此绝缘层可以进而布置在衬底上。绝缘层可以包括二氧化硅并且衬底可以包括硅。
在实施例中，半导体器件包括：包括了第一横向二极管和第二横向二极管的碳化硅层。基于III族氮化物的半导体器件被布置在碳化硅层上。第一横向二极管与基于III族氮化物的半导体器件并联耦合并且第二横向二极管与基于III族氮化物的半导体器件串联耦合。
第一横向二极管的阳极可以被耦合至基于III族氮化物的半导体器件的源极、第一横向二极管的阴极被耦合至基于III族氮化物的半导体器件的漏极、第二横向二极管的阳极可以被耦合至基于III族氮化物的半导体器件的漏极并且第二横向二极管的阴极被耦合至半导体器件的输出。该布置可以用来将第一横向二极管与基于III族氮化物的晶体管器件并联耦合并且将第二横向二极管与基于III族氮化物的晶体管器件串联耦合。基于III族氮化物的晶体管器件可以包括高电子迁移率晶体管(HEMT)。
在实施例中，第一横向二极管可以布置在基于III族氮化物的半导体器件之下并且第二横向二极管可以被布置为与基于III族氮化物的半导体器件相邻。基于III族氮化物的半导体器件可以具有小于衬底的横向延伸的横向延伸。例如，基于III族氮化物的半导体器件可以具有使得它仅被布置在第一横向二极管之上的横向延伸。不包括有源半导体器件的层可以布置在与基于III族氮化物的半导体器件相邻定位的第二横向二极管上。例如，第二横向二极管可以例如仅由绝缘层覆盖。
在实施例中，第一横向二极管包括阳极和阴极。阳极通过肖特基接触与碳化硅层耦合并且通过欧姆接触被耦合至基于III族氮化物的半导体器件的源极。第一横向二极管的阴极可以通过欧姆接触与碳化硅层耦合并且通过欧姆接触与基于III族氮化物的晶体管器件的漏极耦合。例如，该实施例可以用来将第一横向二极管与基于III族氮化物的晶体管器件并联电耦合。
在实施例中，第二横向二极管包括阳极和阴极。阳极可以通过肖特基接触与碳化硅层耦合并且通过欧姆接触与基于III族氮化物的半导体器件的漏极耦合。第二横向二极管的阴极可以通过欧姆接触与半导体器件的输出耦合。例如，该布置可以用来将第二横向二极管与基于III族氮化物的晶体管器件串联电耦合。
在实施例中，一种方法包括：在碳化硅层上形成基于III族氮化物的沟道层、在基于III族氮化物的沟道层上形成基于III族氮化物的势垒层、形成与碳化硅层的肖特基接触、将肖特基接触与被耦合至基于III族氮化物的沟道层的欧姆接触耦合、形成与碳化硅层的欧姆接触和将该欧姆接触与被耦合至基于III族氮化物的沟道层的欧姆接触耦合。
沟道层可以包括氮化镓并且势垒层可以包括氮化铝。
该衬底可以包括碳化硅。在一些实施例中，衬底包括p掺杂碳化硅并且碳化硅层包括n掺杂碳化硅。在一些实施例中，衬底包括可以经受氧化处理以形成碳化硅层被施加至其上的氧化硅SiOx或SiO2的层。
与碳化硅层的欧姆接触可以通过例如用注入法将碳化硅层的上表面处的区域或阱进行高掺杂而产生。在基于III族氮化物的沟道层和势垒层的沉积之后，可以引入过孔以使碳化硅层的区域暴露。可以将导电材料引入过孔内以产生与被掩埋的碳化硅层的电接触。导电材料也可以用来形成源极和漏极电极。源极和漏极电极可以被耦合至形成在基于III族氮化物的沟道层与势垒层之间的界面处的二维电子气。单个导电过孔可以提供共用的电极或节点，例如源极/阳极节点或漏极/阴极节点。
碳化硅层可以用来促进基于III族氮化物的势垒层的外延生长。例如，碳化硅和氮化镓两者都具有六边形晶体结构，使得氮化镓在氮化硅层上的外延生长可以被促进。
图2图示出与晶体管器件32并联耦合的二极管31的电路图30。电路30包括三个节点：晶体管器件32的源极与二极管31的阳极共用的第一节点33、晶体管器件32的漏极与二极管31的阴极共用的第二个节点34以及被耦合至晶体管器件32的栅极的栅极节点35。
电路30可以通过在单片半导体器件中将晶体管器件32堆叠在二极管31的顶部上而提供。
图3至图6图示出其中基于氮化镓的基于III族氮化物的晶体管器件、特别是基于氮化镓的高电子迁移率晶体管被堆叠在包括二极管并且特别是横向二极管的碳化硅层上的实施例。
图3图示出根据第二实施例的包括与晶体管器件、特别是基于氮化镓的HEMT42并联耦合的横向二极管41的半导体器件40。基于氮化镓的HEMT42被布置在包括横向二极管41的碳化硅层43上。碳化物层43被布置在衬底44上。在图3中图示出的实施例中，衬底44包括碳化硅并且特别是p掺杂碳化硅。碳化硅层43是n掺杂的。
基于氮化镓的HEMT42包括布置在碳化硅层43上的氮化镓层45和布置在氮化镓层45上的氮化铝镓层46。用虚线54示意性地指示出的二维电子气(2DEG)归因于被诱导的和自发的极化而形成在氮化镓层45与氮化铝镓层46之间的界面处。基于氮化镓的HEMT42包括布置在氮化铝镓层46上的源极47、布置在氮化铝镓层46上的漏极48和布置在源极47与漏极48之间的栅极49。栅极49可以包括布置在栅极49与氮化铝镓层46之间的栅极氧化物。基于氮化镓的HEMT42的源极47与横向二极管41的阳极50形成共用电极59并且漏极48与二极管41的阴极51形成共用电极60。
共用源极/阳极电极59是通过穿过氮化铝镓层46和氮化镓层45延伸至碳化硅层43的过孔52而形成。阳极50通过布置在过孔52的基部处的与碳化硅层43直接接触的诸如钛等合适金属或合金制成的层53所形成的肖特基接触57被电耦合至碳化硅层43。过孔52的剩余部分可以至少部分用被电耦合至二维电子气54并且形成了基于氮化镓的HEMT42的源极47及共用电极59的诸如金属等的导电材料填充。
类似地，共用漏极/阴极电极60是通过穿过氮化铝镓层46和氮化镓层45延伸至碳化硅层43的过孔55而形成。阴极51通过在过孔55的基部处形成为碳化硅层43的高掺杂区域或阱56的欧姆接触58被电耦合至碳化硅层43。在n掺杂氮化硅层43的情况中，高掺杂区域56可以是n+掺杂的。过孔55至少部分用形成了与高掺杂区域56的欧姆接触58和横向二极管41的阴极的诸如金属等的导电材料填充。过孔55中的导电材料还将基于氮化镓的HEMT42的漏极48与二维电子气54电耦合。
二极管41是横向二极管，因为阳极50和阴极51彼此横向地间隔开并且在碳化硅层43中在基于氮化镓的HEMT42之下形成有大致平行于半导体器件40的主表面61、62的横向电流路径。基于氮化镓的HEMT42可以被认为被堆叠在二极管41上。
绝缘层63和/或钝化层可以布置在共用的电极59、60与栅极49之间的基于III族氮化物的势垒层上。
共用的源极/阳极电极59也可以通过图3的截面图中看不见的导电连接与衬底44电耦合。
图4图示出根据第三实施例的包括与晶体管器件42并联耦合的横向二极管41的半导体器件41’。根据第三实施例的半导体器件40’与根据第二实施例的半导体器件40的不同之处在于半导体器件40’包括布置在氮化镓层45与碳化硅层43之间的一个或多个另外的层64。另外的层64可以包括氮化铝镓或氮化铝或者可以包括两个或多个子层。在实施例中，另外的层64包括氮化铝镓和氮化镓的交替堆叠或者氮化铝与氮化镓的交替堆叠。
在其中半导体器件40’包括布置在氮化镓层45与碳化硅层43之间的另外的层64的实施例中，过孔52、55延伸穿过另外的层64，使得提供肖特基接触57的金属层53与碳化硅层43直接接触，并且提供阴极48和漏极51的导电材料与碳化硅层43的高掺杂区域58直接接触。
碳化硅是用于氮化镓的外延沉积的有用的衬底44，因为碳化硅和氮化镓两者都具有六边形晶体结构并且碳化硅层上的氮化镓的外延生长可以被促进。
在半导体器件40、40’中，衬底44包括碳化硅，特别是p掺杂碳化硅。在诸如图5中图示出等的一些实施例中，衬底44可以包括诸如硅等的其他材料。硅可以是用于衬底63的有用的材料，因为它被广泛用于半导体器件并且可以以大直径得到。
图5图示出根据第四实施例的包括与晶体管器件42并联耦合的二极管41的半导体器件40”。半导体器件40”包括：包括硅的衬底44和布置在碳化硅层43与硅衬底66之间的另外的层65。另外的层65可以包括氧化硅SiOx或二氧化硅。另外的层65可以用来防止硅衬底63上的碳化硅层43的生长期间硅衬底63的污染。
图1至图5中图示出的半导体器件均包括被堆叠在单个横向二极管上的单个晶体管器件。然而，半导体器件也可以包括一个以上的晶体管器件和一个以上的横向二极管。此外，半导体器件可以包括未堆叠在横向二极管上的晶体管器件和/或未布置在晶体管之下的横向二极管。
图6图示出根据第五实施例的包括布置在共用的硅衬底77上的多个晶体管器件71、72、73和多个二极管74、75、76的半导体器件70。氧化硅(SiOx)层78被布置在硅衬底77的第一主表面79上，碳化硅层80被布置在氧化硅层78上并且两个或多个基于III族氮化物的层被布置在碳化硅层80上。
例如氮化镓层可以布置在碳化硅层上，并且氮化铝镓层布置在氮化镓层上，以产生支持通过在氮化镓层与氮化铝镓层之间的界面处的诱导和自发极化所形成的二维电子气(2DEG)的异质结。两个或多个基于III族氮化物的层可以外延生长在碳化硅层80上。在图6中，两个或多个基于III族氮化物的层用附图标记81示意性地指示出。基于III族氮化物的层81的上表面可以包括钝化层和/或绝缘层。
第一晶体管器件71被利用与图5中所公开的布置类似的布置堆叠在第一二极管74上并与之耦合。横向二极管74的阳极83通过肖特基接触84被电耦合至碳化硅层80并且通过欧姆接触被电耦合至晶体管器件71的源极85。欧姆接触可以由至少部分布置在基于III族氮化物的层81上并与提供了肖特基接触84的金属层86电耦合的金属提供。
二极管74的阴极87通过至少部分布置在III族氮化物层81上和n+掺杂区域88上的导电层被电耦合至碳化硅层80内的高掺杂n+区域88并被耦合至晶体管器件71的漏极89。第一晶体管器件71的栅极电极90布置在基于III族氮化物的层81上并且横向定位在晶体管器件71的源极85与漏极89之间。
第二晶体管器件72包括第一晶体管器件71的漏极89和与漏极89以差分横向距离隔开的源极91。第二晶体管器件72被堆叠在第二二极管75上并与之并联耦合。第二晶体管器件72还包括横向布置于源极91与漏极89之间的栅极94。第二二极管75的阳极92通过肖特基接触93被电耦合至碳化硅层80并且通过欧姆接触与源极91耦合。第二二极管75的阴极由第一二极管的阴极87提供。
第三晶体管器件73被堆叠在第三二极管76上并且与之并联电耦合。晶体管器件73包括与第三横向二极管76的阳极96电耦合的源极95、被电耦合至横向二极管76的阴极97的漏极103和横向布置在源极95与漏极103之间的栅极98。第三横向二极管76的阳极96通过肖特基接触100被耦合至碳化硅层80并且第三横向二极管76的阴极97通过欧姆接触与碳化硅层80耦合。
半导体器件70可以包括被定位在第二半导体器件72的共用的源极91和阳极92与第三半导体器件73的源极95之间的沟槽隔离101。沟槽隔离101可以包括氧化硅，并且可以延伸穿过基于III族氮化物的层81和碳化硅层80，并且与下层的氧化硅层78直接接触。
沟槽隔离101可以用来形成浅沟槽隔离，并且可以用来提供至少1000V的阻断电压。
形成在碳化硅层80中的横向二极管75也可以用来提供横向隔离pn隔离102。
图7图示出串联耦合的晶体管器件111和二极管112的电路图110。晶体管器件111包括源极113、栅极114和漏极115。二极管112的阳极116被电耦合至漏极115并且二极管112的阴极117被电耦合至输出。
图8和9图示出包括与二极管串联耦合的晶体管器件的半导体器件。
图8图示出根据第六实施例的包括串联耦合的晶体管器件121和二极管122的半导体器件120。二极管122可以横向上被布置为与晶体管器件121相邻。半导体器件120包括可以包括碳化硅、例如p掺杂碳化硅的衬底123。碳化硅层124被布置在衬底123上。在衬底123是p掺杂碳化硅的实施例中，碳化硅层124可以包括n掺杂碳化硅。
晶体管器件121包括被定位在碳化硅层124上的基于III族氮化物的晶体管121。基于III族氮化物的晶体管121可以是高电子迁移率晶体管(HEMT)并且可以包括布置在碳化硅层124上的氮化镓层125和布置在氮化镓层125上的氮化铝镓层126。晶体管器件121支持在氮化铝镓层126与氮化镓层125之间的界面处由诱导极化和自发极化形成的二维电子气(2DEG)144。
一个或多个另外的层可以设置在碳化硅层124与氮化镓层125之间。这些另外的一个或多个层可以充当缓冲层并可以包括例如氮化镓铝或氮化铝或者氮化铝镓与氮化镓的交替层。
晶体管器件121包括源极127和漏极128以及布置在源极127与漏极128之间的栅极129。源极127和漏极128可以布置在氮化铝镓层126上或者可以延伸穿过氮化铝镓层并被直接耦合至二维电子气144。栅极129可以直接布置在氮化铝镓层126上或者可以在栅极129与氮化铝镓层126之间包括栅极氧化物或p型氮化镓层。栅极129可以包括凹陷的栅极结构。
二极管122包括横向上彼此相邻地布置的阳极130和阴极131。阳极130包括与碳化硅层124的肖特基接触，此接触可以通过将过孔132穿过氮化铝镓层126和氮化镓层125引入以使碳化硅层124的区域露出并使合适的金属133沉积在碳化硅层的至少表面区域上以形成肖特基接触而产生。阳极130可以横向上被布置为与晶体管器件121的漏极128相邻。
阳极130可以包括从金属133延伸至半导体器件120的上表面134的导电过孔140。阳极130可以通过布置在氮化铝镓层126上所布置的绝缘层136上的导电层135与晶体管器件121的漏极128电耦合。导电层135可以包括诸如例如铜等的金属。横向二极管122的阴极横向于阳极130布置并且通过欧姆接触被电耦合至碳化硅层124。这可以通过在具有氮化镓层125与碳化硅层124的界面处在碳化硅124中提供高掺杂区域137来实现。欧姆接触可以通过使过孔138的基部中的高掺杂区域137露出、将诸如金属等的导电材料139引入过孔内而产生。导电材料延伸至半导体器件120的上表面134并且提供了输出。
另外，例如可以设置进一步的隔离，电隔离141可以设置在漏极128与阳极130之间。电隔离141可以通过从最外侧表面引入穿过氮化铝镓层126和氮化镓125延伸到碳化硅层124内的沟槽来形成。沟槽可以至少部分地由诸如二氧化硅等的绝缘材料填充。可以在横向二极管122的在输出节点外围的相反的横向侧提供另外的隔离结构142。
可选地，源极127可以与衬底123电耦合并且用虚线143指示出。
在半导体器件120中，氮化镓层125和氮化铝镓层126被布置在碳化硅层124的其中布置有横向二极管122的区域的顶部上。
图9图示出根据第七实施例的包括串联耦合的晶体管器件121和二极管122的半导体器件120’。根据第七实施例的半导体器件120’与根据第六实施例的半导体器件120的不同之处在于，氮化镓层125和氮化铝镓层126在碳化硅层124的其中布置有横向二极管122的区域的上方延伸。特别地，阳极130与阴极131之间的区域145和阴极131外围的区域146未被氮化镓层125和氮化铝镓层126覆盖。在这些区域145、146中，碳化硅层124可以被钝化层和/或绝缘层147覆盖。绝缘层147可以具有小于晶体管121的厚度的厚度，使得阳极130可以被认为布置在晶体管器件121的侧面148上。
图10图示出包括与晶体管器件152串联耦合的第一二极管151和与晶体管器件152并联的第二二极管153的电路150的电路图。晶体管器件151包括源极154、栅极155和漏极156。源极154与第二二极管153的阳极157电耦合。第二二极管153的阴极158被电耦合至漏极156以将第二二极管153与晶体管器件152串联耦合。第一二极管151的阳极159与晶体管器件152的漏极156和第二二极管153的阴极158电耦合。第一二极管151的阴极160被电耦合至输出161以将第一二极管151与晶体管器件152串联电耦合。
图11图示出根据第八实施例的包括与晶体管器件172并联耦合的第一二极管171和与晶体管器件172串联耦合的第二二极管173的半导体器件170。
第一二极管171和第二二极管173是横向二极管，各具有大致平行于半导体器件170的主表面174、175的电流路径。晶体管器件172包括基于III族氮化物的HEMT。
第一横向二极管171、第二横向二极管173和晶体管器件172被布置在共用的衬底176上。在该实施例中，衬底176包括p掺杂碳化硅。n掺杂的碳化硅层177被布置在衬底176上并且两个或多个基于III族氮化物的层被布置在碳化硅层177上以形成基于III族氮化物的HEMT172。在图示出的实施例中，包括了氮化镓的层178被布置在碳化硅层177上，并且包括了氮化铝镓的层179被布置在氮化镓层178上。一个或多个另外的层可以布置在氮化镓层178与碳化硅层177之间。一个或多个另外的层、例如氮化铝帽层可以布置在氮化铝镓层179上。
晶体管器件172被形成在半导体器件170的第一区域180中，并且与晶体管器件172串联耦合的第二二极管173被布置在半导体器件170的与晶体管器件172相邻的第二区域181中。晶体管器件172被堆叠在第一二极管171上并且被布置为与第二二极管173相邻。第一二极管171和第二二极管173彼此相邻地布置。
碳化硅层177可以用来协助氮化镓层178在碳化硅层177上的外延生长，因为氮化镓和碳化硅两者都是六边形晶体结构。在用于HEMT的层的沉积之后，可以穿过HEMT的层形成过孔以便提供与下层的碳化硅层177的连接，以形成第一二极管171和第二二极管173并形成晶体管器件172的电极。
可以形成穿过氮化铝镓层179和氮化镓层178延伸至碳化硅层177的第一过孔182，使得过孔182的基部由碳化硅形成。与碳化硅层177的肖特基接触提供了第一横向二极管171的阳极183，此接触可以通过在过孔182的基部沉积出包括合适金属的层184来形成。另外的金属185可以被引入过孔内，这形成了与在氮化镓层178和氮化铝镓层179之间的界面处通过诱导和自发极化而形成的二维电子气186的欧姆接触，并形成了晶体管器件172的源极187。金属185也可以将源极187与阳极183电耦合并提供共用的源极/阳极电极。
第二过孔188可以用来形成与第一过孔182间隔开的共用的漏极/阴极电极。过孔188延伸穿过氮化铝镓层179和氮化镓层178，使得基部由碳化硅形成。特别地，碳化硅层177的在过孔188的基部处的区域189是高n掺杂的，使得欧姆接触可以通过被引入到过孔188内的导电材料、例如金属而形成至碳化硅层177。金属还被电耦合至二维电子气186并因此形成晶体管器件172的漏极190和第一横向二极管171的阴极191。
栅极192被布置在源极187与漏极190之间。栅极192可以被直接布置在氮化铝镓层179上。在一些实施例中，可以是诸如栅极氧化物等的栅极绝缘层或p掺杂氮化镓层以提供常断晶体管的另外的层可以被包括在栅极192与氮化铝镓层179之间。栅极192也可以包括凹陷的栅极结构。第一横向二极管171被布置在晶体管器件172下方并且与晶体管器件172并联电耦合，因为其阳极183被电耦合至源极187并且其阴极191被电耦合至晶体管器件172的漏极190。
第二横向二极管173的阳极193是通过延伸穿过氮化铝镓层179氮化镓层178的过孔194而形成，使得过孔194的基部由碳化硅层177形成。与碳化硅层177的肖特基接触是通过与碳化硅层177直接接触的合适材料的层195而形成。过孔194包括适于形成与晶体管器件172的共用漏极阴极电极的欧姆接触的金属196。第二横向二极管173的阴极197是通过插入与过孔194横向上隔开的过孔198而形成。过孔198延伸穿过氮化铝镓层179和氮化镓层178并且具有由碳化硅层177的高掺杂区域199形成的基部。高掺杂区域199通过欧姆接触被电耦合至布置在过孔198中的导电材料、例如金属。
第二横向二极管173的阳极193通过布置在氮化铝镓层179上所布置的绝缘层201上的另外的导电层200被电耦合至晶体管器件172的漏极190和第一横向二极管171的阴极191。
被插在过孔中的金属的最上侧表面从绝缘层201中露出，并且可以在氮化铝镓层179之上延伸以提供增加的接触面积。
可选地，半导体器件170可以在包括了并联耦合的晶体管器件172和横向二极管171的堆叠体与和晶体管器件172串联耦合的第二横向二极管173之间包括绝缘。绝缘可以通过在形成了漏极190/阴极191的过孔188与用于第二横向二极管173的阳极193的过孔194之间引入沟槽202并且将诸如SiOx等的绝缘材料引入沟槽202内来形成。半导体器件170也可以在与提供了电路的输出节点的阴极197的面向外的侧面相邻的外围处包括绝缘。另外的绝缘203也可以包括包括了绝缘材料的沟槽。
图12图示出根据第九实施例的包括与晶体管器件172并联耦合的第一二极管171和与晶体管器件172并联耦合的第二二极管173的半导体器件170’。
根据第九实施例的半导体器件170’与第八实施例的半导体器件170不同在于衬底176的形式。在图12中图示出的实施例中，衬底176包括硅并且包括了二氧化硅的另外的层210被布置在衬底176与碳化硅层177之间。
绝缘沟槽202、203如果使用了的话可以延伸穿过碳化硅层177的整个厚度，使得基部由二氧化硅层210形成。该布置可以用来进一步改善绝缘。
诸如“之下”、“下面”，“较低”、“之上”、“上面”等的空间相对术语是为了便于描述而用来说明一个元件相对于第二元件的定位。这些术语意在涵盖除了与图中描绘的那些定向不同的定向以外的器件的不同定向。
此外，诸如“第一”、“第二”等的术语也是用来描述各种元件、区域、部分等，并且也不意在限制性的。相似的术语是指遍及描述相似的元件。
如这里使用的，术语“具有”、“含有”、“包括”、“包括”等是指示出所陈述的元件或特征的存在但不排除附加元件或特征的开放式术语。冠词“一”、“一个”和“此”意在包括多个以及单个，除非上下文中另有明确说明。
需要理解的是，这里所描述的各种实施例的特征可以彼此组合，除非另外特定指出。
虽然在这里图示出并描述了具体实施例，但本领域技术人员应该领会的是，多种可替代的和/或等同的实施可以在不脱离本发明的范围的情况下被代替用于所示出和说明的具体实施例。例如，电势分布可以通过进入到形成在栅极电极下面的层间电介质(ILD)内的离子注入来实现。该申请意在覆盖这里所讨论的具体实施例的任何修改或变型。因此，意在该发明仅由权利要求及其等同替换限制。

Claims (20)

1.一种半导体器件，包括：
碳化硅层，包括横向二极管；和
基于III族氮化物的半导体器件，被布置在所述碳化硅层上。
2.根据权利要求1所述的半导体器件，其中所述横向二极管与所述基于III族氮化物的半导体器件并联耦合。
3.根据权利要求1所述的半导体器件，其中所述横向二极管与所述基于III族氮化物的半导体器件串联耦合。
4.根据权利要求1所述的半导体器件，其中所述基于III族氮化物的半导体器件包括晶体管器件。
5.根据权利要求1所述的半导体器件，其中所述基于III族氮化物的半导体器件包括高电子迁移率晶体管。
6.根据权利要求1所述的半导体器件，其中所述横向二极管包括通过肖特基接触与所述碳化硅层耦合的阳极和通过欧姆接触与所述碳化硅层耦合的阴极。
7.根据权利要求6所述的半导体器件，其中所述阳极与所述基于III族氮化物的半导体器件的源极耦合。
8.根据权利要求7所述的半导体器件，其中所述阴极与所述基于III族氮化物的半导体器件的漏极耦合。
9.根据权利要求6所述的半导体器件，其中所述阳极与所述基于III族氮化物的半导体器件的漏极耦合。
10.根据权利要求9所述的半导体器件，其中所述阴极与所述半导体器件的输出耦合。
11.根据权利要求1所述的半导体器件，其中所述碳化硅层被布置在绝缘层上。
12.根据权利要求11所述的半导体器件，其中所述绝缘层被布置在衬底上。
13.根据权利要求12所述的半导体器件，其中所述绝缘层包括氧化硅并且所述衬底包括硅。
14.一种半导体器件，包括：
碳化硅层，包括第一横向二极管和第二横向二极管；和
基于III族氮化物的半导体器件，布置在所述碳化硅层上，
其中所述第一横向二极管与所述基于III族氮化物的半导体器件并联耦合并且所述第二横向二极管与所述基于III族氮化物的半导体器件串联耦合。
15.根据权利要求14所述的半导体器件，其中所述第一横向二极管的阳极被耦合至所述基于III族氮化物的半导体器件的源极，所述第一横向二极管的阴极被耦合至所述基于III族氮化物的半导体器件的漏极，所述第二横向二极管的阳极被耦合至所述基于III族氮化物的半导体器件的漏极并且所述第二横向二极管的阴极提供输出节点。
16.根据权利要求14所述的半导体器件，其中所述基于III族氮化物的半导体器件包括高电子迁移率晶体管。
17.根据权利要求14所述的半导体器件，其中所述第一横向二极管被布置在所述基于III族氮化物的半导体器件之下，并且所述第二横向二极管被布置为与所述基于III族氮化物的半导体器件相邻。
18.根据权利要求14所述的半导体器件，其中所述第一横向二极管包括阳极和阴极，其中所述阳极通过肖特基接触与所述碳化硅层耦合并通过欧姆接触被耦合至所述基于III族氮化物的半导体器件的源极，并且所述阴极通过欧姆接触与所述碳化硅层耦合并与所述基于III族氮化物的半导体器件的漏极耦合。
19.根据权利要求14所述的半导体器件，其中所述第二横向二极管包括阳极和阴极，其中所述阳极通过肖特基接触与所述碳化硅层耦合并通过欧姆接触与所述基于III族氮化物的半导体器件的漏极耦合，并且所述阴极通过欧姆接触与所述半导体器件的输出耦合。
20.一种方法，包括：
在碳化硅层上形成基于III族氮化物的沟道层；
在所述基于III族氮化物的沟道层上形成基于III族氮化物的势垒层；
形成与所述碳化硅层的肖特基接触；
将所述肖特基接触与被耦合至所述基于III族氮化物的沟道层的欧姆接触耦合；
形成与所述碳化硅层的欧姆接触；和
将所述欧姆接触与被耦合至所述基于III族氮化物的沟道层的欧姆接触耦合。
CN201510947025.7A 2014-12-17 2015-12-16 半导体器件和方法 Pending CN105720053A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/573,062 2014-12-17
US14/573,062 US10153276B2 (en) 2014-12-17 2014-12-17 Group III heterojunction semiconductor device having silicon carbide-containing lateral diode

Publications (1)

Publication Number Publication Date
CN105720053A true CN105720053A (zh) 2016-06-29

Family

ID=56099808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510947025.7A Pending CN105720053A (zh) 2014-12-17 2015-12-16 半导体器件和方法

Country Status (3)

Country Link
US (1) US10153276B2 (zh)
CN (1) CN105720053A (zh)
DE (1) DE102015121359A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091617A (zh) * 2016-11-22 2018-05-29 台达电子工业股份有限公司 半导体装置及包含其的封装结构
CN109545850A (zh) * 2017-09-22 2019-03-29 新唐科技股份有限公司 半导体元件及其制造方法
WO2019061214A1 (zh) * 2017-09-28 2019-04-04 英诺赛科（珠海）科技有限公司 具有集成二极管的晶体管器件
CN112154542A (zh) * 2020-04-29 2020-12-29 英诺赛科（珠海）科技有限公司 电子装置
CN115997287A (zh) * 2022-11-15 2023-04-21 英诺赛科（珠海）科技有限公司 氮化物基半导体ic芯片及其制造方法
CN116741813A (zh) * 2023-08-15 2023-09-12 合肥仙湖半导体科技有限公司 一种交叉增强型GaN HEMT器件及其制备工艺

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10411108B2 (en) * 2017-03-29 2019-09-10 QROMIS, Inc. Vertical gallium nitride Schottky diode
TWI680580B (zh) * 2018-07-04 2019-12-21 穩懋半導體股份有限公司 具有電晶體與二極體之化合物半導體單晶集成電路元件
CN112331718B (zh) * 2019-08-05 2022-02-22 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
CN111312712A (zh) * 2020-02-25 2020-06-19 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102308390A (zh) * 2008-12-10 2012-01-04 特兰斯夫公司 半导体异质结构二极管
CN103337499A (zh) * 2012-02-23 2013-10-02 英飞凌科技奥地利有限公司 用于hemt的集成肖特基二极管
CN103367356A (zh) * 2012-03-26 2013-10-23 株式会社东芝 具有氮化物层的半导体元件
CN103515383A (zh) * 2012-06-14 2014-01-15 英飞凌科技奥地利有限公司 集成功率半导体器件、其制造方法和斩波电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989277B1 (en) * 2007-09-11 2011-08-02 Hrl Laboratories, Llc Integrated structure with transistors and Schottky diodes and process for fabricating the same
US8390091B2 (en) * 2009-02-03 2013-03-05 Freescale Semiconductor, Inc. Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure
JP2011171639A (ja) * 2010-02-22 2011-09-01 Sanken Electric Co Ltd 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法
JP5659182B2 (ja) 2012-03-23 2015-01-28 株式会社東芝 窒化物半導体素子
JP2014086673A (ja) * 2012-10-26 2014-05-12 Mitsubishi Electric Corp モノリシック集積回路
US8728844B1 (en) * 2012-12-05 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Backside CMOS compatible bioFET with no plasma induced damage
JP6107435B2 (ja) * 2013-06-04 2017-04-05 三菱電機株式会社 半導体装置及びその製造方法
KR101758082B1 (ko) * 2013-12-30 2017-07-17 한국전자통신연구원 질화물 반도체 소자의 제조 방법
JP2015173151A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体装置
US9379228B2 (en) * 2014-11-20 2016-06-28 Raytheon Company Heterojunction field effect transistor (HFET) variable gain amplifier having variable transconductance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102308390A (zh) * 2008-12-10 2012-01-04 特兰斯夫公司 半导体异质结构二极管
CN103337499A (zh) * 2012-02-23 2013-10-02 英飞凌科技奥地利有限公司 用于hemt的集成肖特基二极管
CN103367356A (zh) * 2012-03-26 2013-10-23 株式会社东芝 具有氮化物层的半导体元件
CN103515383A (zh) * 2012-06-14 2014-01-15 英飞凌科技奥地利有限公司 集成功率半导体器件、其制造方法和斩波电路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091617A (zh) * 2016-11-22 2018-05-29 台达电子工业股份有限公司 半导体装置及包含其的封装结构
CN109545850A (zh) * 2017-09-22 2019-03-29 新唐科技股份有限公司 半导体元件及其制造方法
CN109545850B (zh) * 2017-09-22 2021-12-31 新唐科技股份有限公司 半导体元件及其制造方法
WO2019061214A1 (zh) * 2017-09-28 2019-04-04 英诺赛科（珠海）科技有限公司 具有集成二极管的晶体管器件
CN112154542A (zh) * 2020-04-29 2020-12-29 英诺赛科（珠海）科技有限公司 电子装置
CN112154542B (zh) * 2020-04-29 2023-12-08 英诺赛科（珠海）科技有限公司 电子装置
CN115997287A (zh) * 2022-11-15 2023-04-21 英诺赛科（珠海）科技有限公司 氮化物基半导体ic芯片及其制造方法
CN115997287B (zh) * 2022-11-15 2024-04-05 英诺赛科（珠海）科技有限公司 氮化物基半导体ic芯片及其制造方法
CN116741813A (zh) * 2023-08-15 2023-09-12 合肥仙湖半导体科技有限公司 一种交叉增强型GaN HEMT器件及其制备工艺
CN116741813B (zh) * 2023-08-15 2023-10-31 合肥仙湖半导体科技有限公司 一种交叉增强型GaN HEMT器件及其制备工艺

Also Published As

Publication number Publication date
US20160181240A1 (en) 2016-06-23
DE102015121359A1 (de) 2016-06-23
US10153276B2 (en) 2018-12-11

Similar Documents

Publication Publication Date Title
US9837520B2 (en) Group III-nitride-based enhancement mode transistor having a multi-heterojunction fin structure
CN105720053A (zh) 半导体器件和方法
CN205542793U (zh) 级联开关结构
JP5458809B2 (ja) 半導体装置
US9356017B1 (en) Switch circuit and semiconductor device
CN103187442B (zh) 集成异质结半导体器件和用于生产该半导体器件的方法
US8742534B2 (en) Semiconductor device having lateral diode
CN104600107B (zh) 电子器件
US10727225B2 (en) IGBT semiconductor device
US9087704B2 (en) Semiconductor devices and methods of manufacturing the semiconductor device
CN103890923A (zh) 半导体器件
CN105895680B (zh) 半导体器件
US8415747B2 (en) Semiconductor device including diode
US20170103978A1 (en) Switch Circuit, Semiconductor Device and Method
CN105047714B (zh) 垂直半导体器件
CN103178122A (zh) 具有掩埋式接触的iii-v半导体器件
CN103210496A (zh) 半导体器件及其制造方法
CN103730490A (zh) 一种具有垂直导电沟道的半导体装置及其制备方法
CN103227199B (zh) 半导体电子器件
CN112786679B (zh) 碳化硅mosfet器件的元胞结构及碳化硅mosfet器件
CN204130542U (zh) 功率半导体器件
US10672902B2 (en) Bidirectional power MOSFET structure with a cathode short structure
US8482060B2 (en) Semiconductor device
US9287377B2 (en) Semiconductor device and manufacturing method
US9786776B2 (en) Vertical semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20191206