TWI680580B - 具有電晶體與二極體之化合物半導體單晶集成電路元件 - Google Patents

具有電晶體與二極體之化合物半導體單晶集成電路元件 Download PDF

Info

Publication number
TWI680580B
TWI680580B TW107123181A TW107123181A TWI680580B TW I680580 B TWI680580 B TW I680580B TW 107123181 A TW107123181 A TW 107123181A TW 107123181 A TW107123181 A TW 107123181A TW I680580 B TWI680580 B TW I680580B
Authority
TW
Taiwan
Prior art keywords
layer
transistor
diode
etch stop
epitaxial
Prior art date
Application number
TW107123181A
Other languages
English (en)
Other versions
TW202006946A (zh
Inventor
林彥丞
Yan Cheng Lin
劉聖賢
Sheng Hsien Liu
林熙琮
Hsi Tsung Lin
Original Assignee
穩懋半導體股份有限公司
Win Semiconductors Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 穩懋半導體股份有限公司, Win Semiconductors Corp. filed Critical 穩懋半導體股份有限公司
Priority to TW107123181A priority Critical patent/TWI680580B/zh
Priority to US16/291,572 priority patent/US10643993B2/en
Application granted granted Critical
Publication of TWI680580B publication Critical patent/TWI680580B/zh
Publication of TW202006946A publication Critical patent/TW202006946A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種具有電晶體與二極體之化合物半導體單晶集成電路元件，包括：一化合物半導體基板、一電晶體磊晶結構、一電晶體上層結構、一第一二極體以及一第二二極體。其中電晶體磊晶結構係形成於化合物半導體基板之上，第一二極體、第二二極體以及電晶體上層結構係分別形成於電晶體磊晶結構之一第一部份、一第二部份以及一第三部份之上。其中電晶體上層結構以及電晶體磊晶結構之第三部份構成一電晶體。第一二極體包括形成於電晶體磊晶結構之第一部份之上之一n型摻雜磊晶層之一第一部份、分別形成於n型摻雜磊晶層之第一部份之一端與另一端之上之一第一本質型磊晶層之一第一部份與第一二極體之一第一電極以及形成於第一本質型磊晶層之第一部份之上之第一二極體之一第二電極。第二二極體包括形成於電晶體磊晶結構之第二部份之上之n型摻雜磊晶層之一第二部份、分別形成於n型摻雜磊晶層之第二部份之一端與另一端之上之第一本質型磊晶層之一第二部份與第二二極體之一第一電極以及形成於第一本質型磊晶層之第二部份之上之第二二極體之一第二電極。

Description

具有電晶體與二極體之化合物半導體單晶集成電路元件
本發明係有關一種III-V族化合物半導體集成電路元件，尤指一種具有電晶體與二極體之III-V族化合物半導體單晶集成電路元件。
射頻集成電路(Radio Frequency Integrated Circuit；RFIC)與單晶微波集成電路(Monolithic Microwave Integrated Circuit；MMIC)已經在許多微波和毫米波(millimeter Wave；mmWave)通訊、雷達以及感測系統之中扮演核心元件的角色。更進階將行動通訊或相位陣列雷達系統(phased-array radar system)之發射/接收模組整合為一單晶微波集成電路更是所有高階電路設計者競相追逐的目標。用數百個天線單元形成大規模多重輸入與多重輸入(Multiple-Input-Multiple-Output；MIMO)之技術也受到廣泛的關注，因為這樣的天線配置將成為波束成型(beamforming)應用之關鍵技術。欲實現以主動式相位陣列天線(active phased-array antennas)為架構之大規模多重輸入與多重輸出，電路設計的前提必須達到小尺寸、低功耗和寬頻帶頻率範圍內有高精確度之相位控制，然而，這些需求對於射頻前端模組的設計(RF front end module)構成了重大的挑戰。單晶微波集成電路優越的電路整合性對小型且高密度之射頻前端模組是關鍵必要的，此設計不但可以有 效地降低電路寄生元素，更可以大幅提升高頻操作的效率。因此，將高速之場效電晶體(Field Effect Transistors；FETs)、正本負二極體(PIN Diodes)和蕭特基二極體(Schottky Diodes)整合為單晶半導體集成電路之強烈需求已然出現。這些微波二極體可以組合成多功能之電路，例如，開關、限幅器(limiter)、混頻器(mixer)、移相器(phase shifter)、衰減器、調變器(modulator)、檢測器和靜電保護器等。此外，將場效電晶體和二極體單晶整合於同一晶片更能有效降低額外的傳輸損耗。
請參閱第7圖，其係為習知技術之正本負型檢光二極體、高電子遷移率電晶體以及異質接面雙極性電晶體之單晶集成電路元件之一具體實施例之剖面示意圖。其中第7圖之實施例之結構包括分別形成於一磷化銦(InP)基板901之上之一正本負型檢光二極體(PIN Photodiode)90、一高電子遷移率電晶體(HEMT)91以及一異質接面雙極性電晶體(HBT)92。其中正本負型檢光二極體90包括一正本負型檢光二極體磊晶結構台面93、一第一電極912以及一第二電極911；其中高電子遷移率電晶體91包括一高電子遷移率電晶體磊晶結構台面94、一閘極電極914、一源極電極913以及一汲極電極915；其中異質接面雙極性電晶體92包括一異質接面雙極性電晶體磊晶結構台面95、一集極電極918、一基極電極917以及一射極電極916。形成如第7圖之實施例之結構，包括以下製程步驟：(1)形成一n型摻雜砷化銦鎵(n-GaInAs)層902於一磷化銦(InP)基板901之上；(2)形成一本質型砷化銦鎵(i-GaInAs)層903於n型摻雜砷化銦鎵(n-GaInAs)層902之上；(3)形成一p型摻雜砷化銦鎵(p-GaInAs)層904於本質型砷化銦鎵(i-GaInAs)層903之上；(4)分別劃定p型摻雜砷化銦鎵(p-GaInAs)層904、本質型砷化銦鎵 (i-GaInAs)層903以及n型摻雜砷化銦鎵(n-GaInAs)層902之蝕刻區域(圖中未顯示)，並分別蝕刻p型摻雜砷化銦鎵(p-GaInAs)層904、本質型砷化銦鎵(i-GaInAs)層903以及n型摻雜砷化銦鎵(n-GaInAs)層902，以形成如第7圖所示之正本負型檢光二極體磊晶結構台面93；(5)形成一選擇性成長遮罩(selective growth mask，圖中未顯示)於正本負型檢光二極體磊晶結構台面93之上以及磷化銦(InP)基板901之上；(6)移除覆蓋住正本負型檢光二極體磊晶結構台面93之外之選擇性成長遮罩(圖中未顯示)，使得磷化銦(InP)基板901露出；(7)形成一本質型砷化銦鎵(i-GaInAs)層905於露出之磷化銦基板901之上；(8)形成一n型摻雜砷化鋁銦(n-AlInAs)層906於本質型砷化銦鎵(i-GaInAs)層905之上；(9)分別劃定n型摻雜砷化鋁銦(n-AlInAs)層906以及本質型砷化銦鎵(i-GaInAs)層905之蝕刻區域(圖中未顯示)，並分別蝕刻n型摻雜砷化鋁銦(n-AlInAs)層906以及本質型砷化銦鎵(i-GaInAs)層905，以形成如第7圖所示之高電子遷移率電晶體磊晶結構台面94；(10)形成選擇性成長遮罩(selective growth mask，圖中未顯示)於正本負型檢光二極體磊晶結構台面93之上、高電子遷移率電晶體磊晶結構台面94之上以及磷化銦(InP)基板901之上；(11)移除覆蓋住正本負型檢光二極體磊晶結構台面93之外以及覆蓋住高電子遷移率電晶體磊晶結構台面94之外之選擇性成長遮罩(圖中未顯示)，使得磷化銦(InP)基板901露出；(12)形成一n+型摻雜砷化銦鎵(n+-GaInAs)層907於露出之磷化銦(InP)基板901之上；(13)形成一n型摻雜砷化銦鎵(n-GaInAs)層908於n+型摻雜砷化銦鎵(n+-GaInAs)層907之上；(14)形成一p型摻雜砷化銦鎵(p-GaInAs)層909於n型摻雜砷化銦鎵(n-GaInAs)層908之上；(15)形成一n型摻雜磷化銦(n-InP)層910於p 型摻雜砷化銦鎵(p-GaInAs)層909之上；(16)分別劃定n型摻雜磷化銦(n-InP)層910、p型摻雜砷化銦鎵(p-GaInAs)層909、n型摻雜砷化銦鎵(n-GaInAs)層908以及n+型摻雜砷化銦鎵(n+-GaInAs)層907之蝕刻區域(圖中未顯示)，並分別蝕刻n型摻雜磷化銦(n-InP)層910、p型摻雜砷化銦鎵(p-GaInAs)層909、n型摻雜砷化銦鎵(n-GaInAs)層908以及n+型摻雜砷化銦鎵(n+-GaInAs)層907，以形成如第7圖所示之異質接面雙極性電晶體磊晶結構台面95；(17)移除覆蓋住正本負型檢光二極體磊晶結構台面93以及高電子遷移率電晶體磊晶結構台面94之選擇性成長遮罩(圖中未顯示)；(18)將第一電極912以及第二電極911分別形成於n型摻雜砷化銦鎵(n-GaInAs)層902以及p型摻雜砷化銦鎵(p-GaInAs)層904之上，藉此以形成正本負型檢光二極體90；(19)將閘極電極914形成於n型摻雜砷化鋁銦(n-AlInAs)層906之上，並將源極電極913以及汲極電極915分別形成於閘極電極914之兩側之n型摻雜砷化鋁銦(n-AlInAs)層906之上，藉此以形成高電子遷移率電晶體91；以及(20)將集極電極918、基極電極917以及射極電極916分別形成於n+型摻雜砷化銦鎵(n+-GaInAs)層907、p型摻雜砷化銦鎵(p-GaInAs)層909以及n型摻雜磷化銦(n-InP)層910之上，藉此以形成異質接面雙極性電晶體92。習知技術之正本負型檢光二極體90、高電子遷移率電晶體91以及異質接面雙極性電晶體92之單晶集成電路元件牽涉到多次的磊晶成長以及重新磊晶成長的製程，這些製程除了需要許多額外的步驟之外，更需要許多複雜的清潔步驟，而導致了良率過低、高製程成本以及產品特性不佳等缺點。且習知技術之正本負型檢光二極體、高電子遷移率電晶體以及異質接面雙極性電晶體之單晶集成電路元件其主要應用是在光纖通訊(Optical Fiber Communication)領 域。因此，習知技術之正本負型檢光二極體、高電子遷移率電晶體以及異質接面雙極性電晶體之單晶集成電路元件並無法應付當前微波以及毫米波無線通訊系統大量生產之需求。
有鑑於此，發明人開發出簡便的設計，能夠避免上述的缺點，又具有成本低廉的優點，同時兼顧電路設計彈性與經濟性等考量，因此遂有本發明之產生。
本發明所欲解決之技術問題在於如何設計出一種具有電晶體與二極體之化合物半導體單晶集成電路元件，以提高化合物半導體單晶集成電路元件的製程良率、降低化合物半導體單晶集成電路元件的製作成本、增強化合物半導體單晶集成電路元件的特性以及縮小化合物半導體單晶集成電路元件的尺寸大小。
為解決前述問題，以達到所預期之功效，本發明提供一種具有電晶體與二極體之化合物半導體單晶集成電路元件，包括：一化合物半導體基板、一電晶體磊晶結構、一第一二極體、一第二二極體以及一電晶體上層結構。其中電晶體磊晶結構係形成於化合物半導體基板之上，其中電晶體磊晶結構包括一第一部份、一第二部份以及一第三部分。第一二極體係形成於電晶體磊晶結構之第一部份之上，其中第一二極體包括：一n型摻雜磊晶層之一第一部份、一第一本質型磊晶層之一第一部份、第一二極體之一第一電極以及第一二極體之一第二電極。其中n型摻雜磊晶層包括n型摻雜磊晶層之第一部份以及n型摻雜磊晶層之一第二部份，其中n型摻雜磊晶層之第一部份係形成於電晶體磊晶結構之第一部份之上。其中第一本 質型磊晶層包括第一本質型磊晶層之第一部份以及第一本質型磊晶層之一第二部份，其中第一本質型磊晶層之第一部份係形成於n型摻雜磊晶層之第一部份之一端之上。其中第一二極體之第一電極係形成於n型摻雜磊晶層之第一部份之另一端之上。第一二極體之第二電極係形成於第一本質型磊晶層之第一部份之上。其中第二二極體係形成於電晶體磊晶結構之第二部份之上，其中第二二極體包括：n型摻雜磊晶層之第二部份、第一本質型磊晶層之第二部份、第二二極體之一第一電極以及第二二極體之一第二電極。其中n型摻雜磊晶層之第二部份係形成於電晶體磊晶結構之第二部份之上。其中第一本質型磊晶層之第二部份係形成於n型摻雜磊晶層之第二部份之一端之上。其中第二二極體之第一電極係形成於n型摻雜磊晶層之第二部份之另一端之上。第二二極體之第二電極係形成於第一本質型磊晶層之第二部份之上。其中電晶體上層結構係形成於電晶體磊晶結構之第三部份之上，其中電晶體上層結構以及電晶體磊晶結構之第三部份構成一電晶體。本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之設計係將電晶體、第一二極體以及第二二極體整合於化合物半導體基板之上，且只需在化合物半導體基板之上進行一次磊晶成長的製程，無需許多複雜的清潔步驟以及重新磊晶成長的製程，故可大幅減少製程步驟，製程的成本可大幅降低，良率也會因而大幅提高，化合物半導體單晶集成電路元件之特性也能同時獲得改善，且更能縮小化合物半導體單晶集成電路元件之尺寸大小。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中第一二極體形成一蕭特基二極體。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中第一二極體更包括一第二本質型磊晶層，其中第二本質型磊晶層係形成於第一本質型磊晶層之第一部份之上，且第一二極體之第二電極係形成於第二本質型磊晶層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中第一二極體更包括一第二蝕刻終止層，其中第二蝕刻終止層係形成於第一本質型磊晶層之第一部份之上，且第二本質型磊晶層係形成於第二蝕刻終止層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中第一二極體之第一本質型磊晶層之第一部份之一厚度係大於第二二極體之第一本質型磊晶層之第二部份之一厚度。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中第一二極體更包括一p型摻雜磊晶層之一第一部份，其中p型摻雜磊晶層之第一部份係形成於第一本質型磊晶層之第一部份之上，且第一二極體之第二電極係形成於p型摻雜磊晶層之第一部份之上，其中第一二極體形成一正本負二極體。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中第二二極體更包括p型摻雜磊晶層之一第二部份，其中p型摻雜磊晶層之第二部份係形成於第一本質型磊晶層之第二部份之上，且第二二極體之第二電極係形成於p型摻雜磊晶層之第二部份之上，其中第二二極體形成一正本負二極體。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶 集成電路元件，其中第一二極體更包括一第二本質型磊晶層，其中第二本質型磊晶層係形成於第一本質型磊晶層之第一部份之上，且p型摻雜磊晶層之第一部份係形成於第二本質型磊晶層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中第一二極體更包括一第二蝕刻終止層，其中第二蝕刻終止層係形成於第一本質型磊晶層之第一部份之上，且第二本質型磊晶層係形成於第二蝕刻終止層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中第二二極體形成一蕭特基二極體。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中第一二極體更包括一第一蝕刻終止層之一第一部份以及第二二極體更包括第一蝕刻終止層之一第二部份，其中第一蝕刻終止層之第一部份係形成於n型摻雜磊晶層之第一部份之上，且第一本質型磊晶層之第一部份係形成於第一蝕刻終止層之第一部份之上，其中第一蝕刻終止層之第二部份係形成於n型摻雜磊晶層之第二部份之上，且第一本質型磊晶層之第二部份係形成於第一蝕刻終止層之第二部份之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中第一二極體更包括一底蝕刻終止層之一第一部份以及第二二極體更包括底蝕刻終止層之一第二部份，其中底蝕刻終止層之第一部份係形成於電晶體磊晶結構之第一部份之上，且n型摻雜磊晶層之第一部份係形成於底蝕刻終止層之第一部份之上，其中底蝕刻終止層之第二部份係形成於電晶體磊晶結構之第二部份之上，且n型摻雜磊晶層之第二部份係 形成於底蝕刻終止層之第二部份之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中電晶體係為一場效電晶體。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中n型摻雜磊晶層更包括n型摻雜磊晶層之一第三部份，其中電晶體磊晶結構包括一緩衝層、一通道層以及一蕭特基能障層，其中緩衝層係形成於化合物半導體基板之上，通道層係形成於緩衝層之上，蕭特基能障層係形成於通道層之上，電晶體上層結構係形成於蕭特基能障層之上，其中電晶體上層結構包括n型摻雜磊晶層之第三部份、一閘極電極、一源極電極以及一汲極電極，其中n型摻雜磊晶層之第三部份係形成於蕭特基能障層之上，其中電晶體更包括一閘極凹槽，其中閘極凹槽之一底部係由蕭特基能障層所定義，閘極凹槽之一周圍係由n型摻雜磊晶層之第三部份所定義，其中源極電極以及汲極電極係分別形成於閘極凹槽之兩側之n型摻雜磊晶層之第三部份之上，其中閘極電極係形成於閘極凹槽內之蕭特基能障層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中第一二極體更包括一底蝕刻終止層之一第一部份、第二二極體更包括底蝕刻終止層之一第二部份以及電晶體上層結構更包括底蝕刻終止層之一第三部份，其中底蝕刻終止層之第一部份、底蝕刻終止層之第二部份以及底蝕刻終止層之第三部份係形成於蕭特基能障層之上，且n型摻雜磊晶層之第一部份係形成於底蝕刻終止層之第一部份之上，n型摻雜磊晶層之第二部份係形成於底蝕刻終止層之第二部份之上，n型摻雜磊晶層 之第三部份係形成於底蝕刻終止層之第三部份之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中n型摻雜磊晶層更包括n型摻雜磊晶層之一第三部份，其中電晶體磊晶結構包括一緩衝層、一通道層、一蕭特基能障層以及一第一覆蓋層，其中緩衝層係形成於化合物半導體基板之上，通道層係形成於緩衝層之上，蕭特基能障層係形成於通道層之上，第一覆蓋層係形成於蕭特基能障層之上，電晶體上層結構係形成於第一覆蓋層之上，其中電晶體上層結構包括n型摻雜磊晶層之第三部份、一閘極電極、一源極電極以及一汲極電極，其中n型摻雜磊晶層之第三部份係形成於第一覆蓋層之上，其中電晶體更包括一閘極凹槽，其中閘極凹槽之一底部係由蕭特基能障層所定義，閘極凹槽之一周圍係由n型摻雜磊晶層之第三部份以及第一覆蓋層所定義，其中源極電極以及汲極電極係分別形成於閘極凹槽之兩側之n型摻雜磊晶層之第三部份之上，其中閘極電極係形成於閘極凹槽內之蕭特基能障層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中第一二極體更包括一底蝕刻終止層之一第一部份、第二二極體更包括底蝕刻終止層之一第二部份以及電晶體上層結構更包括底蝕刻終止層之一第三部份，其中底蝕刻終止層之第一部份、底蝕刻終止層之第二部份以及底蝕刻終止層之第三部份係形成於第一覆蓋層之上，且n型摻雜磊晶層之第一部份係形成於底蝕刻終止層之第一部份之上，n型摻雜磊晶層之第二部份係形成於底蝕刻終止層之第二部份之上，n型摻雜磊晶層之第三部份係形成於底蝕刻終止層之第三部份之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中電晶體磊晶結構更包括一第一覆蓋蝕刻終止層，其中第一覆蓋蝕刻終止層係形成於蕭特基能障層之上，且第一覆蓋層係形成於第一覆蓋蝕刻終止層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中電晶體磊晶結構包括一緩衝層、一通道層、一蕭特基能障層以及一第一覆蓋層，其中緩衝層係形成於化合物半導體基板之上，通道層係形成於緩衝層之上，蕭特基能障層係形成於通道層之上，第一覆蓋層係形成於蕭特基能障層之上，電晶體上層結構係形成於第一覆蓋層之上，其中電晶體上層結構包括一閘極電極、一源極電極以及一汲極電極，其中電晶體更包括一閘極凹槽，其中閘極凹槽之一底部係由蕭特基能障層所定義，閘極凹槽之一周圍係由第一覆蓋層所定義，其中源極電極以及汲極電極係分別形成於閘極凹槽之兩側之第一覆蓋層之上，其中閘極電極係形成於閘極凹槽內之蕭特基能障層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中電晶體磊晶結構更包括一第一覆蓋蝕刻終止層，其中第一覆蓋蝕刻終止層係形成於蕭特基能障層之上，且第一覆蓋層係形成於第一覆蓋蝕刻終止層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中電晶體磊晶結構更包括一第二覆蓋層，其中第二覆蓋層係形成於第一覆蓋層之上，其中電晶體上層結構係形成於第二覆蓋層之上，其中閘極凹槽之周圍係由第二覆蓋層以及第一覆蓋層所定義，其中源 極電極以及汲極電極係分別形成於閘極凹槽之兩側之第二覆蓋層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中電晶體磊晶結構更包括一第二覆蓋蝕刻終止層，其中第二覆蓋蝕刻終止層係形成於第一覆蓋層之上，且第二覆蓋層係形成於第二覆蓋蝕刻終止層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中電晶體磊晶結構更包括一能障層，其中能障層係形成於緩衝層之上，通道層係形成於能障層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中能障層包括一第一能障次層、一下載子供給次層以及一第二能障次層，其中第一能障次層係形成於緩衝層之上，其中下載子供給次層係形成於第一能障次層之上，其中第二能障次層係形成於下載子供給次層之上，其中通道層係形成於第二能障次層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中電晶體磊晶結構更包括一第一通道間隔層以及一第二通道間隔層，其中第一通道間隔層係形成於能障層之第二能障次層之上，其中通道層係形成於第一通道間隔層之上，其中第二通道間隔層係形成於通道層之上，且蕭特基能障層係形成於第二通道間隔層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中電晶體磊晶結構更包括一第一通道間隔層以及一第二通道間隔層，其中第一通道間隔層係形成於能障層之上，其中通道層係形成於第一通道間隔層之上，其中第二通道間隔層係形成於通道層之上，其 中蕭特基能障層係形成於第二通道間隔層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中蕭特基能障層包括一第一蕭特基能障次層、一上載子供給次層以及一第二蕭特基能障次層，其中第一蕭特基能障次層係形成於通道層之上，其中上載子供給次層係形成於第一蕭特基能障次層之上，其中第二蕭特基能障次層係形成於上載子供給次層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中電晶體磊晶結構更包括一第一通道間隔層以及一第二通道間隔層，其中第一通道間隔層係形成於緩衝層之上，其中通道層係形成於第一通道間隔層之上，其中第二通道間隔層係形成於通道層之上，其中蕭特基能障層之第一蕭特基能障次層係形成於第二通道間隔層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中電晶體磊晶結構更包括一能障層，其中能障層係形成於緩衝層之上，通道層係形成於能障層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中能障層包括一第一能障次層、一下載子供給次層以及一第二能障次層，其中第一能障次層係形成於緩衝層之上，其中下載子供給次層係形成於第一能障次層之上，其中第二能障次層係形成於下載子供給次層之上，其中通道層係形成於第二能障次層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中電晶體磊晶結構更包括一第一通道間隔層以及一第二通道間隔層，其中第一通道間隔層係形成於能障層之第二能障次層之上， 其中通道層係形成於第一通道間隔層之上，其中第二通道間隔層係形成於通道層之上，其中蕭特基能障層之第一蕭特基能障次層係形成於第二通道間隔層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中電晶體磊晶結構更包括一第一通道間隔層以及一第二通道間隔層，其中第一通道間隔層係形成於緩衝層之上，其中通道層係形成於第一通道間隔層之上，其中第二通道間隔層係形成於通道層之上，其中蕭特基能障層係形成於第二通道間隔層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中電晶體係為一異質接面雙極性電晶體(HBT)。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中n型摻雜磊晶層更包括n型摻雜磊晶層之一第三部份，其中電晶體磊晶結構包括一緩衝層、一次集極層、一集極層、一基極層以及一射極層，其中緩衝層係形成於化合物半導體基板之上，次集極層係形成於緩衝層之上，集極層係形成於次集極層之上，基極層係形成於集極層之上，射極層係形成於基極層之上，其中電晶體上層結構包括n型摻雜磊晶層之第三部份、一集極電極、一基極電極以及一射極電極，其中n型摻雜磊晶層之第三部份係形成於電晶體磊晶結構之第三部份之射極層之上，其中集極電極係形成於電晶體磊晶結構之第三部份之集極層之次集極層之上，基極電極係形成於電晶體磊晶結構之第三部份之射極層之基極層之上，射極電極係形成於n型摻雜磊晶層之第三部份之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶 集成電路元件，其中第一二極體更包括一底蝕刻終止層之一第一部份、第二二極體更包括底蝕刻終止層之一第二部份以及電晶體上層結構更包括底蝕刻終止層之一第三部份，其中底蝕刻終止層之第一部份係形成於射極層之上，且n型摻雜磊晶層之第一部份係形成於底蝕刻終止層之第一部份之上，其中底蝕刻終止層之第二部份係形成於射極層之上，且n型摻雜磊晶層之第二部份係形成於底蝕刻終止層之第二部份之上，其中底蝕刻終止層之第三部份係形成於射極層之上，且n型摻雜磊晶層之第三部份係形成於底蝕刻終止層之第三部份之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中電晶體磊晶結構包括一緩衝層、一次集極層、一集極層、一基極層、一射極層以及一射極覆蓋層，其中電晶體上層結構包括一集極電極、一基極電極以及一射極電極，其中緩衝層係形成於化合物半導體基板之上，次集極層係形成於緩衝層之上，集極層係形成於次集極層之上，基極層係形成於集極層之上，射極層係形成於基極層之上，其中射極覆蓋層係形成於射極層之上，其中集極電極係形成於電晶體磊晶結構之第三部份之集極層之次集極層之上，基極電極係形成於電晶體磊晶結構之第三部份之電晶體磊晶結構之第三部份之射極層之基極層之上，射極電極係形成於射極覆蓋層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中電晶體磊晶結構更包括一射極覆蓋蝕刻終止層，其中射極覆蓋蝕刻終止層係形成於射極層之上，且射極覆蓋層係形成於射極覆蓋蝕刻終止層之上。
於實施時，前述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中構成化合物半導體基板之材料係包括選自以下群組之一者：砷化鎵(GaAs)以及磷化銦(InP)。
為進一步了解本發明，以下舉較佳之實施例，配合圖式、圖號，將本發明之具體構成內容及其所達成的功效詳細說明如下。
1,1’‧‧‧化合物半導體磊晶結構
10‧‧‧化合物半導體基板
20‧‧‧電晶體磊晶結構
20(1)‧‧‧電晶體磊晶結構之第一部份
20(2)‧‧‧電晶體磊晶結構之第二部份
20(3)‧‧‧電晶體磊晶結構之第三部份
21‧‧‧能障層
22‧‧‧蕭特基能障層
201‧‧‧緩衝層
202‧‧‧第一能障次層
203‧‧‧下載子供給次層
204‧‧‧第二能障次層
205‧‧‧第一通道間隔層
206‧‧‧通道層
207‧‧‧第二通道間隔層
208‧‧‧第一蕭特基能障次層
209‧‧‧上載子供給次層
210‧‧‧第二蕭特基能障次層
211‧‧‧第一覆蓋蝕刻終止層
212‧‧‧第一覆蓋層
213‧‧‧第二覆蓋蝕刻終止層
214‧‧‧第二覆蓋層
221‧‧‧緩衝層
222‧‧‧次集極層
223‧‧‧集極層
224‧‧‧基極層
225‧‧‧射極層
227‧‧‧射極覆蓋層
3,3',3",33'''‧‧‧化合物半導體磊晶結構
30‧‧‧底蝕刻終止層
30(1)‧‧‧底蝕刻終止層之第一部份
30(2)‧‧‧底蝕刻終止層之第二部份
30(3)‧‧‧底蝕刻終止層之第三部份
31‧‧‧n型摻雜磊晶層
31(1)‧‧‧n型摻雜磊晶層之第一部份
31(2)‧‧‧n型摻雜磊晶層之第二部份
31(3)‧‧‧n型摻雜磊晶層之第三部份
32‧‧‧第一蝕刻終止層
32(1)‧‧‧第一蝕刻終止層之第一部份
32(2)‧‧‧第一蝕刻終止層之第二部份
33‧‧‧第一本質型磊晶層
33(1)‧‧‧第一本質型磊晶層之第一部份
33(2)‧‧‧第一本質型磊晶層之第二部份
34‧‧‧第二蝕刻終止層
34(1)‧‧‧第二蝕刻終止層之第一部份
34(2)‧‧‧第二蝕刻終止層之第二部份
35‧‧‧第二本質型磊晶層
35(1)‧‧‧第二本質型磊晶層之第一部份
35(2)‧‧‧第二本質型磊晶層之第二部份
36‧‧‧p型摻雜磊晶層
36(1)‧‧‧p型摻雜磊晶層之第一部份
36(2)‧‧‧p型摻雜磊晶層之第二部份
4‧‧‧第一二極體
40‧‧‧第一二極體之第一電極
41‧‧‧第一二極體之第二電極
5‧‧‧第二二極體
50‧‧‧第二二極體之第一電極
51‧‧‧第二二極體之第二電極
6‧‧‧電晶體
60‧‧‧電晶體上層結構
61‧‧‧閘極電極
62‧‧‧源極電極
63‧‧‧汲極電極
64‧‧‧閘極凹槽
65‧‧‧射極電極
66‧‧‧基極電極
67‧‧‧集極電極
70‧‧‧絕緣
90‧‧‧正本負型檢光二極體
91‧‧‧高電子遷移率電晶體
92‧‧‧異質接面雙極性電晶體
93‧‧‧正本負型檢光二極體磊晶結構台面
94‧‧‧高電子遷移率電晶體磊晶結構台面
95‧‧‧異質接面雙極性電晶體磊晶結構台面
901‧‧‧磷化銦基板
902‧‧‧n型摻雜砷化銦鎵層
903‧‧‧本質型砷化銦鎵層
904‧‧‧p型摻雜砷化銦鎵層
905‧‧‧本質型砷化銦鎵層
906‧‧‧n型摻雜砷化鋁銦層
907‧‧‧n+型摻雜砷化銦鎵層
908‧‧‧n型摻雜砷化銦鎵層
909‧‧‧p型摻雜砷化銦鎵層
910‧‧‧n型摻雜磷化銦層
911‧‧‧第二電極
912‧‧‧第一電極
913‧‧‧源極電極
914‧‧‧閘極電極
915‧‧‧汲極電極
916‧‧‧射極電極
917‧‧‧基極電極
918‧‧‧集極電極
第1A圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。
第1B圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之磊晶結構之剖面示意圖。
第1C圖~第1E圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之具體實施例之剖面示意圖。
第1F圖~第1I圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之具體實施例之剖面示意圖。
第1J圖~第1M圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之具體實施例之剖面示意圖。
第1N圖~第1Q圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之具體實施例之剖面示意圖。
第1R圖~第1U圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之具體實施例之剖面示意圖。
第1V圖~第1Z圖係為本發明之一種具有電晶體與二極體之化合物半導 體單晶集成電路元件之一具體實施例之剖面示意圖。
第2A圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。
第2B圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之磊晶結構之剖面示意圖。
第2C圖~第2E圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之具體實施例之剖面示意圖。
第2F圖~第2I圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之具體實施例之剖面示意圖。
第2J圖~第2M圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之具體實施例之剖面示意圖。
第2N圖~第2Q圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之具體實施例之剖面示意圖。
第2R圖~第2U圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之具體實施例之剖面示意圖。
第2V圖~第2Z圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。
第3A圖~第3E圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之具體實施例之剖面示意圖。
第4A圖~第4E圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之具體實施例之剖面示意圖。
第5A圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集 成電路元件之一具體實施例之剖面示意圖。
第5B圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之磊晶結構之剖面示意圖。
第5C圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之另一具體實施例之磊晶結構之剖面示意圖。
第5D圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。
第5E圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之磊晶結構之剖面示意圖。
第5F圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之另一具體實施例之磊晶結構之剖面示意圖。
第6A圖~第6D圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之具體實施例之剖面示意圖。
第6E圖~第6H圖係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之具體實施例之剖面示意圖。
第7圖係為習知技術之正本負型檢光二極體、高電子遷移率電晶體以及異質接面雙極性電晶體之單晶集成電路元件之一具體實施例之剖面示意圖。
請參閱第1A圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。此實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件包括一化合物 半導體基板10、一電晶體磊晶結構20、一第一二極體4、一第二二極體5以及一電晶體上層結構60。其中電晶體磊晶結構20係形成於化合物半導體基板10之上，其中電晶體磊晶結構20包括一緩衝層201、一通道層206、一蕭特基能障層22以及一第一覆蓋層212。其中緩衝層201係形成於化合物半導體基板10之上；通道層206係形成於緩衝層201之上；蕭特基能障層22係形成於通道層206之上；第一覆蓋層212係形成於蕭特基能障層22之上。其中電晶體磊晶結構20包括一第一部份20(1)、一第二部份20(2)以及一第三部分20(3)。在此實施例中，一絕緣70係形成於介於電晶體磊晶結構20之第一部份20(1)與第二部份20(2)之間以及介於電晶體磊晶結構20之第二部份20(2)與第三部分20(3)之間。在一些其它之實施例中，絕緣70係可形成於介於電晶體磊晶結構20之第一部份20(1)、第二部份20(2)以及第三部分20(3)之任兩者之間。其中第一二極體4係形成於電晶體磊晶結構20之第一部份20(1)之上；其中第二二極體5係形成於電晶體磊晶結構20之第二部份20(2)之上；其中電晶體上層結構60係形成於電晶體磊晶結構20之第三部分20(3)之上。在此實施例中，電晶體上層結構60包括一閘極電極61、一源極電極62以及一汲極電極63；其中電晶體上層結構60以及電晶體磊晶結構20之第三部分20(3)構成一電晶體6。在此實施例中，電晶體6係為一場效電晶體(Field Effect Transistor；FET)。其中電晶體6更包括一閘極凹槽64，其中閘極凹槽64之一底部係由蕭特基能障層22所定義；閘極凹槽64之一周圍係由第一覆蓋層212所定義。其中源極電極62以及汲極電極63係分別形成於閘極凹槽64之兩側之第一覆蓋層212之上；其中閘極電極61係形成於閘極凹槽64內之蕭特基能障層22之上。其中一n型摻雜磊晶層31係形成於電晶體磊晶結構20之上，其中n型摻雜磊晶層31 包括n型摻雜磊晶層31之一第一部份31(1)以及n型摻雜磊晶層31之一第二部份31(2)；其中n型摻雜磊晶層31之第一部份31(1)係形成於電晶體磊晶結構20之第一部份20(1)之上；其中n型摻雜磊晶層31之第二部份31(2)係形成於電晶體磊晶結構20之第二部份20(2)之上。其中一第一本質型磊晶層33係形成於n型摻雜磊晶層31之上；其中第一本質型磊晶層33包括第一本質型磊晶層33之一第一部份33(1)以及第一本質型磊晶層33之一第二部份33(2)。其中第一二極體4包括n型摻雜磊晶層31之第一部份31(1)、第一本質型磊晶層33之第一部份33(1)、第一二極體4之一第一電極40以及第一二極體4之一第二電極41。其中第一本質型磊晶層33之第一部份33(1)係形成於n型摻雜磊晶層31之第一部份31(1)之一端之上；第一二極體4之第一電極40係形成於n型摻雜磊晶層31之第一部份31(1)之另一端之上。其中第一二極體4之第二電極41係形成於第一本質型磊晶層33之第一部份33(1)之上，且第一二極體4之第二電極41係與第一本質型磊晶層33之第一部份33(1)形成一蕭特基接觸，藉此第一二極體4形成一蕭特基二極體(Schottky Diode)。其中第二二極體5包括n型摻雜磊晶層31之第二部份31(2)、第一本質型磊晶層33之第二部份33(2)、第二二極體5之一第一電極50以及第二二極體5之一第二電極51。其中第一本質型磊晶層33之第二部份33(2)係形成於n型摻雜磊晶層31之第二部份31(2)之一端之上；第二二極體5之第一電極50係形成於n型摻雜磊晶層31之第二部份31(2)之另一端之上。其中第二二極體5之第二電極51係形成於第一本質型磊晶層33之第二部份33(2)之上，且第二二極體5之第二電極51係與第一本質型磊晶層33之第二部份33(2)形成一蕭特基接觸，藉此第二二極體5形成一蕭特基二極體。第1A圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電 路元件係將一場效電晶體(電晶體6)以及兩個具有相同本質型磊晶層厚度之蕭特基二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。請同時參閱第1B圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之磊晶結構之剖面示意圖。其中一化合物半導體磊晶結構1係形成於一化合物半導體基板10之上。其中化合物半導體磊晶結構1包括一電晶體磊晶結構20、一n型摻雜磊晶層31以及一第一本質型磊晶層33。其中電晶體磊晶結構20包括一緩衝層201、一通道層206、一蕭特基能障層22以及一第一覆蓋層212。其中緩衝層201係形成於化合物半導體基板10之上；通道層206係形成於緩衝層201之上；蕭特基能障層22係形成於通道層206之上；第一覆蓋層212係形成於蕭特基能障層22之上；n型摻雜磊晶層31係形成於第一覆蓋層212之上；第一本質型磊晶層33係形成於n型摻雜磊晶層31之上。其中本發明之第1A圖之實施例係可由第1B圖之實施例之化合物半導體磊晶結構1製造而成。因此，本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之設計，只需在化合物半導體基板10之上進行一次磊晶成長的製程，無需許多複雜的清潔步驟以及重新磊晶成長的製程，故可大幅減少製作本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之製程步驟，製程的成本可大幅降低。此外，良率也會因而大幅提高，且化合物半導體單晶集成電路元件之特性也能同時獲得改善。再者，由於不需要再進行重新磊晶成長的製程，更能縮小化合物半導體單晶集成電路元件之尺寸大小。故，本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件是能應 付當前微波以及毫米波通訊系統大量生產之需求。
在一些實施例中，構成化合物半導體基板10之材料係包括選自以下群組之一者：砷化鎵(GaAs)以及磷化銦(InP)。在一些較佳之實施例中，化合物半導體基板10係由砷化鎵(GaAs)所構成；緩衝層201係由砷化鎵(GaAs)和砷化鋁鎵(AlGaAs)所構成；通道層206係由本質型砷化銦鎵(i-InGaAs)所構成；蕭特基能障層22係由n型摻雜砷化鋁鎵(n-AlGaAs)所構成；第一覆蓋層212係由n型摻雜砷化鎵(n-GaAs)所構成；n型摻雜磊晶層31係由n型摻雜砷化鎵(n-GaAs)所構成；第一本質型磊晶層33係由本質型砷化鎵(i-GaAs)所構成。在一些實施例中，電晶體6係為一假晶高電子遷移率電晶體(Pseudomorphic High Electron Mobility Transistor；pHEMT)。
請參閱第1C圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之另一具體實施例之剖面示意圖。第1C圖所示之實施例之主要結構係與第1A圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第二覆蓋層214。其中第二覆蓋層214係形成於第一覆蓋層212之上；n型摻雜磊晶層31(包括n型摻雜磊晶層31之第一部份31(1)以及n型摻雜磊晶層31之第二部份31(2))係形成於第二覆蓋層214之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋層212以及第二覆蓋層214所定義；其中源極電極62以及汲極電極63係分別形成於閘極凹槽64之兩側之第二覆蓋層214之上；其中閘極電極61係形成於閘極凹槽64內之蕭特基能障層22之上。在一些實施例中，第二覆蓋層214係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，閘極凹槽64之周圍由第一覆蓋層212所定義之部分與閘極凹槽64之周圍由第二 覆蓋層214所定義之部分係可具有不同之寬度(圖中未顯示)。
請參閱第1D圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之又一具體實施例之剖面示意圖。第1D圖所示之實施例之主要結構係與第1A圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一覆蓋蝕刻終止層211；第一二極體4更包括一底蝕刻終止層30之一第一部份30(1)以及一第一蝕刻終止層32之一第一部份32(1)；以及第二二極體5更包括底蝕刻終止層30之一第二部份30(2)以及第一蝕刻終止層32之一第二部份32(2)。其中第一覆蓋蝕刻終止層211係形成於蕭特基能障層22之上；第一覆蓋層212係形成於第一覆蓋蝕刻終止層211之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義，且閘極凹槽64之周圍係由第一覆蓋層212以及第一覆蓋蝕刻終止層211所定義。其中底蝕刻終止層30之第一部份30(1)以及底蝕刻終止層30之第二部份30(2)係分別形成於電晶體磊晶結構20之第一部份20(1)之上以及形成於電晶體磊晶結構20之第二部份20(2)之上；n型摻雜磊晶層31之第一部份31(1)以及n型摻雜磊晶層31之第二部份31(2)係分別形成於底蝕刻終止層30之第一部份30(1)之上以及形成於底蝕刻終止層30之第二部份30(2)之上。其中第一蝕刻終止層32之第一部份32(1)以及第一蝕刻終止層32之第二部份32(2)係分別形成於n型摻雜磊晶層31之第一部份31(1)之一端之上以及形成於n型摻雜磊晶層31之第二部份31(2)之一端之上；第一本質型磊晶層33之第一部份33(1)以及第一本質型磊晶層33之第二部份33(2)係分別形成於第一蝕刻終止層32之第一部份32(1)之上以及形成於第一蝕刻終止層32之第二部份32(2)之上。在一些實施例中，構成第一覆蓋蝕刻終止層211之材料係為砷化鋁(AlAs)或是磷化銦 鎵(InGaP)。在一些實施例中，構成底蝕刻終止層30之材料係為砷化鋁或是磷化銦鎵。在一些實施例中，構成第一蝕刻終止層32之材料係為砷化鋁或是磷化銦鎵。
請參閱第1E圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之再一具體實施例之剖面示意圖。第1E圖所示之實施例之主要結構係與第1D圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第二覆蓋層214以及一第二覆蓋蝕刻終止層213。其中第二覆蓋蝕刻終止層213係形成於第一覆蓋層212之上；第二覆蓋層214係形成於第二覆蓋蝕刻終止層213之上；底蝕刻終止層30(包括底蝕刻終止層30之第一部份30(1)以及底蝕刻終止層30之第二部份30(2))係形成於第二覆蓋層214之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋蝕刻終止層211、第一覆蓋層212、第二覆蓋蝕刻終止層213以及第二覆蓋層214所定義；其中源極電極62以及汲極電極63係分別形成於閘極凹槽64之兩側之第二覆蓋層214之上；其中閘極電極61係形成於閘極凹槽64內之蕭特基能障層22之上。在一些實施例中，第二覆蓋層214係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，構成第二覆蓋蝕刻終止層213之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，閘極凹槽64之周圍由第一覆蓋層212所定義之部分與閘極凹槽64之周圍由第二覆蓋層214所定義之部分係可具有不同之寬度(圖中未顯示)。其中第1A圖、第1C圖、第1D圖以及第1E圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件皆係將一場效電晶體(電晶體6)以及兩個具有相同本質型磊晶層厚度之蕭特基二極體(具有第一本質型磊 晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第1F圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1F圖所示之實施例之主要結構係與第1A圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括一第二本質型磊晶層35之一第一部份35(1)；其中第二本質型磊晶層35之第一部份35(1)係形成於第一本質型磊晶層33之第一部份33(1)之上；第一二極體4之第二電極41係形成於第二本質型磊晶層35之第一部份35(1)之上，且第一二極體4之第二電極41係與第二本質型磊晶層35之第一部份35(1)形成一蕭特基接觸，藉此第一二極體4形成一蕭特基二極體。在一些較佳之實施例中，第二本質型磊晶層35係由本質型砷化鎵(i-GaAs)所構成。第1F圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一場效電晶體(電晶體6)、一具有較厚本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第一部份33(1)以及第二本質型磊晶層35之第一部份35(1)之第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第1G圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之另一具體實施例之剖面示意圖。第1G圖所示之實施例之主要結構係與第1F圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第二覆蓋層214。其中第二覆蓋層214係形成於第一覆蓋層212之上；n型摻雜磊晶層31(包括n型摻雜磊晶層31之 第一部份31(1)以及n型摻雜磊晶層31之第二部份31(2))係形成於第二覆蓋層214之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋層212以及第二覆蓋層214所定義；其中源極電極62以及汲極電極63係分別形成於閘極凹槽64之兩側之第二覆蓋層214之上；其中閘極電極61係形成於閘極凹槽64內之蕭特基能障層22之上。在一些實施例中，第二覆蓋層214係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，閘極凹槽64之周圍由第一覆蓋層212所定義之部分與閘極凹槽64之周圍由第二覆蓋層214所定義之部分係可具有不同之寬度(圖中未顯示)。
請參閱第1H圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之又一具體實施例之剖面示意圖。第1H圖所示之實施例之主要結構係與第1F圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一覆蓋蝕刻終止層211；第一二極體4更包括一底蝕刻終止層30之一第一部份30(1)、一第一蝕刻終止層32之一第一部份32(1)以及一第二蝕刻終止層34之一第一部份34(1)；以及第二二極體5更包括底蝕刻終止層30之一第二部份30(2)以及第一蝕刻終止層32之一第二部份32(2)。其中第一覆蓋蝕刻終止層211係形成於蕭特基能障層22之上；第一覆蓋層212係形成於第一覆蓋蝕刻終止層211之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義，且閘極凹槽64之周圍係由第一覆蓋層212以及第一覆蓋蝕刻終止層211所定義。其中底蝕刻終止層30之第一部份30(1)以及底蝕刻終止層30之第二部份30(2)係分別形成於電晶體磊晶結構20之第一部份20(1)之上以及形成於電晶體磊晶結構20之第二部份20(2)之上；n型摻雜磊晶層31之第一部份31(1)以及n型摻雜磊晶層31之第二部份31(2)係分別形成 於底蝕刻終止層30之第一部份30(1)之上以及形成於底蝕刻終止層30之第二部份30(2)之上。其中第一蝕刻終止層32之第一部份32(1)以及第一蝕刻終止層32之第二部份32(2)係分別形成於n型摻雜磊晶層31之第一部份31(1)之一端之上以及形成於n型摻雜磊晶層31之第二部份31(2)之一端之上；第一本質型磊晶層33之第一部份33(1)以及第一本質型磊晶層33之第二部份33(2)係分別形成於第一蝕刻終止層32之第一部份32(1)之上以及形成於第一蝕刻終止層32之第二部份32(2)之上。其中第二蝕刻終止層34之第一部份34(1)係形成於第一本質型磊晶層33之第一部份33(1)之上；第二本質型磊晶層35之第一部份35(1)係形成於第二蝕刻終止層34之第一部份34(1)之上。在一些實施例中，構成第一覆蓋蝕刻終止層211之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，構成底蝕刻終止層30之材料係為砷化鋁或是磷化銦鎵。在一些實施例中，構成第一蝕刻終止層32之材料係為砷化鋁或是磷化銦鎵。在一些實施例中，構成第二蝕刻終止層34之材料係為砷化鋁或是磷化銦鎵。
請參閱第1I圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之再一具體實施例之剖面示意圖。第1I圖所示之實施例之主要結構係與第1H圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第二覆蓋層214以及一第二覆蓋蝕刻終止層213。其中第二覆蓋蝕刻終止層213係形成於第一覆蓋層212之上；第二覆蓋層214係形成於第二覆蓋蝕刻終止層213之上；底蝕刻終止層30(包括底蝕刻終止層30之第一部份30(1)以及底蝕刻終止層30之第二部份30(2))係形成於第二覆蓋層214之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義； 閘極凹槽64之周圍係由第一覆蓋蝕刻終止層211、第一覆蓋層212、第二覆蓋蝕刻終止層213以及第二覆蓋層214所定義；其中源極電極62以及汲極電極63係分別形成於閘極凹槽64之兩側之第二覆蓋層214之上；其中閘極電極61係形成於閘極凹槽64內之蕭特基能障層22之上。在一些實施例中，第二覆蓋層214係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，構成第二覆蓋蝕刻終止層213之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，閘極凹槽64之周圍由第一覆蓋層212所定義之部分與閘極凹槽64之周圍由第二覆蓋層214所定義之部分係可具有不同之寬度(圖中未顯示)。其中第1F圖、第1G圖、第1H圖以及第1I圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件皆係將一場效電晶體(電晶體6)、一具有較厚本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第一部份33(1)以及第二本質型磊晶層35之第一部份35(1)之第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第1J圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1J圖所示之實施例之主要結構係與第1A圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括一p型摻雜磊晶層36之一第一部份36(1)。其中p型摻雜磊晶層36之第一部份36(1)係形成於第一本質型磊晶層33之第一部份33(1)之上；第一二極體4之第二電極41係形成於p型摻雜磊晶層36之第一部份36(1)之上；藉此第一二極體4形成一正本負二極體(PIN Diode)。在一些較佳之實施例中，p型摻雜磊晶層36係由p型摻雜砷化鎵(p-GaAs)所構成。第1J 圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一場效電晶體(電晶體6)以及分別具有相同本質型磊晶層厚度之一正本負二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4)以及一蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第1K圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1K圖所示之實施例之主要結構係與第1J圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第二覆蓋層214。其中第二覆蓋層214係形成於第一覆蓋層212之上；n型摻雜磊晶層31(包括n型摻雜磊晶層31之第一部份31(1)以及n型摻雜磊晶層31之第二部份31(2))係形成於第二覆蓋層214之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋層212以及第二覆蓋層214所定義；其中源極電極62以及汲極電極63係分別形成於閘極凹槽64之兩側之第二覆蓋層214之上；其中閘極電極61係形成於閘極凹槽64內之蕭特基能障層22之上。在一些實施例中，第二覆蓋層214係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，閘極凹槽64之周圍由第一覆蓋層212所定義之部分與閘極凹槽64之周圍由第二覆蓋層214所定義之部分係可具有不同之寬度(圖中未顯示)。
請參閱第1L圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1L圖所示之實施例之主要結構係與第1J圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一覆蓋蝕刻終止層211；第一二極體4更包括 一底蝕刻終止層30之一第一部份30(1)以及一第一蝕刻終止層32之一第一部份32(1)；以及第二二極體5更包括底蝕刻終止層30之一第二部份30(2)以及第一蝕刻終止層32之一第二部份32(2)。其中第一覆蓋蝕刻終止層211係形成於蕭特基能障層22之上；第一覆蓋層212係形成於第一覆蓋蝕刻終止層211之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義，且閘極凹槽64之周圍係由第一覆蓋層212以及第一覆蓋蝕刻終止層211所定義。其中底蝕刻終止層30之第一部份30(1)以及底蝕刻終止層30之第二部份30(2)係分別形成於電晶體磊晶結構20之第一部份20(1)之上以及形成於電晶體磊晶結構20之第二部份20(2)之上；n型摻雜磊晶層31之第一部份31(1)以及n型摻雜磊晶層31之第二部份31(2)係分別形成於底蝕刻終止層30之第一部份30(1)之上以及形成於底蝕刻終止層30之第二部份30(2)之上。其中第一蝕刻終止層32之第一部份32(1)以及第一蝕刻終止層32之第二部份32(2)係分別形成於n型摻雜磊晶層31之第一部份31(1)之一端之上以及形成於n型摻雜磊晶層31之第二部份31(2)之一端之上；第一本質型磊晶層33之第一部份33(1)以及第一本質型磊晶層33之第二部份33(2)係分別形成於第一蝕刻終止層32之第一部份32(1)之上以及形成於第一蝕刻終止層32之第二部份32(2)之上。在一些實施例中，構成第一覆蓋蝕刻終止層211之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，構成底蝕刻終止層30之材料係為砷化鋁或是磷化銦鎵。在一些實施例中，構成第一蝕刻終止層32之材料係為砷化鋁或是磷化銦鎵。
請參閱第1M圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1M圖 所示之實施例之主要結構係與第1L圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第二覆蓋層214以及一第二覆蓋蝕刻終止層213。其中第二覆蓋蝕刻終止層213係形成於第一覆蓋層212之上；第二覆蓋層214係形成於第二覆蓋蝕刻終止層213之上；底蝕刻終止層30(包括底蝕刻終止層30之第一部份30(1)以及底蝕刻終止層30之第二部份30(2))係形成於第二覆蓋層214之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋蝕刻終止層211、第一覆蓋層212、第二覆蓋蝕刻終止層213以及第二覆蓋層214所定義；其中源極電極62以及汲極電極63係分別形成於閘極凹槽64之兩側之第二覆蓋層214之上；其中閘極電極61係形成於閘極凹槽64內之蕭特基能障層22之上。在一些實施例中，第二覆蓋層214係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，構成第二覆蓋蝕刻終止層213之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，閘極凹槽64之周圍由第一覆蓋層212所定義之部分與閘極凹槽64之周圍由第二覆蓋層214所定義之部分係可具有不同之寬度(圖中未顯示)。其中第1J圖、第1K圖、第1L圖以及第1M圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件皆係將一場效電晶體(電晶體6)以及分別具有相同本質型磊晶層厚度之一正本負二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4)以及一蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第1N圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1N圖 所示之實施例之主要結構係與第1J圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括一第二本質型磊晶層35之一第一部份35(1)；其中第二本質型磊晶層35之第一部份35(1)係形成於第一本質型磊晶層33之第一部份33(1)之上；p型摻雜磊晶層36之第一部份36(1)係形成於第二本質型磊晶層35之第一部份35(1)之上。在一些較佳之實施例中，第二本質型磊晶層35係由本質型砷化鎵(i-GaAs)所構成。第1N圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一場效電晶體(電晶體6)、一具有較厚本質型磊晶層之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)以及第二本質型磊晶層35之第一部份35(1)之第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第1O圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1O圖所示之實施例之主要結構係與第1N圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第二覆蓋層214。其中第二覆蓋層214係形成於第一覆蓋層212之上；n型摻雜磊晶層31(包括n型摻雜磊晶層31之第一部份31(1)以及n型摻雜磊晶層31之第二部份31(2))係形成於第二覆蓋層214之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋層212以及第二覆蓋層214所定義；其中源極電極62以及汲極電極63係分別形成於閘極凹槽64之兩側之第二覆蓋層214之上；其中閘極電極61係形成於閘極凹槽64內之蕭特基能障層22之上。在一些實施例中，第二覆蓋層214係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，閘極凹槽 64之周圍由第一覆蓋層212所定義之部分與閘極凹槽64之周圍由第二覆蓋層214所定義之部分係可具有不同之寬度(圖中未顯示)。
請參閱第1P圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1P圖所示之實施例之主要結構係與第1N圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一覆蓋蝕刻終止層211；第一二極體4更包括一底蝕刻終止層30之一第一部份30(1)、一第一蝕刻終止層32之一第一部份32(1)以及一第二蝕刻終止層34之一第一部份34(1)；以及第二二極體5更包括底蝕刻終止層30之一第二部份30(2)以及第一蝕刻終止層32之一第二部份32(2)。其中第一覆蓋蝕刻終止層211係形成於蕭特基能障層22之上；第一覆蓋層212係形成於第一覆蓋蝕刻終止層211之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義，且閘極凹槽64之周圍係由第一覆蓋層212以及第一覆蓋蝕刻終止層211所定義。其中底蝕刻終止層30之第一部份30(1)以及底蝕刻終止層30之第二部份30(2)係分別形成於電晶體磊晶結構20之第一部份20(1)之上以及形成於電晶體磊晶結構20之第二部份20(2)之上；n型摻雜磊晶層31之第一部份31(1)以及n型摻雜磊晶層31之第二部份31(2)係分別形成於底蝕刻終止層30之第一部份30(1)之上以及形成於底蝕刻終止層30之第二部份30(2)之上。其中第一蝕刻終止層32之第一部份32(1)以及第一蝕刻終止層32之第二部份32(2)係分別形成於n型摻雜磊晶層31之第一部份31(1)之一端之上以及形成於n型摻雜磊晶層31之第二部份31(2)之一端之上；第一本質型磊晶層33之第一部份33(1)以及第一本質型磊晶層33之第二部份33(2)係分別形成於第一蝕刻終止層32之第一部份32(1)之上以及形成於第一蝕刻終止層 32之第二部份32(2)之上。其中第二蝕刻終止層34之第一部份34(1)係形成於第一本質型磊晶層33之第一部份33(1)之上；第二本質型磊晶層35之第一部份35(1)係形成於第二蝕刻終止層34之第一部份34(1)之上。在一些實施例中，構成第一覆蓋蝕刻終止層211之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，構成底蝕刻終止層30之材料係為砷化鋁或是磷化銦鎵。在一些實施例中，構成第一蝕刻終止層32之材料係為砷化鋁或是磷化銦鎵。在一些實施例中，構成第二蝕刻終止層34之材料係為砷化鋁或是磷化銦鎵。
請參閱第1Q圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1Q圖所示之實施例之主要結構係與第1P圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第二覆蓋層214以及一第二覆蓋蝕刻終止層213。其中第二覆蓋蝕刻終止層213係形成於第一覆蓋層212之上；第二覆蓋層214係形成於第二覆蓋蝕刻終止層213之上；底蝕刻終止層30(包括底蝕刻終止層30之第一部份30(1)以及底蝕刻終止層30之第二部份30(2))係形成於第二覆蓋層214之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋蝕刻終止層211、第一覆蓋層212、第二覆蓋蝕刻終止層213以及第二覆蓋層214所定義；其中源極電極62以及汲極電極63係分別形成於閘極凹槽64之兩側之第二覆蓋層214之上；其中閘極電極61係形成於閘極凹槽64內之蕭特基能障層22之上。在一些實施例中，第二覆蓋層214係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，構成第二覆蓋蝕刻終止層213之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些 實施例中，閘極凹槽64之周圍由第一覆蓋層212所定義之部分與閘極凹槽64之周圍由第二覆蓋層214所定義之部分係可具有不同之寬度(圖中未顯示)。其中第1N圖、第1O圖、第1P圖以及第1Q圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件皆係將一場效電晶體(電晶體6)、一具有較厚本質型磊晶層之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)以及第二本質型磊晶層35之第一部份35(1)之第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第1R圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1R圖所示之實施例之主要結構係與第1J圖所示之實施例之結構大致相同，惟，其中第二二極體5更包括p型摻雜磊晶層36之一第二部份36(2)。其中p型摻雜磊晶層36之第二部份36(2)係形成於第一本質型磊晶層33之第二部份33(2)之上；第二二極體5之第二電極51係形成於p型摻雜磊晶層36之第二部份36(2)之上；藉此第二二極體5形成一正本負二極體。第1R圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一場效電晶體(電晶體6)、兩個具有相同本質型磊晶層厚度之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第1S圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1S圖所示之實施例之主要結構係與第1R圖所示之實施例之結構大致相同，惟，其 中電晶體磊晶結構20更包括一第二覆蓋層214。其中第二覆蓋層214係形成於第一覆蓋層212之上；n型摻雜磊晶層31(包括n型摻雜磊晶層31之第一部份31(1)以及n型摻雜磊晶層31之第二部份31(2))係形成於第二覆蓋層214之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋層212以及第二覆蓋層214所定義；其中源極電極62以及汲極電極63係分別形成於閘極凹槽64之兩側之第二覆蓋層214之上；其中閘極電極61係形成於閘極凹槽64內之蕭特基能障層22之上。在一些實施例中，第二覆蓋層214係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，閘極凹槽64之周圍由第一覆蓋層212所定義之部分與閘極凹槽64之周圍由第二覆蓋層214所定義之部分係可具有不同之寬度(圖中未顯示)。
請參閱第1T圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1T圖所示之實施例之主要結構係與第1R圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一覆蓋蝕刻終止層211；第一二極體4更包括一底蝕刻終止層30之一第一部份30(1)以及一第一蝕刻終止層32之一第一部份32(1)；以及第二二極體5更包括底蝕刻終止層30之一第二部份30(2)以及第一蝕刻終止層32之一第二部份32(2)。其中第一覆蓋蝕刻終止層211係形成於蕭特基能障層22之上；第一覆蓋層212係形成於第一覆蓋蝕刻終止層211之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義，且閘極凹槽64之周圍係由第一覆蓋層212以及第一覆蓋蝕刻終止層211所定義。其中底蝕刻終止層30之第一部份30(1)以及底蝕刻終止層30之第二部份30(2)係分別形成於電晶體磊晶結構20之第一部份20(1)之上以及形成於電晶體磊晶結構20之 第二部份20(2)之上；n型摻雜磊晶層31之第一部份31(1)以及n型摻雜磊晶層31之第二部份31(2)係分別形成於底蝕刻終止層30之第一部份30(1)之上以及形成於底蝕刻終止層30之第二部份30(2)之上。其中第一蝕刻終止層32之第一部份32(1)以及第一蝕刻終止層32之第二部份32(2)係分別形成於n型摻雜磊晶層31之第一部份31(1)之一端之上以及形成於n型摻雜磊晶層31之第二部份31(2)之一端之上；第一本質型磊晶層33之第一部份33(1)以及第一本質型磊晶層33之第二部份33(2)係分別形成於第一蝕刻終止層32之第一部份32(1)之上以及形成於第一蝕刻終止層32之第二部份32(2)之上。在一些實施例中，構成第一覆蓋蝕刻終止層211之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，構成底蝕刻終止層30之材料係為砷化鋁或是磷化銦鎵。在一些實施例中，構成第一蝕刻終止層32之材料係為砷化鋁或是磷化銦鎵。
請參閱第1U圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1U圖所示之實施例之主要結構係與第1T圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第二覆蓋層214以及一第二覆蓋蝕刻終止層213。其中第二覆蓋蝕刻終止層213係形成於第一覆蓋層212之上；第二覆蓋層214係形成於第二覆蓋蝕刻終止層213之上；底蝕刻終止層30(包括底蝕刻終止層30之第一部份30(1)以及底蝕刻終止層30之第二部份30(2))係形成於第二覆蓋層214之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋蝕刻終止層211、第一覆蓋層212、第二覆蓋蝕刻終止層213以及第二覆蓋層214所定義；其中源極電極62以及汲極電極63 係分別形成於閘極凹槽64之兩側之第二覆蓋層214之上；其中閘極電極61係形成於閘極凹槽64內之蕭特基能障層22之上。在一些實施例中，第二覆蓋層214係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，構成第二覆蓋蝕刻終止層213之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，閘極凹槽64之周圍由第一覆蓋層212所定義之部分與閘極凹槽64之周圍由第二覆蓋層214所定義之部分係可具有不同之寬度(圖中未顯示)。其中第1R圖、第1S圖、第1T圖以及第1U圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件皆係將一場效電晶體(電晶體6)、兩個具有相同本質型磊晶層厚度之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第1V圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1V圖所示之實施例之主要結構係與第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一能障層21，其中能障層21係形成於緩衝層201之上；通道層206係形成於能障層21之上。在本發明之其它一些實施例中(例如第1A圖~第1P圖以及第1R圖~第1U圖之實施例中)之電晶體磊晶結構20亦可更包括一能障層21(圖中未顯示)，其中能障層21係形成於緩衝層201之上；通道層206係形成於能障層21之上。在一些較佳之實施例中，能障層21係由本質型砷化鋁鎵(i-AlGaAs)、n型摻雜砷化鋁鎵(n-AlGaAs)、本質型砷化鎵(i-GaAs)或n型摻雜砷化鎵(n-GaAs)所構成。
請參閱第1W圖，其係為本發明之一種具有電晶體與二極體 之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1W圖所示之實施例之主要結構係與第1V圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一通道間隔層205以及一第二通道間隔層207；且其中蕭特基能障層22包括一第一蕭特基能障次層208、一上載子供給次層209以及一第二蕭特基能障次層210。其中第一通道間隔層205係形成於能障層21之上；通道層206係形成於第一通道間隔層205之上；第二通道間隔層207係形成於通道層206之上；其中第一蕭特基能障次層208係形成於第二通道間隔層207之上；上載子供給次層209係形成於第一蕭特基能障次層208之上；第二蕭特基能障次層210係形成於上載子供給次層209之上。在本發明之其它一些實施例中(例如第1A圖~第1P圖以及第1R圖~第1U圖之實施例中)之電晶體磊晶結構20亦可更包括一第一通道間隔層205以及一第二通道間隔層207；且其中蕭特基能障層22包括一第一蕭特基能障次層208、一上載子供給次層209以及一第二蕭特基能障次層210。其中第一通道間隔層205係形成於能障層21之上；通道層206係形成於第一通道間隔層205之上；第二通道間隔層207係形成於通道層206之上；其中第一蕭特基能障次層208係形成於第二通道間隔層207之上；上載子供給次層209係形成於第一蕭特基能障次層208之上；第二蕭特基能障次層210係形成於上載子供給次層209之上。在一些較佳之實施例中，第一通道間隔層205係由本質型砷化鎵(i-GaAs)所構成。在一些較佳之實施例中，第二通道間隔層207係由本質型砷化鎵(i-GaAs)所構成。在一些較佳之實施例中，第一蕭特基能障次層208係由本質型砷化鋁鎵(i-AlGaAs)或n型摻雜砷化鋁鎵(n-AlGaAs)所構成。在一些較佳之實施例中，上載子供給次層209係由n型摻雜砷化鋁鎵(n-AlGaAs) 所構成。在一些較佳之實施例中，第二蕭特基能障次層210係由本質型砷化鋁鎵(i-AlGaAs)或n型摻雜砷化鋁鎵(n-AlGaAs)所構成。在一些實施例中，電晶體磊晶結構20係可不包括第一通道間隔層205(圖中未顯示)。在另一些實施例中，電晶體磊晶結構20係可不包括第二通道間隔層207(圖中未顯示)。在又一些實施例中，電晶體磊晶結構20係可不包括第一通道間隔層205以及第二通道間隔層207(圖中未顯示)。
請參閱第1X圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1X圖所示之實施例之主要結構係與第1V圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一通道間隔層205以及一第二通道間隔層207；且其中能障層21包括一第一能障次層202、一下載子供給次層203以及一第二能障次層204。其中第一能障次層202係形成於緩衝層201之上；下載子供給次層203係形成於第一能障次層202之上；第二能障次層204係形成於下載子供給次層203之上；第一通道間隔層205係形成於第二能障次層204之上；通道層206係形成於第一通道間隔層205之上；第二通道間隔層207係形成於通道層206之上；蕭特基能障層22係形成於第二通道間隔層207之上。在本發明之其它一些實施例中(例如第1A圖~第1P圖以及第1R圖~第1U圖之實施例中)之電晶體磊晶結構20亦可更包括一第一通道間隔層205以及一第二通道間隔層207；且其中能障層21包括一第一能障次層202、一下載子供給次層203以及一第二能障次層204。其中第一能障次層202係形成於緩衝層201之上；下載子供給次層203係形成於第一能障次層202之上；第二能障次層204係形成於下載子供給次層203之上；第一通道間隔層205係形成於第二能障次 層204之上；通道層206係形成於第一通道間隔層205之上；第二通道間隔層207係形成於通道層206之上；蕭特基能障層22係形成於第二通道間隔層207之上。在一些較佳之實施例中，第一通道間隔層205係由本質型砷化鎵(i-GaAs)所構成。在一些較佳之實施例中，第二通道間隔層207係由本質型砷化鎵(i-GaAs)所構成。在一些較佳之實施例中，第一能障次層202係由本質型砷化鋁鎵(i-AlGaAs)、n型摻雜砷化鋁鎵(n-AlGaAs)、本質型砷化鎵(i-GaAs)或n型摻雜砷化鎵(n-GaAs)所構成。在一些較佳之實施例中，下載子供給次層203係由n型摻雜砷化鋁鎵(n-AlGaAs)或n型摻雜砷化鎵(n-GaAs)所構成。在一些較佳之實施例中，第二能障次層204係由本質型砷化鋁鎵(i-AlGaAs)、n型摻雜砷化鋁鎵(n-AlGaAs)、本質型砷化鎵(i-GaAs)或n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，電晶體磊晶結構20係可不包括第一通道間隔層205(圖中未顯示)。在另一些實施例中，電晶體磊晶結構20係可不包括第二通道間隔層207(圖中未顯示)。在又一些實施例中，電晶體磊晶結構20係可不包括第一通道間隔層205以及第二通道間隔層207(圖中未顯示)。
請參閱第1Y圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1Y圖所示之實施例之主要結構係與第1X圖所示之實施例之結構大致相同，惟，其中蕭特基能障層22包括一第一蕭特基能障次層208、一上載子供給次層209以及一第二蕭特基能障次層210；其中第一蕭特基能障次層208係形成於第二通道間隔層207之上；上載子供給次層209係形成於第一蕭特基能障次層208之上；第二蕭特基能障次層210係形成於上載子供給次層209之上。在本發明 之其它一些實施例中(例如第1A圖~第1P圖以及第1R圖~第1U圖之實施例中)之蕭特基能障層22亦可包括一第一蕭特基能障次層208、一上載子供給次層209以及一第二蕭特基能障次層210；其中第一蕭特基能障次層208係形成於第二通道間隔層207之上；上載子供給次層209係形成於第一蕭特基能障次層208之上；第二蕭特基能障次層210係形成於上載子供給次層209之上。在一些較佳之實施例中，第一蕭特基能障次層208係由本質型砷化鋁鎵(i-AlGaAs)或n型摻雜砷化鋁鎵(n-AlGaAs)所構成。在一些較佳之實施例中，上載子供給次層209係由n型摻雜砷化鋁鎵(n-AlGaAs)所構成。在一些較佳之實施例中，第二蕭特基能障次層210係由本質型砷化鋁鎵(i-AlGaAs)或n型摻雜砷化鋁鎵(n-AlGaAs)所構成。
請參閱第1Z圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第1Z圖所示之實施例之主要結構係與第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一通道間隔層205以及一第二通道間隔層207；且其中蕭特基能障層22包括一第一蕭特基能障次層208、一上載子供給次層209以及一第二蕭特基能障次層210。其中第一通道間隔層205係形成於緩衝層201之上；通道層206係形成於第一通道間隔層205之上；第二通道間隔層207係形成於通道層206之上；其中第一蕭特基能障次層208係形成於第二通道間隔層207之上；上載子供給次層209係形成於第一蕭特基能障次層208之上；第二蕭特基能障次層210係形成於上載子供給次層209之上。在本發明之其它一些實施例中(例如第1A圖~第1P圖以及第1R圖~第1U圖之實施例中)之電晶體磊晶結構20亦可更包括一第一通道間隔層205以及一第二 通道間隔層207；且其中蕭特基能障層22包括一第一蕭特基能障次層208、一上載子供給次層209以及一第二蕭特基能障次層210。其中第一通道間隔層205係形成於緩衝層201之上；通道層206係形成於第一通道間隔層205之上；第二通道間隔層207係形成於通道層206之上；其中第一蕭特基能障次層208係形成於第二通道間隔層207之上；上載子供給次層209係形成於第一蕭特基能障次層208之上；第二蕭特基能障次層210係形成於上載子供給次層209之上。在一些較佳之實施例中，第一通道間隔層205係由本質型砷化鎵(i-GaAs)所構成。在一些較佳之實施例中，第二通道間隔層207係由本質型砷化鎵(i-GaAs)所構成。在一些較佳之實施例中，第一蕭特基能障次層208係由本質型砷化鋁鎵(i-AlGaAs)或n型摻雜砷化鋁鎵(n-AlGaAs)所構成。在一些較佳之實施例中，上載子供給次層209係由n型摻雜砷化鋁鎵(n-AlGaAs)所構成。在一些較佳之實施例中，第二蕭特基能障次層210係由本質型砷化鋁鎵(i-AlGaAs)或n型摻雜砷化鋁鎵(n-AlGaAs)所構成。在一些實施例中，電晶體磊晶結構20係可不包括第一通道間隔層205(圖中未顯示)。在另一些實施例中，電晶體磊晶結構20係可不包括第二通道間隔層207(圖中未顯示)。在又一些實施例中，電晶體磊晶結構20係可不包括第一通道間隔層205以及第二通道間隔層207(圖中未顯示)。
在第1D圖、第1L圖以及第1T圖之實施例中，其中電晶體磊晶結構20係包括第一覆蓋蝕刻終止層211；第一二極體4係包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻終止層32之第一部份32(1)；以及第二二極體5係包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1D圖、 第1L圖或第1T圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第1D圖、第1L圖或第1T圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第1D圖、第1L圖或第1T圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第1D圖、第1L圖或第1T圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1D圖、第1L圖或第1T圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第1D圖、第1L圖或第1T圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。
在第1E圖、第1M圖以及第1U圖之實施例中，其中電晶體磊 晶結構20係包括第一覆蓋蝕刻終止層211以及第二覆蓋蝕刻終止層213；第一二極體4係包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻終止層32之第一部份32(1)；以及第二二極體5係包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1E圖、第1M圖或第1U圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第1E圖、第1M圖或第1U圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第二覆蓋蝕刻終止層213。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第1E圖、第1M圖或第1U圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第1E圖、第1M圖或第1U圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1E圖、第1M圖或第1U圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211以及第二覆蓋蝕刻終止層213。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第1E圖、第1M圖或第1U圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明又一些實 施例中(圖中未顯示)，其主要結構係與第1E圖、第1M圖或第1U圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第1E圖、第1M圖或第1U圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第二覆蓋蝕刻終止層213；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1E圖、第1M圖或第1U圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第二覆蓋蝕刻終止層213；第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第1E圖、第1M圖或第1U圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第1E圖、第1M圖或第1U圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211以及第二覆蓋蝕刻終止層213；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第1E圖、第1M圖或第1U圖所示之實施例之結構 大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211以及第二覆蓋蝕刻終止層213；第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1E圖、第1M圖或第1U圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第1E圖、第1M圖或第1U圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第二覆蓋蝕刻終止層213；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。
在第1H圖以及第1P圖之實施例中，其中電晶體磊晶結構20係包括第一覆蓋蝕刻終止層211；第一二極體4係包括底蝕刻終止層30之第一部份30(1)、第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5係包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1H圖或第1P圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第1H圖或第1P圖所示之實施例之 結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第1H圖或第1P圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第1H圖或第1P圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括第二蝕刻終止層34之第一部份34(1)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1H圖或第1P圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第1H圖或第1P圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第1H圖或第1P圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括第二蝕刻終止層34之第一部份34(1)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第1H圖或第1P圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一 蝕刻終止層32之第二部份32(2)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1H圖或第1P圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第1H圖或第1P圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第1H圖或第1P圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第1H圖或第1P圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1H圖或第1P圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明另一些實施例中(圖中未 顯示)，其主要結構係與第1H圖或第1P圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)、第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。
在第1I圖以及第1Q圖之實施例中，其中電晶體磊晶結構20係包括第一覆蓋蝕刻終止層211以及第二覆蓋蝕刻終止層213；第一二極體4係包括底蝕刻終止層30之第一部份30(1)、第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5係包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第二覆蓋蝕刻終止層213。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例 之結構大致相同，惟，其中第一二極體4並不包括第二蝕刻終止層34之第一部份34(1)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211以及第二覆蓋蝕刻終止層213。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括第二蝕刻終止層34之第一部份34(1)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第二覆蓋蝕刻終止層213；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第二覆蓋蝕刻終止層213；第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕 刻終止層32之第二部份32(2)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第二覆蓋蝕刻終止層213；第一二極體4並不包括第二蝕刻終止層34之第一部份34(1)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211以及第二覆蓋蝕刻終止層213；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211以及第二覆蓋蝕刻終止層213；第 一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211以及第二覆蓋蝕刻終止層213；第一二極體4並不包括第二蝕刻終止層34之第一部份34(1)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第二覆蓋蝕刻終止層213；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻 終止層32之第一部份32(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第二覆蓋蝕刻終止層213；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第二覆蓋蝕刻終止層213；第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)、第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211以及第二覆蓋蝕刻終止層213；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟， 其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211以及第二覆蓋蝕刻終止層213；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211以及第二覆蓋蝕刻終止層213；第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第二覆蓋蝕刻終止層213；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)、第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第1I圖或第1Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)、第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。
此外，本發明更提供另一種具有電晶體與二極體之化合物半導體單晶集成電路元件。請參閱第2A圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意 圖。此實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件包括一化合物半導體基板10、一電晶體磊晶結構20、一第一二極體4、一第二二極體5以及一電晶體上層結構60。其中電晶體磊晶結構20係形成於化合物半導體基板10之上，其中電晶體磊晶結構20包括一緩衝層201、一通道層206以及一蕭特基能障層22。其中緩衝層201係形成於化合物半導體基板10之上；通道層206係形成於緩衝層201之上；蕭特基能障層22係形成於通道層206之上。其中電晶體磊晶結構20包括一第一部份20(1)、一第二部份20(2)以及一第三部分20(3)。在此實施例中，一絕緣70係形成於介於電晶體磊晶結構20之第一部份20(1)與第二部份20(2)之間以及介於電晶體磊晶結構20之第二部份20(2)與第三部分20(3)之間。在一些其它之實施例中，絕緣70係可形成於介於電晶體磊晶結構20之第一部份20(1)、第二部份20(2)以及第三部分20(3)之任兩者之間。其中第一二極體4係形成於電晶體磊晶結構20之第一部份20(1)之上；其中第二二極體5係形成於電晶體磊晶結構20之第二部份20(2)之上；其中電晶體上層結構60係形成於電晶體磊晶結構20之第三部分20(3)之上。其中一n型摻雜磊晶層31係形成於電晶體磊晶結構20之上，其中n型摻雜磊晶層31包括n型摻雜磊晶層31之一第一部份31(1)、n型摻雜磊晶層31之一第二部份31(2)以及n型摻雜磊晶層31之一第三部份31(3)；其中n型摻雜磊晶層31之第一部份31(1)係形成於電晶體磊晶結構20之第一部份20(1)之上；n型摻雜磊晶層31之第二部份31(2)係形成於電晶體磊晶結構20之第二部份20(2)之上；n型摻雜磊晶層31之第三部份31(3)係形成於電晶體磊晶結構20之第三部份20(3)之上。其中一第一本質型磊晶層33係形成於n型摻雜磊晶層31之上；其中第一本質型磊晶層33包括第一本質型磊晶層33之一第一部份33(1) 以及第一本質型磊晶層33之一第二部份33(2)。其中第一二極體4包括n型摻雜磊晶層31之第一部份31(1)、第一本質型磊晶層33之第一部份33(1)、第一二極體4之一第一電極40以及第一二極體4之一第二電極41。其中第一本質型磊晶層33之第一部份33(1)係形成於n型摻雜磊晶層31之第一部份31(1)之一端之上；第一二極體4之第一電極40係形成於n型摻雜磊晶層31之第一部份31(1)之另一端之上。其中第一二極體4之第二電極41係形成於第一本質型磊晶層33之第一部份33(1)之上，且第一二極體4之第二電極41係與第一本質型磊晶層33之第一部份33(1)形成一蕭特基接觸，藉此第一二極體4形成一蕭特基二極體。其中第二二極體5包括n型摻雜磊晶層31之第二部份31(2)、第一本質型磊晶層33之第二部份33(2)、第二二極體5之一第一電極50以及第二二極體5之一第二電極51。其中第一本質型磊晶層33之第二部份33(2)係形成於n型摻雜磊晶層31之第二部份31(2)之一端之上；第二二極體5之第一電極50係形成於n型摻雜磊晶層31之第二部份31(2)之另一端之上。其中第二二極體5之第二電極51係形成於第一本質型磊晶層33之第二部份33(2)之上，且第二二極體5之第二電極51係與第一本質型磊晶層33之第二部份33(2)形成一蕭特基接觸，藉此第二二極體5形成一蕭特基二極體。在此實施例中，電晶體上層結構60包括n型摻雜磊晶層31之第三部份31(3)、一閘極電極61、一源極電極62以及一汲極電極63；其中電晶體上層結構60以及電晶體磊晶結構20之第三部分20(3)構成一電晶體6。在此實施例中，電晶體6係為一場效電晶體。其中電晶體6更包括一閘極凹槽64，其中閘極凹槽64之一底部係由蕭特基能障層22所定義；閘極凹槽64之一周圍係由n型摻雜磊晶層31之第三部份31(3)所定義。其中源極電極62以及汲極電極63係分別形成於閘極凹槽64之兩側之 n型摻雜磊晶層31之第三部份31(3)之上；其中閘極電極61係形成於閘極凹槽64內之蕭特基能障層22之上。在此實施例中之電晶體6之n型摻雜磊晶層31之第三部份31(3)係具有做為電晶體6之覆蓋層之功能。第2A圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一場效電晶體(電晶體6)以及兩個具有相同本質型磊晶層厚度之蕭特基二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。請同時參閱第2B圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之磊晶結構之剖面示意圖。其中一化合物半導體磊晶結構1’係形成於一化合物半導體基板10之上。其中化合物半導體磊晶結構1’包括一電晶體磊晶結構20、一n型摻雜磊晶層31以及一第一本質型磊晶層33。其中電晶體磊晶結構20包括一緩衝層201、一通道層206以及一蕭特基能障層22。其中緩衝層201係形成於化合物半導體基板10之上；通道層206係形成於緩衝層201之上；蕭特基能障層22係形成於通道層206之上；n型摻雜磊晶層31係形成於蕭特基能障層22之上；第一本質型磊晶層33係形成於n型摻雜磊晶層31之上。其中本發明之第2A圖之實施例係可由第2B圖之實施例之化合物半導體磊晶結構1’製造而成。因此，本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之設計，只需在化合物半導體基板10之上進行一次磊晶成長的製程，無需許多複雜的清潔步驟以及重新磊晶成長的製程，故可大幅減少製作本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之製程步驟，製程的成本可大幅降低。此外，良率也會因而大幅提高，且化合物半導體單晶集成電路 元件之特性也能同時獲得改善。再者，由於不需要再進行重新磊晶成長的製程，更能縮小化合物半導體單晶集成電路元件之尺寸大小。故，本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件是能應付當前微波以及毫米波通訊系統大量生產之需求。
在一些實施例中，構成化合物半導體基板10之材料係包括選自以下群組之一者：砷化鎵(GaAs)以及磷化銦(InP)。在一些較佳之實施例中，化合物半導體基板10係由砷化鎵(GaAs)所構成；緩衝層201係由砷化鎵(GaAs)和砷化鋁鎵(AlGaAs)所構成；通道層206係由本質型砷化銦鎵(i-InGaAs)所構成；蕭特基能障層22係由本質型砷化鋁鎵(i-AlGaAs)或n型摻雜砷化鋁鎵(n-AlGaAs)所構成；n型摻雜磊晶層31係由n型摻雜砷化鎵(n-GaAs)所構成；第一本質型磊晶層33係由本質型砷化鎵(i-GaAs)所構成。在一些實施例中，電晶體6係為一假晶高電子遷移率電晶體(Pseudomorphic High Electron Mobility Transistor；pHEMT)。
請參閱第2C圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之另一具體實施例之剖面示意圖。第2C圖所示之實施例之主要結構係與第2A圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一覆蓋層212。其中第一覆蓋層212係形成於蕭特基能障層22之上；n型摻雜磊晶層31(包括n型摻雜磊晶層31之第一部份31(1)、n型摻雜磊晶層31之第二部份31(2)以及n型摻雜磊晶層31之第三部份31(3))係形成於第一覆蓋層212之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋層212以及n型摻雜磊晶層31之第三部份31(3)所定義。在一些實施例中，第一覆蓋層212係由n 型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，閘極凹槽64之周圍由第一覆蓋層212所定義之部分與閘極凹槽64之周圍由n型摻雜磊晶層31之第三部份31(3)所定義之部分係可具有不同之寬度(圖中未顯示)。
請參閱第2D圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之又一具體實施例之剖面示意圖。第2D圖所示之實施例之主要結構係與第2A圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括一底蝕刻終止層30之一第一部份30(1)以及一第一蝕刻終止層32之一第一部份32(1)；第二二極體5更包括底蝕刻終止層30之一第二部份30(2)以及第一蝕刻終止層32之一第二部份32(2)；電晶體上層結構60更包括底蝕刻終止層30之一第三部份30(3)。其中底蝕刻終止層30之第一部份30(1)、底蝕刻終止層30之第二部份30(2)以及底蝕刻終止層30之第三部份30(3)係分別形成於電晶體磊晶結構20之第一部份20(1)之上、形成於電晶體磊晶結構20之第二部份20(2)之上以及形成於電晶體磊晶結構20之第三部份20(3)之上；n型摻雜磊晶層31之第一部份31(1)、n型摻雜磊晶層31之第二部份31(2)以及n型摻雜磊晶層31之第三部份31(3)係分別形成於底蝕刻終止層30之第一部份30(1)之上、形成於底蝕刻終止層30之第二部份30(2)之上以及形成於底蝕刻終止層30之第三部份30(3)之上。其中第一蝕刻終止層32之第一部份32(1)以及第一蝕刻終止層32之第二部份32(2)係分別形成於n型摻雜磊晶層31之第一部份31(1)之一端之上以及形成於n型摻雜磊晶層31之第二部份31(2)之一端之上；第一本質型磊晶層33之第一部份33(1)以及第一本質型磊晶層33之第二部份33(2)係分別形成於第一蝕刻終止層32之第一部份32(1)之上以及形成於第一蝕刻終止層32之第二部份32(2)之上。其中閘極凹槽64 之底部係由蕭特基能障層22所定義，且閘極凹槽64之周圍係由底蝕刻終止層30之第三部份30(3)以及n型摻雜磊晶層31之第三部份31(3)所定義。在一些實施例中，構成底蝕刻終止層30之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，構成第一蝕刻終止層32之材料係為砷化鋁或是磷化銦鎵。
請參閱第2E圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之再一具體實施例之剖面示意圖。第2E圖所示之實施例之主要結構係與第2D圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一覆蓋蝕刻終止層211以及一第一覆蓋層212。其中第一覆蓋蝕刻終止層211係形成於蕭特基能障層22之上；第一覆蓋層212係形成於第一覆蓋蝕刻終止層211之上；底蝕刻終止層30(包括底蝕刻終止層30之第一部份30(1)、底蝕刻終止層30之第二部份30(2)以及底蝕刻終止層30之第三部份30(3))係形成於第一覆蓋層212之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋蝕刻終止層211、第一覆蓋層212、底蝕刻終止層30之第三部份30(3)以及n型摻雜磊晶層31之第三部份31(3)所定義。在一些實施例中，第一覆蓋層212係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，構成第一覆蓋蝕刻終止層211之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，閘極凹槽64之周圍由n型摻雜磊晶層31之第三部份31(3)所定義之部分與閘極凹槽64之周圍由第一覆蓋層212所定義之部分係可具有不同之寬度(圖中未顯示)。其中第2A圖、第2C圖、第2D圖以及第2E圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件皆係將一場效電晶體(電 晶體6)以及兩個具有相同本質型磊晶層厚度之蕭特基二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第2F圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第2F圖所示之實施例之主要結構係與第2A圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括一第二本質型磊晶層35之一第一部份35(1)；其中第二本質型磊晶層35之第一部份35(1)係形成於第一本質型磊晶層33之第一部份33(1)之上；第一二極體4之第二電極41係形成於第二本質型磊晶層35之第一部份35(1)之上，且第一二極體4之第二電極41係與第二本質型磊晶層35之第一部份35(1)形成一蕭特基接觸，藉此第一二極體4形成一蕭特基二極體。在一些較佳之實施例中，第二本質型磊晶層35係由本質型砷化鎵(i-GaAs)所構成。第2F圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一場效電晶體(電晶體6)、一具有較厚本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第一部份33(1)以及第二本質型磊晶層35之第一部份35(1)之第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第2G圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之另一具體實施例之剖面示意圖。第2G圖所示之實施例之主要結構係與第2F圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一覆蓋層212。其中第一覆蓋層212 係形成於蕭特基能障層22之上；n型摻雜磊晶層31(包括n型摻雜磊晶層31之第一部份31(1)、n型摻雜磊晶層31之第二部份31(2)以及n型摻雜磊晶層31之第三部份31(3))係形成於第一覆蓋層212之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋層212以及n型摻雜磊晶層31之第三部份31(3)所定義。在一些實施例中，第一覆蓋層212係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，閘極凹槽64之周圍由第一覆蓋層212所定義之部分與閘極凹槽64之周圍由n型摻雜磊晶層31之第三部份31(3)所定義之部分係可具有不同之寬度(圖中未顯示)。
請參閱第2H圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之又一具體實施例之剖面示意圖。第2H圖所示之實施例之主要結構係與第2F圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括一底蝕刻終止層30之一第一部份30(1)、一第一蝕刻終止層32之一第一部份32(1)以及一第二蝕刻終止層34之一第一部份34(1)；第二二極體5更包括底蝕刻終止層30之一第二部份30(2)以及第一蝕刻終止層32之一第二部份32(2)；以及電晶體上層結構60更包括底蝕刻終止層30之一第三部份30(3)。其中底蝕刻終止層30之第一部份30(1)、底蝕刻終止層30之第二部份30(2)以及底蝕刻終止層30之第三部份30(3)係分別形成於電晶體磊晶結構20之第一部份20(1)之上、形成於電晶體磊晶結構20之第二部份20(2)之上以及形成於電晶體磊晶結構20之第三部份20(3)之上；n型摻雜磊晶層31之第一部份31(1)、n型摻雜磊晶層31之第二部份31(2)以及n型摻雜磊晶層31之第三部份31(3)係分別形成於底蝕刻終止層30之第一部份30(1)之上、形成於底蝕刻終止層30之第二部份30(2)之上以及形成於底蝕刻終止層30之第 三部份30(3)之上。其中第一蝕刻終止層32之第一部份32(1)以及第一蝕刻終止層32之第二部份32(2)係分別形成於n型摻雜磊晶層31之第一部份31(1)之一端之上以及形成於n型摻雜磊晶層31之第二部份31(2)之一端之上；第一本質型磊晶層33之第一部份33(1)以及第一本質型磊晶層33之第二部份33(2)係分別形成於第一蝕刻終止層32之第一部份32(1)之上以及形成於第一蝕刻終止層32之第二部份32(2)之上。其中第二蝕刻終止層34之第一部份34(1)係形成於第一本質型磊晶層33之第一部份33(1)之上；第二本質型磊晶層35之第一部份35(1)係形成於第二蝕刻終止層34之第一部份34(1)之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義，且閘極凹槽64之周圍係由底蝕刻終止層30之第三部份30(3)以及n型摻雜磊晶層31之第三部份31(3)所定義。在一些實施例中，構成底蝕刻終止層30之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，構成第一蝕刻終止層32之材料係為砷化鋁或是磷化銦鎵。在一些實施例中，構成第二蝕刻終止層34之材料係為砷化鋁或是磷化銦鎵。
請參閱第2I圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之再一具體實施例之剖面示意圖。第2I圖所示之實施例之主要結構係與第2H圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一覆蓋蝕刻終止層211以及一第一覆蓋層212。其中第一覆蓋蝕刻終止層211係形成於蕭特基能障層22之上；第一覆蓋層212係形成於第一覆蓋蝕刻終止層211之上；底蝕刻終止層30(包括底蝕刻終止層30之第一部份30(1)、底蝕刻終止層30之第二部份30(2)以及底蝕刻終止層30之第三部份30(3))係形成於第一覆蓋層212之上。其中閘極凹槽64之 底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋蝕刻終止層211、第一覆蓋層212、底蝕刻終止層30之第三部份30(3)以及n型摻雜磊晶層31之第三部份31(3)所定義。在一些實施例中，第一覆蓋層212係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，構成第一覆蓋蝕刻終止層211之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，閘極凹槽64之周圍由n型摻雜磊晶層31之第三部份31(3)所定義之部分與閘極凹槽64之周圍由第一覆蓋層212所定義之部分係可具有不同之寬度(圖中未顯示)。其中第2F圖、第2G圖、第2H圖以及第2I圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件皆係將一場效電晶體(電晶體6)、一具有較厚本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第一部份33(1)以及第二本質型磊晶層35之第一部份35(1)之第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第2J圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第2J圖所示之實施例之主要結構係與第2A圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括一p型摻雜磊晶層36之一第一部份36(1)。其中p型摻雜磊晶層36之第一部份36(1)係形成於第一本質型磊晶層33之第一部份33(1)之上；第一二極體4之第二電極41係形成於p型摻雜磊晶層36之第一部份36(1)之上；藉此第一二極體4形成一正本負二極體。在一些較佳之實施例中，p型摻雜磊晶層36係由p型摻雜砷化鎵(p-GaAs)所構成。第2J圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一場效電晶體 (電晶體6)以及分別具有相同本質型磊晶層厚度之一正本負二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4)以及一蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第2K圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之另一具體實施例之剖面示意圖。第2K圖所示之實施例之主要結構係與第2J圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一覆蓋層212。其中第一覆蓋層212係形成於蕭特基能障層22之上；n型摻雜磊晶層31(包括n型摻雜磊晶層31之第一部份31(1)、n型摻雜磊晶層31之第二部份31(2)以及n型摻雜磊晶層31之第三部份31(3))係形成於第一覆蓋層212之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋層212以及n型摻雜磊晶層31之第三部份31(3)所定義。在一些實施例中，第一覆蓋層212係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，閘極凹槽64之周圍由第一覆蓋層212所定義之部分與閘極凹槽64之周圍由n型摻雜磊晶層31之第三部份31(3)所定義之部分係可具有不同之寬度(圖中未顯示)。
請參閱第2L圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之又一具體實施例之剖面示意圖。第2L圖所示之實施例之主要結構係與第2J圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括一底蝕刻終止層30之一第一部份30(1)以及一第一蝕刻終止層32之一第一部份32(1)；第二二極體5更包括底蝕刻終止層30之一第二部份30(2)以及第一蝕刻終止層32之一第二部份32(2)；以及電晶體上層 結構60更包括底蝕刻終止層30之一第三部份30(3)。其中底蝕刻終止層30之第一部份30(1)、底蝕刻終止層30之第二部份30(2)以及底蝕刻終止層30之第三部份30(3)係分別形成於電晶體磊晶結構20之第一部份20(1)之上、形成於電晶體磊晶結構20之第二部份20(2)之上以及形成於電晶體磊晶結構20之第三部份20(3)之上；n型摻雜磊晶層31之第一部份31(1)、n型摻雜磊晶層31之第二部份31(2)以及n型摻雜磊晶層31之第三部份31(3)係分別形成於底蝕刻終止層30之第一部份30(1)之上、形成於底蝕刻終止層30之第二部份30(2)之上以及形成於底蝕刻終止層30之第三部份30(3)之上。其中第一蝕刻終止層32之第一部份32(1)以及第一蝕刻終止層32之第二部份32(2)係分別形成於n型摻雜磊晶層31之第一部份31(1)之一端之上以及形成於n型摻雜磊晶層31之第二部份31(2)之一端之上；第一本質型磊晶層33之第一部份33(1)以及第一本質型磊晶層33之第二部份33(2)係分別形成於第一蝕刻終止層32之第一部份32(1)之上以及形成於第一蝕刻終止層32之第二部份32(2)之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義，且閘極凹槽64之周圍係由底蝕刻終止層30之第三部份30(3)以及n型摻雜磊晶層31之第三部份31(3)所定義。在一些實施例中，構成底蝕刻終止層30之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，構成第一蝕刻終止層32之材料係為砷化鋁或是磷化銦鎵。
請參閱第2M圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之再一具體實施例之剖面示意圖。第2M圖所示之實施例之主要結構係與第2L圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一覆蓋蝕刻終止層211以及一第一覆 蓋層212。其中第一覆蓋蝕刻終止層211係形成於蕭特基能障層22之上；第一覆蓋層212係形成於第一覆蓋蝕刻終止層211之上；底蝕刻終止層30(包括底蝕刻終止層30之第一部份30(1)、底蝕刻終止層30之第二部份30(2)以及底蝕刻終止層30之第三部份30(3))係形成於第一覆蓋層212之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋蝕刻終止層211、第一覆蓋層212、底蝕刻終止層30之第三部份30(3)以及n型摻雜磊晶層31之第三部份31(3)所定義。在一些實施例中，第一覆蓋層212係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，構成第一覆蓋蝕刻終止層211之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，閘極凹槽64之周圍由n型摻雜磊晶層31之第三部份31(3)所定義之部分與閘極凹槽64之周圍由第一覆蓋層212所定義之部分係可具有不同之寬度(圖中未顯示)。其中第2J圖、第2K圖、第2L圖以及第2M圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件皆係將一場效電晶體(電晶體6)以及分別具有相同本質型磊晶層厚度之一正本負二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4)以及一蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第2N圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第2N圖所示之實施例之主要結構係與第2J圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括一第二本質型磊晶層35之一第一部份35(1)；其中第二本質型磊晶層35之第一部份35(1)係形成於第一本質型磊晶層33之第一部份 33(1)之上；p型摻雜磊晶層36之第一部份36(1)係形成於第二本質型磊晶層35之第一部份35(1)之上。在一些較佳之實施例中，第二本質型磊晶層35係由本質型砷化鎵(i-GaAs)所構成。第2N圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一場效電晶體(電晶體6)、一具有較厚本質型磊晶層之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)以及第二本質型磊晶層35之第一部份35(1)之第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第2O圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之另一具體實施例之剖面示意圖。第2O圖所示之實施例之主要結構係與第2N圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一覆蓋層212。其中第一覆蓋層212係形成於蕭特基能障層22之上；n型摻雜磊晶層31(包括n型摻雜磊晶層31之第一部份31(1)、n型摻雜磊晶層31之第二部份31(2)以及n型摻雜磊晶層31之第三部份31(3))係形成於第一覆蓋層212之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋層212以及n型摻雜磊晶層31之第三部份31(3)所定義。在一些實施例中，第一覆蓋層212係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，閘極凹槽64之周圍由第一覆蓋層212所定義之部分與閘極凹槽64之周圍由n型摻雜磊晶層31之第三部份31(3)所定義之部分係可具有不同之寬度(圖中未顯示)。
請參閱第2P圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之又一具體實施例之剖面示意圖。第2P圖 所示之實施例之主要結構係與第2N圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括一底蝕刻終止層30之一第一部份30(1)、一第一蝕刻終止層32之一第一部份32(1)以及一第二蝕刻終止層34之一第一部份34(1)；第二二極體5更包括底蝕刻終止層30之一第二部份30(2)以及第一蝕刻終止層32之一第二部份32(2)；以及電晶體上層結構60更包括底蝕刻終止層30之一第三部份30(3)。其中底蝕刻終止層30之第一部份30(1)、底蝕刻終止層30之第二部份30(2)以及底蝕刻終止層30之第三部份30(3)係分別形成於電晶體磊晶結構20之第一部份20(1)之上、形成於電晶體磊晶結構20之第二部份20(2)之上以及形成於電晶體磊晶結構20之第三部份20(3)之上；n型摻雜磊晶層31之第一部份31(1)、n型摻雜磊晶層31之第二部份31(2)以及n型摻雜磊晶層31之第三部份31(3)係分別形成於底蝕刻終止層30之第一部份30(1)之上、形成於底蝕刻終止層30之第二部份30(2)之上以及形成於底蝕刻終止層30之第三部份30(3)之上。其中第一蝕刻終止層32之第一部份32(1)以及第一蝕刻終止層32之第二部份32(2)係分別形成於n型摻雜磊晶層31之第一部份31(1)之一端之上以及形成於n型摻雜磊晶層31之第二部份31(2)之一端之上；第一本質型磊晶層33之第一部份33(1)以及第一本質型磊晶層33之第二部份33(2)係分別形成於第一蝕刻終止層32之第一部份32(1)之上以及形成於第一蝕刻終止層32之第二部份32(2)之上。其中第二蝕刻終止層34之第一部份34(1)係形成於第一本質型磊晶層33之第一部份33(1)之上；第二本質型磊晶層35之第一部份35(1)係形成於第二蝕刻終止層34之第一部份34(1)之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義，且閘極凹槽64之周圍係由底蝕刻終止層30之第三部份30(3)以及n型摻雜磊晶層31之第三部份31(3)所定義。在一些 實施例中，構成底蝕刻終止層30之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，構成第一蝕刻終止層32之材料係為砷化鋁或是磷化銦鎵。在一些實施例中，構成第二蝕刻終止層34之材料係為砷化鋁或是磷化銦鎵。
請參閱第2Q圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之再一具體實施例之剖面示意圖。第2Q圖所示之實施例之主要結構係與第2P圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一覆蓋蝕刻終止層211以及一第一覆蓋層212。其中第一覆蓋蝕刻終止層211係形成於蕭特基能障層22之上；第一覆蓋層212係形成於第一覆蓋蝕刻終止層211之上；底蝕刻終止層30(包括底蝕刻終止層30之第一部份30(1)、底蝕刻終止層30之第二部份30(2)以及底蝕刻終止層30之第三部份30(3))係形成於第一覆蓋層212之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋蝕刻終止層211、第一覆蓋層212、底蝕刻終止層30之第三部份30(3)以及n型摻雜磊晶層31之第三部份31(3)所定義。在一些實施例中，第一覆蓋層212係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，構成第一覆蓋蝕刻終止層211之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，閘極凹槽64之周圍由n型摻雜磊晶層31之第三部份31(3)所定義之部分與閘極凹槽64之周圍由第一覆蓋層212所定義之部分係可具有不同之寬度(圖中未顯示)。其中第2N圖、第2O圖、第2P圖以及第2Q圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件皆係將一場效電晶體(電晶體6)、一具有較厚本質型磊晶層之正本負二極體(具有第一本質型磊晶 層33之第一部份33(1)以及第二本質型磊晶層35之第一部份35(1)之第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第2R圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第2R圖所示之實施例之主要結構係與第2J圖所示之實施例之結構大致相同，惟，其中第二二極體5更包括p型摻雜磊晶層36之一第二部份36(2)。其中p型摻雜磊晶層36之第二部份36(2)係形成於第一本質型磊晶層33之第二部份33(2)之上；第二二極體5之第二電極51係形成於p型摻雜磊晶層36之第二部份36(2)之上；藉此第二二極體5形成一正本負二極體。第2R圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一場效電晶體(電晶體6)、兩個具有相同本質型磊晶層厚度之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第2S圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之另一具體實施例之剖面示意圖。第2S圖所示之實施例之主要結構係與第2R圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一覆蓋層212。其中第一覆蓋層212係形成於蕭特基能障層22之上；n型摻雜磊晶層31(包括n型摻雜磊晶層31之第一部份31(1)、n型摻雜磊晶層31之第二部份31(2)以及n型摻雜磊晶層31之第三部份31(3))係形成於第一覆蓋層212之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋層212以及n型摻雜磊晶層31 之第三部份31(3)所定義。在一些實施例中，第一覆蓋層212係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，閘極凹槽64之周圍由第一覆蓋層212所定義之部分與閘極凹槽64之周圍由n型摻雜磊晶層31之第三部份31(3)所定義之部分係可具有不同之寬度(圖中未顯示)。
請參閱第2T圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之又一具體實施例之剖面示意圖。第2T圖所示之實施例之主要結構係與第2R圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括一底蝕刻終止層30之一第一部份30(1)以及一第一蝕刻終止層32之一第一部份32(1)；第二二極體5更包括底蝕刻終止層30之一第二部份30(2)以及第一蝕刻終止層32之一第二部份32(2)；以及電晶體上層結構60更包括底蝕刻終止層30之一第三部份30(3)。其中底蝕刻終止層30之第一部份30(1)、底蝕刻終止層30之第二部份30(2)以及底蝕刻終止層30之第三部份30(3)係分別形成於電晶體磊晶結構20之第一部份20(1)之上、形成於電晶體磊晶結構20之第二部份20(2)之上以及形成於電晶體磊晶結構20之第三部份20(3)之上；n型摻雜磊晶層31之第一部份31(1)、n型摻雜磊晶層31之第二部份31(2)以及n型摻雜磊晶層31之第三部份31(3)係分別形成於底蝕刻終止層30之第一部份30(1)之上、形成於底蝕刻終止層30之第二部份30(2)之上以及形成於底蝕刻終止層30之第三部份30(3)之上。其中第一蝕刻終止層32之第一部份32(1)以及第一蝕刻終止層32之第二部份32(2)係分別形成於n型摻雜磊晶層31之第一部份31(1)之一端之上以及形成於n型摻雜磊晶層31之第二部份31(2)之一端之上；第一本質型磊晶層33之第一部份33(1)以及第一本質型磊晶層33之第二部份33(2)係分別形成於第一蝕刻終止層32之第一 部份32(1)之上以及形成於第一蝕刻終止層32之第二部份32(2)之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義，且閘極凹槽64之周圍係由底蝕刻終止層30之第三部份30(3)以及n型摻雜磊晶層31之第三部份31(3)所定義。在一些實施例中，構成底蝕刻終止層30之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，構成第一蝕刻終止層32之材料係為砷化鋁或是磷化銦鎵。
請參閱第2U圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之再一具體實施例之剖面示意圖。第2U圖所示之實施例之主要結構係與第2T圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一覆蓋蝕刻終止層211以及一第一覆蓋層212。其中第一覆蓋蝕刻終止層211係形成於蕭特基能障層22之上；第一覆蓋層212係形成於第一覆蓋蝕刻終止層211之上；底蝕刻終止層30(包括底蝕刻終止層30之第一部份30(1)、底蝕刻終止層30之第二部份30(2)以及底蝕刻終止層30之第三部份30(3))係形成於第一覆蓋層212之上。其中閘極凹槽64之底部係由蕭特基能障層22所定義；閘極凹槽64之周圍係由第一覆蓋蝕刻終止層211、第一覆蓋層212、底蝕刻終止層30之第三部份30(3)以及n型摻雜磊晶層31之第三部份31(3)所定義。在一些實施例中，第一覆蓋層212係由n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，構成第一覆蓋蝕刻終止層211之材料係為砷化鋁(AlAs)或是磷化銦鎵(InGaP)。在一些實施例中，閘極凹槽64之周圍由n型摻雜磊晶層31之第三部份31(3)所定義之部分與閘極凹槽64之周圍由第一覆蓋層212所定義之部分係可具有不同之寬度(圖中未顯示)。其中第2R圖、第2S圖、第2T圖以及第2U圖之實施例之具有電晶 體與二極體之化合物半導體單晶集成電路元件皆係將一場效電晶體(電晶體6)、兩個具有相同本質型磊晶層厚度之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第2V圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第2V圖所示之實施例之主要結構係與第2Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一能障層21，其中能障層21係形成於緩衝層201之上；通道層206係形成於能障層21之上。在本發明之其它一些實施例中(例如第2A圖~第2P圖以及第2R圖~第2U圖之實施例中)之電晶體磊晶結構20亦可更包括一能障層21，其中能障層21係形成於緩衝層201之上；通道層206係形成於能障層21之上。在一些較佳之實施例中，能障層21係由本質型砷化鋁鎵(i-AlGaAs)、n型摻雜砷化鋁鎵(n-AlGaAs)、本質型砷化鎵(i-GaAs)或n型摻雜砷化鎵(n-GaAs)所構成。
請參閱第2W圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第2W圖所示之實施例之主要結構係與第2V圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一通道間隔層205以及一第二通道間隔層207；且其中蕭特基能障層22包括一第一蕭特基能障次層208、一上載子供給次層209以及一第二蕭特基能障次層210。其中第一通道間隔層205係形成於能障層21之上；通道層206係形成於第一通道間隔層205之上；第二通道間隔層207係形成於通道層206之上；其中第一蕭特基能障次層208係形成於第二 通道間隔層207之上；上載子供給次層209係形成於第一蕭特基能障次層208之上；第二蕭特基能障次層210係形成於上載子供給次層209之上。在本發明之其它一些實施例中(例如第2A圖~第2P圖以及第2R圖~第2U圖之實施例中)之電晶體磊晶結構20亦可更包括一第一通道間隔層205以及一第二通道間隔層207；且其中蕭特基能障層22包括一第一蕭特基能障次層208、一上載子供給次層209以及一第二蕭特基能障次層210。其中第一通道間隔層205係形成於能障層21之上；通道層206係形成於第一通道間隔層205之上；第二通道間隔層207係形成於通道層206之上；其中第一蕭特基能障次層208係形成於第二通道間隔層207之上；上載子供給次層209係形成於第一蕭特基能障次層208之上；第二蕭特基能障次層210係形成於上載子供給次層209之上。在一些較佳之實施例中，第一通道間隔層205係由本質型砷化鎵(i-GaAs)所構成。在一些較佳之實施例中，第二通道間隔層207係由本質型砷化鎵(i-GaAs)所構成。在一些較佳之實施例中，第一蕭特基能障次層208係由本質型砷化鋁鎵(i-AlGaAs)或n型摻雜砷化鋁鎵(n-AlGaAs)所構成。在一些較佳之實施例中，上載子供給次層209係由n型摻雜砷化鋁鎵(n-AlGaAs)所構成。在一些較佳之實施例中，第二蕭特基能障次層210係由本質型砷化鋁鎵(i-AlGaAs)或n型摻雜砷化鋁鎵(n-AlGaAs)所構成。在一些實施例中，電晶體磊晶結構20係可不包括第一通道間隔層205(圖中未顯示)。在另一些實施例中，電晶體磊晶結構20係可不包括第二通道間隔層207(圖中未顯示)。在又一些實施例中，電晶體磊晶結構20係可不包括第一通道間隔層205以及第二通道間隔層207(圖中未顯示)。
請參閱第2X圖，其係為本發明之一種具有電晶體與二極體 之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第2X圖所示之實施例之主要結構係與第2V圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一通道間隔層205以及一第二通道間隔層207；且其中能障層21包括一第一能障次層202、一下載子供給次層203以及一第二能障次層204。其中第一能障次層202係形成於緩衝層201之上；下載子供給次層203係形成於第一能障次層202之上；第二能障次層204係形成於下載子供給次層203之上；第一通道間隔層205係形成於第二能障次層204之上；通道層206係形成於第一通道間隔層205之上；第二通道間隔層207係形成於通道層206之上；蕭特基能障層22係形成於第二通道間隔層207之上。在本發明之其它一些實施例中(例如第2A圖~第2P圖以及第2R圖~第2U圖之實施例中)之電晶體磊晶結構20亦可更包括一第一通道間隔層205以及一第二通道間隔層207；且其中能障層21包括一第一能障次層202、一下載子供給次層203以及一第二能障次層204。其中第一能障次層202係形成於緩衝層201之上；下載子供給次層203係形成於第一能障次層202之上；第二能障次層204係形成於下載子供給次層203之上；第一通道間隔層205係形成於第二能障次層204之上；通道層206係形成於第一通道間隔層205之上；第二通道間隔層207係形成於通道層206之上；蕭特基能障層22係形成於第二通道間隔層207之上。在一些較佳之實施例中，第一通道間隔層205係由本質型砷化鎵(i-GaAs)所構成。在一些較佳之實施例中，第二通道間隔層207係由本質型砷化鎵(i-GaAs)所構成。在一些較佳之實施例中，第一能障次層202係由本質型砷化鋁鎵(i-AlGaAs)、n型摻雜砷化鋁鎵(n-AlGaAs)、本質型砷化鎵(i-GaAs)或n型摻雜砷化鎵(n-GaAs)所構成。在一些較佳之實施例 中，下載子供給次層203係由n型摻雜砷化鋁鎵(n-AlGaAs)或n型摻雜砷化鎵(n-GaAs)所構成。在一些較佳之實施例中，第二能障次層204係由本質型砷化鋁鎵(i-AlGaAs)、n型摻雜砷化鋁鎵(n-AlGaAs)、本質型砷化鎵(i-GaAs)或n型摻雜砷化鎵(n-GaAs)所構成。在一些實施例中，電晶體磊晶結構20係可不包括第一通道間隔層205(圖中未顯示)。在另一些實施例中，電晶體磊晶結構20係可不包括第二通道間隔層207(圖中未顯示)。在又一些實施例中，電晶體磊晶結構20係可不包括第一通道間隔層205以及第二通道間隔層207(圖中未顯示)。
請參閱第2Y圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第2Y圖所示之實施例之主要結構係與第2X圖所示之實施例之結構大致相同，惟，其中蕭特基能障層22包括一第一蕭特基能障次層208、一上載子供給次層209以及一第二蕭特基能障次層210；其中第一蕭特基能障次層208係形成於第二通道間隔層207之上；上載子供給次層209係形成於第一蕭特基能障次層208之上；第二蕭特基能障次層210係形成於上載子供給次層209之上。在本發明之其它一些實施例中(例如第2A圖~第2P圖以及第2R圖~第2U圖之實施例中)之蕭特基能障層22亦可包括一第一蕭特基能障次層208、一上載子供給次層209以及一第二蕭特基能障次層210；其中第一蕭特基能障次層208係形成於第二通道間隔層207之上；上載子供給次層209係形成於第一蕭特基能障次層208之上；第二蕭特基能障次層210係形成於上載子供給次層209之上。在一些較佳之實施例中，第一蕭特基能障次層208係由本質型砷化鋁鎵(i-AlGaAs)或n型摻雜砷化鋁鎵(n-AlGaAs)所構成。在一些較佳之實施 例中，上載子供給次層209係由n型摻雜砷化鋁鎵(n-AlGaAs)所構成。在一些較佳之實施例中，第二蕭特基能障次層210係由本質型砷化鋁鎵(i-AlGaAs)或n型摻雜砷化鋁鎵(n-AlGaAs)所構成。
請參閱第2Z圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第2Z圖所示之實施例之主要結構係與第2Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20更包括一第一通道間隔層205以及一第二通道間隔層207；且其中蕭特基能障層22包括一第一蕭特基能障次層208、一上載子供給次層209以及一第二蕭特基能障次層210。其中第一通道間隔層205係形成於緩衝層201之上；通道層206係形成於第一通道間隔層205之上；第二通道間隔層207係形成於通道層206之上；其中第一蕭特基能障次層208係形成於第二通道間隔層207之上；上載子供給次層209係形成於第一蕭特基能障次層208之上；第二蕭特基能障次層210係形成於上載子供給次層209之上。在本發明之其它一些實施例中(例如第2A圖~第2P圖以及第2R圖~第2U圖之實施例中)之電晶體磊晶結構20亦可更包括一第一通道間隔層205以及一第二通道間隔層207；且其中蕭特基能障層22包括一第一蕭特基能障次層208、一上載子供給次層209以及一第二蕭特基能障次層210。其中第一通道間隔層205係形成於緩衝層201之上；通道層206係形成於第一通道間隔層205之上；第二通道間隔層207係形成於通道層206之上；其中第一蕭特基能障次層208係形成於第二通道間隔層207之上；上載子供給次層209係形成於第一蕭特基能障次層208之上；第二蕭特基能障次層210係形成於上載子供給次層209之上。在一些較佳之實施例中，第一通道間隔層205係由本質型砷化鎵(i-GaAs) 所構成。在一些較佳之實施例中，第二通道間隔層207係由本質型砷化鎵(i-GaAs)所構成。在一些較佳之實施例中，第一蕭特基能障次層208係由本質型砷化鋁鎵(i-AlGaAs)或n型摻雜砷化鋁鎵(n-AlGaAs)所構成。在一些較佳之實施例中，上載子供給次層209係由n型摻雜砷化鋁鎵(n-AlGaAs)所構成。在一些較佳之實施例中，第二蕭特基能障次層210係由本質型砷化鋁鎵(i-AlGaAs)或n型摻雜砷化鋁鎵(n-AlGaAs)所構成。在一些實施例中，電晶體磊晶結構20係可不包括第一通道間隔層205(圖中未顯示)。在另一些實施例中，電晶體磊晶結構20係可不包括第二通道間隔層207(圖中未顯示)。在又一些實施例中，電晶體磊晶結構20係可不包括第一通道間隔層205以及第二通道間隔層207(圖中未顯示)。
在第2D圖、第2L圖以及第2T圖之實施例中，其中第一二極體4係包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻終止層32之第一部份32(1)；第二二極體5係包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)；以及電晶體上層結構60係包括底蝕刻終止層30之第三部份30(3)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第2D圖、第2L圖或第2T圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；第二二極體5並不包括底蝕刻終止層30之第二部份30(2)；以及電晶體上層結構60並不包括底蝕刻終止層30之第三部份30(3)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第2D圖、第2L圖或第2T圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。
在第2E圖、第2M圖以及第2U圖之實施例中，其中電晶體磊晶結構20係包括第一覆蓋蝕刻終止層211；第一二極體4係包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻終止層32之第一部份32(1)；第二二極體5係包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)；以及電晶體上層結構60係包括底蝕刻終止層30之第三部份30(3)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第2E圖、第2M圖或第2U圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第2E圖、第2M圖或第2U圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；第二二極體5並不包括底蝕刻終止層30之第二部份30(2)；以及電晶體上層結構60並不包括底蝕刻終止層30之第三部份30(3)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第2E圖、第2M圖或第2U圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第2E圖、第2M圖或第2U圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；第二二極體5並不包括底蝕刻終止層30之第二部份30(2)；以及電晶體上層結構60並不包括底蝕刻終止層30之第三部份30(3)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第2E圖、第2M圖或第2U圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻 終止層211；第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第2E圖、第2M圖或第2U圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻終止層32之第一部份32(1)；第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)；以及電晶體上層結構60並不包括底蝕刻終止層30之第三部份30(3)。
在第2H圖以及第2P圖之實施例中，其中第一二極體4係包括底蝕刻終止層30之第一部份30(1)、第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；第二二極體5係包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)；以及電晶體上層結構60係包括底蝕刻終止層30之第三部份30(3)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第2H圖或第2P圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；第二二極體5並不包括底蝕刻終止層30之第二部份30(2)；以及電晶體上層結構60並不包括底蝕刻終止層30之第三部份30(3)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第2H圖或第2P圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第2H圖或第2P圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括第二蝕刻終止層34之第一部份34(1)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第2H 圖或第2P圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻終止層32之第一部份32(1)；第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)；以及電晶體上層結構60並不包括底蝕刻終止層30之第三部份30(3)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第2H圖或第2P圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第二蝕刻終止層34之第一部份34(1)；第二二極體5並不包括底蝕刻終止層30之第二部份30(2)；以及電晶體上層結構60並不包括底蝕刻終止層30之第三部份30(3)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第2H圖或第2P圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。
在第2I圖以及第2Q圖之實施例中，其中電晶體磊晶結構20係包括第一覆蓋蝕刻終止層211；第一二極體4係包括底蝕刻終止層30之第一部份30(1)、第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；第二二極體5係包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)；以及電晶體上層結構60係包括底蝕刻終止層30之第三部份30(3)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第2I圖或第2Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第2I圖或第2Q圖所示之實施例之結構大致相同， 惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；第二二極體5並不包括底蝕刻終止層30之第二部份30(2)；以及電晶體上層結構60並不包括底蝕刻終止層30之第三部份30(3)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第2I圖或第2Q圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第2I圖或第2Q圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括第二蝕刻終止層34之第一部份34(1)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第2I圖或第2Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)；第二二極體5並不包括底蝕刻終止層30之第二部份30(2)；以及電晶體上層結構60並不包括底蝕刻終止層30之第三部份30(3)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第2I圖或第2Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第2I圖或第2Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；以及第一二極體4並不包括第二蝕刻終止層34之第一部份34(1)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第2I圖或第2Q圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份 30(1)以及第一蝕刻終止層32之第一部份32(1)；第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)；以及電晶體上層結構60並不包括底蝕刻終止層30之第三部份30(3)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第2I圖或第2Q圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第二蝕刻終止層34之第一部份34(1)；第二二極體5並不包括底蝕刻終止層30之第二部份30(2)；以及電晶體上層結構60並不包括底蝕刻終止層30之第三部份30(3)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第2I圖或第2Q圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第2I圖或第2Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻終止層32之第一部份32(1)；第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)；以及電晶體上層結構60並不包括底蝕刻終止層30之第三部份30(3)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第2I圖或第2Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括底蝕刻終止層30之第一部份30(1)以及第二蝕刻終止層34之第一部份34(1)；第二二極體5並不包括底蝕刻終止層30之第二部份30(2)；以及電晶體上層結構60並不包括底蝕刻終止層30之第三部份30(3)。 在本發明一些實施例中(圖中未顯示)，其主要結構係與第2I圖或第2Q圖所示之實施例之結構大致相同，惟，其中電晶體磊晶結構20並不包括第一覆蓋蝕刻終止層211；第一二極體4並不包括第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5並不包括第一蝕刻終止層32之第二部份32(2)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第2I圖或第2Q圖所示之實施例之結構大致相同，惟，其中第一二極體4並不包括底蝕刻終止層30之第一部份30(1)、第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；第二二極體5並不包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)；以及電晶體上層結構60並不包括底蝕刻終止層30之第三部份30(3)。
此外，本發明更提供另一種具有電晶體與二極體之化合物半導體單晶集成電路元件。請參閱第3A圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。此實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件包括一化合物半導體基板10、一電晶體磊晶結構20、一第一二極體4、一第二二極體5以及一電晶體上層結構60。其中電晶體磊晶結構20係形成於化合物半導體基板10之上，其中電晶體磊晶結構20包括一第一部份20(1)、一第二部份20(2)以及一第三部分20(3)。其中第一二極體4係形成於電晶體磊晶結構20之第一部份20(1)之上；其中第二二極體5係形成於電晶體磊晶結構20之第二部份20(2)之上；其中電晶體上層結構60係形成於電晶體磊晶結構20之第三部分20(3)之上。其中電晶體上層結構60以及電晶體磊晶結構20之第三部分20(3)構成一電晶體6。其中電晶體磊晶結構20包括一緩衝層221、一次集極 層222、一集極層223、一基極層224、一射極層225以及一射極覆蓋層227；其中緩衝層221係形成於化合物半導體基板10之上；次集極層222係形成於緩衝層221之上；集極層223係形成於次集極層222之上；基極層224係形成於集極層223之上；射極層225係形成於基極層224之上；射極覆蓋層227係形成於射極層225之上。其中電晶體上層結構60包括一集極電極67、一基極電極66以及一射極電極65；其中集極電極67係形成於電晶體磊晶結構20之第三部分20(3)之集極層223之兩側之次集極層222之上；基極電極66係形成於電晶體磊晶結構20之第三部分20(3)之射極層225之兩側之基極層224之上；射極電極65係形成於電晶體磊晶結構20之第三部分20(3)之射極覆蓋層227之上。在此實施例中，電晶體6係為一異質接面雙極性電晶體(Heterojunction Bipolar Transistor；HBT)。在此實施例中，一絕緣70係形成於介於電晶體磊晶結構20之第一部份20(1)與第二部份20(2)之間以及介於電晶體磊晶結構20之第二部份20(2)與第三部分20(3)之間。在一些其它之實施例中，絕緣70係可形成於介於電晶體磊晶結構20之第一部份20(1)、第二部份20(2)以及第三部分20(3)之任兩者之間。其中一n型摻雜磊晶層31係形成於電晶體磊晶結構20之上，其中n型摻雜磊晶層31包括n型摻雜磊晶層31之一第一部份31(1)以及n型摻雜磊晶層31之一第二部份31(2)；其中n型摻雜磊晶層31之第一部份31(1)係形成於電晶體磊晶結構20之第一部份20(1)之上；其中n型摻雜磊晶層31之第二部份31(2)係形成於電晶體磊晶結構20之第二部份20(2)之上。其中一第一本質型磊晶層33係形成於n型摻雜磊晶層31之上；其中第一本質型磊晶層33包括第一本質型磊晶層33之一第一部份33(1)以及第一本質型磊晶層33之一第二部份33(2)。其中第一二極體4包括n型摻雜磊晶層31之第一部份31(1)、第一 本質型磊晶層33之第一部份33(1)、第一二極體4之一第一電極40以及第一二極體4之一第二電極41。其中第一本質型磊晶層33之第一部份33(1)係形成於n型摻雜磊晶層31之第一部份31(1)之一端之上；第一二極體4之第一電極40係形成於n型摻雜磊晶層31之第一部份31(1)之另一端之上。其中第一二極體4之第二電極41係形成於第一本質型磊晶層33之第一部份33(1)之上，且第一二極體4之第二電極41係與第一本質型磊晶層33之第一部份33(1)形成一蕭特基接觸，藉此第一二極體4形成一蕭特基二極體。其中第二二極體5包括n型摻雜磊晶層31之第二部份31(2)、第一本質型磊晶層33之第二部份33(2)、第二二極體5之一第一電極50以及第二二極體5之一第二電極51。其中第一本質型磊晶層33之第二部份33(2)係形成於n型摻雜磊晶層31之第二部份31(2)之一端之上；第二二極體5之第一電極50係形成於n型摻雜磊晶層31之第二部份31(2)之另一端之上。其中第二二極體5之第二電極51係形成於第一本質型磊晶層33之第二部份33(2)之上，且第二二極體5之第二電極51係與第一本質型磊晶層33之第二部份33(2)形成一蕭特基接觸，藉此第二二極體5形成一蕭特基二極體。第3A圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一異質接面雙極性電晶體(電晶體6)以及兩個具有相同本質型磊晶層厚度之蕭特基二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。因此，本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之設計，只需在化合物半導體基板10之上進行一次磊晶成長的製程，無需許多複雜的清潔步驟以及重新磊晶成長的製程，故可大幅減少製作本發明之一種具有電晶體與二極體 之化合物半導體單晶集成電路元件之製程步驟，製程的成本可大幅降低。此外，良率也會因而大幅提高，且化合物半導體單晶集成電路元件之特性也能同時獲得改善。再者，由於不需要再進行重新磊晶成長的製程，更能縮小化合物半導體單晶集成電路元件之尺寸大小。故，本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件是能應付當前微波以及毫米波通訊系統大量生產之需求。
在一些實施例中，構成化合物半導體基板10之材料係包括選自以下群組之一者：砷化鎵(GaAs)以及磷化銦(InP)。在一些較佳之實施例中，化合物半導體基板10係由砷化鎵(GaAs)所構成；緩衝層221係由砷化鎵(GaAs)和砷化鋁鎵(AlGaAs)所構成；次集極層222係由n型摻雜砷化鎵(n-GaAs)或本質型砷化鎵(i-GaAs)所構成；集極層223係由n型摻雜砷化鎵(n-GaAs)所構成；基極層224係由p型摻雜砷化鎵(p-GaAs)所構成；射極層225係由n型摻雜磷化銦鎵(InGaP)所構成；射極覆蓋層227係由n型摻雜砷化鎵(n-GaAs)所構成；n型摻雜磊晶層31係由n型摻雜砷化鎵(n-GaAs)所構成；第一本質型磊晶層33係由本質型砷化鎵(i-GaAs)所構成。
請參閱第3B圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第3B圖所示之實施例之主要結構係與第3A圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括一第二本質型磊晶層35之一第一部份35(1)；其中第二本質型磊晶層35之第一部份35(1)係形成於第一本質型磊晶層33之第一部份33(1)之上；第一二極體4之第二電極41係形成於第二本質型磊晶層35之第 一部份35(1)之上，且第一二極體4之第二電極41係與第二本質型磊晶層35之第一部份35(1)形成一蕭特基接觸，藉此第一二極體4形成一蕭特基二極體。在一些較佳之實施例中，第二本質型磊晶層35係由本質型砷化鎵(i-GaAs)所構成。第3B圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一異質接面雙極性電晶體(電晶體6)、一具有較厚本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第一部份33(1)以及第二本質型磊晶層35之第一部份35(1)之第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第3C圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第3C圖所示之實施例之主要結構係與第3A圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括一p型摻雜磊晶層36之一第一部份36(1)。其中p型摻雜磊晶層36之第一部份36(1)係形成於第一本質型磊晶層33之第一部份33(1)之上；第一二極體4之第二電極41係形成於p型摻雜磊晶層36之第一部份36(1)之上；藉此第一二極體4形成一正本負二極體。在一些較佳之實施例中，p型摻雜磊晶層36係由p型摻雜砷化鎵(p-GaAs)所構成。第3C圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一異質接面雙極性電晶體(電晶體6)以及分別具有相同本質型磊晶層厚度之一正本負二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4)以及一蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第3D圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第3D圖所示之實施例之主要結構係與第3C圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括一第二本質型磊晶層35之一第一部份35(1)；其中第二本質型磊晶層35之第一部份35(1)係形成於第一本質型磊晶層33之第一部份33(1)之上；p型摻雜磊晶層36之第一部份36(1)係形成於第二本質型磊晶層35之第一部份35(1)之上。在一些較佳之實施例中，第二本質型磊晶層35係由本質型砷化鎵(i-GaAs)所構成。第3D圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一異質接面雙極性電晶體(電晶體6)、一具有較厚本質型磊晶層之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)以及第二本質型磊晶層35之第一部份35(1)之第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第3E圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第3E圖所示之實施例之主要結構係與第3C圖所示之實施例之結構大致相同，惟，其中第二二極體5更包括p型摻雜磊晶層36之一第二部份36(2)。其中p型摻雜磊晶層36之第二部份36(2)係形成於第一本質型磊晶層33之第二部份33(2)之上；第二二極體5之第二電極51係形成於p型摻雜磊晶層36之第二部份36(2)之上；藉此第二二極體5形成一正本負二極體。在一些較佳之實施例中，p型摻雜磊晶層36係由p型摻雜砷化鎵(p-GaAs)所構成。第3E圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一異質接面雙 極性電晶體(電晶體6)、兩個具有相同本質型磊晶層厚度之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
在本發明一些實施例中(圖中未顯示)，其主要結構係與第3A圖、第3C圖或第3E圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括底蝕刻終止層30之第一部份30(1)以及第一蝕刻終止層32之第一部份32(1)；以及第二二極體5更包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第3A圖、第3C圖或第3E圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括底蝕刻終止層30之第一部份30(1)；以及第二二極體5更包括底蝕刻終止層30之第二部份30(2)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第3A圖、第3C圖或第3E圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括第一蝕刻終止層32之第一部份32(1)；以及第二二極體5更包括第一蝕刻終止層32之第二部份32(2)。
在本發明一些實施例中(圖中未顯示)，其主要結構係與第3B圖或第3D圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括底蝕刻終止層30之第一部份30(1)、第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5更包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第3B圖或第3D圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括底蝕刻終止層30之第一部份 30(1)以及第一蝕刻終止層32之第一部份32；以及第二二極體5更包括底蝕刻終止層30之第二部份30(2)以及第一蝕刻終止層32之第二部份32(2)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第3B圖或第3D圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括底蝕刻終止層30之第一部份30(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5更包括底蝕刻終止層30之第二部份30(2)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第3B圖或第3D圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；以及第二二極體5更包括第一蝕刻終止層32之第二部份32(2)。在本發明一些實施例中(圖中未顯示)，其主要結構係與第3B圖或第3D圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括底蝕刻終止層30之第一部份30(1)；以及第二二極體5更包括底蝕刻終止層30之第二部份30(2)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第3B圖或第3D圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括第一蝕刻終止層32之第一部份32；以及第二二極體5更包括第一蝕刻終止層32之第二部份32(2)。在本發明又一些實施例中(圖中未顯示)，其主要結構係與第3B圖或第3D圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括第二蝕刻終止層34之第一部份34(1)。
此外，本發明更提供另一種具有電晶體與二極體之化合物半導體單晶集成電路元件。請參閱第4A圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。此實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件包 括一化合物半導體基板10、一電晶體磊晶結構20、一第一二極體4、一第二二極體5以及一電晶體上層結構60。其中電晶體磊晶結構20係形成於化合物半導體基板10之上，其中電晶體磊晶結構20包括一第一部份20(1)、一第二部份20(2)以及一第三部分20(3)。其中第一二極體4係形成於電晶體磊晶結構20之第一部份20(1)之上；其中第二二極體5係形成於電晶體磊晶結構20之第二部份20(2)之上；其中電晶體上層結構60係形成於電晶體磊晶結構20之第三部分20(3)之上。其中電晶體上層結構60以及電晶體磊晶結構20之第三部分20(3)構成一電晶體6。其中一n型摻雜磊晶層31係形成於電晶體磊晶結構20之上，其中n型摻雜磊晶層31包括n型摻雜磊晶層31之一第一部份31(1)、n型摻雜磊晶層31之一第二部份31(2)以及n型摻雜磊晶層31之一第三部份31(3)；其中n型摻雜磊晶層31之第一部份31(1)係形成於電晶體磊晶結構20之第一部份20(1)之上；n型摻雜磊晶層31之第二部份31(2)係形成於電晶體磊晶結構20之第二部份20(2)之上；n型摻雜磊晶層31之第三部份31(3)係形成於電晶體磊晶結構20之第三部份20(3)之上。其中一第一本質型磊晶層33係形成於n型摻雜磊晶層31之上；其中第一本質型磊晶層33包括第一本質型磊晶層33之一第一部份33(1)以及第一本質型磊晶層33之一第二部份33(2)。其中第一二極體4包括n型摻雜磊晶層31之第一部份31(1)、第一本質型磊晶層33之第一部份33(1)、第一二極體4之一第一電極40以及第一二極體4之一第二電極41。其中第一本質型磊晶層33之第一部份33(1)係形成於n型摻雜磊晶層31之第一部份31(1)之一端之上；第一二極體4之第一電極40係形成於n型摻雜磊晶層31之第一部份31(1)之另一端之上。其中第一二極體4之第二電極41係形成於第一本質型磊晶層33之第一部份33(1)之上，且第一二極體4之第二電極 41係與第一本質型磊晶層33之第一部份33(1)形成一蕭特基接觸，藉此第一二極體4形成一蕭特基二極體。其中第二二極體5包括n型摻雜磊晶層31之第二部份31(2)、第一本質型磊晶層33之第二部份33(2)、第二二極體5之一第一電極50以及第二二極體5之一第二電極51。其中第一本質型磊晶層33之第二部份33(2)係形成於n型摻雜磊晶層31之第二部份31(2)之一端之上；第二二極體5之第一電極50係形成於n型摻雜磊晶層31之第二部份31(2)之另一端之上。其中第二二極體5之第二電極51係形成於第一本質型磊晶層33之第二部份33(2)之上，且第二二極體5之第二電極51係與第一本質型磊晶層33之第二部份33(2)形成一蕭特基接觸，藉此第二二極體5形成一蕭特基二極體。其中電晶體磊晶結構20包括一緩衝層221、一次集極層222、一集極層223、一基極層224以及一射極層225；其中緩衝層221係形成於化合物半導體基板10之上；次集極層222係形成於緩衝層221之上；集極層223係形成於次集極層222之上；基極層224係形成於集極層223之上；射極層225係形成於基極層224之上。其中電晶體上層結構60包括n型摻雜磊晶層31之第三部份31(3)、一集極電極67、一基極電極66以及一射極電極65；其中n型摻雜磊晶層31之第三部份31(3)係形成於電晶體磊晶結構20之第三部份20(3)之射極層225之上；集極電極67係形成於電晶體磊晶結構20之第三部分20(3)之集極層223之兩側之次集極層222之上；基極電極66係形成於電晶體磊晶結構20之第三部分20(3)之射極層225之兩側之基極層224之上；射極電極65係形成於n型摻雜磊晶層31之第三部份31(3)之上。在此實施例中，電晶體6係為一異質接面雙極性電晶體(Heterojunction Bipolar Transistor；HBT)。在此實施例中之電晶體6之n型摻雜磊晶層31之第三部份31(3)係具有做為電晶體6之射極覆蓋層之功能。在 此實施例中，一絕緣70係形成於介於電晶體磊晶結構20之第一部份20(1)與第二部份20(2)之間以及介於電晶體磊晶結構20之第二部份20(2)與第三部分20(3)之間。在一些其它之實施例中，絕緣70係可形成於介於電晶體磊晶結構20之第一部份20(1)、第二部份20(2)以及第三部分20(3)之任兩者之間。第4A圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一異質接面雙極性電晶體(電晶體6)以及兩個具有相同本質型磊晶層厚度之蕭特基二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。因此，本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之設計，只需在化合物半導體基板10之上進行一次磊晶成長的製程，無需許多複雜的清潔步驟以及重新磊晶成長的製程，故可大幅減少製作本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之製程步驟，製程的成本可大幅降低。此外，良率也會因而大幅提高，且化合物半導體單晶集成電路元件之特性也能同時獲得改善。再者，由於不需要再進行重新磊晶成長的製程，更能縮小化合物半導體單晶集成電路元件之尺寸大小。故，本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件是能應付當前微波以及毫米波通訊系統大量生產之需求。
在一些實施例中，構成化合物半導體基板10之材料係包括選自以下群組之一者：砷化鎵(GaAs)以及磷化銦(InP)。在一些較佳之實施例中，化合物半導體基板10係由砷化鎵(GaAs)所構成；緩衝層221係由砷化鎵(GaAs)和砷化鋁鎵(AlGaAs)所構成；次集極層222係由n型摻雜砷 化鎵(n-GaAs)或本質型砷化鎵(i-GaAs)所構成；集極層223係由n型摻雜砷化鎵(n-GaAs)所構成；基極層224係由p型摻雜砷化鎵(p-GaAs)所構成；射極層225係由n型摻雜磷化銦鎵(n-InGaP)所構成；n型摻雜磊晶層31係由n型摻雜砷化鎵(n-GaAs)所構成；第一本質型磊晶層33係由本質型砷化鎵(i-GaAs)所構成。
請參閱第4B圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第4B圖所示之實施例之主要結構係與第4A圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括一第二本質型磊晶層35之一第一部份35(1)；其中第二本質型磊晶層35之第一部份35(1)係形成於第一本質型磊晶層33之第一部份33(1)之上；第一二極體4之第二電極41係形成於第二本質型磊晶層35之第一部份35(1)之上，且第一二極體4之第二電極41係與第二本質型磊晶層35之第一部份35(1)形成一蕭特基接觸，藉此第一二極體4形成一蕭特基二極體。在一些較佳之實施例中，第二本質型磊晶層35係由本質型砷化鎵(i-GaAs)所構成。第4B圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一異質接面雙極性電晶體(電晶體6)、一具有較厚本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第一部份33(1)以及第二本質型磊晶層35之第一部份35(1)之第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第4C圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第4C圖 所示之實施例之主要結構係與第4A圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括一p型摻雜磊晶層36之一第一部份36(1)。其中p型摻雜磊晶層36之第一部份36(1)係形成於第一本質型磊晶層33之第一部份33(1)之上；第一二極體4之第二電極41係形成於p型摻雜磊晶層36之第一部份36(1)之上；藉此第一二極體4形成一正本負二極體。在一些較佳之實施例中，p型摻雜磊晶層36係由p型摻雜砷化鎵(p-GaAs)所構成。第4C圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一異質接面雙極性電晶體(電晶體6)以及分別具有相同本質型磊晶層厚度之一正本負二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4)以及一蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第4D圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第4D圖所示之實施例之主要結構係與第4C圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括一第二本質型磊晶層35之一第一部份35(1)；其中第二本質型磊晶層35之第一部份35(1)係形成於第一本質型磊晶層33之第一部份33(1)之上；p型摻雜磊晶層36之第一部份36(1)係形成於第二本質型磊晶層35之第一部份35(1)之上。在一些較佳之實施例中，第二本質型磊晶層35係由本質型砷化鎵(i-GaAs)所構成。第4D圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一異質接面雙極性電晶體(電晶體6)、一具有較厚本質型磊晶層之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)以及第二本質型磊晶層35之第一部份35(1)之第一二極體4) 以及一具有較薄本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
請參閱第4E圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第4E圖所示之實施例之主要結構係與第4C圖所示之實施例之結構大致相同，惟，其中第二二極體5更包括p型摻雜磊晶層36之一第二部份36(2)。其中p型摻雜磊晶層36之第二部份36(2)係形成於第一本質型磊晶層33之第二部份33(2)之上；第二二極體5之第二電極51係形成於p型摻雜磊晶層36之第二部份36(2)之上；藉此第二二極體5形成一正本負二極體。在一些較佳之實施例中，p型摻雜磊晶層36係由p型摻雜砷化鎵(p-GaAs)所構成。第4E圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一異質接面雙極性電晶體(電晶體6)、兩個具有相同本質型磊晶層厚度之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。
在本發明一些實施例中(圖中未顯示)，其主要結構係與第4A圖、第4C圖或第4E圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括第一蝕刻終止層32之第一部份32(1)；第二二極體5係包括第一蝕刻終止層32之第二部份32(2)。在本發明另一些實施例中(圖中未顯示)，其主要結構係與第4B圖或第4D圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括第一蝕刻終止層32之第一部份32(1)以及第二蝕刻終止層34之第一部份34(1)；第二二極體5更包括第一蝕刻終止層32之第二部份32(2)。 在本發明又一些實施例中(圖中未顯示)，其主要結構係與第4B圖或第4D圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括第一蝕刻終止層32之第一部份32(1)；第二二極體5更包括第一蝕刻終止層32之第二部份32(2)。在本發明再一些實施例中(圖中未顯示)，其主要結構係與第4B圖或第4D圖所示之實施例之結構大致相同，惟，其中第一二極體4更包括第二蝕刻終止層34之第一部份34(1)。
請參閱第5A圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之另一具體實施例之剖面示意圖。第5A圖所示之實施例之主要結構係與第1Q圖所示之實施例之結構大致相同，惟，其中第二二極體5更包括第二蝕刻終止層34之一第二部份34(2)、第二本質型磊晶層35之一第二部份35(2)以及p型摻雜磊晶層36之一第二部份36(2)。其中第二蝕刻終止層34之第二部份34(2)係形成於第一本質型磊晶層33之第二部份33(2)之上；第二本質型磊晶層35之第二部份35(2)係形成於第二蝕刻終止層34之第二部份34(2)之上；p型摻雜磊晶層36之第二部份36(2)係形成於第二本質型磊晶層35之第二部份35(2)之上；第二二極體5之第二電極51係形成於p型摻雜磊晶層36之第二部份36(2)之上；藉此第二二極體5形成一正本負二極體。第5A圖之實施例之具有電晶體與二極體之化合物半導體單晶集成電路元件係將一場效電晶體(電晶體6)、兩個具有相同本質型磊晶層厚度之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)與第二本質型磊晶層35之第一部份35(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)與第二本質型磊晶層35之第二部份35(2)之第二二極體5)整合於化合物半導體基板10之上。在本發明之其它一些實施例中(例 如第1N圖以及第1O圖之實施例中)之第二二極體5亦可更包括第二本質型磊晶層35之一第二部份35(2)以及p型摻雜磊晶層36之一第二部份36(2)(圖中未顯示)；其中第二本質型磊晶層35之第二部份35(2)係形成於第一本質型磊晶層33之第一部份33(1)之上；p型摻雜磊晶層36之第二部份36(2)係形成於第二本質型磊晶層35之第二部份35(2)之上；第二二極體5之第二電極51係形成於p型摻雜磊晶層36之第二部份36(2)之上；藉此第二二極體5形成一正本負二極體。在本發明之其它一些實施例中(例如第1P圖之實施例中)之第二二極體5亦可更包括第二蝕刻終止層34之一第二部份34(2)、第二本質型磊晶層35之一第二部份35(2)以及p型摻雜磊晶層36之一第二部份36(2)(圖中未顯示)；其中第二蝕刻終止層34之第二部份34(2)係形成於第一本質型磊晶層33之第一部份33(1)之上；第二本質型磊晶層35之第二部份35(2)係形成於第二蝕刻終止層34之第二部份34(2)之上；p型摻雜磊晶層36之第二部份36(2)係形成於第二本質型磊晶層35之第二部份35(2)之上；第二二極體5之第二電極51係形成於p型摻雜磊晶層36之第二部份36(2)之上；藉此第二二極體5形成一正本負二極體。
請參閱第5B圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之磊晶結構之剖面示意圖。其中本發明之第5A圖之實施例可由第5B圖之化合物半導體磊晶結構製造而成。在此實施例中，一化合物半導體磊晶結構3係形成於一化合物半導體基板10之上。其中化合物半導體磊晶結構3包括一電晶體磊晶結構20、一底蝕刻終止層30、一n型摻雜磊晶層31、一第一蝕刻終止層32、一第一本質型磊晶層33、一第二蝕刻終止層34、一第二本質型磊晶層35以及一p型摻雜 磊晶層36。其中電晶體磊晶結構20包括一緩衝層201、一通道層206、一蕭特基能障層22、一第一覆蓋蝕刻終止層211、一第一覆蓋層212、一第二覆蓋蝕刻終止層213以及一第二覆蓋層214；其中緩衝層201係形成於化合物半導體基板10之上；通道層206係形成於緩衝層201之上；蕭特基能障層22係形成於通道層206之上；第一覆蓋蝕刻終止層211係形成於蕭特基能障層22之上；第一覆蓋層212係形成於第一覆蓋蝕刻終止層211之上；第二覆蓋蝕刻終止層213係形成於第一覆蓋層212之上；第二覆蓋層214係形成於第二覆蓋蝕刻終止層213之上；底蝕刻終止層30係形成於第二覆蓋層214之上；n型摻雜磊晶層31係形成於底蝕刻終止層30之上；第一蝕刻終止層32係形成於n型摻雜磊晶層31之上；第一本質型磊晶層33係形成於第一蝕刻終止層32之上；第二蝕刻終止層34係形成於第一本質型磊晶層33之上；第二本質型磊晶層35係形成於第二蝕刻終止層34之上；p型摻雜磊晶層36係形成於第二本質型磊晶層35之上。其中本發明之第1E圖、第1I圖、第1Q圖以及第5A圖之實施例皆可由本實施例之化合物半導體磊晶結構3製造而成；其中第1E圖之實施例係將一場效電晶體(電晶體6)以及兩個具有相同本質型磊晶層厚度之蕭特基二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上；其中第1I圖之實施例係將一場效電晶體(電晶體6)、一具有較厚本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第一部份33(1)以及第二本質型磊晶層35之第一部份35(1)之第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上；其中第1Q圖之實施例係將 一場效電晶體(電晶體6)、一具有較厚本質型磊晶層之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)以及第二本質型磊晶層35之第一部份35(1)之第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上；其中第5A圖之實施例係將一場效電晶體(電晶體6)、兩個具有相同本質型磊晶層厚度之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)與第二本質型磊晶層35之第一部份35(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)與第二本質型磊晶層35之第二部份35(2)之第二二極體5)整合於化合物半導體基板10之上。因此，本發明之化合物半導體磊晶結構3係可製作場效電晶體(電晶體6)以及不同種類之第一二極體4以及第二二極體5之組合。亦即，只需在化合物半導體基板10之上進行一次磊晶成長的製程，所製作出之化合物半導體磊晶結構3係可因應不同的需求，而設計製作出不同之場效電晶體(電晶體6)、第一二極體4以及第二二極體5之組合，故可更大幅減少製作本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之製程步驟，製程的成本更可大幅降低。相似地，本發明之第1A圖、第1F圖以及第1N圖之實施例皆可由同一化合物半導體磊晶結構(圖中未顯示)製造而成，此化合物半導體磊晶結構(圖中未顯示)係與化合物半導體磊晶結構3具有大致相同之結構，惟，其中並不包括第一覆蓋蝕刻終止層211、第二覆蓋蝕刻終止層213、第二覆蓋層214、底蝕刻終止層30、第一蝕刻終止層32以及第二蝕刻終止層34。相似地，本發明之第1C圖、第1G圖以及第1O圖之實施例皆可由同一化合物半導體磊晶結構(圖中未顯示)製造而成，此化合物半導體磊晶結構(圖中未 顯示)係與化合物半導體磊晶結構3具有大致相同之結構，惟，其中並不包括第一覆蓋蝕刻終止層211、第二覆蓋蝕刻終止層213、底蝕刻終止層30、第一蝕刻終止層32以及第二蝕刻終止層34。相似地，本發明之第1D圖、第1H圖以及第1P圖之實施例皆可由同一化合物半導體磊晶結構(圖中未顯示)製造而成，此化合物半導體磊晶結構(圖中未顯示)係與化合物半導體磊晶結構3具有大致相同之結構，惟，其中並不包括第二覆蓋蝕刻終止層213以及第二覆蓋層214。
請參閱第5C圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之另一具體實施例之磊晶結構之剖面示意圖。在此實施例中，一化合物半導體磊晶結構3'係形成於一化合物半導體基板10之上。其中化合物半導體磊晶結構3'包括一電晶體磊晶結構20、一底蝕刻終止層30、一n型摻雜磊晶層31、一第一蝕刻終止層32、一第一本質型磊晶層33以及一p型摻雜磊晶層36。其中電晶體磊晶結構20包括一緩衝層201、一通道層206、一蕭特基能障層22、一第一覆蓋蝕刻終止層211、一第一覆蓋層212、一第二覆蓋蝕刻終止層213以及一第二覆蓋層214。其中緩衝層201係形成於化合物半導體基板10之上；通道層206係形成於緩衝層201之上；蕭特基能障層22係形成於通道層206之上；第一覆蓋蝕刻終止層211係形成於蕭特基能障層22之上；第一覆蓋層212係形成於第一覆蓋蝕刻終止層211之上；第二覆蓋蝕刻終止層213係形成於第一覆蓋層212之上；第二覆蓋層214係形成於第二覆蓋蝕刻終止層213之上；底蝕刻終止層30係形成於第二覆蓋層214之上；n型摻雜磊晶層31係形成於底蝕刻終止層30之上；第一蝕刻終止層32係形成於n型摻雜磊晶層31之上；第一本質型磊晶層33係形成於第一蝕 刻終止層32之上；p型摻雜磊晶層36係形成於第一本質型磊晶層33之上。其中本發明之第1E圖、第1M圖以及第1U圖之實施例皆可由本實施例之化合物半導體磊晶結構3'製造而成；其中第1E圖之實施例係將一場效電晶體(電晶體6)以及兩個具有相同本質型磊晶層厚度之蕭特基二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上；其中第1M圖之實施例係將一場效電晶體(電晶體6)以及分別具有相同本質型磊晶層厚度之一正本負二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4)以及一蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上；其中第1U圖之實施例係將一場效電晶體(電晶體6)、兩個具有相同本質型磊晶層厚度之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。因此，本發明之化合物半導體磊晶結構3'係可製作場效電晶體(電晶體6)以及不同種類之第一二極體4以及第二二極體5之組合。亦即，只需在化合物半導體基板10之上進行一次磊晶成長的製程，所製作出之化合物半導體磊晶結構3'係可因應不同的需求，而設計製作出不同之場效電晶體(電晶體6)、第一二極體4以及第二二極體5之組合，故可更大幅減少製作本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之製程步驟，製程的成本更可大幅降低。相似地，本發明之第1A圖、第1J圖以及第1R圖之實施例皆可由同一化合物半導體磊晶結構(圖中未顯示)製造而成，此化合物半導體磊晶結構(圖中未顯示)係與化合物半導體磊晶結 構3'具有大致相同之結構，惟，其中並不包括第一覆蓋蝕刻終止層211、第二覆蓋蝕刻終止層213、第二覆蓋層214、底蝕刻終止層30以及第一蝕刻終止層32。相似地，本發明之第1C圖、第1K圖以及第1S圖之實施例皆可由同一化合物半導體磊晶結構(圖中未顯示)製造而成，此化合物半導體磊晶結構(圖中未顯示)係與化合物半導體磊晶結構3'具有大致相同之結構，惟，其中並不包括第一覆蓋蝕刻終止層211、第二覆蓋蝕刻終止層213、底蝕刻終止層30以及第一蝕刻終止層32。相似地，本發明之第1D圖、第1L圖以及第1T圖之實施例皆可由同一化合物半導體磊晶結構(圖中未顯示)製造而成，此化合物半導體磊晶結構(圖中未顯示)係與化合物半導體磊晶結構3'具有大致相同之結構，惟，其中並不包括第二覆蓋蝕刻終止層213以及第二覆蓋層214。
請參閱第5D圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之另一具體實施例之剖面示意圖。第5D圖所示之實施例之主要結構係與第2Q圖所示之實施例之結構大致相同，惟，其中第二二極體5更包括第二蝕刻終止層34之一第二部份34(2)、第二本質型磊晶層35之一第二部份35(2)以及p型摻雜磊晶層36之一第二部份36(2)。其中第二蝕刻終止層34之第二部份34(2)係形成於第一本質型磊晶層33之第二部份33(2)之上；第二本質型磊晶層35之第二部份35(2)係形成於第二蝕刻終止層34之第二部份34(2)之上；p型摻雜磊晶層36之第二部份36(2)係形成於第二本質型磊晶層35之第二部份35(2)之上；第二二極體5之第二電極51係形成於p型摻雜磊晶層36之第二部份36(2)之上；藉此第二二極體5形成一正本負二極體。第5D圖之實施例之具有電晶體與二極體之化合物半導體 單晶集成電路元件係將一場效電晶體(電晶體6)、兩個具有相同本質型磊晶層厚度之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)與第二本質型磊晶層35之第一部份35(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)與第二本質型磊晶層35之第二部份35(2)之第二二極體5)整合於化合物半導體基板10之上。在本發明之其它一些實施例中(例如第2N圖以及第2O圖之實施例中)之第二二極體5亦可更包括第二本質型磊晶層35之一第二部份35(2)以及p型摻雜磊晶層36之一第二部份36(2)；其中第二本質型磊晶層35之第二部份35(2)係形成於第一本質型磊晶層33之第一部份33(1)之上；p型摻雜磊晶層36之第二部份36(2)係形成於第二本質型磊晶層35之第二部份35(2)之上；第二二極體5之第二電極51係形成於p型摻雜磊晶層36之第二部份36(2)之上；藉此第二二極體5形成一正本負二極體。在本發明之其它一些實施例中(例如第2P圖之實施例中)之第二二極體5亦可更包括第二蝕刻終止層34之一第二部份34(2)、第二本質型磊晶層35之一第二部份35(2)以及p型摻雜磊晶層36之一第二部份36(2)；其中第二蝕刻終止層34之第二部份34(2)係形成於第一本質型磊晶層33之第一部份33(1)之上；第二本質型磊晶層35之第二部份35(2)係形成於第二蝕刻終止層34之第二部份34(2)之上；p型摻雜磊晶層36之第二部份36(2)係形成於第二本質型磊晶層35之第二部份35(2)之上；第二二極體5之第二電極51係形成於p型摻雜磊晶層36之第二部份36(2)之上；藉此第二二極體5形成一正本負二極體。
請參閱第5E圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之磊晶結構之剖面示意圖。其中本發明之第5D圖之實施例可由第5E圖之化合物半導體磊晶結構製 造而成。在此實施例中，一化合物半導體磊晶結構3"係形成於一化合物半導體基板10之上。其中化合物半導體磊晶結構3"包括一電晶體磊晶結構20、一底蝕刻終止層30、一n型摻雜磊晶層31、一第一蝕刻終止層32、一第一本質型磊晶層33、一第二蝕刻終止層34、一第二本質型磊晶層35以及一p型摻雜磊晶層36。其中電晶體磊晶結構20包括一緩衝層201、一通道層206、一蕭特基能障層22、一第一覆蓋蝕刻終止層211以及一第一覆蓋層212；其中緩衝層201係形成於化合物半導體基板10之上；通道層206係形成於緩衝層201之上；蕭特基能障層22係形成於通道層206之上；第一覆蓋蝕刻終止層211係形成於蕭特基能障層22之上；第一覆蓋層212係形成於第一覆蓋蝕刻終止層211之上；底蝕刻終止層30係形成於第一覆蓋層212之上；n型摻雜磊晶層31係形成於底蝕刻終止層30之上；第一蝕刻終止層32係形成於n型摻雜磊晶層31之上；第一本質型磊晶層33係形成於第一蝕刻終止層32之上；第二蝕刻終止層34係形成於第一本質型磊晶層33之上；第二本質型磊晶層35係形成於第二蝕刻終止層34之上；p型摻雜磊晶層36係形成於第二本質型磊晶層35之上。其中本發明之第2E圖、第2I圖、第2Q圖以及第5D圖之實施例皆可由本實施例之化合物半導體磊晶結構3"製造而成；其中第2E圖之實施例係將一場效電晶體(電晶體6)以及兩個具有相同本質型磊晶層厚度之蕭特基二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上；其中第2I圖之實施例係將一場效電晶體(電晶體6)、一具有較厚本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第一部份33(1)以及第二本質型磊晶層35之第一部份35(1)之第一二極體4)以及一具有較薄本質型 磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上；其中第2Q圖之實施例係將一場效電晶體(電晶體6)、一具有較厚本質型磊晶層之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)以及第二本質型磊晶層35之第一部份35(1)之第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上；其中第5D圖之實施例係將一場效電晶體(電晶體6)、兩個具有相同本質型磊晶層厚度之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)與第二本質型磊晶層35之第一部份35(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)與第二本質型磊晶層35之第二部份35(2)之第二二極體5)整合於化合物半導體基板10之上。因此，本發明之化合物半導體磊晶結構3"係可製作場效電晶體(電晶體6)以及不同種類之第一二極體4以及第二二極體5之組合。亦即，只需在化合物半導體基板10之上進行一次磊晶成長的製程，所製作出之化合物半導體磊晶結構3"係可因應不同的需求，而設計製作出不同之場效電晶體(電晶體6)、第一二極體4以及第二二極體5之組合，故可更大幅減少製作本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之製程步驟，製程的成本更可大幅降低。相似地，本發明之第2A圖、第2F圖以及第2N圖之實施例皆可由同一化合物半導體磊晶結構(圖中未顯示)製造而成，此化合物半導體磊晶結構(圖中未顯示)係與化合物半導體磊晶結構3"具有大致相同之結構，惟，其中並不包括第一覆蓋蝕刻終止層211、第一覆蓋層212、底蝕刻終止層30、第一蝕刻終止層32以及第二蝕刻終止層34。相似地，本發明之第2C圖、第2G 圖以及第2O圖之實施例皆可由同一化合物半導體磊晶結構(圖中未顯示)製造而成，此化合物半導體磊晶結構(圖中未顯示)係與化合物半導體磊晶結構3"具有大致相同之結構，惟，其中並不包括第一覆蓋蝕刻終止層211、底蝕刻終止層30、第一蝕刻終止層32以及第二蝕刻終止層34。相似地，本發明之第2D圖、第2H圖以及第2P圖之實施例皆可由同一化合物半導體磊晶結構(圖中未顯示)製造而成，此化合物半導體磊晶結構(圖中未顯示)係與化合物半導體磊晶結構3"具有大致相同之結構，惟，其中並不包括第一覆蓋蝕刻終止層211以及第一覆蓋層212。
請參閱第5F圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之另一具體實施例之磊晶結構之剖面示意圖。在此實施例中，一化合物半導體磊晶結構3'''係形成於一化合物半導體基板10之上。其中化合物半導體磊晶結構3'''包括一電晶體磊晶結構20、一底蝕刻終止層30、一n型摻雜磊晶層31、一第一蝕刻終止層32、一第一本質型磊晶層33以及一p型摻雜磊晶層36。其中電晶體磊晶結構20包括一緩衝層201、一通道層206、一蕭特基能障層22、一第一覆蓋蝕刻終止層211以及一第一覆蓋層212。其中緩衝層201係形成於化合物半導體基板10之上；通道層206係形成於緩衝層201之上；蕭特基能障層22係形成於通道層206之上；第一覆蓋蝕刻終止層211係形成於蕭特基能障層22之上；第一覆蓋層212係形成於第一覆蓋蝕刻終止層211之上；底蝕刻終止層30係形成於第一覆蓋層212之上；n型摻雜磊晶層31係形成於底蝕刻終止層30之上；第一蝕刻終止層32係形成於n型摻雜磊晶層31之上；第一本質型磊晶層33係形成於第一蝕刻終止層32之上；p型摻雜磊晶層36係形成於第一本質型磊晶層33之上。其中本 發明之第2E圖、第2M圖以及第2U圖之實施例皆可由本實施例之化合物半導體磊晶結構3'''製造而成；其中第2E圖之實施例係將一場效電晶體(電晶體6)以及兩個具有相同本質型磊晶層厚度之蕭特基二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上；其中第2M圖之實施例係將一場效電晶體(電晶體6)以及分別具有相同本質型磊晶層厚度之一正本負二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4)以及一蕭特基二極體(具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上；其中第2U圖之實施例係將一場效電晶體(電晶體6)、兩個具有相同本質型磊晶層厚度之正本負二極體(具有第一本質型磊晶層33之第一部份33(1)之第一二極體4以及具有第一本質型磊晶層33之第二部份33(2)之第二二極體5)整合於化合物半導體基板10之上。因此，本發明之化合物半導體磊晶結構3'''係可製作場效電晶體(電晶體6)以及不同種類之第一二極體4以及第二二極體5之組合。亦即，只需在化合物半導體基板10之上進行一次磊晶成長的製程，所製作出之化合物半導體磊晶結構3'''係可因應不同的需求，而設計製作出不同之場效電晶體(電晶體6)、第一二極體4以及第二二極體5之組合，故可更大幅減少製作本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之製程步驟，製程的成本更可大幅降低。相似地，本發明之第2A圖、第2J圖以及第2R圖之實施例皆可由同一化合物半導體磊晶結構(圖中未顯示)製造而成，此化合物半導體磊晶結構(圖中未顯示)係與化合物半導體磊晶結構3'''具有大致相同之結構，惟，其中並不包括第一覆蓋蝕刻終止層211、第 一覆蓋層212、底蝕刻終止層30以及第一蝕刻終止層32。相似地，本發明之第2C圖、第2K圖以及第2S圖之實施例皆可由同一化合物半導體磊晶結構(圖中未顯示)製造而成，此化合物半導體磊晶結構(圖中未顯示)係與化合物半導體磊晶結構3'''具有大致相同之結構，惟，其中並不包括第一覆蓋蝕刻終止層211、底蝕刻終止層30以及第一蝕刻終止層32。相似地，本發明之第2D圖、第2L圖以及第2T圖之實施例皆可由同一化合物半導體磊晶結構(圖中未顯示)製造而成，此化合物半導體磊晶結構(圖中未顯示)係與化合物半導體磊晶結構3'''具有大致相同之結構，惟，其中並不包括第一覆蓋蝕刻終止層211以及第一覆蓋層212。
請參閱第6A圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第6A圖所示之實施例之主要結構係與第1A圖所示之實施例之結構大致相同，惟，其中第一二極體4之第一本質型磊晶層33之第一部份33(1)之一厚度係大於第二二極體5之第一本質型磊晶層33之第二部份33(2)之一厚度。請參閱第6B圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第6B圖所示之實施例之主要結構係與第1C圖所示之實施例之結構大致相同，惟，其中第一二極體4之第一本質型磊晶層33之第一部份33(1)之一厚度係大於第二二極體5之第一本質型磊晶層33之第二部份33(2)之一厚度。第6A圖以及第6B圖之實施例皆係將一場效電晶體(電晶體6)、一具有較厚本質型磊晶層之蕭特基二極體(第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(第二二極體5)整合於化合物半導體基板10之上。第6A圖以及第6B圖之實施例係可透過在製 造過程中，將第一本質型磊晶層33之第二部份33(2)之厚度蝕刻成小於第一本質型磊晶層33之第一部份33(1)之厚度。
請參閱第6C圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第6C圖所示之實施例之主要結構係與第1J圖所示之實施例之結構大致相同，惟，其中第一二極體4之第一本質型磊晶層33之第一部份33(1)之一厚度係大於第二二極體5之第一本質型磊晶層33之第二部份33(2)之一厚度。請參閱第6D圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第6D圖所示之實施例之主要結構係與第1K圖所示之實施例之結構大致相同，惟，其中第一二極體4之第一本質型磊晶層33之第一部份33(1)之一厚度係大於第二二極體5之第一本質型磊晶層33之第二部份33(2)之一厚度。第6C圖以及第6D圖之實施例皆係將一場效電晶體(電晶體6)、一具有較厚本質型磊晶層之正本負二極體(第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(第二二極體5)整合於化合物半導體基板10之上。第6C圖以及第6D圖之實施例係可透過在製造過程中，將第一本質型磊晶層33之第二部份33(2)之厚度蝕刻成小於第一本質型磊晶層33之第一部份33(1)之厚度。
請參閱第6E圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第6E圖所示之實施例之主要結構係與第2A圖所示之實施例之結構大致相同，惟，其中第一二極體4之第一本質型磊晶層33之第一部份33(1)之一厚度係大於第二二極體5之第一本質型磊晶層33之第二部份33(2)之一厚度。請參閱第6F 圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第6F圖所示之實施例之主要結構係與第2C圖所示之實施例之結構大致相同，惟，其中第一二極體4之第一本質型磊晶層33之第一部份33(1)之一厚度係大於第二二極體5之第一本質型磊晶層33之第二部份33(2)之一厚度。第6E圖以及第6F圖之實施例皆係將一場效電晶體(電晶體6)、一具有較厚本質型磊晶層之蕭特基二極體(第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(第二二極體5)整合於化合物半導體基板10之上。第6E圖以及第6F圖之實施例係可透過在製造過程中，將第一本質型磊晶層33之第二部份33(2)之厚度蝕刻成小於第一本質型磊晶層33之第一部份33(1)之厚度。
請參閱第6G圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第6G圖所示之實施例之主要結構係與第2J圖所示之實施例之結構大致相同，惟，其中第一二極體4之第一本質型磊晶層33之第一部份33(1)之一厚度係大於第二二極體5之第一本質型磊晶層33之第二部份33(2)之一厚度。請參閱第6H圖，其係為本發明之一種具有電晶體與二極體之化合物半導體單晶集成電路元件之一具體實施例之剖面示意圖。第6H圖所示之實施例之主要結構係與第2K圖所示之實施例之結構大致相同，惟，其中第一二極體4之第一本質型磊晶層33之第一部份33(1)之一厚度係大於第二二極體5之第一本質型磊晶層33之第二部份33(2)之一厚度。第6G圖以及第6H圖之實施例皆係將一場效電晶體(電晶體6)、一具有較厚本質型磊晶層之正本負二極體(第一二極體4)以及一具有較薄本質型磊晶層之蕭特基二極體(第二二極體5)整 合於化合物半導體基板10之上。第6G圖以及第6H圖之實施例係可透過在製造過程中，將第一本質型磊晶層33之第二部份33(2)之厚度蝕刻成小於第一本質型磊晶層33之第一部份33(1)之厚度。
以上所述乃是本發明之具體實施例及所運用之技術手段，根據本文的揭露或教導可衍生推導出許多的變更與修正，仍可視為本發明之構想所作之等效改變，其所產生之作用仍未超出說明書及圖式所涵蓋之實質精神，均應視為在本發明之技術範疇之內，合先陳明。
綜上所述，依上文所揭示之內容，本發明確可達到發明之預期目的，提供一種具有電晶體與二極體之化合物半導體單晶集成電路元件，極具產業上利用之價植，爰依法提出發明專利申請。

Claims (23)

  1. 一種具有電晶體與二極體之化合物半導體單晶集成電路元件，包括：一化合物半導體基板；一電晶體磊晶結構，係形成於該化合物半導體基板之上，其中該電晶體磊晶結構包括一第一部份、一第二部份以及一第三部分，其中該電晶體磊晶結構包括一緩衝層、一通道層、一蕭特基能障層以及一第一覆蓋層，其中該緩衝層係形成於該化合物半導體基板之上，該通道層係形成於該緩衝層之上，該蕭特基能障層係形成於該通道層之上，該第一覆蓋層係形成於該蕭特基能障層之上；一第一二極體，係形成於該電晶體磊晶結構之該第一部份之上，其中該第一二極體包括：一n型摻雜磊晶層之一第一部份，其中該n型摻雜磊晶層包括該n型摻雜磊晶層之該第一部份以及該n型摻雜磊晶層之一第二部份，其中該n型摻雜磊晶層之該第一部份係形成於該電晶體磊晶結構之該第一部份之上；一第一本質型磊晶層之一第一部份，其中該第一本質型磊晶層包括該第一本質型磊晶層之該第一部份以及該第一本質型磊晶層之一第二部份，其中該第一本質型磊晶層之該第一部份係形成於該n型摻雜磊晶層之該第一部份之一端之上；一第二蝕刻終止層，係形成於該第一本質型磊晶層之該第一部份之上；一第二本質型磊晶層，係形成於該第二蝕刻終止層之上；一p型摻雜磊晶層之一第一部份，係形成於該第二本質型磊晶層之上；一第一電極，係形成於該n型摻雜磊晶層之該第一部份之另一端之上；以及一第二電極，係形成於該p型摻雜磊晶層之該第一部份之上，其中該第一二極體形成一正本負二極體；一第二二極體，係形成於該電晶體磊晶結構之該第二部份之上，其中該第二二極體包括：該n型摻雜磊晶層之該第二部份，其中該n型摻雜磊晶層之該第二部份係形成於該電晶體磊晶結構之該第二部份之上；該第一本質型磊晶層之該第二部份，其中該第一本質型磊晶層之該第二部份係形成於該n型摻雜磊晶層之該第二部份之一端之上；一第一電極，係形成於該n型摻雜磊晶層之該第二部份之另一端之上；以及一第二電極，係形成於該第一本質型磊晶層之該第二部份之上，其中該第二二極體形成一蕭特基二極體；以及一電晶體上層結構，係形成於該電晶體磊晶結構之該第三部份之上，其中該電晶體上層結構包括一閘極電極、一源極電極以及一汲極電極，其中該電晶體更包括一閘極凹槽，其中該閘極凹槽之一底部係由該蕭特基能障層所定義，該閘極凹槽之一周圍係由該第一覆蓋層所定義，其中該源極電極以及該汲極電極係分別形成於該閘極凹槽之兩側之該第一覆蓋層之上，其中該閘極電極係形成於該閘極凹槽內之該蕭特基能障層之上，其中該電晶體上層結構以及該電晶體磊晶結構之該第三部份構成一場效電晶體。
  2. 如申請專利範圍第1項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該第一二極體更包括一第一蝕刻終止層之一第一部份以及該第二二極體更包括該第一蝕刻終止層之一第二部份，其中該第一蝕刻終止層之該第一部份係形成於該n型摻雜磊晶層之該第一部份之上，且該第一本質型磊晶層之該第一部份係形成於該第一蝕刻終止層之該第一部份之上，其中該第一蝕刻終止層之該第二部份係形成於該n型摻雜磊晶層之該第二部份之上，且該第一本質型磊晶層之該第二部份係形成於該第一蝕刻終止層之該第二部份之上。
  3. 如申請專利範圍第1項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該第一二極體更包括一底蝕刻終止層之一第一部份以及該第二二極體更包括該底蝕刻終止層之一第二部份，其中該底蝕刻終止層之該第一部份係形成於該電晶體磊晶結構之該第一部份之上，且該n型摻雜磊晶層之該第一部份係形成於該底蝕刻終止層之該第一部份之上，其中該底蝕刻終止層之該第二部份係形成於該電晶體磊晶結構之該第二部份之上，且該n型摻雜磊晶層之該第二部份係形成於該底蝕刻終止層之該第二部份之上。
  4. 如申請專利範圍第1項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該電晶體係為一假晶高電子遷移率電晶體。
  5. 如申請專利範圍第1項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該電晶體磊晶結構更包括一第一覆蓋蝕刻終止層，其中該第一覆蓋蝕刻終止層係形成於該蕭特基能障層之上，且該第一覆蓋層係形成於該第一覆蓋蝕刻終止層之上。
  6. 如申請專利範圍第1項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該電晶體磊晶結構更包括一第二覆蓋層，其中該第二覆蓋層係形成於該第一覆蓋層之上，其中該電晶體上層結構係形成於該第二覆蓋層之上，其中該閘極凹槽之該周圍係由該第二覆蓋層以及該第一覆蓋層所定義，其中該源極電極以及該汲極電極係分別形成於該閘極凹槽之兩側之該第二覆蓋層之上。
  7. 如申請專利範圍第6項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該電晶體磊晶結構更包括一第二覆蓋蝕刻終止層，其中該第二覆蓋蝕刻終止層係形成於該第一覆蓋層之上，且該第二覆蓋層係形成於該第二覆蓋蝕刻終止層之上。
  8. 如申請專利範圍第1項以及第5項至第7項中任一項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該電晶體磊晶結構更包括一能障層，其中該能障層係形成於該緩衝層之上，該通道層係形成於該能障層之上。
  9. 如申請專利範圍第8項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該能障層包括一第一能障次層、一下載子供給次層以及一第二能障次層，其中該第一能障次層係形成於該緩衝層之上，其中該下載子供給次層係形成於該第一能障次層之上，其中該第二能障次層係形成於該下載子供給次層之上，其中該通道層係形成於該第二能障次層之上。
  10. 如申請專利範圍第9項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該電晶體磊晶結構更包括一第一通道間隔層以及一第二通道間隔層，其中該第一通道間隔層係形成於該能障層之該第二能障次層之上，其中該通道層係形成於該第一通道間隔層之上，其中該第二通道間隔層係形成於該通道層之上，且該蕭特基能障層係形成於該第二通道間隔層之上。
  11. 如申請專利範圍第9項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該電晶體磊晶結構更包括一第一通道間隔層以及一第二通道間隔層，其中該第一通道間隔層係形成於該能障層之上，其中該通道層係形成於該第一通道間隔層之上，其中該第二通道間隔層係形成於該通道層之上，其中該蕭特基能障層係形成於該第二通道間隔層之上。
  12. 如申請專利範圍第1項以及第5項至第7項中任一項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該蕭特基能障層包括一第一蕭特基能障次層、一上載子供給次層以及一第二蕭特基能障次層，其中該第一蕭特基能障次層係形成於該通道層之上，其中該上載子供給次層係形成於該第一蕭特基能障次層之上，其中該第二蕭特基能障次層係形成於該上載子供給次層之上。
  13. 如申請專利範圍第12項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該電晶體磊晶結構更包括一第一通道間隔層以及一第二通道間隔層，其中該第一通道間隔層係形成於該緩衝層之上，其中該通道層係形成於該第一通道間隔層之上，其中該第二通道間隔層係形成於該通道層之上，其中該蕭特基能障層之該第一蕭特基能障次層係形成於該第二通道間隔層之上。
  14. 如申請專利範圍第12項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該電晶體磊晶結構更包括一能障層，其中該能障層係形成於該緩衝層之上，該通道層係形成於該能障層之上。
  15. 如申請專利範圍第14項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該能障層包括一第一能障次層、一下載子供給次層以及一第二能障次層，其中該第一能障次層係形成於該緩衝層之上，其中該下載子供給次層係形成於該第一能障次層之上，其中該第二能障次層係形成於該下載子供給次層之上，其中該通道層係形成於該第二能障次層之上。
  16. 如申請專利範圍第15項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該電晶體磊晶結構更包括一第一通道間隔層以及一第二通道間隔層，其中該第一通道間隔層係形成於該能障層之該第二能障次層之上，其中該通道層係形成於該第一通道間隔層之上，其中該第二通道間隔層係形成於該通道層之上，其中該蕭特基能障層之該第一蕭特基能障次層係形成於該第二通道間隔層之上。
  17. 如申請專利範圍第1項以及第5項至第7項中任一項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該電晶體磊晶結構更包括一第一通道間隔層以及一第二通道間隔層，其中該第一通道間隔層係形成於該緩衝層之上，其中該通道層係形成於該第一通道間隔層之上，其中該第二通道間隔層係形成於該通道層之上，其中該蕭特基能障層係形成於該第二通道間隔層之上。
  18. 如申請專利範圍第1項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中構成該化合物半導體基板之材料係包括選自以下群組之一者：砷化鎵以及磷化銦。
  19. 如申請專利範圍第1項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該n型摻雜磊晶層係由n型摻雜砷化鎵所構成。
  20. 如申請專利範圍第1項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該第一本質型磊晶層係由本質型砷化鎵所構成。
  21. 如申請專利範圍第1項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該第二蝕刻終止層係由砷化鋁或是磷化銦鎵所構成。
  22. 如申請專利範圍第1項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該第二本質型磊晶層係由本質型砷化鎵所構成。
  23. 如申請專利範圍第1項所述之具有電晶體與二極體之化合物半導體單晶集成電路元件，其中該p型摻雜磊晶層係由p型摻雜砷化鎵所構成。
TW107123181A 2018-07-04 2018-07-04 具有電晶體與二極體之化合物半導體單晶集成電路元件 TWI680580B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107123181A TWI680580B (zh) 2018-07-04 2018-07-04 具有電晶體與二極體之化合物半導體單晶集成電路元件
US16/291,572 US10643993B2 (en) 2018-07-04 2019-03-04 Compound semiconductor monolithic integrated circuit device with transistors and diodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107123181A TWI680580B (zh) 2018-07-04 2018-07-04 具有電晶體與二極體之化合物半導體單晶集成電路元件

Publications (2)

Publication Number Publication Date
TWI680580B true TWI680580B (zh) 2019-12-21
TW202006946A TW202006946A (zh) 2020-02-01

Family

ID=69101622

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107123181A TWI680580B (zh) 2018-07-04 2018-07-04 具有電晶體與二極體之化合物半導體單晶集成電路元件

Country Status (2)

Country Link
US (1) US10643993B2 (zh)
TW (1) TWI680580B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201709006D0 (en) * 2017-06-06 2017-07-19 Univ Court Univ Of Glasgow Method of fabricating a monolithic sensor device from a layered structure
US11387199B2 (en) * 2020-02-14 2022-07-12 Win Semiconductors Corp. Gallium arsenide radio frequency circuit and millimeter wave front-end module
US11444090B2 (en) * 2020-04-20 2022-09-13 Semiconductor Components Industries, Llc Semiconductor device having a programming element
US20230402549A1 (en) * 2022-06-09 2023-12-14 Macom Technology Solutions Holdings, Inc. Monolithic pin and schottky diode integrated circuits
CN116598310B (zh) * 2023-07-17 2023-11-14 河源市众拓光电科技有限公司 GaN基宽输入功率范围整流芯片及其制作方法、整流器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100240187A1 (en) * 2005-09-07 2010-09-23 The Boeing Company Integrated semiconductor structure including a heterojunction bipolar transistor and a schottky diode
US20110140175A1 (en) * 2009-12-11 2011-06-16 Electronics And Telecommunications Research Institute Monolithic microwave integrated circuit device and method of forming the same
US20130082305A1 (en) * 2011-09-30 2013-04-04 Cheng-Guan Yuan Structure of a high electron mobility transistor and a fabrication method thereof
US20140117411A1 (en) * 2012-10-26 2014-05-01 Mitsubishi Electric Corporation Monolithic integrated circuit
US20150011058A1 (en) * 2012-02-23 2015-01-08 Infineon Technologies Austria Method of Manufacturing HEMTs with an Integrated Schottky Diode

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177060A (ja) * 1999-12-14 2001-06-29 Nec Corp モノリシック集積回路装置及びその製造方法
US7989277B1 (en) * 2007-09-11 2011-08-02 Hrl Laboratories, Llc Integrated structure with transistors and Schottky diodes and process for fabricating the same
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
EP2866250B1 (en) * 2012-06-20 2019-03-27 National Institute of Advanced Industrial Science and Technology Semiconductor device
JP6107508B2 (ja) * 2013-07-25 2017-04-05 富士通株式会社 化合物半導体装置及びその製造方法
KR102182016B1 (ko) * 2013-12-02 2020-11-23 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 회로
US10153276B2 (en) * 2014-12-17 2018-12-11 Infineon Technologies Austria Ag Group III heterojunction semiconductor device having silicon carbide-containing lateral diode
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
TWI648858B (zh) * 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
TWI618244B (zh) * 2017-06-06 2018-03-11 Huang Zhi Shu N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
US11404407B2 (en) * 2018-06-22 2022-08-02 Intel Corporation Implants to enlarge Schottky diode cross-sectional area for lateral current conduction
US11521964B2 (en) * 2018-06-29 2022-12-06 Intel Corporation Schottky diode structures and integration with III-V transistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100240187A1 (en) * 2005-09-07 2010-09-23 The Boeing Company Integrated semiconductor structure including a heterojunction bipolar transistor and a schottky diode
US20110140175A1 (en) * 2009-12-11 2011-06-16 Electronics And Telecommunications Research Institute Monolithic microwave integrated circuit device and method of forming the same
US20130082305A1 (en) * 2011-09-30 2013-04-04 Cheng-Guan Yuan Structure of a high electron mobility transistor and a fabrication method thereof
US20150011058A1 (en) * 2012-02-23 2015-01-08 Infineon Technologies Austria Method of Manufacturing HEMTs with an Integrated Schottky Diode
US20140117411A1 (en) * 2012-10-26 2014-05-01 Mitsubishi Electric Corporation Monolithic integrated circuit

Also Published As

Publication number Publication date
US20200013774A1 (en) 2020-01-09
US10643993B2 (en) 2020-05-05
TW202006946A (zh) 2020-02-01

Similar Documents

Publication Publication Date Title
TWI680580B (zh) 具有電晶體與二極體之化合物半導體單晶集成電路元件
US8110874B2 (en) Hybrid substrates and method of manufacture
KR0175179B1 (ko) 모놀리식 다기능 집적 회로 소자 제조 방법
CN102265403B (zh) 包括具有隔离沟道的增强型和耗尽型fet的双极性/双fet结构
US20050212049A1 (en) Semiconductor device and process for producing the same
US20160049502A1 (en) Heterojunction bipolar transistor with blocking layer structure
JP3248941B2 (ja) ヘテロ接合バイポーラ・トランジスタをピン・ダイオードと統合する方法
US9859173B2 (en) Methodologies related to structures having HBT and FET
CN102386239B (zh) 一种平面结构的磷化铟基pin开关二极管及其制备方法
CN104143569A (zh) 半导体器件、天线开关电路和无线电通信装置
JP2002319589A (ja) 半導体装置およびこれを用いた電力増幅器
US11276764B1 (en) Method of making high frequency InGaP/GaAs HBTs
WO2012061632A2 (en) Devices and methodologies related to structures having hbt and fet
CN113782529A (zh) 一种集成芯片及其制作方法和集成电路
CN115148734B (zh) 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备
JP2553510B2 (ja) 半導体装置およびその製造方法
JP2004241471A (ja) 化合物半導体装置とその製造方法、半導体装置及び高周波モジュール
US7397109B2 (en) Method for integration of three bipolar transistors in a semiconductor body, multilayer component, and semiconductor arrangement
CN114864575A (zh) 砷化镓双极结型高电子迁移率晶体管及其制作方法
US11024728B2 (en) Monolithic self-aligned heterojunction bipolar transistor (HBT) and complementary metal-oxide-semiconductor (CMOS)
KR20110066607A (ko) 단일 기판 집적 회로 장치 및 그 제조 방법
US20130256756A1 (en) Integrated circuit having a staggered heterojunction bipolar transistor array
TWI745224B (zh) 異質接面雙極性電晶體
JP2003133320A (ja) 薄膜半導体エピタキシャル基板及びその製造方法
JP2003258003A (ja) 半導体装置及びその製造方法