CN115148734B - 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备 - Google Patents
砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备 Download PDFInfo
- Publication number
- CN115148734B CN115148734B CN202210721926.4A CN202210721926A CN115148734B CN 115148734 B CN115148734 B CN 115148734B CN 202210721926 A CN202210721926 A CN 202210721926A CN 115148734 B CN115148734 B CN 115148734B
- Authority
- CN
- China
- Prior art keywords
- nitride
- arsenide
- group iii
- gallium
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 131
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 130
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 title claims abstract description 129
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 116
- 238000002360 preparation method Methods 0.000 title description 6
- 230000004888 barrier function Effects 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000002131 composite material Substances 0.000 claims abstract description 28
- 150000004767 nitrides Chemical class 0.000 claims description 110
- 229910052751 metal Inorganic materials 0.000 claims description 55
- 239000002184 metal Substances 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 42
- 238000002955 isolation Methods 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 24
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 24
- 238000005516 engineering process Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 230000006911 nucleation Effects 0.000 claims description 16
- 238000010899 nucleation Methods 0.000 claims description 16
- 230000007704 transition Effects 0.000 claims description 14
- 229910002704 AlGaN Inorganic materials 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 150000002739 metals Chemical class 0.000 claims description 8
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000010287 polarization Effects 0.000 claims description 3
- 238000007738 vacuum evaporation Methods 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 24
- 229910052710 silicon Inorganic materials 0.000 abstract description 24
- 239000010703 silicon Substances 0.000 abstract description 24
- 230000010354 integration Effects 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 230000017525 heat dissipation Effects 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 43
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 239000000203 mixture Substances 0.000 description 14
- 238000001451 molecular beam epitaxy Methods 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 6
- 238000005566 electron beam evaporation Methods 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 5
- -1 nitride compound Chemical class 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 238000003877 atomic layer epitaxy Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000306 component Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003344 environmental pollutant Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 231100000719 pollutant Toxicity 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
砷化镓低噪声放大器和氮化镓功率放大器单片集成电路，自下而上依次包括衬底层、缓冲层、沟道层、势垒层以及位于势垒层上的电极；其中衬底层采用硅材料，衬底层上方为缓冲层，分为左右两个部分，左边为三族氮化物复合缓冲层、右边为三族砷化物缓冲层。氮化镓缓冲层上方为氮化镓晶体管的沟道层和势垒层；三族砷化物缓冲层上方为砷化镓晶体管的沟道层和势垒层，势垒层上方为氮化镓晶体管和砷化镓晶体管的电极，衬底层背面至势垒层上设置有通孔。该集成方法可以在同一个硅衬底上实现氮化镓晶体管和砷化镓晶体管的集成，有效减少低噪声放大器和功率放大器之间的寄生效应，改善电路高频性能，并且可以减少芯片面积，降低成本，增加散热。
Description
技术领域
本发明属于半导体技术领域，特别涉及一种砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备。
背景技术
射频前端是智能手机等移动通信产品无线通信模块的核心组件，起到收发射频信号的作用，功率放大器(PA，Power Amplifier)和低噪声放大器(LNA，Low NoiseAmplifier)是射频前端的重要组件。功率放大器位于发射通路上，将经过调制的功率较小的射频信号功率进行放大，以便进行远距离传输。低噪声放大器位于接受通路上，抑制噪声并放大天线接受的微弱信号。
目前射频前端中的低噪声放大器，常用砷化镓体系的材料工艺制作，因砷化镓材料具有高频率、高电子迁移率、高输出功率、低噪音以及线性度良好等优越特性，由砷化镓材料制造的低噪声放大器具有高频率、高速度、高功率、低噪声和低功耗的优异性能。而功率放大器部分，氮化镓体系的材料具有相当大的优势。氮化镓于硅、砷化镓相比，具有更高的击穿电场、禁带宽度、电子饱和速度，而高电场大电流可以提高功率的输出能力。采用砷化镓体系材料制造的低噪声放大器和氮化镓材料体系制造的功率放大器，分别封装后制作在同一个PCB板上，或者通过射频线缆连接在一起，形成一个射频前端的模块。
然而，分别封装后的功率放大器和低噪声放大器占用芯片的面积大，并且封装管壳内的金线连线和封装模块之间的连线存在着较大的寄生电感效应，增加了射频功率的损耗和信号的延迟、恶化电路的高频性能，尤其在射频频率进入毫米波波段后更为严重。
发明内容
为了克服上述现有技术的缺点，本发明的目的在于提供一种砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备，以期在同一个硅衬底上实现氮化镓基晶体管和砷化镓基晶体管的集成，减少整个射频前端芯片面积，减少封装连线的寄生电感效应，提高电路的性能，并且也降低产品的成本。
为了实现上述目的，本发明采用的技术方案是：
砷化镓低噪声放大器和氮化镓功率放大器单片集成电路，包括衬底，在衬底上设置有相互隔离的三族氮化物体系和三族砷化物体系；所述三族氮化物体系包括自下而上的三族氮化物复合缓冲层、三族氮化物沟道层和三族氮化物势垒层；所述三族砷化物体系包括自下而上的三族砷化物缓冲层、三族砷化物沟道层和三族砷化物势垒层；
所述三族氮化物沟道层与三族氮化物势垒层之间形成异质结，并由极化效应在异质结界面的三族氮化物沟道层一侧形成三族氮化物二维电子气沟道；在所述三族氮化物势垒层上设置有氮化镓晶体管源电极、氮化镓晶体管漏电极和氮化镓晶体管栅电极，所述氮化镓晶体管源电极和氮化镓晶体管漏电极均与所述三族氮化物二维电子气沟道形成欧姆接触；所述氮化镓晶体管栅电极控制所述三族氮化物二维电子气沟道的形成和关断；
所述三族砷化物沟道层与三族砷化物势垒层之间形成异质结，并由调制掺杂在异质结界面的三族砷化物沟道层一侧形成三族砷化物二维电子气沟道；在所述三族砷化物势垒层上设置有砷化镓晶体管源电极、砷化镓晶体管漏电极和砷化镓晶体管栅电极；所述砷化镓晶体管源电极和砷化镓晶体管漏电极均与所述三族砷化物二维电子气沟道形成欧姆接触；所述砷化镓晶体管栅电极控制所述三族砷化物二维电子气沟道的形成和关断；
集成电路中低噪声放大器以砷化镓晶体管实现；功率放大器以氮化镓晶体管实现。
在一个实施例中，氮化镓晶体管和砷化镓晶体管的接地电极通过背通孔和背面金属的方式互联。
在一个实施例中，所述三族氮化物体系和三族砷化物体系通过隔离区实现隔离，所述隔离区位于三族氮化物复合物缓冲层的上方，并位于氮化镓晶体管和砷化镓晶体管之间，为一个通过刻蚀沟槽或通过离子注入制造实现的矩形区域；所述该隔离区具有半绝缘特性，能够减少漏电，减少射频损耗，增强隔离。
在一个实施例中，所述三族氮化物复合缓冲层与三族砷化物缓冲层等高，三族氮化物沟道层与三族砷化物沟道层等高，三族氮化物势垒层与三族砷化物势垒层等高。
在一个实施例中，所述三族砷化物缓冲层的材料为砷化镓，未掺杂；或锗/砷化镓，未掺杂；或锗硅/砷化镓，未掺杂；所述三族氮化物沟道层的材料采用GaN或InGaN；所述三族氮化物势垒层的材料采用AlGaN或InAlN或AlN或InAlGaN；所述三族砷化物沟道层的材料采用GaAs或InGaAs或InAs，未掺杂；所述三族砷化物势垒层的材料采用AlGaAs或InGaAs或InGaP，部分N型掺杂，掺杂浓度为1×1017cm-3-1×1020cm-3。
在一个实施例中，所述三族氮化物复合缓冲层包括三层，自下而上分别为三族氮化物成核层、三族氮化物过渡层与三族氮化物缓冲层，所述三族氮化物成核层的材料采用AlN或GaN；所述三族氮化物过渡层的材料采用AlGaN；所述三族氮化物复合缓冲层的材料采用GaN或AlGaN。
在一个实施例中，所述三族砷化物缓冲层厚度为100-3000nm；所述三族氮化物沟道层厚度为50nm-500nm；所述三族氮化物势垒层厚度为2-40nm；所述三族砷化物沟道层厚度为10nm-300nm；所述三族砷化物势垒层厚度为5nm-20nm；所述三族氮化物成核层厚度50-300nm；所述三族氮化物过渡层厚度为200-1000nm；所述三族氮化物复合缓冲层厚度为100-3000nm。
在一个实施例中，所述氮化镓晶体管栅电极的最下面一层金属为Ni或Ti或Ta；所述氮化镓晶体管源电极和所述氮化镓晶体管漏电极采用的最下面两层金属为Ti/Al或Ta/Al或Mo/Al；所述砷化镓晶体管栅电极的最下面一层金属为Ti或Cr；所述砷化镓晶体管源电极和所述砷化镓晶体管漏电极采用的最下面三层金属为Ni/Ge/Au。
本发明还提供了所述砷化镓低噪声放大器和氮化镓功率放大器单片集成电路的制备方法，包括以下步骤：
S1：在衬底上依次外延生长三族氮化物复合缓冲层、三族氮化物沟道层、三族氮化物势垒层；
S2：刻蚀部分三族氮化物复合缓冲层、三族氮化物沟道层、三族氮化物势垒层，漏出部分衬底；
S3：在漏出的衬底上外延生长三族砷化物缓冲层、三族砷化物沟道层、三族砷化物势垒层；
S4：制作氮化镓晶体管和砷化镓晶体管之间的隔离区；
S5：在三族氮化物势垒层上制备氮化镓晶体管源电极和氮化镓晶体管漏电极，并进行高温热退火，以与三族氮化物二维电子气形成欧姆接触；
S6：在三族砷化物势垒层上制备砷化镓晶体管源电极和砷化镓晶体管漏电极，并进行高温热退火，以与三族砷化物二维电子气形成欧姆接触；
S7：制备氮化镓晶体管栅电极，与三族氮化物势垒层形成肖特基接触；
S8：制备砷化镓晶体管栅电极，与三族砷化物势垒层形成肖特基接触；
S9：对衬底进行衬底和抛光处理；并刻蚀形成背通孔；
S10：在衬底背面、背通孔的内壁以及底部淀积背面金属，形成互联。
在一个实施例中，所述S1和S3，所述外延生长采用金属有机物化学气相淀积MOCVD方法实现；
所述S4，隔离区通过刻蚀沟槽或者离子注入的方式制作；
所述S5～S8，电极采用真空蒸发或者磁控溅射技术制备。
与现有技术相比，本发明的有益效果是：
本发明提出的一种砷化镓低噪声放大器和氮化镓功率放大器单片集成电路的结构和制备方法，
(1)在同一个衬底上制备氮化镓功率放大器和砷化镓低噪声放大器，减少了，整个芯片的面积。
(2)减少了封装模块之间的连线，减小了连线带来的寄生电感，从而减小了高频信号的损耗和延迟，提高了电路的性能。
(3)采用同一批加工工艺同时制备氮化镓器件和砷化镓器件，并且减少了封装模块的数量，减少了整个芯片的成本。
(4)本发明提出的技术与原有工艺兼容，工艺制造步骤相对简单。
附图说明
图1是本发明砷化镓低噪声放大器和氮化镓功率放大器集成结构示意图。
图2是本发明砷化镓低噪声放大器和氮化镓功率放大器集成结构中三族氮化物复合缓冲层，三族砷化物缓冲层，三族氮化物势垒层和沟道层，三族砷化物势垒层和沟道层的示意图。
图3是本发明砷化镓低噪声放大器和氮化镓功率放大器集成的工艺制作流程示意图。
图中：
1-衬底；2-缓冲层；21-三族氮化物复合缓冲层；22-三族砷化物缓冲层；3-沟道层；31-三族氮化物沟道层；32-三族砷化物沟道层；4-势垒层；41-三族氮化物势垒层；42-三族砷化物势垒层；5-氮化镓晶体管源电极；6-氮化镓晶体管漏电极；7-氮化镓晶体管栅电极；8-砷化镓晶体管源电极；9-砷化镓晶体管漏电极；10-砷化镓晶体管栅电极；11-背面金属；12-背通孔；13-隔离区；211-三族氮化物成核层；212-三族氮化物过渡层；213-三族氮化物缓冲层。
具体实施方式
下面结合附图和实施例详细说明本发明的实施方式。
如图1所示，本发明为一种砷化镓低噪声放大器和氮化镓功率放大器单片集成电路，包括衬底1和在衬底1上设置的三族氮化物体系和三族砷化物体系，三族氮化物体系和三族砷化物体系相互隔离，均包括自下而上缓冲层2、沟道层3和势垒层4。
具体地，如图2所示，缓冲层2分为三族氮化物复合缓冲层21和三族砷化物缓冲层22、沟道层3分为三族氮化物沟道层31和三族砷化物沟道层32；势垒层4分为三族氮化物势垒层41和三族砷化物势垒层42。由此，三族氮化物体系包括自下而上的三族氮化物复合缓冲层21、三族氮化物沟道层31和三族氮化物势垒层41。三族砷化物体系包括自下而上的三族砷化物缓冲层22、三族砷化物沟道层32和三族砷化物势垒层42。
其中，三族氮化物沟道层31与三族氮化物势垒层41之间形成异质结，并由极化效应在异质结界面的三族氮化物沟道层31一侧形成三族氮化物二维电子气沟道。三族砷化物沟道层32与三族砷化物势垒层42之间同样形成异质结，并由调制掺杂在异质结界面的三族砷化物沟道层32一侧形成三族砷化物二维电子气沟道。
在三族氮化物势垒层41上设置有氮化镓晶体管源电极5、氮化镓晶体管漏电极6和氮化镓晶体管栅电极7。氮化镓晶体管源电极5氮化镓晶体管和漏电极6均与该三族氮化物二维电子气沟道形成欧姆接触；氮化镓晶体管栅电极7控制该三族氮化物二维电子气沟道的形成和关断。
在三族砷化物势垒层42上设置有砷化镓晶体管源电极8、砷化镓晶体管漏电极9和砷化镓晶体管栅电极10。砷化镓晶体管源电极8和砷化镓晶体管漏电极9均与该三族砷化物二维电子气沟道形成欧姆接触；砷化镓晶体管栅电极10控制该三族砷化物二维电子气沟道的形成和关断。
砷化镓晶体管栅电极控制砷化镓晶体管二维电子气的形成和耗尽，从而实现砷化镓晶体管的电流的导通和截止，同样，氮化镓晶体管栅电极控制氮化镓晶体管二维电子气的形成和耗尽，从而实现氮化镓晶体管电流的导通和截止。
氮化镓晶体管和砷化镓晶体管的接地电极通过背通孔12和背面金属11互联的方式实现集成电路。本发明采用了背通孔工艺和衬底减薄技术，衬底1背面至势垒层4上设置有背通孔12，衬底1背面、通孔的内壁以及底部均设有互联背面金属层。集成电路中低噪声放大器使用砷化镓晶体管来实现；功率放大器使用氮化镓晶体管来实现。
示例地，三族氮化物体系和三族砷化物体系通过隔离区13实现隔离，隔离区13位于三族氮化物复合物缓冲层21的上方，并位于氮化镓晶体管和砷化镓晶体管之间，为一个通过刻蚀沟槽或通过离子注入制造实现的矩形区域；该隔离区13具有半绝缘特性，能够减少漏电，减少射频损耗，增强隔离。
示例地，衬底1可为硅或碳化硅。
示例地，三族氮化物复合缓冲层21与三族砷化物缓冲层22等高，三族氮化物沟道层31与三族砷化物沟道层32等高，三族氮化物势垒层41与三族砷化物势垒层42等高。
示例地，三族氮化物复合缓冲层21、三族氮化物沟道层31和三族氮化物势垒层41均采用三族氮化物半导体，例如氮化镓、氮化铝、氮化铟或者其中两种或多于两种组成的多元化合物。
示例地，三族氮化物复合缓冲层21可包括三层，如图2所示，自下而上分别为三族氮化物成核层211、三族氮化物过渡层212与三族氮化物缓冲层213。其中三族氮化物成核层211的材料可采用AlN或GaN，厚度50-300nm；三族氮化物过渡层212的材料可采用AlGaN，厚度为200-1000nm，优选地，其可采用渐变铝镓氮，组分由0.75渐变到0.15。三族氮化物缓冲层213的材料可采用GaN或AlGaN，厚度为100-3000nm。
示例地，本发明中，三族砷化物缓冲层22是未掺杂的，可以是砷化镓或锗/砷化镓或锗硅/砷化镓，厚度为100-3000nm。工艺可分为三步。首先制作Ga或As预层(pre-layer)，即在衬底1表面生长第一层Ga或As原子层，温度在30-400℃之间，厚度在0.5-5nm之间。预层的方法可以是MBE(分子束外延)、MOCVD(金属有机物化学气相沉积)或ALE(原子层外延)，接着GaAs初始核化(InitialNucleation)，在较低温度下进行(30-600℃)，厚度为5-100nm，生长速度在0.1-0.3um/hr之间，可采用MOCVD(金属有机物化学气相沉积)和MBE(分子束外延)，随后将温度升高到600-1000℃生长GaAs层，厚度为1-3um，可以采用MBE或MOCVD的方法。
示例地，本发明中，三族氮化物沟道层31的材料采用GaN或InGaN，厚度为50nm-500nm；三族氮化物势垒层41的材料采用AlGaN或InAlN或AlN或InAlGaN，厚度为2-40nm。
示例地，本发明中，三族砷化物沟道层32的材料采用GaAs或InGaAs或InAs，未掺杂，厚度为10nm-300nm；三族砷化物势垒层42的材料采用AlGaAs或InGaAs或InGaP，厚度为5nm-20nm，部分N型掺杂，掺杂范围为1×1017cm-3-1×1020cm-3，优选4×1012cm-3-1×1018cm-3。
本发明中，氮化镓晶体管栅电极7的最下面一层金属为Ni或Ti或Ta，示例地，其采用两层金属，金属材料为Ni/Au。氮化镓晶体管源电极5和氮化镓晶体管漏电极6最下面两层金属为Ti/Al或Ta/Al或Mo/Al，示例地，其采用四层金属，金属材料为Ti/Al/Ni/Au，其中最下面两层的材料也可以采用Ti/Al或Ta/Al或Mo/Al。
本发明中，砷化镓晶体管栅电极10的最下面一层金属为Ti或Cr，示例地，其采用两层金属，金属材料为Ni/Au。砷化镓晶体管源电极8和砷化镓晶体管漏电极9采用的最下面三层金属为Ni/Ge/Au。示例地，其采用四层金属，金属材料为Au/Ge/Au/Ni/Au。
参考图3，本发明给出一种砷化镓低噪声放大器和氮化镓功率放大器单片集成电路的工艺制作流程的如下二种实施例：
实施例1：衬底1材料选用硅，厚度为725μm，三族氮化物成核层211为氮化铝，厚度为200nm。三族氮化物过渡层212材料为铝镓氮，厚度为800nm，铝组分为从0.75渐变到0.15。三族氮化物缓冲层213材料为氮化镓，厚度为1000nm，三族氮化物沟道层31材料为氮化镓，厚度为300nm。三族氮化物势垒层41采用铝镓氮，铝组分为0.15，厚度为10nm。氮化镓晶体管源电极5、氮化镓晶体管漏电极6采用Ti/Al/Ni/Au，氮化镓晶体管栅电极7和砷化镓晶体管栅电极10采用同种多层金属Ni/Au。三族砷化物势垒层42的材料为铝镓砷，铝的组分为0.3，三族砷化物沟道层32的材料为砷化镓。砷化镓晶体管源电极8和砷化镓晶体管漏电极9采用的金属为多层金属Ni/Ge/Au/Ni/Au，即自下而上依次为5nm厚的Ni，12nm厚的Ge，112nm厚的Au，20nm厚的Ni，100nm厚的Au。
步骤一，硅衬底清洗，如图3中a所示。
在1000℃的高温下，将氢气通入反应室，去除衬底1表面的污染物，并在衬底表面形成微观的台阶结构，以便后续外延工艺生长各种外延层。
步骤二，在衬底1上外延生长三族氮化物复合缓冲层21，如图3中b所示。
三族氮化物复合缓冲层21包括三层，即先在500℃的低温条件下用MOCVD方法在硅衬底1上生长厚度为200nm的氮化铝作为三族氮化物成核层211。
然后将温度升高到1000℃，用MOCVD方法在三族氮化物成核层211上生长三族氮化物过渡层212厚度为800nm的渐变AlGaN，Al组分从0.75渐变到0.15，再在三族氮化物过渡层212上生长厚度为1000nm的三族氮化物缓冲层213。
步骤三，制作三族氮化物沟道层31、三族氮化物势垒层41，如图3中c所示。
采用MOCVD的方法，在1000℃的温度下，先在三族氮化物复合缓冲层21上生长厚度为300nm的三族氮化物沟道层31。
然后在三族氮化物沟道层31上外延10nm厚的三族氮化物势垒层41，Al组分为0.15。
步骤四，刻蚀露出部分衬底，如图3中d所示。
采用光刻工艺，制作光刻胶掩膜，露出部分部分衬底表面，采用反应离子腐蚀设备与技术(RIE)把无光刻胶掩膜遮盖的三族氮化物势垒层41、三族氮化物沟道层31和三族氮化物复合缓冲层21刻蚀掉，刻蚀成边缘整齐、侧壁陡直的台面，以便进行砷化镓晶体管的工艺。
步骤五，在衬底1上外延生长三族砷化物缓冲层22，如图3中e所示。
首先制作Ga或As预层(pre-layer)，即在衬底1表面采用MOCVD生长第一层Ga或As原子层，温度在400℃，厚度在5nm。接着GaAs初始核化(InitialNucleation)，在较低温度500℃采用MOCVD下进行，厚度为50nm，再将温度升高到1000℃采用MOCVD法生长GaAs层，厚度为3um。
步骤六，制作三族砷化物沟道层32、三族砷化物势垒层42，如图3中f所示。
采用MBE的方法，在720℃的温度下，先在三族砷化物缓冲层22上生长厚度为25nm的三族砷化物沟道层32。
然后在三族砷化物沟道层32上外延30nm厚的三族砷化物势垒层42，Al组分为0.3，掺杂浓度为4×1012cm-3。
步骤七，制作氮化镓晶体管和砷化镓晶体管之间的隔离区13。如图3中g所示。
采用光刻工艺，制作光刻胶掩膜，除要制作的隔离区位置外，其他地方被光刻胶保护。
采用离子注入设备，对光刻胶掩膜外的三族氮化物材料和三族砷化物材料进行离子注入，注入元素为Ar，深度超过三族氮化物沟道层31的底部和三族砷化物沟道层32底部。
具体的，采用7°倾角注入，能量为150keV，剂量为1x1015cm-2。
步骤八，制作氮化镓晶体管源电极5和氮化镓晶体管漏电极6，如图3中h所示。
采用光刻工艺，制作光刻胶掩膜，露出要制作氮化镓晶体管源电极5和氮化镓晶体管漏电极6。
再通过电子束蒸发的方式在该区域生长多层金属Ti/Al/Ni/Au，即自下而上依次为20nm厚的Ti，120nm厚的Al，40nm厚的Ni，50nm厚的Au，剥离后，形成氮化镓晶体管源电极5和氮化镓晶体管漏电极6。
再在850℃的氮气氛围中进行30s的快速热退火，使得氮化镓晶体管源电极5、氮化镓晶体管漏电极6与三族氮化物势垒层41形成欧姆接触。
步骤九，制作砷化镓晶体管源电极8和砷化镓晶体管漏电极9，如图3中i所示。
采用光刻工艺，制作光刻胶掩膜，露出要制作砷化镓晶体管源电极8和砷化镓晶体管漏电极9。
再通过电子束蒸发的方式在该区域生长多层金属Ni/Ge/Au/Ni/Au，即自下而上依次为5nm厚的Ni，12nm厚的Ge，112nm厚的Au，20nm厚的Ni，100nm厚的Au,剥离后，形成砷化镓晶体管源电极8和砷化镓晶体管漏电极9。
再在430℃的氮气氛围中进行15s的快速热退火，使得砷化镓晶体管源电极8、砷化镓晶体管漏电极9与三族砷化物势垒层42形成欧姆接触。
步骤十，制作氮化镓晶体管栅电极7和砷化镓晶体管栅电极10，如图3中j所示。
采用光刻工艺，制作光刻胶掩膜，露出要制作氮化镓晶体管栅电极7和砷化镓晶体管栅电极10的区域。
再用电子束蒸发技术进行Ni/Au组合的栅电极金属制备，其中Ni的厚度为50nm，Au的厚度为280nm，剥离后形成氮化镓晶体管栅电极7和砷化镓晶体管栅电极10。
最后在460℃的温度下热退火10min，使得氮化镓晶体管栅电极7和砷化镓晶体管栅电极10分别与三族氮化物势垒层41和三族砷化物势垒层42之间形成肖特基接触。
步骤十一，进行衬底减薄工艺，如图3中k所示。
采用减薄机设备和技术，对衬底1的背面进行磨片处理，使硅衬底减薄至100um；再采用抛光机设备和技术，对其进行抛光处理，以提高硅片表面的光洁度及平整度。
步骤十二，进行背通孔刻蚀，如图3中l所示。
采用感应耦合等离子体刻蚀法(InductivelyCoupledPlasma，简称ICP)的设备和技术，对减薄后的硅衬底进行背通孔刻蚀，形成背通孔12，通孔深度约100um。
步骤十三，进行背面金属溅射，如图3中m所示。
采用磁控溅射技术，在步骤十一制作的硅衬底背面硅通孔内淀积金属Ti/Au,形成互联金属11，两种金属的厚度分别为30nm/250nm，然后采用电镀工艺将金属Au加厚，厚度为3um。
实施例2：衬底1选用硅，厚度为600μm。三族氮化物成核层211材料为氮化镓，厚度为200nm。三族氮化物过渡层212为铝镓氮，厚度为500nm，铝组分为0.55。三族氮化物缓冲层213材料为铝镓氮，铝组分为0.05，厚度为1000nm。三族氮化物沟道层31材料为氮化镓，厚度为300nm。三族氮化物势垒层41采用铝镓氮，组分为0.15，厚度为15nm。氮化镓晶体管源电极5、氮化镓晶体管漏电极6采用Ta/Al/Ni/Au，氮化镓晶体管栅电极7和砷化镓晶体管栅电极10采用同种多层金属Ni/Au。三族砷化物势垒层42的材料为铟铝砷，铟的组分为0.52，三族砷化物沟道层32的材料为铟镓砷，铟的组分为0.6。砷化镓晶体管源电极8和砷化镓晶体管漏电极9采用的金属为多层金属Ni/Ge/Au/Ni/Au，即自下而上依次为5nm厚的Ni，18nm厚的Ge，108nm厚的Au，20nm厚的Ni，100nm厚的Au。
步骤一，硅衬底清洗，如图3中a所示。
在1000℃的高温下，将氢气通入反应室，去除衬底1表面的污染物，并在衬底表面形成微观的台阶结构，以便后续外延工艺生长各种外延层。
步骤二，在衬底1上外延生长三族氮化物复合缓冲层21，如图3中b所示。
三族氮化物复合缓冲层21包括三层，即先在600℃低温条件下采用MOCVD方法，在硅衬底1表面生长200nm的氮化铝三族氮化物成核层211。
然后将温度升高到1000℃，用MOCVD方法生长氮化铝成核层上依次生长500nm的Al0.55Ga0.25N三族氮化物过渡层212和厚度为1000nm的Al0.05Ga0.25N三族氮化物缓冲层213。
步骤三，制作三族氮化物沟道层31、三族氮化物势垒层41，如图3中c所示。
采用MOCVD的方法，在1000℃的温度下，先在三族氮化物复合缓冲层21上生长厚度为300nm的GaN三族氮化物沟道层31。
然后在沟道层31上外延10nm厚的AlGaN三族氮化物势垒层41，Al组分为0.15。
步骤四，刻蚀露出部分衬底，如图3中d所示。
采用光刻工艺，制作光刻胶掩膜，露出部分部分衬底表面，采用反应离子腐蚀设备与技术(RIE)把无光刻胶掩膜遮盖的三族氮化物势垒层41、三族氮化物沟道层31和三族氮化物复合缓冲层21刻蚀掉，刻蚀成边缘整齐、侧壁陡直的台面，以便进行砷化镓晶体管的工艺。
步骤五，在衬底1上外延生长三族砷化物缓冲层22，如图3中e所示。
首先制作Ga或As预层(pre-layer)，即在硅衬底1表面采用MOCVD生长第一层Ga或As原子层，温度在400℃，厚度在5nm。接着GaAs初始核化(InitialNucleation)，在较低温度450℃采用MOCVD下进行，厚度为50nm，再将温度升高到1000℃采用MOCVD法生长GaAs层，厚度为3um。
步骤六，制作三族砷化物沟道层32、三族砷化物势垒层42，如图3中f所示。
采用MBE的方法，在750℃的温度下，先在三族砷化物缓冲层22上生长厚度为25nm的InGaAs沟道层，In的组分为0.6
然后在三族砷化物沟道层32上外延30nm厚的InAlAs三族砷化物势垒层42，In组分为0.52，掺杂浓度为1×1012cm-3。
步骤七，制作氮化镓晶体管和砷化镓晶体管之间的隔离区13。如图3中g所示。
采用光刻工艺，制作光刻胶掩膜，除要制作的隔离区位置外，其他地方被光刻胶保护。
采用反应耦合等离子体-反应离子刻蚀设备(ICP-RIE)，对光刻胶掩膜外的三族氮化物材料和三族砷化物材料进行刻蚀，形成隔离区沟槽，深度超过三族氮化物沟道层的底部和三族砷化物沟道层底部。
具体的，采用Cl2和BCl3，100WRF功率，300WICP功率，刻蚀10min，深度300nm。
步骤八，制作氮化镓晶体管的源电极5和氮化镓晶体管漏电极6，如图3中h所示。
采用光刻工艺，制作光刻胶掩膜，露出要制作氮化镓晶体管源电极5和氮化镓晶体管漏电极6的区域。
通过电子束蒸发的方式在该区域生长多层金属Ta/Al/Ni/Au，即自下而上依次为20nm厚的Ta，120nm厚的Al，40nm厚的Ni，50nm厚的Au，剥离后，形成氮化镓晶体管源电极5和氮化镓晶体管漏电极6。
再在850℃的氮气氛围中进行30s的快速热退火，使得氮化镓晶体管源电极5、氮化镓晶体管漏电极6与三族氮化物势垒层41形成欧姆接触。
步骤九，制作砷化镓晶体管的源电极8和砷化镓晶体管漏电极9，如图3中i所示。
采用光刻工艺，制作光刻胶掩膜，露出要制作砷化镓晶体管源电极8和砷化镓晶体管漏电极9。
再通过电子束蒸发的方式在该区域生长多层金属Ni/Ge/Au/Ni/Au，即自下而上依次为5nm厚的Ni，12nm厚的Ge，112nm厚的Au，20nm厚的Ni，100nm厚的Au,剥离后，形成砷化镓晶体管源电极8和砷化镓晶体管漏电极9。
再在430℃的氮气氛围中进行15s的快速热退火，使得砷化镓晶体管源电极8、砷化镓晶体管漏电极9与三族砷化物势垒层42形成欧姆接触。
步骤十，制作氮化镓晶体管的栅电极7和砷化镓晶体管栅电极10，如图3中j所示。
采用光刻工艺，制作光刻胶掩膜，露出要制作氮化镓晶体管栅电极7和砷化镓晶体管栅电极10的区域。
再用电子束蒸发技术进行Ni/Au组合的栅电极金属制备，其中Ni的厚度为50nm，Au的厚度为280nm，剥离后形成氮化镓晶体管栅电极7和砷化镓晶体管栅电极栅电极10。
最后在460℃的温度下热退火10min，使得氮化镓晶体管栅电极7和砷化镓晶体管栅电极栅电极10分别与三族氮化物势垒层41和三族砷化物势垒层42之间形成肖特基接触。
步骤十一，进行衬底减薄工艺，如图3中k所示。
采用减薄机设备和技术，对衬底1的背面进行磨片处理，使硅衬底减薄至100um；再采用抛光机设备和技术，对其进行抛光处理，以提高硅片表面的光洁度及平整度。
步骤十二，进行背通孔刻蚀，如图3中l所示。
采用感应耦合等离子体刻蚀法(InductivelyCoupledPlasma，简称ICP)的设备和技术，对减薄后的硅衬底进行背通孔刻蚀，形成背通孔12，通孔深度约100um。
步骤十三，进行背面金属溅射，如图3中m所示。
采用磁控溅射技术，在步骤十一制作的硅衬底背面硅通孔内淀积金属Ti/Au,形成互联金属11，两种金属的厚度分别为30nm/250nm，形成互联金属层，然后采用电镀工艺将金属Au加厚，厚度为3um。
以上描述仅是本发明的二个具体实例，不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，例如三族氮化物势垒层41除了采用铝镓氮，还可以采用铟铝氮、氮化铝、铟铝镓氮，三族氮化物沟道层31除了采用氮化镓，还可以采用铟镓氮，氮化镓晶体管源电极5和氮化镓晶体管漏电极6最下面两层金属除了采用Ti/Al、Ta/Al，还可采用Mo/Al材料，砷化镓晶体管源电极8除了采用此外多层金属Ni/Ge/Au/Ni/Au，也可以采用多层金属AuGe/Ni/Au。互联金属11除了可以采用Ti/Au，也可以采用Cu。各外延层的厚度只要满足说明书里面技术方案的范围即可，但是这些基于本发明思想的修正和改变仍在本发明的保护范围之内。
Claims (10)
1.砷化镓低噪声放大器和氮化镓功率放大器单片集成电路，其特征在于，包括衬底(1)，在衬底(1)上设置有相互隔离的三族氮化物体系和三族砷化物体系；所述三族氮化物体系包括自下而上的三族氮化物复合缓冲层(21)、三族氮化物沟道层(31)和三族氮化物势垒层(41)；所述三族砷化物体系包括自下而上的三族砷化物缓冲层(22)、三族砷化物沟道层(32)和三族砷化物势垒层(42)；
所述三族氮化物沟道层(31)与三族氮化物势垒层(41)之间形成异质结，并由极化效应在异质结界面的三族氮化物沟道层(31)一侧形成三族氮化物二维电子气沟道；在所述三族氮化物势垒层(41)上设置有氮化镓晶体管源电极(5)、氮化镓晶体管漏电极(6)和氮化镓晶体管栅电极(7)，所述氮化镓晶体管源电极(5)和氮化镓晶体管漏电极(6)均与所述三族氮化物二维电子气沟道形成欧姆接触；所述氮化镓晶体管栅电极(7)控制所述三族氮化物二维电子气沟道的形成和关断；
所述三族砷化物沟道层(32)与三族砷化物势垒层(42)之间形成异质结，并由调制掺杂在异质结界面的三族砷化物沟道层(32)一侧形成三族砷化物二维电子气沟道；在所述三族砷化物势垒层(42)上设置有砷化镓晶体管源电极(8)、砷化镓晶体管漏电极(9)和砷化镓晶体管栅电极(10)；所述砷化镓晶体管源电极(8)和砷化镓晶体管漏电极(9)均与所述三族砷化物二维电子气沟道形成欧姆接触；所述砷化镓晶体管栅电极(10)控制所述三族砷化物二维电子气沟道的形成和关断；
集成电路中低噪声放大器以砷化镓晶体管实现；功率放大器以氮化镓晶体管实现。
2.根据权利要求1所述砷化镓低噪声放大器和氮化镓功率放大器单片集成电路，其特征在于，氮化镓晶体管和砷化镓晶体管的接地电极通过背通孔(12)和背面金属(11)的方式互联。
3.根据权利要求1所述砷化镓低噪声放大器和氮化镓功率放大器单片集成电路，其特征在于，所述三族氮化物体系和三族砷化物体系通过隔离区(13)实现隔离，所述隔离区(13)位于三族氮化物复合物缓冲层(21)的上方，并位于氮化镓晶体管和砷化镓晶体管之间，为一个通过刻蚀沟槽或通过离子注入制造实现的矩形区域；所述该隔离区(13)具有半绝缘特性，能够减少漏电，减少射频损耗，增强隔离。
4.根据权利要求1所述砷化镓低噪声放大器和氮化镓功率放大器单片集成电路，其特征在于，所述三族氮化物复合缓冲层(21)与三族砷化物缓冲层(22)等高，三族氮化物沟道层(31)与三族砷化物沟道层(32)等高，三族氮化物势垒层(41)与三族砷化物势垒层(42)等高。
5.根据权利要求1或4所述砷化镓低噪声放大器和氮化镓功率放大器单片集成电路，其特征在于，所述三族砷化物缓冲层(22)的材料为砷化镓，未掺杂；或锗/砷化镓，未掺杂；或锗硅/砷化镓，未掺杂；所述三族氮化物沟道层(31)的材料采用GaN或InGaN；所述三族氮化物势垒层(41)的材料采用AlGaN或InAlN或AlN或InAlGaN；所述三族砷化物沟道层(32)的材料采用GaAs或InGaAs或InAs，未掺杂；所述三族砷化物势垒层(42)的材料采用AlGaAs或InGaAs或InGaP，部分N型掺杂，掺杂浓度为1×1017cm-3-1×1020cm-3。
6.根据权利要求5所述砷化镓低噪声放大器和氮化镓功率放大器单片集成电路，其特征在于，所述三族氮化物复合缓冲层(21)包括三层，自下而上分别为三族氮化物成核层(211)、三族氮化物过渡层(212)与三族氮化物缓冲层(213)，所述三族氮化物成核层(211)的材料采用AlN或GaN；所述三族氮化物过渡层(212)的材料采用AlGaN；所述三族氮化物缓冲层(213)的材料采用GaN或AlGaN。
7.根据权利要求6所述砷化镓低噪声放大器和氮化镓功率放大器单片集成电路，其特征在于，所述三族砷化物缓冲层(22)厚度为100-3000nm；所述三族氮化物沟道层(31)厚度为50nm-500nm；所述三族氮化物势垒层(41)厚度为2-40nm；所述三族砷化物沟道层(32)厚度为10nm-300nm；所述三族砷化物势垒层(42)厚度为5nm-20nm；所述三族氮化物成核层(211)厚度50-300nm；所述三族氮化物过渡层(212)厚度为200-1000nm；所述三族氮化物缓冲层(213)厚度为100-3000nm。
8.根据权利要求1所述砷化镓低噪声放大器和氮化镓功率放大器单片集成电路，其特征在于，所述氮化镓晶体管栅电极(7)的最下面一层金属为Ni或Ti或Ta；所述氮化镓晶体管源电极(5)和所述氮化镓晶体管漏电极(6)采用的最下面两层金属为Ti/Al或Ta/Al或Mo/Al；所述砷化镓晶体管栅电极(10)的最下面一层金属为Ti或Cr；所述砷化镓晶体管源电极(8)和所述砷化镓晶体管漏电极(9)采用的最下面三层金属为Ni/Ge/Au。
9.权利要求1所述砷化镓低噪声放大器和氮化镓功率放大器单片集成电路的制备方法，其特征在于，包括以下步骤：
S1：在衬底(1)上依次外延生长三族氮化物复合缓冲层(21)、三族氮化物沟道层(31)、三族氮化物势垒层(41)；
S2：刻蚀部分三族氮化物复合缓冲层(21)、三族氮化物沟道层(31)、三族氮化物势垒层(41)，漏出部分衬底(1)；
S3：在漏出的衬底(1)上外延生长三族砷化物缓冲层(22)、三族砷化物沟道层(32)、三族砷化物势垒层(42)；
S4：制作氮化镓晶体管和砷化镓晶体管之间的隔离区(13)；
S5：在三族氮化物势垒层(41)上制备氮化镓晶体管源电极(5)和氮化镓晶体管漏电极(6)，并进行高温热退火，以与三族氮化物二维电子气形成欧姆接触；
S6：在三族砷化物势垒层(42)上制备砷化镓晶体管源电极(8)和砷化镓晶体管漏电极(9)，并进行高温热退火，以与三族砷化物二维电子气形成欧姆接触；
S7：制备氮化镓晶体管栅电极(7)，与三族氮化物势垒层(41)形成肖特基接触；
S8：制备砷化镓晶体管栅电极(10)，与三族砷化物势垒层(42)形成肖特基接触；
S9：对衬底(1)进行衬底和抛光处理；并刻蚀形成背通孔(12)；
S10：在衬底(1)背面、背通孔(12)的内壁以及底部淀积背面金属(11)，形成互联。
10.根据权利要求9所述制备方法，其特征在于，
所述S1和S3，所述外延生长采用金属有机物化学气相淀积MOCVD方法实现；
所述S4，隔离区(13)通过刻蚀沟槽或者离子注入的方式制作；
所述S5～S8，电极采用真空蒸发或者磁控溅射技术制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210721926.4A CN115148734B (zh) | 2022-06-24 | 2022-06-24 | 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210721926.4A CN115148734B (zh) | 2022-06-24 | 2022-06-24 | 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115148734A CN115148734A (zh) | 2022-10-04 |
| CN115148734B true CN115148734B (zh) | 2024-04-09 |
Family
ID=83408652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210721926.4A Active CN115148734B (zh) | 2022-06-24 | 2022-06-24 | 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115148734B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116314184B (zh) * | 2023-05-22 | 2023-08-25 | 深圳智芯微电子科技有限公司 | 氮化镓器件结构及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113555431A (zh) * | 2021-07-21 | 2021-10-26 | 西安电子科技大学 | 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10516043B1 (en) * | 2018-07-19 | 2019-12-24 | Cree, Inc. | Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors |
-
2022
- 2022-06-24 CN CN202210721926.4A patent/CN115148734B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113555431A (zh) * | 2021-07-21 | 2021-10-26 | 西安电子科技大学 | 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 李佳 ; 陈万军 ; 孙瑞泽 ; 信亚杰 ; .一种降低GaN HEMT沟道温度的新结构.微电子学与计算机.2020,(08),全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115148734A (zh) | 2022-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100707324B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
| US9082817B2 (en) | Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates | |
| KR102055839B1 (ko) | 질화계 반도체 소자 | |
| US20210202474A1 (en) | Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor | |
| US11056483B2 (en) | Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor | |
| CN111900203B (zh) | 一种GaN基高空穴迁移率晶体管及其制备方法 | |
| US11233047B2 (en) | Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon | |
| CN115148734B (zh) | 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| WO2022049983A1 (ja) | 半導体装置、半導体モジュール、及び無線通信装置 | |
| US20220310796A1 (en) | Material structure for low thermal resistance silicon-based gallium nitride microwave and millimeter-wave devices and manufacturing method thereof | |
| CN113782529A (zh) | 一种集成芯片及其制作方法和集成电路 | |
| CN114864575A (zh) | 砷化镓双极结型高电子迁移率晶体管及其制作方法 | |
| US20230197841A1 (en) | Group iii-nitride high-electron mobility transistors with a buried conductive material layer and process for making the same | |
| CN112768409B (zh) | GaN HEMT集成器件及其制备方法 | |
| CN213212169U (zh) | 一种半导体器件的外延结构及半导体器件 | |
| CN117337494A (zh) | 具有背势垒结构和掩埋p型层的III族氮化物晶体管及其方法 | |
| CN113745333A (zh) | 一种含δ掺杂势垒层的常关型氧化镓基MIS-HEMT器件及其制备方法 | |
| KR20150091703A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| WO2024048266A1 (ja) | 半導体デバイス、半導体モジュールおよび無線通信装置 | |
| CN112838006B (zh) | 一种氮化镓pin二极管及其制备方法 | |
| CN113745324B (zh) | 一种准垂直结构射频器件及制作方法 | |
| CN211743162U (zh) | 一种NPN型横向SOI AlGaN/Si HBT器件结构 | |
| WO2023197213A1 (zh) | 半导体器件及其工作方法、电子设备 | |
| KR100351812B1 (ko) | 질화갈륨 화합물 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |