CN113555431A - 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法 - Google Patents

基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法 Download PDF

Info

Publication number
CN113555431A
CN113555431A CN202110826341.4A CN202110826341A CN113555431A CN 113555431 A CN113555431 A CN 113555431A CN 202110826341 A CN202110826341 A CN 202110826341A CN 113555431 A CN113555431 A CN 113555431A
Authority
CN
China
Prior art keywords
layer
flow
gallium nitride
source
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110826341.4A
Other languages
English (en)
Other versions
CN113555431B (zh
Inventor
薛军帅
李祖懋
吴冠霖
郝跃
张进成
杨雪妍
张赫朋
姚佳佳
孙志鹏
刘芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110826341.4A priority Critical patent/CN113555431B/zh
Publication of CN113555431A publication Critical patent/CN113555431A/zh
Application granted granted Critical
Publication of CN113555431B publication Critical patent/CN113555431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法。其自下而上包括衬底、沟道层、AlN插入层、势垒层,其中,衬底采用自支撑氮化镓衬底或厚膜氮化镓基板材料,该衬底与沟道层之间设有P型GaN漏电隔离层和GaN缓冲层,用于隔离和屏蔽衬底表面吸附Si杂质引起的寄生漏电通道;该势垒层的上部依次设有绝缘栅介质层和栅电极,该势垒层的两侧均为欧姆接触区,其欧姆接触区上分别设置源电极和漏电极。本发明能有效降低异质外延氮化镓材料的位错密度,隔离氮化镓材料同质外延界面寄生漏电,降低材料外延工艺控制难度,提高器件击穿电压和输出功率及工作可靠性,可用于微波功率放大器和射频集成电路芯片。

Description

基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体 管及制作方法
技术领域
本发明属于半导体器件技术领域,特别涉及一种高电子迁移率晶体管,可用于制作固态微波功率放大器和射频集成电路芯片。
背景技术
基于宽禁带氮化物半导体材料的高电子迁移率晶体管,具有高频、高功率、高效率、耐高温等优势,是制备固态微波功率放大器的主要器件。经过二十多年的试验研究,器件性能和可靠性取得了提升,逐步从实验研究进入商业应用领域,在5G通信、信息探测等电子装备中获得了广泛应用。为进一步提高GaN HEMT器件的工作频率、输出功率和效率,需要在材料外延技术、器件结构设计、芯片制造工艺、新材料应用方面进行持续创新,逐步改进器件工作线性度和低压工作效率等来满足应用需求。
由于材料异质外延技术和器件工艺相对成熟,目前的GaN HEMT器件通常在SiC、蓝宝石和Si等衬底材料上异质外延获得。随着氮化镓自支撑衬底制备技术的进步,其成本获得了降低,对GaN HEMT器件同质外延制备提供了支撑。常规GaN HEMT器件结构,如图1所示,其自下而上包括衬底、成核层、缓冲层、沟道层、插入层和势垒层,势垒层上设有栅电极、源电极和漏电极。该器件存在以下缺点:
一是异质外延氮化镓材料需要采用成核层结构,该结构的生长工艺、结构和厚度这些参数直接决定其上异质结构材料的结晶质量和输运特性,工艺控制难度大且重复性和一致性差。
二是异质外延氮化镓材料存在高密度位错缺陷,该缺陷导致器件在长时间高压偏置工作的条件下会形成漏电通道,降低器件击穿电压,同时会俘获电子,引起器件电流崩塌和可靠性退化。
三是同质外延氮化镓材料时在同质外延界面处存在高浓度n型Si杂质,该杂质会引入体漏电通道且很难完全去除,严重降低器件的击穿电压和输出功率密度。
四是采用金属有机物化学气相淀积技术同质外延氮化镓材料时,需要采用铁掺杂或碳掺杂来补偿同质外延界面处的高浓度Si杂质,增加了材料生长工艺难度和寄生污染。
五是直接在势垒层表面制作源漏电极,源漏电极欧姆接触电阻高,影响器件电流和功率等输出特性。
发明内容
本发明目的在于针对上述已有技术的缺点,提出一种基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及其制作方法,以有效降低异质外延氮化镓材料的位错密度,减小同质外延氮化镓材料的寄生漏电,降低材料外延生长工艺控制难度,提高器件击穿电压和输出功率。
本发明的技术方案是这样实现的:
1.一种基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管,自下而上,包括衬底、沟道层、AlN插入层和势垒层,其特征在于:
所述衬底采用自支撑氮化镓衬底或厚膜氮化镓基板材料,且与沟道层之间设有P型GaN漏电隔离层和GaN缓冲层,用于隔离和屏蔽衬底表面吸附Si杂质引起的寄生漏电通道;
所述势垒层的上部依次设有绝缘栅介质层和栅电极,该势垒层的两侧均为欧姆接触区,其上分别设置源电极和漏电极;
进一步,所述P型GaN漏电隔离层,其厚度为100nm-1000nm;所述GaN缓冲层,其厚度为500nm-10μm;
进一步,所述沟道层,采用GaN或InGaN,其厚度为10nm-50nm;所述AlN插入层,其厚度为1nm-2nm;
进一步,所述势垒层,采用AlGaN、InAlN、ScAlN中的任意一种,其厚度为5nm-30nm;所述绝缘栅介质层,采用Al2O3或HfO2介质层,其厚度为5nm-20nm。
2、一种基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管的制作方法,其特征在于,包括如下:
1)在衬底基片上,利用金属有机物化学气相淀积方法生长厚度为100nm-1000nm的P型GaN漏电隔离层;
2)用金属有机物化学气相淀积方法,在P型GaN漏电隔离层上生长厚度为500nm-10μm的GaN缓冲层;
3)用金属有机物化学气相淀积方法,在GaN缓冲层上生长厚度为10nm-50nm的沟道层;
4)用金属有机物化学气相淀积方法,在沟道层上生长厚度为1nm-2nm的AlN插入层;
5)用金属有机物化学气相淀积方法,在AlN插入层上生长厚度为5nm-30nm的势垒层;
6)采用光刻工艺在势垒层两侧选定源电极和漏电极欧姆接触区域,向欧姆接触区域注入浓度为(1~5)×1019cm-3的n型Si离子;再采用电子束蒸发工艺,在源电极和漏电极欧姆接触区域淀积欧姆接触金属Ti/Al/Ni/Au,并在830℃氮气气氛下退火,形成源电极和漏电极;
7)采用原子层淀积工艺,在势垒层的上方生长绝缘栅介质层;
8)采用光刻工艺在绝缘栅介质层表面选定栅电极图形,再采用电子束蒸发工艺,在绝缘栅介质层上淀积Ni/Au金属组合,形成栅电极,完成器件制作。
本发明与现有技术相比具有如下优点:
1.本发明由于采用自支撑氮化镓衬底或厚膜氮化镓基板材料,可对GaN HEMT器件进行同质外延,有效降低氮化镓材料的位错密度及相关的泄漏电流,提高器件击穿电压和工作可靠性。
2.本发明由于采用P型GaN漏电隔离层,可有效阻挡同质外延界面处的Si杂质向器件沟道层扩散,提高器件击穿电压;微观上在同质外延界面处,该P型GaN漏电隔离层与吸附n型Si杂质的GaN层形成pn结,通过提高能带形成背势垒,有效隔离同质外延界面处Si杂质引起的寄生漏电通道。
3.本发明由于采用P型GaN漏电隔离层和GaN缓冲层,可实现氮化镓衬底、P型GaN漏电隔离层与GaN缓冲层三者之间面内晶格常数匹配,获得极低位错缺陷的氮化镓外延材料。
4.本发明由于增设了绝缘栅介质层,可避免栅电极下的漏电,增加器件的击穿电压。
5.本发明器件的制备由于在源漏欧姆接触区采用n型Si离子注入,可有效降低同质外延GaN HEMT器件的高欧姆接触电阻,提高器件输出性能。
6.本发明器件的制备生长工艺简单,降低了控制难度,增加了工艺重复性和一致性,易于实现高频高功率高可靠氮化镓高电子迁移率晶体管的量产。
附图说明
图1是传统氮化镓高电子迁移率晶体管的结构图;
图2是本发明同质外延氮化镓高电子迁移率晶体管的结构图;
图3是本发明制作图2器件的流程示意图。
具体实施方式
参照图2,本发明基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管,包括衬底1、P型GaN漏电隔离层2、GaN缓冲层3、沟道层4、AlN插入层5、势垒层6、绝缘栅介质层7、源电极8、漏电极9和栅电极10。
其中:
所述衬底1,采用自支撑氮化镓衬底或厚膜氮化镓基板材料;
所述的P型GaN漏电隔离层2位于衬底1上方,其厚度为100nm-1000nm;
所述GaN缓冲层3位于P型GaN漏电隔离层2的上方,其厚度为500nm-10μm;
所述的沟道层4位于GaN缓冲层3的上方,采用GaN或InGaN,其厚度为10nm-50nm;
所述的AlN插入层5位于沟道层4的上方,其厚度为1nm-2nm;
所述的势垒层6位于AlN插入层5的上方,采用AlGaN、InAlN、ScAlN中的任意一种,其厚度为5nm-30nm;
势垒层6的两侧为源电极与漏电极欧姆接触区,这两个欧姆接触区上分别设置源电极8和漏电极9;
所述绝缘栅介质层7位于势垒层6的上方,采用Al2O3或HfO2,其厚度为5nm-20nm;
栅电极10位于绝缘栅介质层7的上方。
参照图3,本发明基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及其制作方法,给出如下三种实施例。
实施例一,制作衬底采用自支撑氮化镓衬底、GaN沟道层厚度为20nm、AlGaN势垒层厚度为30nm的同质外延氮化镓高电子迁移率晶体管。
步骤一,淀积P型GaN漏电隔离层,如图3(a)。
选用自支撑氮化镓衬底,并将其置于反应室中,使用金属有机物化学气相淀积技术,淀积厚度为500nm的P型GaN漏电隔离层。
淀积P型GaN漏电隔离层采用的工艺条件是:温度为1100℃,压强为40Torr,氨气流量为2000sccm,镓源流量为100sccm,镁源流量为20sccm,氮气流量为3000sccm。
步骤二,淀积GaN缓冲层,如图3(b)。
使用金属有机物化学气相淀积技术在P型GaN漏电隔离层上淀积厚度为10μm的GaN缓冲层。
淀积GaN缓冲层采用的工艺条件是:温度为1100℃,压强为40Torr,氨气流量为2000sccm,镓源流量为100sccm,氢气流量为3000sccm。
步骤三,淀积GaN沟道层,如图3(c)。
使用金属有机物化学气相淀积技术在GaN缓冲层上淀积厚度为20nm的GaN沟道层。
淀积GaN沟道层采用的工艺条件是:温度为1100℃,压强为40Torr,氨气流量为2000sccm,镓源流量为100sccm,氢气流量为3000sccm。
步骤四,淀积AlN插入层,如图3(d)。
使用金属有机物化学气相淀积技术在GaN沟道层上淀积厚度为1nm的AlN插入层。
淀积AlN插入层采用的工艺条件是:温度为1100℃,压强为40Torr,铝源流量为10sccm,氨气流量为2000sccm,氢气流量为3000sccm。
步骤五,淀积AlGaN势垒层,如图3(e)。
使用金属有机物化学气相淀积技术在AlN插入层上淀积厚度为30nm的Al0.25Ga0.75N势垒层。
淀积Al0.25Ga0.75N势垒层采用的工艺条件是:温度为1100℃,压强为40Torr,氨气流量为2000sccm,铝源流量为20sccm,镓源流量为100sccm,氢气流量为3000sccm。
步骤六,制作源电极和漏电极,如图3(f)。
采用光刻工艺在AlGaN势垒层表面选定源电极和漏电极欧姆接触区域,向欧姆接触区域注入浓度为3×1019cm-3的n型Si离子;再采用电子束蒸发工艺,在源电极和漏电极欧姆接触区域上淀积厚度为0.02μm/0.05μm/0.04μm/0.04μm的Ti/Al/Ni/Au金属组合,并在温度为830℃的氮气气氛进行快速热退火30s,形成源电极和漏电极。
电子束蒸发采用的工艺条件是:真空度小于1.2×10-3Pa,功率为400W,蒸发速率为
Figure BDA0003173914270000051
步骤七,使用原子层淀积工艺在AlGaN势垒层上淀积厚度为10nm的Al2O3绝缘栅介质层,如图3(g)。
步骤八,制作栅电极,如图3(h)。
采用光刻工艺在Al2O3绝缘栅介质层上选定栅极图形,使用电子束蒸发工艺在Al2O3绝缘栅介质层上淀积金属,制作栅极,其中所淀积的金属为Ni/Au金属组合,金属厚度为0.02μm/0.3μm。
电子束蒸发采用的工艺条件是:真空度小于1.2×10-3Pa,功率为400W,蒸发速率为
Figure BDA0003173914270000061
完成器件制作。
实施例二,制作衬底采用厚膜氮化镓基板材料、InGaN沟道层厚度为10nm、InAlN势垒层厚度为12nm的同质外延氮化镓高电子迁移率晶体管。
步骤1,在厚膜氮化镓基板材料上淀积P型GaN漏电隔离层,如图3(a)。
选用厚膜氮化镓基板材料,并将其置于反应室中,使用金属有机物化学气相淀积技术,在温度为1050℃,压强为40Torr,氨气流量为2000sccm,镓源流量为120sccm,氮气流量为3000sccm,镁源流量为30sccm的工艺条件下,在厚膜氮化镓基板材料上淀积厚度为100nm的P型GaN漏电隔离层。
步骤2,在P型GaN漏电隔离层上淀积GaN缓冲层,如图3(b)。
使用金属有机物化学气相淀积技术,在温度为1050℃,压强为40Torr,氨气流量为2000sccm,镓源流量为120sccm,氢气流量为3000sccm的工艺条件下,在P型GaN漏电隔离层上淀积厚度为500nm的GaN缓冲层。
步骤3,在GaN缓冲层上淀积In0.05Ga0.95N沟道层,如图3(c)。
使用金属有机物化学气相淀积技术,在温度为740℃,压强为200Torr,镓源流量为60sccm,铟源流量为120sccm,氨气流量为2000sccm,氮气流量为3000sccm的工艺条件下,在GaN缓冲层上淀积厚度为10nm的In0.05Ga0.95N沟道层。
步骤4,在In0.05Ga0.95N沟道层上淀积AlN插入层,如图3(d)。
使用金属有机物化学气相淀积技术,在温度为740℃,压强为200Torr,铝源流量为6sccm,氨气流量为2000sccm,氮气流量为3000sccm的工艺条件下,在In0.05Ga0.95N沟道层上淀积厚度为1.5nm的AlN插入层。
步骤5,在AlN插入层上淀积In0.17Al0.83N势垒层,如图3(e)。
使用金属有机物化学气相淀积技术,在温度为740℃,压强为200Torr,铝源流量为6sccm,铟源流量为120sccm,氨气流量为2000sccm,氮气流量为3000sccm的工艺条件下,在AlN插入层上淀积12nm的In0.17Al0.83N势垒层。
步骤6,制作源电极和漏电极,如图3(f)
采用光刻工艺在In0.17Al0.83N势垒层表面选定源电极和漏电极欧姆接触区域,向欧姆接触区域注入浓度为5×1019cm-3的n型Si离子;再采用电子束蒸发工艺,在真空度小于1.2×10-3Pa,功率为600W,蒸发速率为
Figure BDA0003173914270000071
的工艺条件下,在源电极和漏电极欧姆接触区域上淀积厚度为0.05μm/0.12μm/0.08μm/0.08μm的Ti/Al/Ni/Au金属组合,并在温度为830℃的氮气气氛进行快速热退火30s,形成源电极和漏电极。
步骤7,使用原子层淀积工艺,在InAlN势垒层上淀积厚度为20nm的HfO2绝缘栅介质层,如图3(g)。
步骤8,制作栅电极,如图3(h)
采用光刻工艺在HfO2绝缘栅介质层上选定栅极图形,使用电子束蒸发技术,在真空度小于1.2×10-3Pa,功率为600W,蒸发速率为
Figure BDA0003173914270000072
的工艺条件下,在HfO2绝缘栅介质层上淀积金属,制作栅极,其中所淀积的金属为Ni/Au金属组合,金属厚度为0.04μm/0.5μm,完成器件制作。
实施例三,制作衬底采用自支撑氮化镓衬底、GaN沟道层厚度为50nm、ScAlN势垒层厚度为5nm的同质外延氮化镓高电子迁移率晶体管。
步骤A,选用自支撑氮化镓衬底,并将其置于反应室中,使用金属有机物化学气相淀积技术,在温度为1150℃,压强为40Torr,氨气流量为2000sccm,镓源流量为90sccm,氮气流量为3000sccm,镁源流量为10sccm的工艺条件下,在自支撑氮化镓衬底上淀积厚度为1000nm的P型GaN漏电隔离层,如图3(a)。
步骤B,使用金属有机物化学气相淀积技术,在温度为1150℃,压强为40Torr,氨气流量为2000sccm,镓源流量为90sccm,氢气流量为3000sccm的工艺条件下,在P型GaN漏电隔离层上淀积厚度为5μm的GaN缓冲层,如图3(b)。
步骤C,使用金属有机物化学气相淀积技术,在温度为1150℃,压强为40Torr,氨气流量为2000sccm,镓源流量为90sccm,氢气流量为3000sccm的工艺条件下,在GaN缓冲层上淀积厚度为50nm的GaN沟道层,如图3(c)。
步骤D,使用金属有机物化学气相淀积技术,在温度为1150℃,压强为40Torr,铝源流量为4sccm,氨气流量为2000sccm,氢气流量为3000sccm的工艺条件下,在GaN沟道层上淀积厚度为2nm的AlN插入层,如图3(d)。
步骤E,使用金属有机物化学气相淀积技术,在温度为900℃,压强为200Torr,氨气流量为2000sccm,铝源流量为4sccm,钪源流量为20sccm,氢气流量为3000sccm的工艺条件下,在AlN插入层上淀积厚度为5nm的Sc0.18Al0.82N势垒层,如图3(e)。
步骤F,采用光刻工艺在ScAlN势垒层表面选定源电极和漏电极欧姆接触区域,向欧姆接触区域注入浓度为1×1019cm-3的n型Si离子;再采用电子束蒸发工艺,设置真空度小于1.2×10-3Pa,功率为500W,蒸发速率为
Figure BDA0003173914270000081
的工艺条件,在源电极和漏电极欧姆接触区域上淀积厚度为0.02μm/0.2μm/0.05μm/0.05μm的Ti/Al/Ni/Au金属组合,并在温度为830℃的氮气气氛进行快速热退火30s,形成源电极和漏电极,如图3(f)。
步骤G,使用原子层淀积工艺在ScAlN势垒层上淀积厚度为5nm的Al2O3绝缘栅介质层,如图3(g)。
步骤H,采用光刻工艺在Al2O3绝缘栅介质层上选定栅极图形,使用电子束蒸发技术,在真空度小于1.2×10-3Pa,功率为500W,蒸发速率为
Figure BDA0003173914270000082
的工艺条件下,在Al2O3绝缘栅介质层上淀积厚度为0.03μm/0.4μm的Ni/Au金属组合,制作栅极,完成器件制作,如图3(h)。
以上描述仅是本发明的三个具体事例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明的内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节的各种修改和改变,但是这些基于本发明思想的修正和改变仍在本发明的权利要求范围之内。

Claims (10)

1.一种基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管,自下而上,包括衬底(1)、沟道层(4)、AlN插入层(5)、势垒层(6),其特征在于:
所述衬底(1)采用自支撑氮化镓衬底或厚膜氮化镓基板材料,且与沟道层(4)之间设有P型GaN漏电隔离层(2)和GaN缓冲层(3),用于隔离和屏蔽衬底表面吸附Si杂质引起的寄生漏电通道;
所述势垒层(6)的上部依次设有绝缘栅介质层(7)和栅电极(10),该势垒层(6)的两侧均为欧姆接触区,其上分别设置源电极(8)和漏电极(9)。
2.如权利要求1所述的晶体管,其特征在于:
所述P型GaN漏电隔离层(2),其厚度为100nm-1000nm;
所述GaN缓冲层(3),其厚度为500nm-10μm。
3.如权利要求1所述的晶体管,其特征在于:
所述沟道层(4),采用GaN或InGaN,其厚度为10nm-50nm;
所述AlN插入层(5),其厚度为1nm-2nm。
4.如权利要求1所述的晶体管,其特征在于:
所述势垒层(6),采用AlGaN、InAlN、ScAlN中的任意一种,其厚度为5nm-30nm;
所述绝缘栅介质层(7),采用Al2O3或HfO2介质层,其厚度为5nm-20nm。
5.一种基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管的制作方法,其特征在于,包括如下:
1)在衬底基片(1)上,利用金属有机物化学气相淀积方法生长厚度为100nm-1000nm的P型GaN漏电隔离层(2);
2)用金属有机物化学气相淀积方法,在P型GaN漏电隔离层(2)上生长厚度为500nm-10μm的GaN缓冲层(3);
3)用金属有机物化学气相淀积方法,在GaN缓冲层(3)上生长厚度为10nm-50nm的沟道层(4);
4)用金属有机物化学气相淀积方法,在沟道层(4)上生长厚度为1nm-2nm的AlN插入层(5);
5)用金属有机物化学气相淀积方法,在AlN插入层(5)上生长厚度为5nm-30nm的势垒层(6);
6)采用光刻工艺在势垒层(6)两侧选定源电极和漏电极欧姆接触区域,向欧姆接触区域注入浓度为(1~5)×1019cm-3的n型Si离子;再采用电子束蒸发工艺,在源电极和漏电极欧姆接触区域淀积欧姆接触金属Ti/Al/Ni/Au,并在830℃氮气气氛下退火,形成源电极(8)和漏电极(9);
7)采用原子层淀积工艺,在势垒层(6)的上方生长绝缘栅介质层(7);
8)采用光刻工艺在绝缘栅介质层(7)表面选定栅电极图形,再采用电子束蒸发工艺,在绝缘栅介质层(7)上淀积Ni/Au金属组合,形成栅电极(10),完成器件制作。
6.如权利要求5所述的制作方法,其特征在于:所述1)中的金属有机物化学气相淀积,其工艺条件是:温度为1050℃-1150℃,压强为40Torr,氨气流量为2000sccm,镓源流量为90sccm-120sccm,氮气流量为3000sccm,镁源流量为10sccm-30sccm。
7.如权利要求5所述的制作方法,其特征在于:所述2)中的金属有机物化学气相淀积,其工艺条件是:温度为1050℃-1150℃,压强为40Torr,氨气流量为2000sccm,氢气流量为3000sccm,镓源流量为90sccm-120sccm。
8.如权利要求5所述的制作方法,其特征在于:所述3)中的金属有机物化学气相淀积,其工艺条件是:温度为740℃-1150℃,压强为40Torr-200Torr,氨气流量为2000sccm,氢气流量为3000sccm,氮气流量为3000sccm,镓源流量为60sccm-100sccm,铟源流量为120sccm。
9.如权利要求5所述的制作方法,其特征在于:所述4)中的金属有机物化学气相淀积,其工艺条件是:温度为740℃-1150℃,压强为40Torr-200Torr,铝源流量为4sccm-10sccm,氨气流量为2000sccm,氢气流量为3000sccm,氮气流量为3000 sccm。
10.如权利要求5所述的制作方法,其特征在于:所述5)中的金属有机物化学气相淀积,其工艺条件是:温度为740℃-1100℃,,压强为40Torr-200Torr,氨气流量为2000sccm,氢气流量为3000sccm,氮气流量为3000sccm,铝源流量为4sccm-10sccm,镓源流量为100sccm,铟源流量为120sccm,钪源流量为20sccm。
CN202110826341.4A 2021-07-21 2021-07-21 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法 Active CN113555431B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110826341.4A CN113555431B (zh) 2021-07-21 2021-07-21 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110826341.4A CN113555431B (zh) 2021-07-21 2021-07-21 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法

Publications (2)

Publication Number Publication Date
CN113555431A true CN113555431A (zh) 2021-10-26
CN113555431B CN113555431B (zh) 2022-12-02

Family

ID=78132438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110826341.4A Active CN113555431B (zh) 2021-07-21 2021-07-21 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法

Country Status (1)

Country Link
CN (1) CN113555431B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115148734A (zh) * 2022-06-24 2022-10-04 西安电子科技大学广州研究院 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备
CN117542876A (zh) * 2024-01-10 2024-02-09 英诺赛科(珠海)科技有限公司 一种半导体器件及半导体器件的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130075753A1 (en) * 2011-09-27 2013-03-28 Sumitomo Electric Industries, Ltd. Semiconductor device
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
CN107170671A (zh) * 2017-06-22 2017-09-15 广东省半导体产业技术研究院 一种基于离子注入的GaN功率器件及其制造方法
CN107393956A (zh) * 2017-07-06 2017-11-24 中国科学院半导体研究所 包含p型超晶格的增强型高电子迁移率晶体管及制备方法
CN107564799A (zh) * 2017-08-23 2018-01-09 中国科学院半导体研究所 GaN衬底的表面处理方法
CN111180311A (zh) * 2019-11-15 2020-05-19 深圳第三代半导体研究院 一种降低GaN衬底与外延层界面处Si浓度的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130075753A1 (en) * 2011-09-27 2013-03-28 Sumitomo Electric Industries, Ltd. Semiconductor device
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
CN107170671A (zh) * 2017-06-22 2017-09-15 广东省半导体产业技术研究院 一种基于离子注入的GaN功率器件及其制造方法
CN107393956A (zh) * 2017-07-06 2017-11-24 中国科学院半导体研究所 包含p型超晶格的增强型高电子迁移率晶体管及制备方法
CN107564799A (zh) * 2017-08-23 2018-01-09 中国科学院半导体研究所 GaN衬底的表面处理方法
CN111180311A (zh) * 2019-11-15 2020-05-19 深圳第三代半导体研究院 一种降低GaN衬底与外延层界面处Si浓度的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
G.KOBLMULLLER ET AL: "High-temperature molecular beam epitaxial growth of AlGaN/GaN on GaN templates with reduced interface impurity levels", 《JOURNAL OF APPLIED PHYSICS》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115148734A (zh) * 2022-06-24 2022-10-04 西安电子科技大学广州研究院 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备
CN115148734B (zh) * 2022-06-24 2024-04-09 西安电子科技大学广州研究院 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备
CN117542876A (zh) * 2024-01-10 2024-02-09 英诺赛科(珠海)科技有限公司 一种半导体器件及半导体器件的制作方法

Also Published As

Publication number Publication date
CN113555431B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
CN112542508B (zh) ScAlN/GaN高电子迁移率晶体管及其制作方法
CN112736131B (zh) YAlN/GaN高电子迁移率晶体管及其制作方法
WO2012056770A1 (ja) 半導体装置およびその製造方法
CN113314590B (zh) 一种氮化物高电子迁移率晶体管及其制作方法
CN113555431B (zh) 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法
WO2019144915A1 (zh) 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
US20030203604A1 (en) Methods of fabricating layered structure and semiconductor device
CN111384171B (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
CN113314597B (zh) 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN102222690B (zh) 氮化物系半导体晶片以及氮化物系半导体装置
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN112951910A (zh) BAlN/GaN高电子迁移率晶体管及其制作方法
CN114121656B (zh) 一种基于硅衬底的新型hemt器件的制备方法及器件
CN111009579A (zh) 半导体异质结构及半导体器件
CN115799331A (zh) 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件
CN115763533A (zh) 凹槽填充介质隔离漏电的同质外延GaN HEMT器件及其制作方法
CN109599437A (zh) 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法
CN212542443U (zh) 一种氮化镓晶体管结构及氮化镓基外延结构
CN113314598A (zh) 一种金刚石基氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN111584626B (zh) 一种增强型hemt器件结构及其制备方法
CN114725214A (zh) 一种多层钝化凹槽栅mis-hemt器件及其制备方法
CN112635552A (zh) 多栅极场板结构hemt器件及其制备方法
CN112750691A (zh) 氮极性面GaN材料及同质外延生长方法
CN110767746A (zh) 一种在位生长介质层作为帽层的hemt结构及其制作方法
CN110838518A (zh) 一种hemt器件的外延结构及其制备方法和应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant