CN111180311A - 一种降低GaN衬底与外延层界面处Si浓度的方法 - Google Patents

一种降低GaN衬底与外延层界面处Si浓度的方法 Download PDF

Info

Publication number
CN111180311A
CN111180311A CN201911117597.7A CN201911117597A CN111180311A CN 111180311 A CN111180311 A CN 111180311A CN 201911117597 A CN201911117597 A CN 201911117597A CN 111180311 A CN111180311 A CN 111180311A
Authority
CN
China
Prior art keywords
gan
substrate
interface
concentration
carrier gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911117597.7A
Other languages
English (en)
Other versions
CN111180311B (zh
Inventor
刘新科
贲建伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest University of Science and Technology
Original Assignee
Shenzhen Third Generation Semiconductor Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Third Generation Semiconductor Research Institute filed Critical Shenzhen Third Generation Semiconductor Research Institute
Priority to CN201911117597.7A priority Critical patent/CN111180311B/zh
Publication of CN111180311A publication Critical patent/CN111180311A/zh
Application granted granted Critical
Publication of CN111180311B publication Critical patent/CN111180311B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种降低GaN衬底与外延层界面处Si浓度的方法，包括S1.选取GaN同质衬底，对GaN衬底进行预处理以露出原子台阶形貌；S2.在外延系统中外延生长GaN基材料；S3.在不低于500℃下，持续通入保护气体对所述GaN基材料进行热处理以增大界面处原子扩散驱动力，利用该方法可有效降低GaN衬底与外延层界面处Si杂质浓度，降低基于此方法所制备器件的漏电流，有利于提升所制备器件性能。

Description

一种降低GaN衬底与外延层界面处Si浓度的方法
技术领域
本发明属于半导体器件工艺领域，具体为一种降低GaN衬底与外延层界面处Si浓度的方法。
背景技术
作为宽禁带半导体材料，GaN基半导体材料具有直接带隙、宽禁带、高击穿场强等优点及自发极化、压电极化特性，是制备光电子器件以及高压、高频电力电子器件的理想材料。目前获得GaN基材料主要分为两种，一种是在蓝宝石(Al2O3)、碳化硅(SiC)以及硅(Si)等异质衬底上外延生长GaN材料以及器件结构，然而由于GaN基材料(包括GaN，AlGaN，AlN，InGaN，InN)与异质衬底之间存在较大的晶格失配以及热失配，使外延材料中存在大量位错，影响所制备器件的性能；另一种是在GaN同质衬底上外延生长GaN基材料，利用该方法可获得高结晶质量的GaN基材料，并可以进一步提高所制备器件性能。在早期研究中，受限于GaN同质衬底难以获得且价格昂贵因素影响，研究人员多是在异质衬底上外延生长GaN基材料。随着技术的进步，目前使用GaN同质衬底成本已经大大降低，而在异质衬底上外延生长GaN基材料的结晶质量也已经难以继续提升。因此，在GaN同质衬底上外延生长GaN基材料并制备相关器件是大势所趋。Si是GaN基材料主要的n型掺杂源之一，在制备GaN同质衬底过程中涉及到研磨抛光等复杂工艺，会使GaN同质衬底表面存在高浓度Si原子，在外延结束后，高浓度的Si原子依然存在于GaN同质衬底与外延层界面处，导致界面处载流子浓度极大提高，降低材料电阻率，引起器件衬底严重的漏电现象，对所制备器件性能造成不良影响。
发明内容
为解决上述问题，本发明提供一种降低GaN衬底与外延层界面处Si浓度的方法，包括
S1.选取GaN同质衬底，对GaN衬底进行预处理以露出原子台阶形貌并修复表面机械损伤；
S2.在外延系统中外延生长GaN基材料；
S3.在不低于500℃，持续通入保护气体对所述GaN基材料依次进行热处理以降低GaN同质衬底与GaN基外延材料界面处的Si浓度。
优选的，所述S1中预处理方式为：在温度>900℃，NH3与H2混合氛围中，其中H2作为还原性气体用于刻蚀GaN同质衬底表面的机械损伤，氨气作为保护性气体可防止衬底表面分解过于严重，H2与NH3体积比为1:1-10:1，混合气体流速为0.1L/min-10L/min吹扫所述同质衬底8min-15min，使GaN同质衬底露出台阶形貌。
优选的，所述外延系统为金属有机化学气相沉积(MOCVD)、分子束外延(MBE)或氢化物气相外延(HVPE)。
优选的，所述S2中外延生长条件包括：在压力<400mBar的反应室内，温度>500℃下，NH3作为N源，H2或N2作为载气，载气流速为0.1L/min-10L/min进行吹扫。
优选的，所述S3中热处理条件为500℃～1300℃下，以H2或者N2作为载气并持续通入NH3为所述保护气体，载气与NH3的体积比为1:1-10:1，载气流速为0.1L/min-10L/min进行吹扫。
优选的，所述S3中热处理条件还可以为选择一GaN基片覆盖所述GaN基材料，在500℃～1500℃下持续通入惰性气体为所述保护气体，保护气体流速为0.1L/min-10L/min进行吹扫。
优选的，所述GaN基材料包括GaN，AlGaN，AlN，InGaN或InN。
优选的，所述GaN基盖片包括GaN，AlGaN，AlN，InGaN或InN。
利用高温热处理降低GaN同质衬底与外延层之间Si杂质浓度的原理如下：对于Si原子掺杂的GaN材料体系中而言，体系的总吉布斯自由能可表示为：
G＝XSiGSi+XGaNGGaN+ΔGmix (1)
其中X表示物质的含量，即本体系中所含有相对应化学物质的物质的量mol，对于固定的体系而言，浓度越高含量越大)，G表示吉布斯自由能。而根据吉布斯自由能与焓变H、熵变S之间的关系，有：
ΔGmix＝ΔHmix-TΔSmix (2)
其中T表示开氏温度。对于处于热平衡状态的理想固溶体体系，其焓变为0，即ΔHmix＝0。根据统计热力学的混合熵公式，可得：
ΔSmix＝R(XSilnXSi+XGaNlnXGaN) (3)
将式(2)与式(3)带入到式(1)中，可得混合后体系的吉布斯自由能为：
G＝(GSi+RTlnXSi)XSi+(GGaN+RTlnXGaN)XGaN (4)
则Si原子的化学势为：
uSi＝GSi+RTlnXSi (5)
由式(5)可知，Si原子的化学势随着浓度的增大而增大。而扩散的驱动力是化学势梯度，即单位距离内化学势的差值。由原子扩散驱动力公式：
Figure BDA0002274496610000021
可知原子化学势梯度越大，则越扩散的驱动力越大。而由式(5)可以推导得出Si原子的化学势梯度随温度的升高而增大，其扩散驱动力随温度升高而增大。因此，我们利用高温热处理方法提高环境温度，增大Si原子扩散驱动力，从而降低GaN同质衬底与外延层界面处的Si原子浓度。
为降低在GaN同质衬底与外延层界面处的Si原子浓度，提高GaN同质衬底与外延层之间的电阻率，降低所制备器件衬底漏电流并进一步提高同质外延GaN基器件工作性能，本发明提出一种利用高温热处理方法降低GaN同质衬底与外延层界面Si原子浓度的方法。利用Si原子在界面处以及外延层中的化学势梯度(浓度梯度)，通过高温热处理方法为Si原子扩散提供驱动力，促使界面处高浓度的Si原子向低浓度区扩散，从而降低界面处Si原子浓度，会导致界面处自由电子载流子浓度下降，提高GaN同质衬底与外延层之间的电阻率，最终可降低所制备器件衬底漏电流，提高器件性能，所述器件包括但不限于制备高性能GaN基PN结器件，MOSFET器件以及增强型HEMT等器件。
附图说明
图1为本发明实施例在GaN同质衬底上外延生长GaN基外延层结构示意图
图2为本发明实施例降低GaN同质衬底与外延层界面处Si原子浓度方法示意图
图3为本发明实施例热处理前后Si原子归一化浓度分布对比示意图
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
实施例本实施例提供一种降低GaN同质衬底与InGaN外延层界面处Si浓度的方法，如图2所示，具体包括如下步骤：
步骤1：将GaN同质衬底放置在MOCVD反应腔中，在高温(>900℃)下，NH3与H2体积比为1:5，NH3与H2混合气体流速为5L/min，吹扫衬底10分钟；由于GaN同质衬底经过抛光工艺，表面为抛光形貌而非原子台阶形貌，同时表面还存在机械损伤，不利于后续GaN基材料外延生长，因此在进行材料生长前需要对衬底进行预处理以露出台阶形貌；
步骤2：在GaN同质衬底衬底上外延生长GaN基材料，反应条件为温度大于500℃，外延生反应室压力<400mBar，NH3作为N源，TMGa作为Ga源，TMIn作为In源，H2或N2作为载气，载气与NH3体积比为8:1下，载气流速为8L/min进行吹扫。
步骤3：在步骤2基础上，对所获得的样品进行高温热处理。热处理可以为原位热处理，原位热处理温度需大于500℃，否则Si浓度降低效果不明显，需小于1300℃且一直通入NH3作为保护性气体，以防衬底以及外延层分解；热处理还可以为异位热处理，异位热处理选择一GaN基盖片覆盖GaN材料表面以防止在热处理过程中GaN材料发生分解。同时，在热处理过程中通入惰性气体作为保护性气体，热处理温度大于500℃且小于1500℃，以防止衬底以及外延层材料发生氧化等化学反应。
如图1所示，为生长的外延结构，在GaN衬底与InGaN外延层界面处的Si浓度分布如图3所示，为热处理前后Si原子归一化浓度分布对比示意图，由图可知两次热处理后界面处高浓度的Si原子向GaN衬底和InGaN外延层低浓度区扩散，促使界面处Si浓度明显降低，提高了GaN同质衬底与外延层之间的电阻率，降低所制备器件衬底漏电流，并进一步提高同质外延GaN基器件工作性能。
以上所述仅是本发明的较佳实施例而已，并非对本发明做任何形式的限制。虽然本发明已以较佳实例揭露如上，然而并非用以限定本发明。任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述所述的方法及技术内容做出些许的更改或修饰为等同变化的等效实施例，但凡是未脱离本发明技术发案的内容，依据本发明的技术实质对以上实例所做的任何简单修改、等同变化与修饰，仍属于本发明技术方案的范围。

Claims (8)

1.一种降低GaN衬底与外延层界面处Si浓度的方法，其特征在于：包括
S1.选取GaN同质衬底，对GaN衬底进行预处理以露出原子台阶形貌；
S2.在外延系统中外延生长GaN基材料；
S3.在不低于500℃，持续通入保护气体对所述GaN基材料进行热处理以增大界面处原子扩散驱动力，降低Si浓度。
2.如权利要求1所述的方法，其特征在于：所述S1中预处理方式为在温度>900℃，NH3与H2体积比1:1-10:1，NH3与H2的混合气体于0.1L/min-10L/min的流速下吹扫所述同质衬底8min-15min。
3.如权利要求1所述的方法，其特征在于：所述S2中外延系统为MOCVD、MBE或HVPE。
4.如权利要求1所述的方法，其特征在于：所述S2中外延生长条件包括在压力<400mBar的外延系统内，温度>500℃下，NH3作为N源，H2或N2作为载气，所述载气于0.1L/min-10L/min的流速为进行吹扫。
5.如权利要求1所述的方法，其特征在于：所述S3中热处理条件为500℃～1300℃下，以H2或者N2作为载气，持续通入NH3作为所述保护气体，所述载气与NH3的比例为1:1-10:1，所述载气于0.1L/min-10L/min的流速下进行吹扫。
6.如权利要求1所述的方法，其特征在于：所述S3中热处理条件为选择一GaN基片覆盖所述GaN基材料表面，在500℃～1500℃下持续通入惰性气体为所述保护气体，所述保护气体于0.1L/min-10L/min流速下进行吹扫。
7.如权利要求1所述的方法，其特征在于：所述GaN基材料包括GaN，AlGaN，AlN，InGaN或InN。
8.如权利要求1所述的方法，其特征在于：所述GaN基盖片包括GaN，AlGaN，AlN，InGaN或InN。
CN201911117597.7A 2019-11-15 2019-11-15 一种降低GaN衬底与外延层界面处Si浓度的方法 Active CN111180311B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911117597.7A CN111180311B (zh) 2019-11-15 2019-11-15 一种降低GaN衬底与外延层界面处Si浓度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911117597.7A CN111180311B (zh) 2019-11-15 2019-11-15 一种降低GaN衬底与外延层界面处Si浓度的方法

Publications (2)

Publication Number Publication Date
CN111180311A true CN111180311A (zh) 2020-05-19
CN111180311B CN111180311B (zh) 2022-08-09

Family

ID=70657187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911117597.7A Active CN111180311B (zh) 2019-11-15 2019-11-15 一种降低GaN衬底与外延层界面处Si浓度的方法

Country Status (1)

Country Link
CN (1) CN111180311B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555431A (zh) * 2021-07-21 2021-10-26 西安电子科技大学 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法
CN113594021A (zh) * 2021-07-21 2021-11-02 东莞市中镓半导体科技有限公司 硅基GaN-HEMT外延结构的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600177A (en) * 1993-12-28 1997-02-04 Nec Corporation Semiconductor device having an electrically conductive layer including a polycrystalline layer containing an impurity and a metallic silicide layer
CN104576391A (zh) * 2013-10-18 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种pmos器件及其制备方法
CN104804649A (zh) * 2015-04-24 2015-07-29 清华大学 一种用于氮化镓的抛光液
CN107564799A (zh) * 2017-08-23 2018-01-09 中国科学院半导体研究所 GaN衬底的表面处理方法
CN107706232A (zh) * 2017-11-13 2018-02-16 江苏华功半导体有限公司 一种原位MIS栅结构常关型GaN基晶体管及制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600177A (en) * 1993-12-28 1997-02-04 Nec Corporation Semiconductor device having an electrically conductive layer including a polycrystalline layer containing an impurity and a metallic silicide layer
CN104576391A (zh) * 2013-10-18 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种pmos器件及其制备方法
CN104804649A (zh) * 2015-04-24 2015-07-29 清华大学 一种用于氮化镓的抛光液
CN107564799A (zh) * 2017-08-23 2018-01-09 中国科学院半导体研究所 GaN衬底的表面处理方法
CN107706232A (zh) * 2017-11-13 2018-02-16 江苏华功半导体有限公司 一种原位MIS栅结构常关型GaN基晶体管及制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘新科等: "《杂质吸附对背栅MoS2场效应晶体管电学性能的影响》", 《电子器件》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555431A (zh) * 2021-07-21 2021-10-26 西安电子科技大学 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法
CN113594021A (zh) * 2021-07-21 2021-11-02 东莞市中镓半导体科技有限公司 硅基GaN-HEMT外延结构的制作方法
CN113555431B (zh) * 2021-07-21 2022-12-02 西安电子科技大学 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法

Also Published As

Publication number Publication date
CN111180311B (zh) 2022-08-09

Similar Documents

Publication Publication Date Title
Lin et al. GaN grown on hydrogen plasma cleaned 6H‐SiC substrates
CN105655238A (zh) 基于石墨烯与磁控溅射氮化铝的硅基氮化镓生长方法
US8399367B2 (en) Process for high-pressure nitrogen annealing of metal nitrides
CN111180311B (zh) 一种降低GaN衬底与外延层界面处Si浓度的方法
KR101951838B1 (ko) 탄화규소 에피 웨이퍼 제조 방법
WO2009148930A1 (en) Method of reducing memory effects in semiconductor epitaxy
CN114664642B (zh) 基于iii族氮化物同质外延的hemt结构、其制备方法及应用
CN104867818A (zh) 一种减少碳化硅外延材料缺陷的方法
WO2018159646A1 (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
US7615390B2 (en) Method and apparatus for forming expitaxial layers
CN102057463B (zh) 氮化合物半导体基板的制造方法和氮化合物半导体基板、单晶SiC基板的制造方法和单晶SiC基板
CN107887255B (zh) 一种高阻GaN薄膜外延生长的方法
US7358112B2 (en) Method of growing a semiconductor layer
WO2012029216A1 (ja) 化合物半導体の製造方法
CN114250510B (zh) 一种用于氮化镓基射频器件的外延结构及其制备方法
EP4299802A1 (en) Nitride semiconductor substrate and manufacturing method therefor
CN114334651A (zh) 一种基于超薄氮化镓自支撑衬底的hemt制备方法
JP4699420B2 (ja) 窒化物膜の製造方法
Papasouliotis et al. Epitaxial III-nitride film growth in a single wafer rotating disk MOCVD reactor
JP2015151291A (ja) 窒化物半導体自立基板及びその製造方法並びに半導体デバイス
CN112885708B (zh) 一种碳化硅同质外延材料的制备方法
Mao et al. Comparative study of the effect of H2 addition on ZnO films grown by different zinc and oxygen precursors
US11640906B2 (en) Crystal laminate, semiconductor device and method for manufacturing the same
JP2009302098A (ja) 窒素化合物半導体基板の製造方法および窒素化合物半導体基板
JPH0529653A (ja) 半導体素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Liu Xinke

Inventor after: Ben Jianwei

Inventor after: Gao Bo

Inventor before: Liu Xinke

Inventor before: Ben Jianwei

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230331

Address after: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA

Address before: Taizhou building, No. 1088, Xueyuan Avenue, Xili University Town, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute