CN116598310B - GaN基宽输入功率范围整流芯片及其制作方法、整流器 - Google Patents

GaN基宽输入功率范围整流芯片及其制作方法、整流器 Download PDF

Info

Publication number
CN116598310B
CN116598310B CN202310874138.3A CN202310874138A CN116598310B CN 116598310 B CN116598310 B CN 116598310B CN 202310874138 A CN202310874138 A CN 202310874138A CN 116598310 B CN116598310 B CN 116598310B
Authority
CN
China
Prior art keywords
layer
hemt
table top
gan
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310874138.3A
Other languages
English (en)
Other versions
CN116598310A (zh
Inventor
李国强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heyuan Choicore Photoelectric Technology Co ltd
Original Assignee
Heyuan Choicore Photoelectric Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heyuan Choicore Photoelectric Technology Co ltd filed Critical Heyuan Choicore Photoelectric Technology Co ltd
Priority to CN202310874138.3A priority Critical patent/CN116598310B/zh
Publication of CN116598310A publication Critical patent/CN116598310A/zh
Application granted granted Critical
Publication of CN116598310B publication Critical patent/CN116598310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种GaN基宽输入功率范围整流芯片及其制作方法、整流器，属于半导体领域，芯片包括第一二极管、第二二极管和HEMT，第一二极管和第二二极管均自衬底往芯片表面依次包括非掺杂GaN层、AlGaN势垒层以及同时露出P层和N层的PN结，HEMT自衬底往芯片表面依次包括非掺杂GaN层和AlGaN势垒层，HEMT上设置有源极、栅极和漏极，源极与第一二极管的P层及第二二极管的N层电连接，漏极与第二二极管的P层电连接，第一二极管的N层连接有输入引脚，漏极连接有输出引脚，栅极连接有栅极引脚。通过HEMT控制是否将与HEMT并联的二极管短路，从而切换整流芯片的工作挡位，能够适应不同功率的输入电路。

Description

GaN基宽输入功率范围整流芯片及其制作方法、整流器
技术领域
本发明涉及一种GaN基宽输入功率范围整流芯片及其制作方法、整流器，属于半导体领域。
背景技术
整流器作为一种在国防、电能传输等领域具有重要作用的功率电子元器件而备受各界关注。传统的硅基整流晶闸管由于材料本身禁带宽度窄、电子饱和迁移速率低、热导系数低等缺点，造成器件体积大、反向漏电流大、中频工作条件下发热严重，性能稳定性差等问题，难以满足日益增长的器件小型化、集成化、高频化需求，因此急需开发一种能应用于高频宽输入功率领域并同时满足器件小型化、集成化应用需求的新一代整流器件。以GaN为代表的第三代氮化物半导体材料相比于传统Si基材料，具有更宽的禁带宽度、更高的临界击穿电场、更高的极限工作温度与饱和更高的电子迁移率等优异特性，用氮化镓制作整流器有望适用于更高电压、更高频的工作场景，提高整流器的稳定性。
此外，由于二极管本身存在反向击穿电压，使用二极管整流的整流电路的转换效率在偏离最佳输入功率时迅速下降，导致整流电路只能在较窄的输入功率范围内获得高整流效率。
发明内容
为了克服现有技术的不足，本发明提供一种GaN基宽输入功率范围整流芯片及其制作方法，能够将一个HEMT和两个二极管整合在同一衬底上，利用HEMT切换整流芯片的工作挡位，并提供一种整流器。
本发明解决其技术问题所采用的技术方案是：
第一方面，本申请提供一种GaN基宽输入功率范围整流芯片的制作方法，包括以下步骤：
在衬底上依次沉积出非掺杂GaN层、AlGaN势垒层和PN结，得到外延片；
刻蚀所述外延片，以实现台面隔离，形成HEMT台面、第一PN台面和第二PN台面，并且所述第一PN台面和所述第二PN台面均局部刻蚀至同时露出P层和N层，所述HEMT台面局部刻蚀至顶面的两侧暴露出所述AlGaN势垒层；
制作电极，以使所述HEMT台面的顶部形成栅极，一侧的所述AlGaN势垒层形成源极，另一侧的所述AlGaN势垒层形成漏极，所述源极与所述第一PN台面的所述P层及所述第二PN台面的所述N层电连接，所述漏极与所述第二PN台面的所述P层电连接；
制作引脚，包括输入引脚、输出引脚和栅极引脚，得到所述GaN基宽输入功率范围整流芯片；所述输入引脚连接至所述第一PN台面的所述N层，所述输出引脚连接至所述漏极，所述栅极引脚连接至所述栅极。
本申请提供的GaN基宽输入功率范围整流芯片的制作方法能够在同一衬底上形成一个HEMT（高电子迁移率晶体管）和两个二极管，两个二极管串联，HEMT与其中一个二极管并联，能够通过HEMT控制是否将与HEMT并联的二极管短路，从而切换整流芯片的工作挡位，适应不同功率的输入电路。
进一步地，所述PN结自所述衬底往所述外延片表面的方向依次包括所述P层和所述N层；在所述刻蚀所述外延片的步骤中，所述HEMT台面完全刻蚀尽所述N层，且局部保留所述P层作为盖帽层，所述盖帽层的两侧刻蚀至暴露出所述AlGaN势垒层。
如此沉积在外延片中的P层在台面隔离后，成为第一PN台面和第二PN台面的PN结中的P层，也成为了HEMT台面上的P型盖帽层。HEMT中，非掺杂GaN层与AlGaN势垒层界面处极化诱导的静电荷会在界面以下形成二维电子气。盖帽层中的空穴会与下方的二维电子气结合，使二维电子气变得不连续，从而形成常关型HEMT，相比起容易过冲或失去功率控制的耗尽型HEMT，常关型HEMT稳定性更强，更适用于电源变换器中。并且常关型的HEMT在栅极未加电压时不将与HEMT并联的二极管短路，有利于保护电路，更加安全。
更进一步地，所述P层的厚度为150nm。
常规PN结中P层的厚度为30nm，在自衬底往上依次是非掺杂GaN层、AlGaN势垒层、P层、N层的情况下，PN结下方同样存在非掺杂GaN层与AlGaN势垒层界面，该界面形成的二维电子气会俘获P层中的部分空穴，将P层厚度设置为150nm，能够保证二极管和HEMT正常工作。
进一步地，所述刻蚀所述外延片的步骤包括：
在所述外延片上涂光刻胶，显影固化将要形成台面的区域，刻蚀所述外延片上的其余区域深至所述非掺杂GaN层，以实现台面隔离，形成所述HEMT台面、所述第一PN台面和所述第二PN台面；
在所述外延片上涂光刻胶，显影固化除所述第一PN台面局部、所述第二PN台面局部、所述HEMT台面以外的区域，刻蚀所述外延片深至所述P层，以使所述第一PN台面和所述第二PN台面均同时露出P层和N层，所述HEMT台面上的所述N层完全刻蚀尽；
在所述外延片上涂光刻胶，显影固化除所述HEMT台面局部以外的区域，刻蚀所述外延片深至所述AlGaN势垒层，以使所述HEMT台面局部保留所述P层作为盖帽层，所述盖帽层的两侧暴露出所述AlGaN势垒层。
进一步地，所述制作电极的步骤包括：
通过光刻、显影、蒸镀、除胶，实现欧姆电极的沉积，沉积后退火，形成所述第一PN台面的阴极、所述第二PN台面的阴极以及所述HEMT台面的源极和漏极；
沉积第一钝化层；
光刻、刻蚀所述第一钝化层，形成电极孔；
通过光刻、显影、蒸镀、除胶，形成所述第一PN台面的阳极、所述第二PN台面的阳极以及与所述HEMT台面的所述P层肖特基接触的所述栅极，并形成连接所述第一PN台面的阳极与所述第二PN台面的阴极的第一导线、连接所述第一导线与所述源极的第二导线、连接所述第二PN台面的阳极与所述漏极的第三导线。
进一步地，所述制作引脚的步骤包括：
在所述外延片表面沉积第二钝化层；
光刻、刻蚀所述第二钝化层，形成引脚孔；
通过光刻、显影、蒸镀、除胶，形成连接所述第一PN台面的所述N层的所述输入引脚、连接所述第三导线的所述输出引脚、连接所述栅极的所述栅极引脚。
进一步地，所述衬底和所述非掺杂GaN层之间还沉积有AlGaN缓冲层。
进一步地，所述AlGaN缓冲层的厚度为3μm，有利于缓解衬底与非掺杂GaN层之间的晶格失配。
第二方面，本申请提供一种GaN基宽输入功率范围整流芯片，在衬底上设置有第一二极管、第二二极管和HEMT，所述第一二极管和所述第二二极管均自所述衬底往芯片表面依次包括非掺杂GaN层、AlGaN势垒层以及同时露出P层和N层的PN结，所述HEMT自所述衬底往芯片表面依次包括所述非掺杂GaN层和所述AlGaN势垒层，所述HEMT上设置有源极、栅极和漏极，所述源极与所述第一二极管的所述P层及所述第二二极管的所述N层电连接，所述漏极与所述第二二极管的所述P层电连接，所述第一二极管的所述N层连接有输入引脚，所述漏极连接有输出引脚，所述栅极连接有栅极引脚。
可通过人工或额外附加的电路控制，在输入功率较低时，利用HEMT将第二二极管短路，仅第一二极管工作；在输入功率较高时，HEMT断开，第一二极管和第二二极管同时工作，有利于整流芯片适用于较宽的输入功率范围，保持较佳的转换效率。
第三方面，本申请提供一种整流器，包括第二方面所述的GaN基宽输入功率范围整流芯片。
本发明的有益效果是：本发明同一衬底上形成一个HEMT和两个二极管，两个二极管串联，HEMT与其中一个二极管并联，在输入功率较低时，利用HEMT将与HEMT并联的二极管短路，仅第一个二极管工作，在输入功率较高时，HEMT断开，两个二极管同时工作，从而切换整流芯片的工作挡位，适应不同功率的输入电路，有利于整流芯片适用于较宽的输入功率范围，保持较佳的转换效率。
本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请了解。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
图1是本申请实施例提供的一种GaN基宽输入功率范围整流芯片的制作方法的部分步骤流程图。
图2是本申请实施例提供的一种GaN基宽输入功率范围整流芯片的电路拓扑结构图。
图3是本申请实施例提供的一种GaN基宽输入功率范围整流芯片的结构示意图。
图4是本申请实施例提供的一种GaN基宽输入功率范围整流芯片接引脚前的结构示意图。
附图标记：1、衬底；11、AlGaN缓冲层；2、非掺杂GaN层；3、AlGaN势垒层；31、源极；32、栅极；33、漏极；4、P层； 41、阳极；5、N层；51、阴极；61、第一导线；62、第二导线；63、第三导线；69、第一钝化层；71、输入引脚；72、栅极引脚；73、输出引脚。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
二极管整流的整流电路的转换效率在偏离最佳输入功率时迅速下降，如果输入功率较高，甚至会出现击穿二极管的情况，现有技术中的整流电路只能在较窄的输入功率范围内获得高整流效率。
针对以上问题，参照图1、图3和图4，本申请实施例提供一种GaN基宽输入功率范围整流芯片的制作方法，包括以下步骤：
S1：在衬底1上依次沉积出非掺杂GaN层2、AlGaN势垒层3和PN结，得到外延片。
S2：刻蚀外延片，以实现台面隔离，形成HEMT台面、第一PN台面和第二PN台面，并且第一PN台面和第二PN台面均局部刻蚀至同时露出P层4和N层5，HEMT台面局部刻蚀至顶面的两侧暴露出AlGaN势垒层3。
S3：制作电极，以使HEMT台面的顶部形成栅极32，一侧的AlGaN势垒层3形成源极31，另一侧的AlGaN势垒层3形成漏极33，源极31与第一PN台面的P层4及第二PN台面的N层5电连接，漏极33与第二PN台面的P层4电连接。
S4：制作引脚，包括输入引脚71、输出引脚73和栅极引脚72，得到GaN基宽输入功率范围整流芯片；输入引脚71连接至第一PN台面的N层5，输出引脚73连接至漏极33，栅极引脚72连接至栅极32。
由此制得的芯片如图3所示，在衬底1上设置有第一二极管、第二二极管和HEMT，第一二极管和第二二极管均自衬底1往芯片表面依次包括非掺杂GaN层2、AlGaN势垒层3以及同时露出P层4和N层5的PN结，HEMT自衬底1往芯片表面依次包括非掺杂GaN层2和AlGaN势垒层3，HEMT上设置有源极31、栅极32和漏极33，源极31与第一二极管的P层4及第二二极管的N层5电连接，漏极33与第二二极管的P层4电连接，第一二极管的N层5连接有输入引脚71，漏极33连接有输出引脚73，栅极32连接有栅极引脚72。
该芯片的电路拓扑结构如图2所示，在同一衬底1上形成一个HEMT和两个二极管，两个二极管串联，HEMT与其中一个二极管并联，能够通过HEMT控制是否将与HEMT并联的二极管短路，从而切换整流芯片的工作挡位，适应不同功率的输入电路。上述步骤中，P层4指的是P型氮化镓，N层5指的是N型氮化镓，AlGaN即氮化铝镓。
步骤S1中，PN结自衬底1往外延片表面的方向依次包括P层4和N层5。步骤S2中，HEMT台面完全刻蚀尽N层5，且局部保留P层4作为盖帽层，盖帽层的两侧刻蚀至暴露出AlGaN势垒层3。
如此，沉积在外延片中的P层4，在台面隔离后，成为第一PN台面和第二PN台面的PN结中的P层4，也成为了HEMT台面上的P型盖帽层。HEMT中，非掺杂GaN层与AlGaN势垒层3界面处极化诱导的静电荷会在界面以下形成二维电子气。盖帽层中的空穴会与下方的二维电子气结合，使二维电子气变得不连续，从而形成常关型HEMT，相比起容易过冲或失去功率控制的耗尽型HEMT，常关型HEMT稳定性更强，更适用于电源变换器中。并且常关型的HEMT在栅极32未加电压时不将与HEMT并联的二极管短路，有利于保护电路，更加安全。
常规PN结中P层4的厚度为30nm，在自衬底1往上依次是非掺杂GaN层、AlGaN势垒层3、P层4、N层5的情况下，PN结下方同样存在非掺杂GaN层与AlGaN势垒层3界面，该界面形成的二维电子气会俘获P层4中的部分空穴，在更优选的实施例中，将P层4厚度设置为150nm，能够保证二极管和HEMT正常工作。相应地，非掺杂GaN层厚度为300nm，AlGaN势垒层3厚度为30nm，P层4厚度为150nm，N层5厚度为100nm。
参照图1，步骤S2具体分为：
S21：在外延片上涂光刻胶，显影固化将要形成台面的区域，刻蚀外延片上的其余区域深至非掺杂GaN层2，以实现台面隔离，形成HEMT台面、第一PN台面和第二PN台面；
S22：在外延片上涂光刻胶，显影固化除第一PN台面局部、第二PN台面局部、HEMT台面以外的区域，刻蚀外延片深至P层4，以使第一PN台面和第二PN台面均同时露出P层4和N层5，HEMT台面上的N层5完全刻蚀尽（本领域技术人员明白，刻蚀结束后应除去残胶）。
S23：在外延片上涂光刻胶，显影固化除HEMT台面局部以外的区域，刻蚀外延片深至AlGaN势垒层3，以使HEMT台面局部保留P层4作为盖帽层，盖帽层的两侧暴露出AlGaN势垒层3。
将步骤S2分成三步刻蚀，可以更精准、更稳定地刻蚀到要求的深度，保证器件的质量。
具体地，步骤S3具体为：
S31：通过光刻、显影、蒸镀、除胶，实现欧姆电极的沉积，沉积后退火，形成第一PN台面的阴极51、第二PN台面的阴极51以及HEMT台面的源极31和漏极33。
S32：沉积第一钝化层69。
S33：光刻、刻蚀第一钝化层69，形成电极孔。具体包括深至第一PN台面的阴极51、深至第二PN台面的阴极51、深至源极31、深至漏极33、深至第一PN台面的P层4、深至第二PN台面的P层4、深至HEMT台面的P层4的七个电极孔。
S34：通过光刻、显影、蒸镀、除胶，形成第一PN台面的阳极41、第二PN台面的阳极41以及与HEMT台面的P层4肖特基接触的栅极32，并形成连接第一PN台面的阳极41与第二PN台面的阴极51的第一导线61、连接第一导线61与源极31的第二导线62、连接第二PN台面的阳极41与漏极33的第三导线63。
步骤至此，外延片的结构可参考图4，第一导线61、第二导线62、第三导线63在第一钝化层69之上。后续步骤S4具体为：
S41：在外延片表面沉积第二钝化层。
S42：光刻、刻蚀第二钝化层，形成引脚孔。
S43：通过光刻、显影、蒸镀、除胶，形成连接第一PN台面的N层5的输入引脚71、连接第三导线63的输出引脚73、连接栅极32的栅极引脚72。
从步骤S31至步骤S43，分三次沉积完金属，有利于各电极形成准确、可靠的连接关系。
优选地，参考图1和图3，衬底1和非掺杂GaN层2之间还沉积有AlGaN缓冲层11，AlGaN缓冲层11的厚度为3μm，有利于缓解衬底1与非掺杂GaN层2之间的晶格失配。
实施案例
（1）利用MOCVD技术，在Si衬底上依次外延生长3μm厚的AlGaN缓冲层、300nm厚的非掺杂GaN层、30nm厚的 AlGaN势垒层、150nm厚的P-GaN（P型氮化镓，即P层）和100nm厚的N-GaN（N型氮化镓，即N层），得到外延片。其中，N-GaN的掺杂浓度为1×1018cm-3；P-GaN为Mg掺杂，掺杂浓度为1×1018cm-3。
（2）在外延片上通过光刻、显影，使用ICP刻蚀，实现台面隔离，要求刻蚀深度达到非掺杂GaN层的二维电子气以下。
（3）通过光刻、显影，使用ICP刻蚀，针对HEMT台面，刻蚀掉全部的N-GaN；对PN台面，刻蚀部分N-GaN。
（4）通过光刻、显影，使用ICP刻蚀， 针对HEMT台面，刻蚀掉部分区域的P-GaN，用于沉积源漏欧姆电极。
（5）通过光刻、显影、电子束蒸发镀膜技术，实现欧姆电极的沉积，沉积后使用快速退火炉退火，实现HEMT欧姆接触和二极管阴极制备。
（6）在步骤（5）的基础上沉积第一钝化层。
（7）在步骤（6）的基础上使用光刻、显影、ICP刻蚀技术在第一钝化层上打孔；包括深至第一PN台面的阴极、深至第二PN台面的阴极、深至源极、深至漏极、深至第一PN台面的P层、深至第二PN台面的P层、深至HEMT台面的P层的七个电极孔。
（8）使用光刻、显影、电子束蒸发镀膜技术，针对HEMT器件，进行栅电极的沉积，实现肖特基接触；针对PN台面，进行阳极的沉积；并且形成连接第一PN台面的阳极与第二PN台面的阴极的第一导线、连接第一导线与源极的第二导线、连接第二PN台面的阳极与漏极的第三导线。
（9）在步骤（8）的基础上，沉积第二钝化层。
（10）使用光刻、显影、ICP刻蚀技术在第二钝化层上开孔。
（11）使用光刻、显影、ICP刻蚀技术形成连接第一PN台面的N层的输入引脚、连接第三导线的输出引脚、连接栅极的栅极引脚，制作完成。
将GaN基高电子迁移率晶体管作为开关来控制具有不同导通电压的整流二极管，能够拓宽输入功率范围。第一二极管D1适合低功率输入功率，第一二极管D1和第二二极管D2适合高功率环境，HEMT与第二二极管D2并联。当输入功率较低时，增强型HEMT导通，第二二极管D2被短路，只有第一二极管D1工作；当输入功率较高时，栅极电源DC给予栅极电压，增强型HEMT断开，第一二极管D1和第二二极管D2串联共同工作，以此达到拓宽输入功率的目的。
本发明还提供一种整流器，包括上述的GaN基宽输入功率范围整流芯片，能适用于较宽的输入功率范围。
本发明设计的整流芯片采用了GaN基PN结二极管和HEMT器件的集成芯片，在材料角度上，GaN器件具有更高的频率范围和更高的功率范围，可以实现高频大功率整流，甚至达到毫米波波段；在芯片设计上，采用了全GaN集成芯片，减少了Si基二极管同HEMT器件连接电路中由于焊接等引起的电容。此外，全GaN集成芯片可以减小整流芯片面积尺寸，适用于微纳电子器件的无线供能。
在本说明书的描述中，参考术语“一个实施方式”“某些实施方式”“示意性实施方式”“示例”“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
以上是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种GaN基宽输入功率范围整流芯片的制作方法，其特征在于，包括以下步骤：
在衬底上依次沉积出非掺杂GaN层、AlGaN势垒层和PN结，得到外延片；
刻蚀所述外延片，以实现台面隔离，形成HEMT台面、第一PN台面和第二PN台面，并且所述第一PN台面和所述第二PN台面均局部刻蚀至同时露出P层和N层，所述HEMT台面局部刻蚀至顶面的两侧暴露出所述AlGaN势垒层；
制作电极，以使所述HEMT台面的顶部形成栅极，一侧的所述AlGaN势垒层形成源极，另一侧的所述AlGaN势垒层形成漏极，所述源极与所述第一PN台面的所述P层及所述第二PN台面的所述N层电连接，所述漏极与所述第二PN台面的所述P层电连接；从而在同一衬底上形成一个HEMT和两个二极管，两个二极管串联，HEMT 与其中一个二极管并联；
制作引脚，包括输入引脚、输出引脚和栅极引脚，得到所述GaN基宽输入功率范围整流芯片；所述输入引脚连接至所述第一PN台面的所述N层，所述输出引脚连接至所述漏极，所述栅极引脚连接至所述栅极。
2.根据权利要求1所述的GaN基宽输入功率范围整流芯片的制作方法，其特征在于，所述PN结自所述衬底往所述外延片表面的方向依次包括所述P层和所述N层；在所述刻蚀所述外延片的步骤中，所述HEMT台面完全刻蚀尽所述N层，且局部保留所述P层作为盖帽层，所述盖帽层的两侧刻蚀至暴露出所述AlGaN势垒层。
3.根据权利要求2所述的GaN基宽输入功率范围整流芯片的制作方法，其特征在于，所述P层的厚度为150nm。
4.根据权利要求2所述的GaN基宽输入功率范围整流芯片的制作方法，其特征在于，所述刻蚀所述外延片的步骤包括：
在所述外延片上涂光刻胶，显影固化将要形成台面的区域，刻蚀所述外延片上的其余区域深至所述非掺杂GaN层，以实现台面隔离，形成所述HEMT台面、所述第一PN台面和所述第二PN台面；
在所述外延片上涂光刻胶，显影固化除所述第一PN台面局部、所述第二PN台面局部、所述HEMT台面以外的区域，刻蚀所述外延片深至所述P层，以使所述第一PN台面和所述第二PN台面均同时露出P层和N层，所述HEMT台面上的所述N层完全刻蚀尽；
在所述外延片上涂光刻胶，显影固化除所述HEMT台面局部以外的区域，刻蚀所述外延片深至所述AlGaN势垒层，以使所述HEMT台面局部保留所述P层作为盖帽层，所述盖帽层的两侧暴露出所述AlGaN势垒层。
5.根据权利要求2所述的GaN基宽输入功率范围整流芯片的制作方法，其特征在于，所述制作电极的步骤包括：
通过光刻、显影、蒸镀、除胶，实现欧姆电极的沉积，沉积后退火，形成所述第一PN台面的阴极、所述第二PN台面的阴极以及所述HEMT台面的源极和漏极；
沉积第一钝化层；
光刻、刻蚀所述第一钝化层，形成电极孔；
通过光刻、显影、蒸镀、除胶，形成所述第一PN台面的阳极、所述第二PN台面的阳极以及与所述HEMT台面的所述P层肖特基接触的所述栅极，并形成连接所述第一PN台面的阳极与所述第二PN台面的阴极的第一导线、连接所述第一导线与所述源极的第二导线、连接所述第二PN台面的阳极与所述漏极的第三导线。
6.根据权利要求5所述的GaN基宽输入功率范围整流芯片的制作方法，其特征在于，所述制作引脚的步骤包括：
在所述外延片表面沉积第二钝化层；
光刻、刻蚀所述第二钝化层，形成引脚孔；
通过光刻、显影、蒸镀、除胶，形成连接所述第一PN台面的所述N层的所述输入引脚、连接所述第三导线的所述输出引脚、连接所述栅极的所述栅极引脚。
7.根据权利要求1所述的GaN基宽输入功率范围整流芯片的制作方法，其特征在于，所述衬底和所述非掺杂GaN层之间还沉积有AlGaN缓冲层。
8.根据权利要求7所述的GaN基宽输入功率范围整流芯片的制作方法，其特征在于，所述AlGaN缓冲层的厚度为3μm。
9.一种GaN基宽输入功率范围整流芯片，其特征在于，在衬底上设置有第一二极管、第二二极管和HEMT，所述第一二极管和所述第二二极管均自所述衬底往芯片表面依次包括非掺杂GaN层、AlGaN势垒层以及同时露出P层和N层的PN结，所述HEMT自所述衬底往芯片表面依次包括所述非掺杂GaN层和所述AlGaN势垒层，所述HEMT上设置有源极、栅极和漏极，所述源极与所述第一二极管的所述P层及所述第二二极管的所述N层电连接，所述漏极与所述第二二极管的所述P层电连接，所述第一二极管的所述N层连接有输入引脚，所述漏极连接有输出引脚，所述栅极连接有栅极引脚，所述第一二极管和所述第二二极管串联，所述HEMT与所述第二二极管并联。
10.一种整流器，其特征在于，包括权利要求9所述的GaN基宽输入功率范围整流芯片。
CN202310874138.3A 2023-07-17 2023-07-17 GaN基宽输入功率范围整流芯片及其制作方法、整流器 Active CN116598310B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310874138.3A CN116598310B (zh) 2023-07-17 2023-07-17 GaN基宽输入功率范围整流芯片及其制作方法、整流器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310874138.3A CN116598310B (zh) 2023-07-17 2023-07-17 GaN基宽输入功率范围整流芯片及其制作方法、整流器

Publications (2)

Publication Number Publication Date
CN116598310A CN116598310A (zh) 2023-08-15
CN116598310B true CN116598310B (zh) 2023-11-14

Family

ID=87604869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310874138.3A Active CN116598310B (zh) 2023-07-17 2023-07-17 GaN基宽输入功率范围整流芯片及其制作方法、整流器

Country Status (1)

Country Link
CN (1) CN116598310B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1109226A2 (en) * 1999-12-14 2001-06-20 Nec Corporation Semiconductor device and its manufacturing method capable of reducing low frequency noise
JP2004085248A (ja) * 2002-08-23 2004-03-18 Fujitsu Ltd サンプリング回路
CN101562182A (zh) * 2008-04-02 2009-10-21 香港科技大学 集成的hemt和横向场效应整流器组合、方法及系统
US20130009165A1 (en) * 2011-07-04 2013-01-10 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor device, method for manufacturing the same and nitride semiconductor power device
CN105793997A (zh) * 2013-12-02 2016-07-20 Lg伊诺特有限公司 半导体器件和包括半导体器件的半导体电路
US20200013774A1 (en) * 2018-07-04 2020-01-09 Win Semiconductors Corp. Compound semiconductor monolithic integrated circuit device with transistors and diodes
CN113690311A (zh) * 2021-08-30 2021-11-23 电子科技大学 一种集成续流二极管的GaN HEMT器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1109226A2 (en) * 1999-12-14 2001-06-20 Nec Corporation Semiconductor device and its manufacturing method capable of reducing low frequency noise
JP2004085248A (ja) * 2002-08-23 2004-03-18 Fujitsu Ltd サンプリング回路
CN101562182A (zh) * 2008-04-02 2009-10-21 香港科技大学 集成的hemt和横向场效应整流器组合、方法及系统
US20130009165A1 (en) * 2011-07-04 2013-01-10 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor device, method for manufacturing the same and nitride semiconductor power device
CN105793997A (zh) * 2013-12-02 2016-07-20 Lg伊诺特有限公司 半导体器件和包括半导体器件的半导体电路
US20200013774A1 (en) * 2018-07-04 2020-01-09 Win Semiconductors Corp. Compound semiconductor monolithic integrated circuit device with transistors and diodes
CN113690311A (zh) * 2021-08-30 2021-11-23 电子科技大学 一种集成续流二极管的GaN HEMT器件

Also Published As

Publication number Publication date
CN116598310A (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
US10199477B2 (en) Complementary gallium nitride integrated circuits
TWI505441B (zh) Integrated HEMT and Horizontal Field Effect Rectifier Combinations, Methods and Systems
JP6522102B2 (ja) 電界効果ダイオード及びその製造方法
Zhang et al. Fully-and quasi-vertical GaN-on-Si pin diodes: High performance and comprehensive comparison
TW201916109A (zh) 半導體元件及其製造方法
CN101540283A (zh) 场限环结构的4H-SiC PiN/肖特基二极管制作方法
US20140335682A1 (en) Semiconductor device and manufacturing method thereof
US20170033098A1 (en) GaN-BASED SCHOTTKY DIODE RECTIFIER
CN113644129B (zh) 一种具有台阶式P型GaN漏极结构的逆阻型HEMT
KR20130049916A (ko) 실리콘 카바이드 쇼트키 베리어 다이오드 및 이의 제조방법
CN113555429A (zh) 高击穿电压和低导通电阻的常开hfet器件及其制备方法
CN116598310B (zh) GaN基宽输入功率范围整流芯片及其制作方法、整流器
CN116666428A (zh) 一种氮化镓肖特基二极管及其制备方法
CN111180335A (zh) 一种GaN基垂直二极管及其制备方法
CN115775730A (zh) 一种准垂直结构GaN肖特基二极管及其制备方法
CN112909076B (zh) 一种具有p型氧化镍材料的混合式肖特基势垒二极管结构
CN111863936B (zh) 一种氮化镓基结势垒肖特基二极管及其制备方法
CN113964181A (zh) 一种pn结基极耦合的氮化镓肖特基二极管及制备方法
CN118136504A (zh) GaN基宽输入功率范围整流芯片及其制作方法、整流器
CN205911315U (zh) 混合阳极电极结构的GaN基肖特基二极管
CN107104046B (zh) 氮化镓肖特基二极管的制备方法
CN219267661U (zh) 一种GaN HEMT器件
KR102427421B1 (ko) 정류성능이 개선된 wbg 반도체 소자 및 그 제조방법
CN216354231U (zh) 一种高耐压双p型夹层功率pin肖特基二极管器件
CN112838006B (zh) 一种氮化镓pin二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant