CN105895680B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN105895680B
CN105895680B CN201610045598.5A CN201610045598A CN105895680B CN 105895680 B CN105895680 B CN 105895680B CN 201610045598 A CN201610045598 A CN 201610045598A CN 105895680 B CN105895680 B CN 105895680B
Authority
CN
China
Prior art keywords
semiconductor devices
electrode
coordination electrode
concave portions
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610045598.5A
Other languages
English (en)
Other versions
CN105895680A (zh
Inventor
G·普雷科托
O·黑伯伦
C·奥斯特梅尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to CN201910081894.4A priority Critical patent/CN110010562B/zh
Publication of CN105895680A publication Critical patent/CN105895680A/zh
Application granted granted Critical
Publication of CN105895680B publication Critical patent/CN105895680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Abstract

在实施例中，一种半导体器件包括衬底，形成在衬底上的基于III族氮化物的半导体层，形成在基于III族氮化物的半导体层上并且彼此相间隔的第一电流电极和第二电流电极，以及形成在基于III族氮化物的半导体层上的在第一电流电极与第二电流电极之间的控制电极。该控制电极至少包括中间部分以及与中间部分邻接的第二部分，该中间部分被配置用于在第一电压被施加到控制电极上时关断在中间部分下方的沟道。该第二部分被配置为当第二电压被施加到控制电极上时关断在第二部分下方的沟道，第二电压小于第一电压并且第二电压小于第二部分的阈值电压。

Description

半导体器件
背景技术
目前为止，使用在功率电子应用中的晶体管典型地利用硅(Si)半导体材料制作。用于功率应用的常规晶体管器件包括硅CoolMOS、硅功率MOAFET、以及硅绝缘栅极双极型晶体管(IGBT)。最近以来，已经考虑了碳化硅(SiC)功率器件。诸如氮化镓(GaN)器件的III族-N半导体器件正在作为用于承载大电流、支持高电压并提供非常低的导通电阻和快速开关时间的具有吸引力的候选而涌现。
发明内容
在实施例中，一种半导体器件包括衬底、形成在衬底上的基于III族氮化物的半导体层、形成在基于III族氮化物的半导体层上并且彼此相间隔的第一电流电极和第二电流电极、以及形成在基于III族氮化物的半导体层上的在第一电流电极与第二电流电极之间的控制电极。该控制电极至少包括中间部分，该中间部分被配置用于在第一电压被施加到控制电极上时关断在中间部分下方的沟道，以及与中间部分邻接的第二部分。该第二部分被配置为当第二电压被施加到控制电极上时关断在第二部分下方的沟道，第二电压小于第一电压并且第二电压小于第二部分的阈值电压。
在实施例中，一种半导体器件包括控制电极，其包括第一部分，该第一部分被配置用于在第一电压被施加到控制电极上时关断在第一部分下方的沟道，以及被布置为与第一部分的相对侧相邻的第二部分。该第二部分被配置为当第二电压被施加到控制电极上时关断在第二部分下方的沟道。第二电压小于第一电压并且第二电压小于第二部分的阈值电压。
在阅读了之后的详细描述并且浏览了附图之后，本领域的技术人员将认识到附加的特征和优点。
附图说明
附图中的元素并不必然彼此按照比例。相同的参考标号指代相对应的相似部分。各种所描述的实施例的特征可以进行合并除非其彼此相排斥。在附图中对实施例进行了描绘并且在随后的描述中对其进行了详解。
图1图示了根据第一实施例的半导体器件。
图2图示了根据第二实施例的半导体器件。
图3图示了根据第三实施例的半导体器件。
图4图示了根据第四实施例的半导体器件。
图5图示了根据第五实施例的半导体器件。
图6图示了根据第六实施例的半导体器件。
图7图示了根据第七实施例的半导体器件。
图8图示了根据第八实施例的半导体器件。
图9图示了根据第九实施例的半导体器件。
图10图示了根据第十实施例的半导体器件。
图11图示了根据第十一实施例的半导体器件。
具体实施方式
在下面的详细描述中，对附图进行了参考，其形成了详细描述的一部分，并且其中通过描述的方式示出了其中可以实践本发明的具体的实施例。就此而言，方向性的术语，例如“顶部”、“底部”、“前方”、“后方”、“前面的”、“后面的”等参照着所描述的附图的定向来使用。由于实施例的组件可以以多个不同的定向来定位，方向性的术语用于描述性的目的而非限制性。可以理解的是可利用其他的实施例并且做出结构性或逻辑上的改变而不会背离本发明的范围。不得在限制性的意义上理解下面的详细描述，并且本发明的范围由权利要求来限定。
下面将解释多个实施例。在这个情况下，附图中相同的结构特征由相同的或相似的参考标号来标识。在当面描述的上下文中，“侧向”或“侧向方向”应当被理解为意味着大体上平行于半导体材料或半导体载体的侧向程度而行进的方向或程度。侧向方向由此大体上平行于这些表面或侧而延伸。与此相反，术语“垂直”或“垂直方向”被理解为意味着大体上垂直于这些表面或侧并且由此垂直于侧向方向而行进的方向。垂直方向因此在半导体材料或半导体载体的厚度方向上行进。
如在本说明书中所采用的，术语“耦合”以及/或“电耦合”并不意在于意味着元素必须直接地耦合在一起-在“耦合”或“电耦合”的元素之间可以设置有居间的元素。
诸如高电压耗尽型晶体管的耗尽型器件具有负的阈值电压，这意味着其可以在零栅极电压处传导电流。这些器件为常导通的。诸如低电压增强型晶体管的增强型器件具有正的阈值电压，这意味着其不能在零栅极电压处传导电流并且通常关断。
正如这里所使用的，短语“III族-氮化物”指的是包括氮(N)和至少一个III族元素的化合物半导体，III族元素例如包括铝(Al)、镓(Ga)、铟(In)和硼(B)，并且包括但不限于任何其合金，诸如氮化铝镓(AlxGa(1-x)N)、氮化铟镓(InyGa(1-y)N)、氮化铝铟镓(AlxInyGa(1-x-y)N)、氮化磷化砷化镓(GaAsaPbN(1-a-b))以及氮化磷化砷化铝铟镓(AlxInyGa(1-x-y)AsaPbN(1-a-b))。氮化铝镓和AlGaN指的是任何用分子式AlxGa(1-x)N描述的合金，其中x<1。
图1图示了根据第一实施例的半导体器件20。
半导体器件20包括基于III族氮化物的半导体层，诸如在例如蓝宝石衬底的衬底22上外延生长的基于GaN的半导体层21。
半导体器件20进一步包括形成在基于GaN的半导体层21上从而彼此相间隔的源极电极23和漏极电极24，以及形成在基于GaN的半导体层21上而在源极电极23和漏极电极24之间的栅极电极25。栅极电极被分割为中间部分26以及第二部分27，该中间部分26被配置为当第一电压被施加到栅极电极25上时关断在中间部分下方的沟道，第二部分27与中间部分26邻接并且相应地面对着源极电极23和漏极电极24。栅极电极25的第二部分27被配置为当第二电压被施加到栅极电极25上时关断在第二部分27下方的沟道，该第二电压小于第一电压并且第二电压小于第二部分27的阈值电压。
诸如基于GaN的HEMT的III族-氮化物晶体管由于其宽带隙结构而被视为用于功率应用的具有前景的器件。这种III族-氮化物晶体管可以例如用作功率转换器件的开关元件。功率转换器件是通过控制被称为开关元件的元件的ON/OFF而将输入功率转换为所希望的输出功率的器件，并且可以被利用于例如各种电子设备的功率源的多个目的以及驱动用于电机的功率电源等等。
GaN功率HEMT典型地利用二维电子气(2DEG)被形成为侧向类型的半导体器件，沟道位于AlGaN势垒下方。然而，在这个设计中可能发生栅极边沿的漏极侧处的电场的峰值。
2DEG密度可以通过在沟道层和势垒层之间的极化差而增加或降低。极化被分类为自极化和压电极化。自极化可以由组成基于GaN的半导体的原子之间的电负性之差所导致。压电极化可以由归因于晶格常数之差的半导体膜中的应力所导致。
将电场进行平滑化的一个方法是被连接到源极电极或栅极电极的场板的集成，例如T-形栅极电极结构。侧向延伸的导电片被描述为到固定电势的低欧姆连接并且由此导致了在其下方的区块的场的降低。然而，场板配置可以包括朝向漏极而增大的附加金属区域并且可能增加例如栅极-漏极电容的器件电容。这可能影响器件的输出电容以及半导体器件的开关损失。在电场中可能有由于在面朝漏极电极的场板的一端处的场线集束而产生的峰值。可以使用在场板上方的定位为进一步远离沟道的附加场板。
在T-形栅极电极结构中，可以通过使用面朝源极电极和漏极电极的侧向金属延伸以及倾斜的侧壁来达到场板效应。栅极电极的两个部分可以对栅极边沿的电场的降低做出贡献。通过这些部分可以增加栅极-源极以及栅极-漏极电容。
如果等于阈值电压的电压被施加到T-形栅极结构，则在栅极下方的沟道可能被耗尽。然而，如果甚至低于阈值电压的电压被施加到栅极电极，则不仅仅在栅极电极下方的沟道被耗尽，而且在T-形栅极结构的倾斜区域中的小区域也被耗尽。在这种情况下，在电场中的最大峰值将稍微超出技术上的栅极边沿。然而最大电场的该点可能导致器件的漂移并且靠近其而被捕获的电荷可能影响阈值电压。这种阈值电压漂移可能针对GaN功率HEMT达到数伏特，取决于外延质量。
绕过这个效应的解决方案是降低在T-形栅极结构中的倾斜场板的角度，例如小于45°。然而，除了其技术上的挑战，尤其是就其可控制性而言，器件的栅极电容还可能增加并且由此器件的整体性能可能降低。
栅极电极25的电势被分离为两个区域，由能够在第一电压关断在其区块下方的沟道的中间部分26提供的实际栅极区域和邻接区域，以及第二部分27，其中每一个能够在小于第一电压并且小于第二部分27的阈值电压的第二电压处关断其区块下方的沟道。即使低于阈值电压的电压被施加到了栅极电极25也提供了图1中的半导体器件20的稳定的操作，并且可以避免对于栅极电容和电场的影响。
半导体器件可以是常导通的半导体组件，例如耗尽型晶体管器件，或者常关断的半导体组件，例如增强型晶体管器件。
基于III族氮化物的半导体层可以包括GaN子层以及AlGaN子层。AlGaN子层可以布置在GaN子层上。
半导体器件可以进一步包括被置于基于GaN的半导体层的上表面上的钝化层。在一些实施例中，钝化层布置在基于GaN的半导体层的上表面和第一电流电极、第二电流电极和控制电极之间。
钝化层可以具有形成在钝化层的上表面的一部分中的凹形部分，凹形部分的侧表面为倾斜的，并且在凹形部分内形成凹陷部分。控制电极的中间部分可以被设置在凹陷部分中并且控制电极的第二部分可以被设置在凹陷部分之外的凹形部分中。
钝化层可以具有形成在钝化层的上表面的一部分中的凹形部分，凹形部分的侧表面为倾斜的，并且在凹形部分内形成升起或提升部分。控制电极的中间部分可以被设置在提升部分上并且控制电极的第二部分可以被设置在提升部分之外的凹形部分中。
在AlGaN子层的上表面上可以形成GaN帽层。在实施例中，GaN帽层仅布置在钝化层的提升部分下方。
钝化层可以具有形成在钝化层的上表面的一部分中的凹形部分，凹形部分的侧表面为倾斜的。在凹形部分的中间部分下方的钝化层的一部分可以包括第一电介质材料并且钝化层的其他部分可以包括第二电介质材料，第一电介质材料具有第一介电常数，第二电介质材料具有不等于第一介电常数的第二介电常数。控制电极的中间部分可以被设置在凹形部分的中间部分中并且控制电极的第二部分可以被设置在中间部分之外的凹形部分中。第一介电常数可以大于或者小于第二介电常数。
在一些实施例中，AlGaN子层具有形成在AlGaN子层的上表面的一部分中的第一凹陷部分以及形成在第一凹陷部分内的第二凹陷部分。控制电极的中间部分可以被设置在第二凹陷部分中并且控制电极的第二部分可以被设置在第二凹陷部分之外的第一凹陷部分中。
控制电极可以是肖特基电极。
AlGaN子层可以具有形成在AlGaN子层的上表面的一部分中的第一凹陷部分以及形成在第一凹陷部分内的第二凹陷部分。半导体器件可以进一步包括形成在第一凹陷部分和第二凹陷部分上的p型掺杂GaN层。控制电极的中间部分可以布置在第二凹陷部分上方的p型掺杂GaN层的上表面上并且控制电极的第二部分可以布置在布置于第二凹陷部分之外的第一凹陷部分的部分上方的p型掺杂GaN层的上表面上。
AlGaN子层可以包括第一部分和与第一部分相邻的第二部分。负电荷进入到第一部分中并且正电荷进入到第二部分中。控制电极的中间部分可以布置在AlGaN子层的第一部分上并且控制电极的第二部分可以布置在AlGaN子层的第二部分上。
AlGaN子层可以包括第一部分和与第一部分相邻的第二部分。第一数目的正电荷进入到第一部分中，并且第二数目的正电荷进入到第二部分中，第二数目的正的固定电荷超过了第一数目的正的固定电荷。控制电极的中间部分可以布置在AlGaN子层的第一部分上并且控制电极的第二部分可以布置在AlGaN子层的第二部分上。
AlGaN子层可以包括其中没有进入电荷的第一部分以及与第一部分相邻的第二部分，其中进入有正电荷。控制电极的中间部分可以布置在AlGaN子层的第一部分上并且控制电极的第二部分可以布置在AlGaN子层的第二部分上。
控制电极的中间部分和控制电极的第二部分可以电连接。控制电极的中间部分和控制电极的第二部分可以为整体的并且形成共同组件。
在实施例中，半导体器件包括高电子迁移率晶体管(HEMT)。
图2图示了根据第二实施例的半导体器件30。
基于GaN的半导体层21可以包括GaN沟道层31和AlGaN势垒层32，由此形成基于III族氮化物的HEMT。可以提供用于侧向类型的GaN HEMT的具有台阶式电势的稳健的栅极设计。
半导体器件30可以进一步包括布置在AlGaN势垒层32上的钝化层33。钝化层33可以布置在基于GaN的半导体层21与电极之间，特别地在AlGaN势垒层32与源极电极23、漏极电极24和栅极电极25之间，从而隔离基于GaN的半导体层21的暴露的表面。在一些实施例中，钝化层33可以在电极之间延伸从而源极电极23和漏极电极24与AlGaN势垒层32直接接触。栅极电极25可以被布置在钝化层33上或者与诸如AlGaN势垒层32的在下面的半导体材料进行接触。
钝化层33可以具有形成在钝化层33的上表面35的一部分中的凹形部分34。凹形部分34的侧表面为倾斜的。进一步，在凹形部分34内形成凹陷部分36。栅极电极25的中间部分26可以被设置在凹陷部分36中并且第二部分27可以被设置在凹陷部分36之外的凹形部分34中。可以通过降低栅极电极25的第二部分27下方的基于GaN的半导体层21的厚度以及进一步降低在栅极电极25的中间部分26下方的基于GaN的半导体层21的厚度来获得栅极电极25的电势分布。
半导体器件30可以是常导通的耗尽型晶体管器件。
栅极电极25的中间部分26和栅极电极的第二部分27可以被电连接。在一些实施例中，第二部分27与中间部分26为整体。然而，栅极电极25的中间部分26和栅极电极25的第二部分27被电连接应当仅仅被理解为示例。例如，栅极电极的中间部分以及第二部分可以通过独立的电极来实现，例如通过分开的金属栅极。
栅极电极25布置在源极电极23和漏极电极24之间。在图2所描述的实施例中，栅极电极25包括在两个相对侧面上延伸进入第二部分27的第一中间部分26。源极电极23、漏极电极24以及栅极电极25可以具有拉长的条状形式。第二部分27中的一个第二部分在栅极电极25的中间部分26的相对长侧中的每一个上延伸。一个第二部分在朝向源极电极23的方向上延伸并且另一个第二部分在朝向漏极电极24的方向上延伸。
至少栅极电极25的下表面具有这样的形式，即其中中间部分26的下表面较之第二部分而言定位在较低的平面上。例如，中间部分26的下表面较之第二部分27进一步伸出进入钝化层33。第二部分27中的每一个的下表面具有第一区域，其延伸为基本上与中间部分共面并且水平地离开中间部分26从而使得与中间部分26的两个相对侧相邻地形成台阶式区域。第二部分的下表面具有第二区域，其离开第一区域向外地以一倾斜角延伸。栅极电极25的上表面可以具有基本上对应于下表面的轮廓或形式的轮廓或者可以具有不同的轮廓，例如栅极电极的上表面可以在中间部分26和第二部分27二者中基本上为平面的。
虽然钝化层33被描述为单一层，但是钝化层可以包括子层，例如布置在中间部分26下面的第一子层，布置在第二部分27下面的第二子层。第二子层可以布置在第二部分的第一区域下面并且第三子层可以被设置在第二部分的包括第二区域的下面。
在栅极电极25的漏极侧上的第二部分27可以具有侧向展度，其大于第二部分27在栅极电极25的源极侧上的侧向展度。然而，第二部分27的侧向展度可以相同。
图3图示了根据第三实施例的半导体器件40。在图3所描述的实施例中，半导体器件20包括衬底22和形成在衬底上的基于GaN的半导体层21。基于GaN的半导体层21可以包括GaN沟道层31和AlGaN势垒层32，由此形成基于GaN的HEMT。
半导体器件30可以进一步包括布置在基于GaN的半导体层21上并且可以被置于基于GaN的半导体层21与半导体器件40的电极之间的钝化层33。
半导体器件40可以是增强型基于GaN的HEMT，其为常关断的并且具有正阈值电压且在零栅极电压处不能传导电流。
钝化层33可以具有形成在钝化层33的上表面35的部分中的凹形部分41，凹形部分41的侧表面为倾斜的。在凹形部分41内可以形成升起或提升部分42。栅极电极25的中间部分26可以被设置在升起部分42上并且第二部分27可以被设置在升起部分42之外的凹形部分41中。
图4图示了根据第四实施例的半导体器件50。
在图4描述的实施例中，半导体器件50包括衬底22，布置在衬底上的GaN沟道层31以及AlGaN势垒层32，其布置在GaN沟道层31上以形成基于GaN的HEMT。可以在AlGaN势垒层32和钝化层33之间形成GaN帽层51，特别地在钝化层33的提升部分42下方而在AlGaN势垒层32的上表面上。GaN帽层51可以辅助降低在GaN帽层51的区域内的器件电阻并且所需要的截止电压可以漂移从而关断在栅极电极25的第二部分27下方的沟道所需要的第二电压小于关断中间部分26下方的沟道所需要的第一电压。
图5图示了根据第五实施例的半导体器件60。
根据第五实施例，钝化层33可以具有形成在钝化层33的暴露表面35中的凹形部分61，以及为倾斜的凹形部分61的侧表面。在凹形部分61的中间部分63的下方的钝化层33的部分62可以包括第一电介质材料而钝化层33的其他部分64可以包括第二电介质材料，第一电介质材料具有第一介电常数并且第二电介质材料具有不等于第一介电常数的第二介电常数。栅极电极25的中间部分26可以布置在凹形部分61的中间部分63上并且栅极电极25的第二部分27可以布置在凹形部分61中，与栅极电极25的中间部分26和凹形部分61的中间部分63的外部相邻接。
电介质材料为可以由所施加的电场进行极化的电绝缘体。当电介质被置于电场中时，电荷不会如其在导体中一样流动通过材料，而是仅仅略微偏移离开其平均平衡位置导致电介质极化。由于电介质极化，正电荷可以朝向场发生位移并且负电荷可以在相反方向上发生偏移。这可以产生可能降低电介质自身内的整体场的内部电场。材料的介电常数为材料的电容率较之自由空间的电容率的比率。
如果半导体器件为常导通的，例如耗尽型晶体管器件，则第一介电常数可以超过第二介电常数。
如果半导体器件为常关断器件，例如增强型晶体管器件，则第一介电常数可以小于第二介电常数。然而，第一介电常数超过第二介电常数的状况对于某一些为常关断的半导体组件来说可能是适合的。
图6图示了根据第六实施例的半导体器件70。
根据第六实施例，半导体器件70包括衬底22以及形成在衬底22上的基于GaN的半导体层21。基于GaN的半导体层21可以包括GaN沟道层31以及AlGaN势垒层32，由此形成基于GaN的HEMT。
半导体器件70可以进一步包括布置在基于GaN的半导体层21上的钝化层33。可以进一步有形成在栅极电极25下方的栅极层间电介质74。
根据图6示出的实施例，AlGaN势垒层32可以具有形成在AlGaN电极供应层32的上表面72中的第一凹陷部分71，面对钝化层33的AlGaN势垒层32的上表面72，以及形成在第一凹陷部分71内的第二凹陷部分73。栅极电极25的中间部分26可以被设置在第二凹陷部分73中并且栅极电极25的第二部分27可以被设置在第二凹陷部分73之外的第一凹陷部分71中。这个布置可以用来通过降低在第二部分27下方的基于GaN的半导体层21的厚度，特别是AlGaN势垒层32的厚度以及进一步降低在中间部分26下方的AlGaN势垒层32的厚度来提供在栅极电极25处的电势分布。半导体器件70可以为常导通的半导体组件或为常关断的半导体组件的任一个。
图7图示了根据第七实施例的半导体器件80。在半导体器件80中，栅极电极可以是肖特基电极81。可以通过金属/半导体接触来形成肖特基接触从而如果等于肖特基电压或者更高的前向偏置被施加则前向电流可以流动。
半导体器件80包括衬底22和形成在衬底上的基于GaN的半导体层21。基于GaN的半导体层21可以包括GaN沟道层31和AlGaN势垒层32，由此形成基于GaN的HEMT。
在图7示出的实施例中，AlGaN势垒层32可以具有形成在AlGaN电极供应层32的上表面72中的第一凹陷部分71，面对钝化层33的AlGaN势垒层32的上表面72，以及形成在第一凹陷部分71内的第二凹陷部分73。栅极电极25以及因此肖特基电极81的中间部分26可以被设置在第二凹陷部分73中并且栅极电极25也即肖特基电极81的第二部分27可以被设置在第一凹陷部分71中。栅极电极25的金属与AlGaN势垒层32直接接触并且被选择从而形成与AlGaN势垒层32的肖特基接触。栅极电极25的形状可以用来通过降低在第二部分27下方的基于GaN的半导体层21的厚度，特别是AlGaN势垒层32的厚度以及进一步降低在中间部分26下方的AlGaN势垒层32的厚度来提供在栅极电极25处的电势分布。
图8图示了根据第八实施例的半导体器件90。在半导体器件90中，AlGaN势垒层32可以具有形成在AlGaN势垒层32的上表面92的一部分中的第一凹陷部分91以及可以形成在第一凹陷部分91内的第二凹陷部分93。半导体器件90可以进一步包括形成在第一凹陷部分91上的p型掺杂GaN层94以及第二凹陷部分93。栅极电极25的中间部分26可以被设置在第二凹陷部分93之上的p型掺杂GaN层94的上表面95上并且栅极电极25的第二部分27可以被设置在第二凹陷部分93之外的第一凹陷部分91的部分之上的p型掺杂GaN层94的上表面95上。
图8图示了p型GaN栅极-注入晶体管，其可以具有固有的低导通电阻以及低的开关损失并且因此显著地降低了在功率转换系统中的能量消耗。p型GaN栅极-注入晶体管可以用作常关断的半导体晶体管器件。通过降低p型掺杂GaN层94的厚度同时增加在栅极电极25的第二部分27下方的AlGaN势垒层32的厚度以及增加p型掺杂GaN层94的厚度同时降低在栅极电极的中间部分26下方的AlGaN势垒层32的厚度可以实现在栅极电极25处的电势分布。这种布置可以用来提供小于第二电压的控制电压。
图9图示了根据第九实施例的半导体器件100。半导体器件100包括衬底22，布置在衬底22上的GaN沟道层31以及布置在GaN沟道层31上的AlGaN势垒层32，由此形成基于GaN的HEMT。
在半导体器件100中，AlGaN势垒层32可以包括第一部分101，其中负固定电荷进入第一部分101，以及与AlGaN势垒层32的第一部分101相邻的第二部分102，其中正固定电荷进入第二部分102。栅极电极25的中间部分26可以被设置在AlGaN势垒层32的第一部分101上并且栅极电极25的第二部分27可以被设置在AlGaN势垒层32的第二部分102上。进入第一部分101的电荷数目可以小于进入第二部分102的电荷的数目。
图10图示了根据第十实施例的半导体器件110。在半导体器件110中，AlGaN势垒层32可以包括第一部分111，其中进入有正固定电荷，以及与第一部分111相邻的第二部分112，其中进入有正固定电荷。进入第一部分111的正固定电荷数目可以小于进入第二部分112的正固定电荷的数目。栅极电极25的中间部分26可以被设置在第一部分111上并且栅极电极25的第二部分27可以被设置在AlGaN势垒层32的第二部分112上。
图11图示了根据第十一实施例的半导体器件120。在半导体器件120中，AlGaN势垒层32可以包括第一部分121，其没有包括电荷，以及与第一部分121相邻的第二部分122，其中进入正固定电荷。栅极电极25的中间部分26可以被设置在AlGaN势垒层32的第一部分121上并且栅极电极25的第二部分27可以被设置在AlGaN势垒层32的第二部分122上。
然而，电荷进入到AlGaN势垒层，如图9到图11所示出的，应当仅仅被理解为示例。电荷可以进一步进入到栅极层间电介质，从而形成栅极层间电介质中的相应的第一部分和第二部分。
空间上相对的术语诸如“之下”、“下方”、“较低”、“之上”、“较上”以及类似用于简易描述从而解释一个元素相对于第二元素的定位。这些术语意在于囊括除了在附图中描绘的不同定向之外的器件的不同定向。
进一步，诸如“第一”、“第二”以及类似的术语同样用于描述各种元素、区域、区块等，并且同样并不意在于为限制性的。描述通篇，相同的术语指代相同的元素。
正如这里所使用的，术语“具有”、“包含”、“包括”、“包含着”以及类似为开放端的术语，其指示着所陈述的元素或特征的存在，但是并不排除附加的元素或特征。冠词“一”、“一个”意在于包括复数以及单数，除非在上下文中明确地另有所指。
应当理解的是这里所描述的各种实施例的特征可以彼此合并，除非另外特别地标注。
虽然已经在此描述和阐释了具体的实施例，本领域的技术人员应当理解的是可以有多个替代和/或等效实施来对所示出并且描述的具体实施例进行替代，而不会背离本发明的范围。例如，电势分布也可以通过离子注入进在栅极电极下方形成的层间电介质(ILD)来实现。本应用意在于覆盖这里所讨论的具体实施例的任何修改或变形。因此，意图在于本发明仅仅由权利要求及其等同物来限定。

Claims (20)

1.一种半导体器件，包括：
衬底；
形成在所述衬底上的基于III族氮化物的半导体层；
形成在所述基于III族氮化物的半导体层上并且彼此相间隔的第一电流电极和第二电流电极；以及
形成在所述基于III族氮化物的半导体层上的在所述第一电流电极与所述第二电流电极之间的控制电极，
其中所述控制电极至少包括中间部分以及与所述中间部分邻接的第二部分，所述中间部分被配置用于在第一电压被施加到所述控制电极上时关断在所述中间部分下方的沟道，所述第二部分被配置为在第二电压被施加到所述控制电极上时关断在所述第二部分下方的沟道，所述第二电压小于所述第一电压并且所述第二电压小于所述第二部分的阈值电压。
2.根据权利要求1所述的半导体器件，其中所述半导体器件包括耗尽型晶体管器件。
3.根据权利要求1所述的半导体器件，其中所述半导体器件包括增强型晶体管器件。
4.根据权利要求1所述的半导体器件，其中所述基于GaN的半导体层包括GaN子层和AlGaN子层。
5.根据权利要求1所述的半导体器件，其中所述半导体器件进一步包括被置于所述基于III族氮化物的半导体层的上表面与所述第一电流电极、所述第二电流电极和所述控制电极之间的钝化层。
6.根据权利要求5所述的半导体器件，
其中所述钝化层具有形成在钝化层的上表面的一部分中的凹形部分以及形成在所述凹形部分内的凹陷部分，所述凹形部分的侧表面为倾斜的，所述控制电极的所述中间部分被设置在所述凹陷部分中并且所述控制电极的所述第二部分被设置在所述凹陷部分之外的所述凹形部分中，
其中所述凹形部分的倾斜侧表面从所述凹形部分的基本上水平的基部区域延伸，
其中所述钝化层的两个不同厚度的两个水平部分被形成在所述控制电极与所述基于III族氮化物的半导体层的上表面之间，使得所述倾斜侧表面在所述钝化层的外部水平部分的外围。
7.根据权利要求5所述的半导体器件，
其中所述钝化层具有形成在所述钝化层的上表面的一部分中的凹形部分以及形成在所述凹形部分内的升起部分，所述凹形部分的侧表面为倾斜的，所述控制电极的所述中间部分被设置在所述升起部分上并且所述控制电极的所述第二部分被设置在所述升起部分之外的所述凹形部分中，
其中所述凹形部分的倾斜侧表面从所述凹形部分的基本上水平的基部区域延伸，
其中所述钝化层的两个不同厚度的两个水平部分被形成在所述控制电极与所述基于III族氮化物的半导体层的上表面之间，使得所述倾斜侧表面在所述钝化层的外部水平部分的外围。
8.根据权利要求7所述的半导体器件，其中所述基于GaN的半导体层包括GaN子层和AlGaN子层，
所述半导体器件进一步包括在所述钝化层的所述升起部分下方形成在所述AlGaN子层的上表面上的GaN帽层。
9.根据权利要求5所述的半导体器件，其中所述钝化层具有形成在钝化层的上表面的一部分中的凹形部分，所述凹形部分的侧表面为倾斜的，在所述凹形部分的中间部分下方的所述钝化层的一部分包括第一电介质材料并且所述钝化层的其他部分包括第二电介质材料，所述第一电介质材料具有第一介电常数，所述第二电介质材料具有不等于第一介电常数的第二介电常数，所述控制电极的所述中间部分被设置在所述凹形部分的所述中间部分中并且所述控制电极的所述第二部分被设置在所述中间部分之外的所述凹形部分中。
10.根据权利要求9所述的半导体器件，其中所述第一介电常数超过所述第二介电常数。
11.根据权利要求9所述的半导体器件，其中所述第一介电常数小于所述第二介电常数。
12.根据权利要求4所述的半导体器件，其中所述AlGaN子层具有形成在所述AlGaN子层的上表面的一部分中的第一凹陷部分以及形成在所述第一凹陷部分内的第二凹陷部分，所述控制电极的所述中间部分被设置在所述第二凹陷部分中并且所述控制电极的所述第二部分被设置在所述第二凹陷部分之外的所述第一凹陷部分中。
13.根据权利要求12所述的半导体器件，其中所述控制电极是肖特基电极。
14.根据权利要求4所述的半导体器件，其中所述AlGaN子层具有形成在所述AlGaN子层的上表面的一部分中的第一凹陷部分以及形成在所述第一凹陷部分内的第二凹陷部分，所述半导体器件进一步包括形成在所述第一凹陷部分和所述第二凹陷部分上的p型掺杂GaN层，所述控制电极的所述中间部分被设置在所述第二凹陷部分上方的所述p型掺杂GaN层的上表面上并且所述控制电极的所述第二部分被设置在所述第二凹陷部分之外的所述第一凹陷部分的部分上方的所述p型掺杂GaN层的所述上表面上。
15.根据权利要求4所述的半导体器件，其中所述AlGaN子层包括第一部分和与所述第一部分相邻的第二部分，其中负固定电荷进入到所述第一部分中并且正固定电荷进入到第二部分中，所述控制电极的所述中间部分被设置在所述AlGaN子层的所述第一部分上并且所述控制电极的所述第二部分被设置在所述AlGaN子层的所述第二部分上。
16.根据权利要求4所述的半导体器件，其中所述AlGaN子层包括第一部分和与第一部分相邻的第二部分，其中第一数目的正固定电荷进入到所述第一部分中，其中第二数目的正固定电荷进入到所述第二部分中，所述第二数目的正固定电荷超过所述第一数目的正固定电荷，所述控制电极的所述中间部分被设置在所述AlGaN子层的所述第一部分上并且所述控制电极的所述第二部分被设置在所述AlGaN子层的所述第二部分上。
17.根据权利要求4所述的半导体器件，其中所述AlGaN势垒层包括第一部分和与所述第一部分相邻的第二部分，其中电荷不进入到所述第一部分中，其中正固定电荷进入到所述第二部分中，所述控制电极的所述中间部分被设置在所述AlGaN子层的所述第一部分上并且所述控制电极的所述第二部分被设置在所述AlGaN子层的所述第二部分上。
18.根据权利要求1所述的半导体器件，其中所述控制电极的所述中间部分和所述控制电极的所述第二部分被电连接。
19.根据权利要求1所述的半导体器件，其中所述半导体器件包括高电子迁移率晶体管。
20.一种半导体器件，包括：
控制电极，其包括第一部分以及被布置为与所述第一部分的相对侧相邻的第二部分，所述第一部分被配置用于在第一电压被施加到所述控制电极上时关断在所述第一部分下方的沟道，所述第二部分被配置为当第二电压被施加到所述控制电极上时关断在所述第二部分下方的沟道，所述第二电压小于所述第一电压并且所述第二电压小于所述第二部分的阈值电压。
CN201610045598.5A 2015-02-12 2016-01-22 半导体器件 Active CN105895680B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910081894.4A CN110010562B (zh) 2015-02-12 2016-01-22 半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/620,317 2015-02-12
US14/620,317 US10177061B2 (en) 2015-02-12 2015-02-12 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910081894.4A Division CN110010562B (zh) 2015-02-12 2016-01-22 半导体器件

Publications (2)

Publication Number Publication Date
CN105895680A CN105895680A (zh) 2016-08-24
CN105895680B true CN105895680B (zh) 2019-02-26

Family

ID=56552011

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910081894.4A Active CN110010562B (zh) 2015-02-12 2016-01-22 半导体器件
CN201610045598.5A Active CN105895680B (zh) 2015-02-12 2016-01-22 半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910081894.4A Active CN110010562B (zh) 2015-02-12 2016-01-22 半导体器件

Country Status (3)

Country Link
US (2) US10177061B2 (zh)
CN (2) CN110010562B (zh)
DE (1) DE102016102425A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20155536A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
WO2019053905A1 (ja) * 2017-09-15 2019-03-21 サンケン電気株式会社 半導体装置
US10418474B2 (en) * 2017-10-17 2019-09-17 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistor with varying semiconductor layer
CN107887383B (zh) * 2017-11-06 2021-06-29 中国科学院微电子研究所 GaN基单片功率逆变器及其制作方法
US10985259B2 (en) * 2018-12-07 2021-04-20 Gan Systems Inc. GaN HEMT device structure and method of fabrication
CN113646870B (zh) * 2019-04-04 2022-11-25 Hrl实验室有限责任公司 微型场板t型栅极及其制造方法
CN112750700B (zh) * 2019-10-30 2024-01-30 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN111682065B (zh) * 2020-06-19 2023-04-18 英诺赛科（珠海）科技有限公司 具有非对称栅极结构的半导体器件
CN113725288A (zh) * 2021-08-03 2021-11-30 中国科学院微电子研究所 一种高电子迁移率晶体管的栅结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103918069A (zh) * 2011-10-07 2014-07-09 特兰斯夫公司 具有增加可靠性的高功率半导体电子部件

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
JP5093991B2 (ja) 2005-03-31 2012-12-12 住友電工デバイス・イノベーション株式会社 半導体装置
JP4916671B2 (ja) * 2005-03-31 2012-04-18 住友電工デバイス・イノベーション株式会社 半導体装置
JP2007027594A (ja) * 2005-07-21 2007-02-01 Nec Electronics Corp 電界効果トランジスタ
JP4751150B2 (ja) * 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP2007149794A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
US7728355B2 (en) * 2005-12-30 2010-06-01 International Rectifier Corporation Nitrogen polar III-nitride heterojunction JFET
US7566918B2 (en) * 2006-02-23 2009-07-28 Cree, Inc. Nitride based transistors for millimeter wave operation
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
US20150023479A9 (en) * 2006-11-10 2015-01-22 Audiogate Technologies Ltd. Advertisement Based on Speech Recognition
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
JP4761319B2 (ja) * 2008-02-19 2011-08-31 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
JP2010067692A (ja) 2008-09-09 2010-03-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP5564815B2 (ja) * 2009-03-31 2014-08-06 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
KR20110026798A (ko) 2009-09-08 2011-03-16 삼성전기주식회사 반도체 소자 및 그 제조 방법
JP2011210750A (ja) * 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
US20140159116A1 (en) 2012-12-07 2014-06-12 International Rectifier Corporation III-Nitride Device Having an Enhanced Field Plate
CN105164811B (zh) * 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
US9087718B2 (en) * 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
JP6024579B2 (ja) 2013-04-11 2016-11-16 株式会社デンソー Ｈｅｍｔを備えた半導体装置
CN104051522B (zh) * 2014-07-02 2018-05-11 苏州晶湛半导体有限公司 一种增强型氮化物半导体器件及其制造方法
CN104051523A (zh) * 2014-07-04 2014-09-17 苏州能讯高能半导体有限公司 一种低欧姆接触电阻的半导体器件及其制作方法
US9711616B2 (en) * 2014-12-23 2017-07-18 Northrop Grumman Systems Corporation Dual-channel field effect transistor device having increased amplifier linearity

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103918069A (zh) * 2011-10-07 2014-07-09 特兰斯夫公司 具有增加可靠性的高功率半导体电子部件

Also Published As

Publication number Publication date
US20190096779A1 (en) 2019-03-28
US20160240645A1 (en) 2016-08-18
US10600710B2 (en) 2020-03-24
US10177061B2 (en) 2019-01-08
CN110010562A (zh) 2019-07-12
CN105895680A (zh) 2016-08-24
CN110010562B (zh) 2023-09-15
DE102016102425A1 (de) 2016-08-18

Similar Documents

Publication Publication Date Title
CN105895680B (zh) 半导体器件
US9502550B2 (en) High electron mobility semiconductor device and method therefor
CN106449727B (zh) 防雪崩的准垂直hemt
US9837520B2 (en) Group III-nitride-based enhancement mode transistor having a multi-heterojunction fin structure
CN102484124B (zh) 氮化物半导体装置
TWI640095B (zh) 增強型ｉｉｉ族氮化物元件
EP2363890B1 (en) High electron mobility transistors exhibiting dual depletion and methods of manufacturing the same
TWI478357B (zh) 半導體異質結構二極體以及包含其之組件
US9087704B2 (en) Semiconductor devices and methods of manufacturing the semiconductor device
CN106653825A (zh) 半导体器件
EP2713402B1 (en) Normally-off high electron mobility transistor
US9356017B1 (en) Switch circuit and semiconductor device
US20100207164A1 (en) Field effect transistor
US9847394B2 (en) Semiconductor device
JP2016511544A (ja) 半導体デバイスの電極及びその製造方法
US10050108B2 (en) Semiconductor device
US9252253B2 (en) High electron mobility transistor
CN102751324A (zh) 横向高电子迁移率晶体管
CN103003930B (zh) 场效应晶体管
US20090140293A1 (en) Heterostructure device and associated method
TWI717745B (zh) 半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant