CN102751324A - 横向高电子迁移率晶体管 - Google Patents
横向高电子迁移率晶体管 Download PDFInfo
- Publication number
- CN102751324A CN102751324A CN2012101173460A CN201210117346A CN102751324A CN 102751324 A CN102751324 A CN 102751324A CN 2012101173460 A CN2012101173460 A CN 2012101173460A CN 201210117346 A CN201210117346 A CN 201210117346A CN 102751324 A CN102751324 A CN 102751324A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- gate electrode
- horizontal hemt
- hemt according
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 93
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 238000002161 passivation Methods 0.000 claims description 15
- 229910002704 AlGaN Inorganic materials 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- 229910019001 CoSi Inorganic materials 0.000 claims description 2
- 229910008484 TiSi Inorganic materials 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 15
- 239000011248 coating agent Substances 0.000 description 11
- 238000000576 coating method Methods 0.000 description 11
- 238000000926 separation method Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 229910001092 metal group alloy Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910016570 AlCu Inorganic materials 0.000 description 2
- 229910017150 AlTi Inorganic materials 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- AYCPARAPKDAOEN-LJQANCHMSA-N N-[(1S)-2-(dimethylamino)-1-phenylethyl]-6,6-dimethyl-3-[(2-methyl-4-thieno[3,2-d]pyrimidinyl)amino]-1,4-dihydropyrrolo[3,4-c]pyrazole-5-carboxamide Chemical compound C1([C@H](NC(=O)N2C(C=3NN=C(NC=4C=5SC=CC=5N=C(C)N=4)C=3C2)(C)C)CN(C)C)=CC=CC=C1 AYCPARAPKDAOEN-LJQANCHMSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Abstract
本发明涉及横向高电子迁移率晶体管。一种横向HEMT包括衬底、衬底上方的第一半导体层和第一半导体层上的第二半导体层。横向HEMT还包括栅电极、源电极、漏电极和整流肖特基结。整流肖特基结的第一端子电耦合至所述源电极，并且整流肖特基结的第二端子电耦合至所述第二半导体层。
Description
背景技术
对于半导体器件，例如功率半导体器件而言，近年来化合物半导体，例如III-V族化合物半导体已变得越来越重要，因为与基于硅的半导体器件相比它们实现了掺杂更高且漂移区更短的半导体器件，同时保持了高的阻断能力。
迄今为止，基于III-V族化合物半导体的功率半导体器件被实现为横向器件（lateral device）。这些器件被称为高电子迁移率晶体管（HEMT）。HEMT包括几层具有不同带隙的掺杂不同的半导体材料。由于各层的带隙不同，在这些层的界面处形成二维电子气（2DEG），所述二维电子气用作导电通道。电子的迁移率以及2D电子载荷子密度在二维电子气中非常高。
二维电子气提供于源电极和漏电极之间的区域中。在将HEMT用作开关时，例如作为电感负载的开关时，会有各种操作模式，例如电感负载的关闭。希望有一种HEMT满足对以各种模式工作的开关的需求。
发明内容
根据横向HEMT的实施例，该横向HEMT包括衬底、衬底上方的第一半导体层和第一半导体层上的第二半导体层。横向HEMT还包括栅电极、源电极、漏电极和整流肖特基结。整流肖特基结的第一端子电耦合至所述源电极，并且整流肖特基结的第二端子电耦合至所述第二半导体层。
根据横向HEMT的另一实施例，该横向HEMT包括衬底、衬底上方的第一半导体层和第一半导体层上的第二半导体层。横向HEMT还包括栅电极、源电极、漏电极和肖特基结。肖特基结包括第二半导体层上的肖特基接触金属。肖特基接触金属电耦合至源电极。栅电极和漏电极之间的最短横向距离大于肖特基结和漏电极之间的最短横向距离。
根据横向HEMT的另一实施例，该横向HEMT包括衬底、衬底上方的第一半导体层和第一半导体层上的第二半导体层。横向HEMT还包括栅电极、源电极、漏电极和整流肖特基结。整流肖特基结的第一端子电耦合至所述源电极，并且整流肖特基结的第二端子电耦合至所述第二半导体层。该横向HEMT还包括第二半导体层上方的钝化层，横向宽度为wd的漂移区以及至少一个场板。所述至少一个场板至少部分布置在所述漂移区中一区域中的钝化层上且横向宽度为wf，其中wf<wd。
本领域的技术人员在阅读以下详细描述并观看附图后将认识到额外特征和优点。
附图说明
包括附图以提供对本发明的进一步理解且并入本说明书中并构成其一部分。附图示出了本发明的实施例并与说明书一起用于解释本发明的原理。参考以下详细描述更好地理解，将容易地认识本发明的其他实施例和本发明的很多预期优点。附图的元件未必相互之间成比例。类似的附图标记指示对应的类似部分。除非彼此排斥，可以组合图示各实施例的特征。
在附图中示出了实施例并在随后的描述中详述实施例。
图1示出了根据实施例包括整流结的横向HEMT的一部分的示意截面图。
图2示出了图1所示横向HEMT的一部分的示意平面图。
图3A示出了根据实施例包括整流结和场板的横向HEMT的一部分的示意截面图。
图3B示出了图3A所示横向HEMT的另一部分的示意截面图。
图4示出了图3A和3B中所示的横向HEMT的一部分的示意平面图。
具体实施方式
在以下详细描述中，参考了附图，附图形成其一部分且其中通过例示方式示出了可以实践本发明的具体实施例。就此而言，参考所述附图（一个或多个）的取向使用了方向术语，例如“顶”、“底”、“前”、“后”、“首”、“尾”等。因为可以按若干不同取向定位实施例的部件，所以使用方向术语是出于例示的目的，绝非进行限制。要理解的是可以利用其他实施例，并且可以做出结构或逻辑的变化而不脱离本发明的范围。不应以限制性意义理解其以下详细描述，并且本发明的范围由所附权利要求限定。
下面将解释多个实施例。在这种情况下，在附图中用相同或相似的附图标记表示相同的结构特征。在本说明书的上下文中，应当将“横向”或“横向方向”理解为表示大致平行于半导体材料或载体的横向范围延伸的方向或范围。因此横向方向大致平行于这些表面或侧面延伸。与此相反，术语“垂直”或“垂直方向”被理解为表示大致垂直于这些表面或侧面，从而垂直于横向方向延伸的方向。因此垂直方向在半导体材料或载体的厚度方向上延伸。
如本说明书中使用的，术语“耦合”和/或“电耦合”并非意在表示元件必须直接耦合在一起-可以在“耦合”或“电耦合”元件之间提供居间元件。
使用空间相对性术语，例如“之下”、“下方”、“下”、“之上”、“上方”、“上”等，以容易描述，从而解释一个元件相对于第二元件的定位。除了与图中所示那些不同的取向以外，这些术语意在涵盖器件的不同取向。
此外，还使用诸如“第一”、“第二”等术语描述各个元件、区域、区段等，并且也并非意在进行限制。在整个说明书中类似术语指代类似元件。
如这里使用的，术语“具有”、“含有”、“包含”、“包括”等是开放式术语，表示存在所陈述的元件或特征，但不排除额外的元件或特征。除非上下文明确做出不同表述，冠词“一”、“一个”和“该”意在包括复数和单数。
要理解的是，除非另外特别指出，可以将这里所述的各实施例的特征彼此组合。
图1示出了根据实施例的横向HEMT 100的一部分的截面图。在本实施例中，横向HEMT 100包括衬底122和布置于衬底122上的缓冲层121。衬底122可以包括Si、SiC、GaN或Al2O3。缓冲层121可以包括AlN、GaN或AlGaN。
在一些实施例中，缓冲层121包括多个单独层，并且每个单独层可以包括AlN、GaN或AlGaN。根据横向HEMT 100的要求，因此可以提供适当的缓冲层121。
根据其他实施例，衬底122或衬底122和缓冲层121的组合可以是金属载体，例如Cu载体。可以适当选择金属载体的厚度以向其上布置的层堆叠（stack）提供机械稳定性。此外，金属载体在器件的操作模式中支持其上布置的器件产生的热的消散。作为范例，由Cu制成的金属载体的厚度可以介于15μm到50μm之间，尤其介于30μm到40μm之间。省去缓冲层121可以改善散热，因为支持在初始硅衬底上生长GaN层的这一缓冲层可能由于界面热阻高而减小散热。可以通过首先通过例如研磨或蚀刻去除诸如由Si、SiC或Al2O3制成的载体之类的过渡载体来形成金属载体。过渡载体的去除可以纯机械的，停止于缓冲层上，或者可以从机械去除过程开始，继之以蚀刻过程。然后，例如通过等离子体蚀刻去除缓冲层121，并形成种层和/或欧姆接触层，例如单层或层堆叠，继之以利用金属和/或金属合金来加厚，最后得到金属载体。在工件（即，加工中的芯片）的后侧形成金属载体期间，可以将工件通过前侧机械固定到另一载体上。
在图1中所示的实施例中，在缓冲层121上布置第一半导体层111。第二半导体层112至少部分布置在第一半导体层111上。在图示的实施例中，第一半导体层111包括轻n掺杂的GaN，其通常在界面处被固定电荷耗尽，或者是轻度n导电的，并包含深陷阱以减小自由载荷子的浓度，并且第二半导体层112包括AlGaN。通常对第二半导体层112的AlGaN进行补偿，即它没有自由载荷子，并因此是电绝缘的。在第一半导体层111和第二半导体层112之间形成异质结的界面处，形成二维电子气（2DEG），在图1中由虚线124示意性示出。
横向HEMT 100还包括源电极116、漏电极117和栅电极118。在图示的实施例中，源电极116和漏电极117均布置在第一半导体层111上。在其他实施例中，源电极116和漏电极117均布置在第二半导体层112上，并且通过将源电极116和漏电极117合金化（alloy）到第二半导体层112中使二维电子气电接触。源电极116和漏电极117电接触第一半导体层111、第二半导体层112和二维电子气。
在源电极116和漏电极117之间，在二维电子气的区域中提供漂移区114。栅电极118布置在第二半导体层112上、源电极116和漏电极117之间的区域中，或者在一些实施例中，对于常关器件，可以至少部分凹入到第二半导体层112中。
钝化层113布置在第二层112上并至少部分围绕栅电极118。例如，钝化层113可以包括从SixNy、SiO2和Al2O3的组中选择的材料。
栅电极118被配置成通过施加到栅电极118的适当电压来控制横向HEMT 100的源电极116和漏电极117之间的电导率。源电极116、漏电极117和栅电极118包括导电材料，例如金属或高掺杂多晶硅。
横向HEMT 100还包括整流结。在图示的实施例中，整流结是肖特基结131，包括第二半导体层112和第二半导体层112上的肖特基接触金属132。例如，肖特基接触金属132可以包括Ni、Pt、W、Mo、TiSi2、WSi2、CoSi2中的至少一种。肖特基结131的形成可以包括在形成肖特基接触金属132之前进行离子注入，例如CF4等离子体离子注入。根据又一实施例，横向HEMT 100的整流结包括第二半导体层112上的半导体材料诱发的半导体能带不连续性，该半导体材料的逸出功（work function）与第二半导体层112的材料的逸出功不同。
肖特基接触金属132经由贯穿接触（through contact）119和线路（wiring）115电耦合至源电极116。线路115至少部分布置在漂移区114的一区域中的钝化层113上。线路115包括导电材料，例如金属或高掺杂多晶硅。例如，线路115可以是图案化金属层或金属合金层的一部分，例如包括Al、AlSi、AlTi、AlCu、AlSiTi、AlSiCu、Cu的层或层堆叠。
所述贯穿接触119布置于钝化层113一区域中线路115和肖特基接触金属132之间，并且直接接触线路115和肖特基接触金属132。所述贯穿接触119包括导电材料，例如金属或高掺杂多晶硅。
栅电极118电耦合至图1的示意截面图中所示区域之外的区域中的栅极电源。例如，栅电极118可以电耦合至横向HEMT 100的周边区域中（例如漂移区114外部）的栅极电源。例如，栅电极118可以通过所形成的贯穿接触和线路电耦合至栅极电源，可以分别与贯穿接触119和线路115一起处理它们。
栅电极118和漏电极117之间的最短横向距离表示为d1。整流结，即肖特基接触金属132，和漏电极117之间的最短横向距离表示为d2。在图1中所示的实施例中，栅电极118和漏电极117之间的最短横向距离d1大于整流结和漏电极117之间的最短横向距离d2，即关系d1>d2成立。
在图1中所示的实施例中，栅电极118和整流结的肖特基接触金属132是同一图案化金属层的独立部分。除了栅电极118和肖特基接触金属132之外，该同一图案化金属层的其他部分可以存在于与图1的示意截面图中所示区域不同的区域中。可以通过光刻法来对金属层进行图案化，例如沉积树脂，继之以通过掩模对树脂曝光，对经曝光的树脂显影，并蚀刻树脂以将掩模的图案转印到金属层中。
横向HEMT 100的整流结构成已知的金属氧化物半导体场效应晶体管（MOSFET），例如Si MOSFET的主体和漏极之间的所谓的体二极管的对应物。于是，整流结在开关例如电感负载时改善了横向HEMT的可操作性。横向HEMT 100的其他益处包括在工作期间（例如雪崩模式中）改善了高压下的鲁棒性，向源极释放高电流，并避免向栅极或向栅极驱动电路放电，以及避免了因栅极处电荷捕获而导致阈值电压Vth的电压漂移。
图2示出了图1所示横向HEMT 100的一部分的示意平面图。用相同的附图标记标识与图1中那些相同功能的部件，下文不再赘述。图1中所示的截面图取自图2中所示的线A-A'。
横向HEMT 100的栅电极118布置在图2的顶视图中无法看到的垂直下层中，因此用虚线示出。同样地，肖特基接触金属132布置在图2的顶视图中无法看到的垂直下层中，因此用另一条虚线示出。类似地，贯穿接触119布置在图2的顶视图中无法看到的垂直下层中，因此用又另一条虚线示出。
在图2中所示的实施例中，源电极116、漏电极117、栅电极118和整流结被成形为彼此平行延伸的条（stripe）。漂移区114在源电极116和漏电极117之间延伸。肖特基接触金属132经由贯穿接触119和线路115电耦合至源电极116。
栅电极118和漏电极117之间的最短横向距离d1大于整流结和漏电极117之间的最短横向距离d2，即关系d1>d2成立。
在其他实施例中，源电极116、漏电极117、栅电极118和整流结或这些元件的至少一部分被成形为与条不同的形状。例如，也可以应用环形和/或多边形形状。
图3A示出了根据另一实施例的横向HEMT 200的一部分的示意截面图。类似于图1中所示的横向HEMT 100，横向HEMT 200包括衬底222、缓冲层221、第一半导体层211、第二半导体层212、虚线224示意性例示的二维电子气、源电极216、漏电极217、栅电极218、虚线231例示的肖特基结形式的整流结、肖特基接触金属232、钝化层213以及源电极216和漏电极217之间的漂移区214。
图3A中所示的实施例的示意截面图还至少包括一个场板237。所述至少一个场板237至少部分布置于漂移区214一区域中的钝化层213上。所述至少一个场板237包括导电材料，例如金属或高掺杂多晶硅。例如，所述至少一个场板237可以是图案化金属层或金属合金层的一部分，例如包括Al、AlSi、AlTi、AlCu、AlSiTi、AlSiCu、Cu的层或层堆叠。在图示的实施例中，所述至少一个场板237经由贯穿接触219'电耦合至栅电极218。贯穿接触219'布置于钝化层213的一区域中至少一个场板237和栅电极218之间，并且直接接触至少一个场板237和栅电极218两者。所述贯穿接触219'包括导电材料，例如金属或高掺杂多晶硅。
在图3A中所示的实施例中，整流结的肖特基接触金属232和漏电极217之间的最短横向距离d2大于所述至少一个场板237和漏电极217之间的最短横向距离d3，即关系d2>d3成立。
如图3A中示意性所示，在对横向HEMT 200进行反向偏置时，发生击穿的区域235可能向横向更接近漏电极217的场板237的末端钉扎（pin）。在漂移区214的这些区域235中因为热载子导致二维电子气局部劣化。不过，在漂移区214的其余区域中，可以充分降低电场强度，以避免这些区域中的击穿，并从而避免这些区域中二维电子气的劣化。于是，在横向HEMT 200处于导电模式时，可以在漂移区214的大面积中提供二维电子气，从而提供导电通道。
图3B示出了横向HEMT 200的一部分的另一示意截面图。图3B中所示横向HEMT 200的截面图类似于图1中所示横向HEMT 100的截面图。于是，参考与图1相关的描述。将肖特基接触金属232电耦合到源电极216的线路215的图案可以对应于包括源电极216和多个指状物（finger）的梳形结构的指状物。
图4示出了图3A和3B中所示的横向HEMT 200的一部分的示意平面图。用相同的附图标记标识与图3A和3B中那些相同功能的部件，下文不再赘述。图3A中所示的截面图取自图4中所示的线B-B'，并且图3B中所示的截面图取自图4中所示的线A-A'。
横向HEMT 200的栅电极218布置在图4的顶视图中无法看到的垂直下层中，因此用虚线示出。同样地，肖特基接触金属232布置在图4的顶视图中无法看到的垂直下层中，因此用另一条虚线示出。类似地，贯穿接触219、219'布置在图4的顶视图中无法看到的垂直下层中，因此分别用又另一虚线表示。
在图4中所示的实施例中，源电极216、漏电极217、栅电极218和整流结被成形为彼此平行延伸的条。漂移区214在源电极216和漏电极217之间延伸。
在图示的实施例中，由d4表示相邻场板237、237'之间的横向距离。在未示出的实施例中，存在多于两个场板。两个相邻场板之间的距离可以对于所有场板而言都是相同的。在另一未示出的实施例中，第一多个场板包括相邻场板之间的第一横向距离和相邻场板之间的第二横向距离，第一横向距离与第二横向距离不同。在另一未示出的实施例中，相邻场板之间的一些或全部横向距离彼此不同。
在图示的实施例中，第一个场板237和漏电极217之间的横向距离d3等于相邻场板237'与漏电极217之间的横向距离d3。在未示出的实施例中，这些距离可以彼此不同。
在图示的实施例中，适用关系d2>d3。根据其他实施例，d2可以等于d3，或适用关系d2<d3。
在图4中所示的实施例中，wf1表示的第一场板237的横向宽度等于wf2表示的相邻场板237'的横向宽度。在其他实施例中，宽度wf1和wf2可以彼此不同。每个场板237、237'的横向宽度小于漂移区214的横向宽度wd，即wf1<wd且wf2<wd。
在图4中所示的实施例中，场板237、237'电耦合至栅电极218。根据其他实施例，不同的场板可以电耦合至源电极216、栅电极218、漏电极217、与源电极216、栅电极218、漏电极217的任一个的电压都不同的电压中的一个或不同几个。例如，所有场板都可以电耦合至漏电极217。根据另一个范例，所有场板都可以电耦合至源电极216。根据又一范例，第一个或第一多个场板电耦合至源电极216，且第二个或第二多个场板电耦合至漏电极217。
在图1到4中所示的实施例中，第一半导体层111、211包括GaN，且第二半导体层112、212包括AlGaN，且二维电子气位于第一半导体层111、211和面向第一半导体层111、211的第二半导体层112、212之间的界面处，这也称为Ga面极性。于是HEMT也称为“正常HEMT”。在未示出的实施例中，第一半导体层111、211包括AlGaN，且第二半导体层112、212包括GaN。因此二维电子气位于第一半导体层111、211和面向第二层的第二半导体层112、212之间的界面处，这也称为N面极性。于是横向HEMT也称为“反转HEMT”。
在另一未示出的实施例中，第一半导体层111、211和第二半导体层112、212都是不掺杂的，并且由于压电效应在第一半导体层111、211和第二半导体112、212层之间的界面处形成二维电子气。于是HEMT也称为“PI-HEMT”（极化诱发的高电子迁移率晶体管）。
尽管这里已经图示和描述了具体实施例，但本领域的普通技术人员将认识到，可以用各种替代和/或等价实施来替代所示和所述的具体实施例而不脱离本发明的范围。本申请意在覆盖这里论述的任何具体实施例的任何调整或变化。因此，本发明意在仅受权利要求及其等价要件的限制。
Claims (25)
1.一种横向HEMT，包括：
衬底；
所述衬底上方的第一半导体层；
所述第一半导体层上的第二半导体层；
栅电极；
源电极；
漏电极；以及
整流肖特基结，所述整流肖特基结的第一端子电耦合至所述源电极，并且所述整流肖特基结的第二端子电耦合至所述第二半导体层。
2.根据权利要求1所述的横向HEMT，其中所述第二半导体层是所述第二端子的至少部分。
3.根据权利要求1所述的横向HEMT，其中所述第二端子包括所述第二半导体层，并且所述第一端子包括所述第二半导体层上的肖特基接触金属，所述肖特基接触金属是Ni、Pt、W、Mo、TiSi2、WSi2和CoSi2中的至少一种。
4.根据权利要求1所述的横向HEMT，其中所述栅电极和所述肖特基结的肖特基接触金属是同一图案化金属层的独立部分。
5.根据权利要求1所述的横向HEMT，其中所述整流肖特基结包括p型GaN和掺杂多晶硅至少之一。
6.根据权利要求1所述的横向HEMT，其中所述栅电极和所述漏电极之间的最短横向距离大于所述整流肖特基结和所述漏电极之间的最短横向距离。
7.根据权利要求1所述的横向HEMT，其中所述第一半导体层包括AlGaN，并且所述第二半导体层包括GaN。
8.根据权利要求1所述的横向HEMT，其中所述第一半导体层包括GaN，并且所述第二半导体层包括AlGaN。
9.根据权利要求1所述的横向HEMT，其中所述源电极、所述漏电极、所述栅电极和所述整流结大致成形为彼此平行延伸的条。
10.根据权利要求1所述的横向HEMT，还包括：
所述第二半导体层上方的钝化层；
横向宽度为wd的漂移区；以及
至少部分布置在所述漂移区中一区域中的钝化层上且横向宽度为wf的至少一个场板，其中wf<wd。
11.根据权利要求10所述的横向HEMT，其中所述至少一个场板电耦合至所述源电极、所述漏电极、所述栅电极和另一个电极之一。
12.根据权利要求1所述的横向HEMT，其中所述衬底由Si、SiC、GaN或Al2O3和所述衬底上的至少一个缓冲物制成。
13.根据权利要求1所述的横向HEMT，其中所述衬底是金属载体。
14.根据权利要求1所述的横向HEMT，其中所述栅电极布置于所述第二半导体层上。
15.根据权利要求1所述的横向HEMT，其中所述栅电极是部分延伸到所述第二半导体层中的凹入栅电极。
16.根据权利要求1所述的横向HEMT，其中所述整流肖特基结的第一端子经由多个互连指状物电耦合至所述源电极，所述多个互连指状物形成包括所述源电极和所述多个互连指状物的梳形结构的一部分。
17.一种横向HEMT，包括：
衬底；
所述衬底上方的第一半导体层；
所述第一半导体层上的第二半导体层；
栅电极；
源电极；
漏电极；
包括所述第二半导体层上的肖特基接触金属的肖特基结，所述肖特基接触金属电耦合至所述源电极；并且
所述栅电极和所述漏电极之间的最短横向距离大于所述肖特基结和所述漏电极之间的最短横向距离。
18.根据权利要求17所述的横向HEMT，还包括：
所述第二半导体层上方的钝化层；
横向宽度为wd的漂移区；以及
至少部分布置在所述漂移区中一区域中的钝化层上且横向宽度为wf的至少一个场板，其中wf<wd。
19.根据权利要求17所述的横向HEMT，其中所述栅电极布置于所述第二半导体层上。
20.根据权利要求17所述的横向HEMT，其中所述栅电极是部分延伸到所述第二半导体层中的凹入栅电极。
21.根据权利要求17所述的横向HEMT，其中所述整流肖特基结的第一端子经由多个互连指状物电耦合至所述源电极，所述多个互连指状物形成包括所述源电极和所述多个互连指状物的梳形结构的一部分。
22.一种横向HEMT，包括：
衬底；
所述衬底上方的第一半导体层；
所述第一半导体层上的第二半导体层；
栅电极；
源电极；
漏电极；
整流肖特基结，具有电耦合至所述源电极的第一端子和电耦合至所述第二半导体层的第二端子；
所述第二半导体层上方的钝化层；
横向宽度为wd的漂移区；以及
至少部分布置在所述漂移区中一区域中的钝化层上且横向宽度为wf的至少一个场板，其中wf<wd。
23.根据权利要求22所述的横向HEMT，其中所述栅电极布置于所述第二半导体层上。
24.根据权利要求22所述的横向HEMT，其中所述栅电极是部分延伸到所述第二半导体层中的凹入栅电极。
25.根据权利要求22所述的横向HEMT，其中所述整流肖特基结的第一端子经由多个互连指状物电耦合至所述源电极，所述多个互连指状物形成包括所述源电极和所述多个互连指状物的梳形结构的一部分。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/090,350 | 2011-04-20 | ||
| US13/090,350 US8482036B2 (en) | 2011-04-20 | 2011-04-20 | Lateral high electron mobility transistor |
| US13/090350 | 2011-04-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102751324A true CN102751324A (zh) | 2012-10-24 |
| CN102751324B CN102751324B (zh) | 2017-04-12 |
Family
ID=46967517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210117346.0A Active CN102751324B (zh) | 2011-04-20 | 2012-04-20 | 横向高电子迁移率晶体管 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8482036B2 (zh) |
| CN (1) | CN102751324B (zh) |
| DE (1) | DE102012103388B4 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104704616A (zh) * | 2012-11-09 | 2015-06-10 | 夏普株式会社 | 场效应晶体管 |
| CN107230719A (zh) * | 2016-03-25 | 2017-10-03 | 北京大学 | 高电子迁移率晶体管及其制作方法 |
| CN110112211A (zh) * | 2018-02-01 | 2019-08-09 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
| CN114823851A (zh) * | 2022-04-15 | 2022-07-29 | 晶通半导体(深圳)有限公司 | 氮化镓反向导通晶体管 |
| US11664430B2 (en) | 2018-03-12 | 2023-05-30 | Vanguard International Semiconductor Corporation | Semiconductor device |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9443938B2 (en) | 2013-07-19 | 2016-09-13 | Transphorm Inc. | III-nitride transistor including a p-type depleting layer |
| US9245991B2 (en) | 2013-08-12 | 2016-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing |
| US10276681B2 (en) | 2016-02-29 | 2019-04-30 | Infineon Technologies Austria Ag | Double gate transistor device and method of operating |
| US10530360B2 (en) * | 2016-02-29 | 2020-01-07 | Infineon Technologies Austria Ag | Double gate transistor device and method of operating |
| US10930745B1 (en) * | 2019-11-27 | 2021-02-23 | Vanguard International Semiconductor Corporation | Semiconductor structure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789445A (zh) * | 2008-12-22 | 2010-07-28 | 三垦电气株式会社 | 半导体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5130641B2 (ja) * | 2006-03-31 | 2013-01-30 | サンケン電気株式会社 | 複合半導体装置 |
| JP3940699B2 (ja) | 2003-05-16 | 2007-07-04 | 株式会社東芝 | 電力用半導体素子 |
| US8791503B2 (en) * | 2007-09-18 | 2014-07-29 | International Rectifier Corporation | III-nitride semiconductor device with reduced electric field between gate and drain and process for its manufacture |
| CN101897029B (zh) | 2007-12-10 | 2015-08-12 | 特兰斯夫公司 | 绝缘栅e模式晶体管 |
| IT1401747B1 (it) | 2010-08-02 | 2013-08-02 | Selex Sistemi Integrati Spa | Fabbricazione di transistori ad alta mobilita' elettronica con elettrodo di controllo a lunghezza scalabile |
-
2011
- 2011-04-20 US US13/090,350 patent/US8482036B2/en active Active
-
2012
- 2012-04-18 DE DE102012103388.9A patent/DE102012103388B4/de active Active
- 2012-04-20 CN CN201210117346.0A patent/CN102751324B/zh active Active
-
2013
- 2013-06-06 US US13/911,437 patent/US8772835B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789445A (zh) * | 2008-12-22 | 2010-07-28 | 三垦电气株式会社 | 半导体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104704616A (zh) * | 2012-11-09 | 2015-06-10 | 夏普株式会社 | 场效应晶体管 |
| CN104704616B (zh) * | 2012-11-09 | 2017-04-19 | 夏普株式会社 | 场效应晶体管 |
| CN107230719A (zh) * | 2016-03-25 | 2017-10-03 | 北京大学 | 高电子迁移率晶体管及其制作方法 |
| CN110112211A (zh) * | 2018-02-01 | 2019-08-09 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
| US11664430B2 (en) | 2018-03-12 | 2023-05-30 | Vanguard International Semiconductor Corporation | Semiconductor device |
| CN114823851A (zh) * | 2022-04-15 | 2022-07-29 | 晶通半导体(深圳)有限公司 | 氮化镓反向导通晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102012103388B4 (de) | 2018-05-03 |
| DE102012103388A1 (de) | 2012-10-25 |
| CN102751324B (zh) | 2017-04-12 |
| US8482036B2 (en) | 2013-07-09 |
| US20130264580A1 (en) | 2013-10-10 |
| US20120267636A1 (en) | 2012-10-25 |
| US8772835B2 (en) | 2014-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102751324A (zh) | 横向高电子迁移率晶体管 | |
| TWI813243B (zh) | 包含漸變空乏層的三族氮化物裝置 | |
| US7038252B2 (en) | Semiconductor device using a nitride semiconductor | |
| US8421123B2 (en) | Semiconductor device having transistor and rectifier | |
| JP5530682B2 (ja) | 窒化物半導体装置 | |
| JP5758132B2 (ja) | 半導体素子 | |
| JP6754782B2 (ja) | 半導体装置 | |
| JP5457046B2 (ja) | 半導体装置 | |
| US20100207164A1 (en) | Field effect transistor | |
| US9231093B2 (en) | High electron mobility transistor and method of manufacturing the same | |
| CN107534060B (zh) | 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管 | |
| US9087704B2 (en) | Semiconductor devices and methods of manufacturing the semiconductor device | |
| CN105895680B (zh) | 半导体器件 | |
| US8860089B2 (en) | High electron mobility transistor and method of manufacturing the same | |
| US8809869B2 (en) | Diode with heterojunction of nitride semiconductor layers | |
| US9245738B2 (en) | High electron mobility transistor and method of manufacturing the same | |
| JP2005093864A (ja) | 電力用半導体装置 | |
| KR20140042470A (ko) | 노멀리 오프 고전자이동도 트랜지스터 | |
| JP5545653B2 (ja) | 窒化物系半導体装置 | |
| CN115939126A (zh) | 半导体器件 | |
| CN110707153A (zh) | 半导体装置 | |
| CN117438454A (zh) | 半导体器件和制造半导体器件的方法 | |
| KR20150044325A (ko) | 고전자 이동도 트랜지스터를 포함하는 전자 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |