CN110112211A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN110112211A
CN110112211A CN201810100204.0A CN201810100204A CN110112211A CN 110112211 A CN110112211 A CN 110112211A CN 201810100204 A CN201810100204 A CN 201810100204A CN 110112211 A CN110112211 A CN 110112211A
Authority
CN
China
Prior art keywords
protective layer
field plate
layer
semiconductor device
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810100204.0A
Other languages
English (en)
Inventor
林信志
洪章响
黄嘉庆
林永豪
李家豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Vanguard International Semiconductor America
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN201810100204.0A priority Critical patent/CN110112211A/zh
Publication of CN110112211A publication Critical patent/CN110112211A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Abstract

本发明提出一种半导体装置及其制造方法,其中半导体装置包含化合物半导体层设置于基底上,保护层设置于化合物半导体层上,以及源极电极、漏极电极和栅极电极穿过保护层且位于化合物半导体层上,其中栅极电极设置于源极电极与漏极电极之间。此半导体装置还包含多个场板设置于保护层上方,且位于栅极电极与漏极电极之间,其中这些场板彼此隔开。此外,也提供半导体装置的制造方法。

Description

半导体装置及其制造方法
技术领域
本发明实施例是有关于半导体装置,且特别是有关于具有场板的半导体装置及其制造方法。
背景技术
氮化镓系(GaN-based)半导体材料具有许多优秀的材料特性,例如高抗热性、宽能隙(band-gap)、高电子饱和速率。因此,氮化镓系半导体材料适合应用于高速与高温的操作环境。近年来,氮化镓系半导体材料已广泛地应用于发光二极管(light emitting diode,LED)元件、高频率元件,例如具有异质界面结构的高电子迁移率晶体管(high electronmobility transistor,HEMT)。
场板通常设置于半导体装置的高电场区,其用于降低高电场区的峰值电场(peakelectric field),其中一种场板是连接至栅极的场板(即栅极场板),其可降低栅极在漏极侧上的电场强度。因此,栅极场板可提升半导体装置的崩溃电压(breakdown voltage),以容许半导体装置应用于高电压操作。另一种场板是连接至源极的场板(即源极场板),由于源极场板的电压可独立于栅极的电压,故其可降低栅极至漏极电容(Cgd)。因此,源极场板可提升半导体装置的操作速度。
随着氮化镓系半导体材料的发展,这些使用氮化镓系半导体材料的半导体装置应用于更严苛工作环境中,例如更高频、更高温或更高电压。因此,具有氮化镓系半导体材料的半导体装置的工艺条件也面临许多新的挑战。
发明内容
本发明的一些实施例提供半导体装置,此半导体装置包含化合物半导体层设置于基底上,保护层设置于化合物半导体层上,以及源极电极、漏极电极和栅极电极穿过保护层且位于化合物半导体层上,其中栅极电极设置于源极电极与漏极电极之间。此半导体装置还包含多个场板设置于保护层上方且位于栅极电极与漏极电极之间,其中这些场板彼此隔开。
本发明的一些实施例提供半导体装置,此半导体装置包含化合物半导体层设置于基底上,第一保护层设置于化合物半导体层上,第二保护层设置于第一保护层上,以及源极电极、漏极电极和栅极电极穿过第一保护层和第二保护层且位于化合物半导体层上,其中栅极电极设置于源极电极与漏极电极之间。此半导体装置还包含第一场板设置于栅极电极与漏极电极之间,以及第二场板设置于漏极电极与第一场板之间且位于第二保护层上,其中第一场板穿过第二保护层且位于第一保护层上,并且栅极电极、第一场板和第二场板彼此隔开。
本发明的一些实施例提供半导体装置的制造方法,此方法包含在基底上形成化合物半导体层,在化合物半导体层上形成第一保护层,形成栅极电极穿过第一保护层且位于化合物半导体层上,在第一保护层上方形成多个场板,其中这些场板彼此隔开,以及形成源极电极和漏极电极穿过第一保护层且位于化合物半导体层上,其中栅极电极位于源极电极与漏极电极之间,且这些场板位于栅极电极与漏极电极之间。
本发明的技术效果在于,本发明实施例利用在栅极电极与漏极电极之间设置多个彼此隔开的源极场板,以减缓栅极电极在靠近漏极电极的侧边的电场梯度。因此,本发明实施例的半导体装置具有崩溃电压与栅极至漏极电容的良好平衡,进而提升半导体装置的效能。
附图说明
通过以下详细描述和范例配合所附图式,可以更加理解本发明实施例。为了使图式清楚显示,图式中各个不同的元件可能未依照比例绘制,其中:
图1A至图1E是根据本发明的一些实施例,说明形成半导体装置在各个不同阶段的剖面示意图。
图2A至图2C是根据本发明的一些实施例,显示半导体装置的上视示意图。
图3和图4是根据本发明的另一些实施例,显示半导体装置的剖面示意图。
附图标号:
100、200、200’、200”、300、400~半导体装置;
102~基底;
104~缓冲层;
106~氮化镓半导体层;
108~氮化镓铝半导体层;
109~掺杂的化合物半导体区;
110~化合物半导体层;
112~第一保护层;
114~第二保护层;
116~第一开口;
118~第二开口;
120~金属材料层;
122~栅极电极;
122s~侧边;
1241~第一场板;
12411~第一部分;
12412~第二部分;
12413~第三部分;
1242~第二场板;
1243~第三场板;
1244~第四场板;
126~源极电极;
128~漏极电极;
130~层间介电层;
131~源极接触件;
1321~第一场板接触件;
1322~第二场板接触件;
1323~第三场板接触件;
1324~第四场板接触件;
134~导线;
136~内连线结构;
E~电场线;
L1~第一纵向长度;
L2~第二纵向长度;
L3~第三纵向长度;
W1~第一宽度;
W2~第二宽度。
具体实施方式
以下揭露提供了许多的实施例或范例,用于实施所提供的半导体装置的不同元件。各元件和其配置的具体范例描述如下,以简化本发明实施例的说明。当然,这些仅仅是范例,并非用以限定本发明实施例。举例而言,叙述中若提及第一元件形成在第二元件之上,可能包含第一和第二元件直接接触的实施例,也可能包含额外的元件形成在第一和第二元件之间,使得它们不直接接触的实施例。此外,本发明实施例可能在不同的范例中重复参考数字及/或字母。如此重复是为了简明和清楚,而非用以表示所讨论的不同实施例之间的关系。
以下描述实施例的一些变化。在不同图式和说明的实施例中,相似的参考数字被用来标明相似的元件。可以理解的是,在方法的前、中、后可以提供额外的操作,且一些叙述的操作可为了该方法的其他实施例被取代或删除。
图1A至图1E是根据本发明的一些实施例,说明形成图1E所示的半导体装置100在各个不同阶段的剖面示意图。
请参考图1A,提供基板102。在基板102上形成化合物半导体层110。在一些实施例中,化合物半导体层110包含缓冲层104形成于基板102上,氮化镓(GaN)半导体层106形成于缓冲层104上,以及氮化镓铝(AlxGa1-xN,其中0<x<1)半导体层108形成于氮化镓半导体层106上。在一些实施例中,化合物半导体层110还可包含形成于基板102与缓冲层104之间的晶种层(未显示)。
在一些实施例中,基底102可以是掺杂的(例如以p型或n型掺杂物进行掺杂)或未掺杂的半导体基底,例如硅基底、硅锗基底、砷化镓基底或类似半导体基底。在一些实施例中,基底102可以是半导体位于绝缘体之上的基底,例如绝缘层上覆硅(silicon oninsulator,SOI)基底。在一些实施例中,基底102可以是碳化硅(SiC)基底或蓝宝石基底。
缓冲层104可减缓后续形成于缓冲层104上方的氮化镓半导体层106的应变(strain),以防止缺陷形成于上方的氮化镓半导体层106中,应变是由氮化镓半导体层106与基底102之间的不匹配造成。在一些实施例中,缓冲层104的材料可以是AlN、GaN、AlxGa1- xN(其中0<x<1)、前述的组合或类似材料。缓冲层104可由磊晶成长工艺形成,例如金属有机化学气相沉积(metal organic chemical vapor deposition,MOCVD)、氢化物气相磊晶法(hydride vapor phase epitaxy,HVPE)、分子束磊晶法(molecular beam epitaxy,MBE)、前述的组合或类似方法。尽管在如图1A所示的实施例中,缓冲层104为单层结构,然而缓冲层104也可以是多层结构。
二维电子气(two-dimensional electron gas,2DEG)(未显示)形成于氮化镓半导体层106与氮化镓铝半导体层108之间的异质界面上。如图1E所示的半导体装置100是利用二维电子气(2DEG)作为导电载子的高电子迁移率晶体管(high electron mobilitytransistor,HEMT)。在一些实施例中,氮化镓半导体层106和氮化镓铝半导体层108中没有掺杂物。在一些其他实施例中,氮化镓半导体层106和氮化镓铝半导体层108可具有掺杂物,例如n型掺杂物或p型掺杂物。氮化镓半导体层204和氮化镓铝半导体层206可由磊晶成长工艺形成,例如金属有机化学气相沉积(MOCVD)、氢化物气相磊晶法(HVPE)、分子束磊晶法(MBE)、前述的组合或类似方法。
继续参考图1A,在化合物半导体层110的氮化镓铝半导体层108上形成第一保护层112。在第一保护层112上形成第二保护层114。在一些实施例中,第一保护层112和第二保护层114的材料可以是绝缘材料或介电材料,例如氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、氧化铝(Al2O3)、氮化铝(AlN)、氧化镁(MgO)、氮化镁(Mg3N2),氧化锌(ZnO)、氧化钛(TiO2)或前述的组合。第一保护层112和第二保护层114用以防止下方的氮化镓铝半导体层108产生漏电流至后续形成的栅极电极122、源极电极126和漏极电极128(显示于图1E)。可通过化学气相沉积(CVD)、电浆辅助化学气相沉积(plasma enhanced CVD,PECVD)、原子层沉积(atomic layer deposition,ALD)或类似方法形成第一保护层112和第二保护层114。在一些实施例中,第二保护层114的材料不同于第一保护层112的材料。举例而言,上方的第二保护层114可选用具有低介电常数的介电材料,且下方的第一保护层112可选用对于击穿电压具有高临界电压的介电材料。
请参考图1B,对第一保护层112和第二保护层114执行图案化工艺,以形成第一开口116穿过第二保护层114和第一保护层112,且暴露出氮化镓铝半导体层108的顶面。在一些实施例中,图案化工艺的步骤可包含通过光刻工艺在第二保护层114上形成图案化光刻胶层(未显示),通过图案化光刻胶层的开口(未显示)对第一保护层112和第二保护层114执行刻蚀工艺,例如干刻蚀或湿刻蚀,以形成第一开口116,之后移除第二保护层114上的图案化光刻胶层。
接着,对第二保护层114执行图案化工艺以形成第二开口118穿过第二保护层114,且暴露出第一保护层112的顶面。
请参考图1C,在第二保护层114上形成金属材料层120,且金属材料层120填入第一开口116和第二开口118。在一些实施例中,金属材料层120可以是金(Au)、镍(Ni)、铂(Pt)、钯(Pd)、铱(Ir)、钛(Ti)、铬(Cr)、钨(W)、铝(Al)、铜(Cu)、前述的组合、前述的多层或类似材料。金属材料层120可由原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(physicalvapor deposition,PVD)、溅射(sputter)或类似工艺形成。
请参考图1D,对图1C所示的金属材料层120实施图案化工艺,以形成填入第一开口116的栅极电极122、填入第二开口118的第一场板1241和位于第二保护层114上的第二场板1242。第一场板1241位于栅极电极122与第二场板1242之间,且栅极电极122、第一场板1241和第二场板1242彼此隔开。填入第一开口116的栅极电极122接触化合物半导体层110的氮化镓铝半导体层108,且栅极电极122具有一部分延伸至第二保护层114的表面上。填入第二开口118的第一场板1241接触第一保护层112。在一些实施例中,图案化工艺的步骤可包含通过光刻工艺在图1C所示的金属材料层120上形成图案化光刻胶层(未显示),对金属材料层120执行刻蚀工艺例如干刻蚀或湿刻蚀,以移除金属材料层120未被图案化光刻胶层覆盖的部分,之后移除金属材料层120的剩余部分上的图案化光刻胶层。
由于第一场板1241和第二场板1242-是经由对金属材料层120执行的图案化工艺与栅极电极122一起形成,所以可节省一次沉积工艺和一次图案化工艺来形成第一场板1241和第二场板1242,以提升半导体装置的制造效率。
尽管在如图1D所示的实施例中,第一场板1241的第一宽度W1小于第二场板1242的第二宽度W2,然而在其他实施例中,第一场板1241的第一宽度W1也可以等于或大于第二场板1242的第二宽度W2。
请参考图1E,形成源极电极126和漏极电极128穿过第二保护层114和第一保护层112,且源极电极126和漏极电极128接触化合物半导体层110的氮化镓铝半导体层108。栅极电极122位于源极电极126与漏极电极128之间,且第一场板1241和第二场板1242位于栅极电极122与漏极电极128之间。在一些实施例中,源极电极126和漏极电极128的材料可以是金属材料,例如金(Au)、镍(Ni)、铂(Pt)、钯(Pd)、铱(Ir)、钛(Ti)、铬(Cr)、钨(W)、铝(Al)、铜(Cu)、前述的组合或前述的多层。形成源极电极126和漏极电极128的步骤可包含通过图案化工艺形成用于源极电极126和漏极电极128的开口(未显示),这些开口穿过第二保护层114和第一保护层112,且暴露出氮化镓铝半导体层108的顶面,沉积金属材料层(未显示)于第二保护层114上且填入这些开口中,以及对金属材料层执行图案化工艺,以形成源极电极126和漏极电极128。形成源极电极126和漏极电极128的沉积工艺可以是原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、溅射或类似工艺。
继续参考图1E,在第二保护层114上方形成层间介电层(inter layer dielectriclayer,ILD layer)130,其覆盖栅极电极122、第一场板1241和第二场板1242、源极电极126和漏极电极128。在层间介电层130中形成与源极电极126连接的源极接触件131,以及分别与第一场板1241和第二场板1242连接的第一场板接触件1321与第二场板接触件1322。在层间介电层130上形成导线134,其与源极接触件131、第一场板接触件1321和第二场板接触件1322连接。层间介电层130、源极接触件131、第一场板接触件1321、第二场板接触件1322以及导线134构成内连线结构136。在本发明实施例中,第一场板1241和第二场板1242通过内连线结构136电连接至源极电极126,因此图1E所示的第一场板1241和第二场板1242为源极场板(source field plate,SFP)。在一些实施例中,内连线结构136还包含与栅极电极122连接的栅极接触件(未显示),以及与漏极电极128连接的漏极接触件(未显示)。在形成内连线结构136之后,形成了半导体装置100。
在一些实施例中,层间介电层130的材料可以是氧化硅、氮化硅、氮氧化硅或氧化铝。可通过化学气相沉积(CVD)、电浆辅助化学气相沉积(PECVD)、原子层沉积(ALD)或类似方法形成层间介电层130。
在一些实施例中,源极接触件131、第一场板接触件1321、第二场板接触件1322、导线134的材料可以是金属材料,例如金(Au)、镍(Ni)、铂(Pt)、钯(Pd)、铱(Ir)、钛(Ti)、铬(Cr)、钨(W)、铝(Al)、铜(Cu)、前述的组合或前述的多层。形成源极接触件131、第一场板接触件1321和第二场板接触件1322的步骤可包含通过图案化工艺形成各自对应于源极电极126、第一场板1241和第二场板1242的开口(未显示),其穿过层间介电层130且各自暴露出源极电极126、第一场板1241和第二场板1242,沉积金属材料(未显示)于层间介电层130上且填入开口,以及实施平坦化工艺移除金属材料在层间介电层130上方的部分。接着,可通过沉积工艺和图案化工艺在层间介电层130上形成导线134,其与源极接触件131、第一场板接触件1321以及第二场板接触件1322连接。
在图1E所示的实施例中,半导体装置100包含设置于基底102上的化合物半导体层110,且化合物半导体层110包含依序堆叠的缓冲层104、氮化镓半导体层106和氮化镓铝半导体层108。半导体装置100还包含第一保护层112设置于氮化镓铝半导体层108上,第二保护层114设置于第一保护层112上,以及源极电极126、漏极电极128和栅极电极122穿过第二保护层114和第一保护层112,且位于氮化镓铝半导体层108上,栅极电极122设置于源极电极126与漏极电极128之间。半导体装置100还包含第一场板1241设置于栅极电极122与漏极电极128之间,以及第二场板1242设置于漏极电极128与第一场板1241之间且位于第二保护层114上,第一场板1241穿过第二保护层114且位于第一保护层112上,且栅极电极122、第一场板1241和第二场板1242彼此隔开。
继续参考图1E,当施加操作电压于栅极电极122与漏极电极128时,会产生从漏极电极128射向栅极电极122的电场线E。值得注意的是,由于栅极电极122与漏极电极128之间具有隔开的第一场板1241和第二场板1242,所以电场线E从漏极电极128射向栅极电极122的路径会延伸至第一场板1241与第二场板1242之间的区域,而不会从漏极电极128笔直地射向栅极电极122。相较于笔直地射向栅极电极122的电场线,延伸至第一场板1241与第二场板1242之间区域的电场线E具有较长的路径,以减缓栅极电极122在靠近漏极电极128的侧边的电场梯度。因此,本发明实施例利用在栅极电极122与漏极电极128之间设置隔开的第一场板1241和第二场板1242,以提供半导体装置100具有崩溃电压(breakdown voltage)与栅极至漏极电容(Cgd)的良好平衡,进而提升半导体装置100的效能。
此外,由于半导体装置100具有第一保护层112和第二保护层114,且第一保护层112的材料可以不同于第二保护层114的材料,所以可进一步降低半导体装置100的栅极至漏极电容(Cgd)。再者,靠近栅极电极122的第一场板1241设置于第一保护层112上,且第一场板1241与位于第二保护层114上的第二场板1242之间存有高度差,可以有效地改善从漏极电极128至栅极电极122的电场梯度,所以可进一步提升半导体装置100的崩溃电压。
图2A至图2C是根据本发明的一些实施例,分别显示半导体装置200、200’和200”的上视示意图。
请参考图2A和图2B,栅极电极122和第一场板1241的纵轴平行于第一方向D1,且源极电极126与漏极电极128之间的电流方向平行于第二方向D2,第二方向D2垂直于第一方向D1。在图2A所示的实施例中,栅极电极122的第一纵向长度L1等于第一场板1241的第二纵向长度L2。在图2B所示的实施例中,栅极电极122的第一纵向长度L1小于第一场板1241的第二纵向长度L2。由于栅极电极122的第一纵向长度L1等于或小于第一场板1241的第二纵向长度L2,所以第一场板1241与第二场板1242减缓栅极电极122靠近漏极电极128的侧边的电场梯度的效果可延伸至栅极电极122在纵向上的两个侧边122s。
在图2A所示的实施例中,第一场板1241的第二纵向长度L2等于第一场板1242的第三纵向长度L3。在图2B所示的实施例中,第一场板1241的第二纵向长度L2大于第一场板1242的第三纵向长度L3。在一些其他实施例中,第一场板1241的第二纵向长度L2可小于第一场板1242的第三纵向长度L3。
在另一些实施例中,请参考图2C,第一场板1241包含第一部分12411、第二部分12412和第三部分12413位于第一部分12411与第二部分12412之间。第三部分12413的两端分别连接第一部分12411和第二部分12412。第三部分12413的纵轴平行于栅极电极122的纵轴,且第一部分12411的纵轴和第二部分12412的纵轴垂直于第三部分12413的纵轴。第一部分12411和第二部分12412朝向源极电极126延伸。由于图2C所示的第一场板1241包围栅极电极122的三个侧边,所以第一场板1241与第二场板1242减缓栅极电极122靠近漏极电极128的侧边的电场梯度的效果可更充分地延伸至栅极电极122在纵向上的两个侧边122s。
图3是根据本发明的另一些实施例,显示半导体装置300的剖面示意图。图3所示的实施例与前述图1E的实施例的差别在于图3的半导体装置300具有四个场板1241至1244,这些场板1241至1244各自通过场板接触件1321至1324连接至导线134,且半导体装置300不具有第二保护层114。
请参考图3,在形成第一保护层112于化合物半导体层110的氮化镓铝半导体层108上之后,形成第一开口116穿过第一保护层112,且暴露出氮化镓铝半导体层108。接着,形成金属材料层(未显示)于第一保护层112上且填入第一开口116。然后,对金属材料层实施图案化工艺,以形成填入第一开口116的栅极电极122和位于第一保护层112上的第一场板1241、第二场板1242、第三场板1243和第四场板1244。之后,可通过与图1E所述的相同或相似的工艺步骤来形成半导体装置300。尽管图3显示半导体装置300具有四个场板1241至1244,然而在其他实施例中,半导体装置300可具有二个、三个或者四个以上的场板,且这些场板皆在第一保护层112上。
在图3所示的实施例中,半导体装置300包含设置于基底102上的化合物半导体层110,且化合物半导体层110包含依序堆叠的缓冲层104、氮化镓半导体层106和氮化镓铝半导体层108。半导体装置300还包含第一保护层112设置于氮化镓铝半导体层108上,以及源极电极126、漏极电极128和栅极电极122穿过第一保护层112且位于氮化镓铝半导体层108上,栅极电极设置122于源极电极126与漏极电极128之间。半导体装置300还包含第一场板1241、第二场板1242、第三场板1243和第四场板1244设置于第一保护层112上且位于栅极电极122与漏极电极128之间,第一场板1241、第二场板1242、第三场板1243和第四场板1244彼此隔开。
此外,第一场板1241、第二场板1242、第三场板1243和第四场板1244通过内连线结构136电连接至源极电极126,因此图3所示的这些场板1241至1244为源极场板(SFP)。
如前所述,从漏极电极128射向栅极电极122的电场线E的路径会延伸至相邻场板之间(例如,第三场板1243与第四场板1244之间、第二场板1242与第三场板1243之间及第一场板1241与第二场板1243之间)的区域,而不会从漏极电极128笔直地射向栅极电极122。因此,本发明实施例利用在栅极电极122与漏极电极128之间设置多个彼此隔开的场板1241至1244,以提供半导体装置300具有崩溃电压(breakdown voltage)与栅极至漏极电容(Cgd)的良好平衡,进而提升半导体装置300的效能。
图4是根据本发明的另一些实施例,显示半导体装置400的剖面示意图。图4所示的实施例与前述图1E的实施例的差别在于图4的半导体装置400的还包含设置于栅极电极122与氮化镓铝半导体层108之间的掺杂的化合物半导体区109。
请参考图4,在形成化合物半导体层110于基底102上之后,在化合物半导体层110的氮化镓铝半导体层108上形成掺杂的化合物半导体区109。第一保护层112和第二保护层114形成于掺杂的化合物半导体区109上方。第一开口116穿过第二保护层114和第一保护层112,且暴露出掺杂的化合物半导体区109。栅极电极122填入第一开口116且接触掺杂的化合物半导体区109。通过设置掺杂的化合物半导体区109于栅极电极122与氮化镓铝半导体层108之间可抑制栅极电极122下方的二维电子气(2DEG)的产生,以达成半导体装置400的常关状态。在一些实施例中,掺杂的化合物半导体区109的材料可以是以p型掺杂或n型掺杂的GaN。形成掺杂的化合物半导体区109的步骤可包含通过磊晶成长工艺在氮化镓铝半导体层108上沉积掺杂的化合物半导体层(未显示),对掺杂的化合物半导体层执行图案化工艺,以形成掺杂的化合物半导体区109对应于预定形成栅极电极122的位置。
综上所述,本发明实施例利用在栅极电极与漏极电极之间设置多个彼此隔开的源极场板(SFP),以减缓栅极电极在靠近漏极电极的侧边的电场梯度。因此,本发明实施例的半导体装置具有崩溃电压(breakdown voltage)与栅极至漏极电容(Cgd)的良好平衡,进而提升半导体装置的效能。
以上概述数个实施例,以便在本发明所属技术领域中相关技术人员可以更理解本发明实施例的观点。在本发明所属技术领域中相关技术人员应该理解,他们能以本发明实施例为基础,设计或修改其他工艺和结构,以达到与在此介绍的实施例相同的目的及/或优势。在本发明所属技术领域中相关技术人员也应该理解到,此类等效的工艺和结构并无悖离本发明的精神与范围,且他们能在不违背本发明的精神和范围之下,做各式各样的改变、取代和替换。

Claims (20)

1.一种半导体装置,其特征在于,包括:
一化合物半导体层,设置于一基底上;
一保护层,设置于该化合物半导体层上;
一源极电极、一漏极电极和一栅极电极,穿过该保护层且位于该化合物半导体层上,其中该栅极电极设置于该源极电极与该漏极电极之间;以及
多个场板,设置于该保护层上方且位于该栅极电极与该漏极电极之间,其中该些场板彼此隔开。
2.如权利要求1所述的半导体装置,其特征在于,该栅极电极与该些场板隔开。
3.如权利要求1所述的半导体装置,其特征在于,该栅极电极与该些场板由一相同的金属材料层形成。
4.如权利要求1所述的半导体装置,其特征在于,该些场板包括一第一场板和一第二场板,其中该第二场板位于该第一场板与该漏极电极之间。
5.如权利要求4所述的半导体装置,其特征在于,从上视角度观之,该栅极电极的一第一纵向长度等于或小于该第一场板的一第二纵向长度。
6.如权利要求4所述的半导体装置,其特征在于,从上视角度观之,该第一场板包含一第一部分、一第二部分和一第三部分位于该第一部分与该第二部分之间,且该第三部分的两端分别连接该第一部分和该第二部分,其中该第三部分的纵轴平行于该栅极电极的纵轴,该第一部分的纵轴和该第二部分的纵轴垂直于该第一部分的纵轴,且该第一部分和该第二部分朝向该源极电极延伸。
7.如权利要求1所述的半导体装置,其特征在于,更包括一掺杂的化合物半导体区设置于该栅极电极与该化合物半导体层之间。
8.如权利要求1所述的半导体装置,其特征在于,该些场板与该源极电极电连接。
9.一种半导体装置,其特征在于,包括:
一化合物半导体层,设置于一基底上;
一第一保护层,设置于该化合物半导体层上;
一第二保护层,设置于该第一保护层上;
一源极电极、一漏极电极和一栅极电极,穿过该第二保护层和该第一保护层,且位于该化合物半导体层上,其中该栅极电极设置于该源极电极与该漏极电极之间;
一第一场板,设置于该栅极电极与该漏极电极之间,其中该第一场板穿过该第二保护层,且位于该第一保护层上;以及
一第二场板,设置于该漏极电极与该第一场板之间且位于该第二保护层上,其中该栅极电极、该第一场板和该第二场板彼此隔开。
10.如权利要求9所述的半导体装置,其特征在于,该栅极电极、该第一场板和该第二场板由一相同的金属材料层形成。
11.如权利要求9所述的半导体装置,其特征在于,该第二保护层的材料不同于该第一保护层的材料。
12.如权利要求9所述的半导体装置,其特征在于,更包括一内连线结构设置于该第二保护层上方,其中该第一场板和该第二场板通过该内连线结构与该源极电极电连接。
13.如权利要求9所述的半导体装置,其特征在于,更包括一掺杂的化合物半导体区设置于该栅极电极与该化合物半导体层之间。
14.一种半导体装置的制造方法,其特征在于,包括:
在一基底上形成一化合物半导体层;
在该化合物半导体层上形成一第一保护层;
形成一栅极电极穿过该第一保护层且位于该化合物半导体层上;
在该第一保护层上方形成多个场板,其中该些场板彼此隔开;以及
形成一源极电极和一漏极电极穿过该第一保护层且位于该化合物半导体层上,其中该栅极电极位于该源极电极与该漏极电极之间,且该些场板位于该栅极电极与该漏极电极之间。
15.如权利要求14所述的半导体装置的制造方法,其特征在于,该栅极电极与该些场板隔开。
16.如权利要求14所述的半导体装置的制造方法,其特征在于,形成该栅极电极和该些场板包括:
形成一第一开口穿过该第一保护层且暴露出该化合物半导体层;
在该第一保护层上方形成一金属材料层且填入该第一开口;以及
刻蚀该金属材料层以形成该栅极电极和该些场板。
17.如权利要求14所述的半导体装置的制造方法,其特征在于,该些场板包括一第一场板和一第二场板,其中该第二场板位于该第一场板与该漏极电极之间。
18.如权利要求17所述的半导体装置的制造方法,其特征在于,更包括在该第一保护层上形成一第二保护层,其中该栅极电极、该源极电极和该漏极电极穿过该第二保护层,该第一场板穿过该第二保护层且位于该第一保护层上,且该第二场板形成于该第二保护层上。
19.如权利要求18所述的半导体装置的制造方法,其特征在于,该第二保护层的材料不同于该第一保护层的材料。
20.如权利要求14所述的半导体装置的制造方法,其特征在于,更包括在该第一保护层上方形成一内连线结构,其中该些场板通过该内连线结构与该源极电极电连接。
CN201810100204.0A 2018-02-01 2018-02-01 半导体装置及其制造方法 Pending CN110112211A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810100204.0A CN110112211A (zh) 2018-02-01 2018-02-01 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810100204.0A CN110112211A (zh) 2018-02-01 2018-02-01 半导体装置及其制造方法

Publications (1)

Publication Number Publication Date
CN110112211A true CN110112211A (zh) 2019-08-09

Family

ID=67483091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810100204.0A Pending CN110112211A (zh) 2018-02-01 2018-02-01 半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN110112211A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299437A (zh) * 2007-05-01 2008-11-05 冲电气工业株式会社 场效应晶体管
US20120018735A1 (en) * 2010-07-20 2012-01-26 Sumitomo Electric Device Innovations, Inc. Semiconductor device
CN102751324A (zh) * 2011-04-20 2012-10-24 英飞凌科技奥地利有限公司 横向高电子迁移率晶体管
CN103367403A (zh) * 2013-08-01 2013-10-23 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN103715252A (zh) * 2012-09-28 2014-04-09 富士通株式会社 化合物半导体器件及其制造方法
CN106684140A (zh) * 2015-11-06 2017-05-17 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299437A (zh) * 2007-05-01 2008-11-05 冲电气工业株式会社 场效应晶体管
US20120018735A1 (en) * 2010-07-20 2012-01-26 Sumitomo Electric Device Innovations, Inc. Semiconductor device
CN102751324A (zh) * 2011-04-20 2012-10-24 英飞凌科技奥地利有限公司 横向高电子迁移率晶体管
CN103715252A (zh) * 2012-09-28 2014-04-09 富士通株式会社 化合物半导体器件及其制造方法
CN103367403A (zh) * 2013-08-01 2013-10-23 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN106684140A (zh) * 2015-11-06 2017-05-17 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
US11664430B2 (en) Semiconductor device
US8735932B2 (en) Light-emitting device including a connection layer formed on a side surface thereof
US11127847B2 (en) Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device
CN101990714A (zh) 发光器件和用于制造发光器件的方法
US10707322B2 (en) Semiconductor devices and methods for fabricating the same
TWI676216B (zh) 半導體裝置及其製造方法
CN110098249A (zh) 半导体结构及其制造方法
US20230275146A1 (en) High electron mobility transistor and method for fabricating the same
CN110690275B (zh) 半导体装置及其制造方法
TWI693716B (zh) 半導體裝置及其製造方法
KR101729268B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR102087943B1 (ko) 전력 반도체 소자의 제조 방법
CN110112211A (zh) 半导体装置及其制造方法
TWI740554B (zh) 高電子遷移率電晶體
US11749740B2 (en) High electron mobility transistor and method for fabricating the same
KR102066617B1 (ko) 전력 반도체 소자
TWI631738B (zh) 光電半導體裝置及其製造方法
TW202141787A (zh) 半導體結構以及半導體裝置
KR102099437B1 (ko) 전력 반도체 소자
CN109728079A (zh) 一种晶体管及其制作方法
TWI727872B (zh) 半導體裝置
CN111276538B (zh) 半导体装置及其制造方法
TWI717745B (zh) 半導體裝置
US11973133B2 (en) High electron mobility transistor and method for fabricating the same
US11133246B1 (en) Semiconductor structure employing conductive paste on lead frame

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190809

RJ01 Rejection of invention patent application after publication