CN109728079A - 一种晶体管及其制作方法 - Google Patents

Abstract

本申请提供一种晶体管，其包括GaN外延片、源极、栅极、结栅、漏极、中间层，源极和结栅通过互联区域相互连接。本申请还提供一种晶体管制作方法，其包括如下过程：制备GaN外延片，沉积GaN延伸层和p‑GaN层；在GaN外延片上刻蚀出结栅结构；在GaN外延片上刻蚀出栅极窗口，沉积栅介质；在栅极区域沉积金属；制成源极金属电极区、栅极金属电极区、结栅金属电极区和漏极金属电极区；在第一TOES层上刻蚀出互联区域；沉积金属，使得源极金属电极区和结栅金属电极区通过互联区域相互连接。本申请的晶体管制作方法流程简单，可操作性强，所制得的晶体管可防止栅介质过早退化，延长使用寿命。

Description

一种晶体管及其制作方法

技术领域

本发明涉及电子器件技术领域，具体涉及一种晶体管及其制作方法。

背景技术

2014年10月7日，诺贝尔物理学奖颁给在GaN蓝光LED方面有突出贡献的三位日本科学家，这标志着以GaN为材料的器件发展到了新的历史阶段。以氮化镓为代表的III-V族宽禁带化合物半导体材料，具有高击穿电场、高电子饱和漂移速率以及高热导率等特性，非常适用于制备大功率、高速、大电压的电力电子器件。

AlGaN/GaN HEMT器件的制备领域受到重视并获得应用，但现有技术中，相关器件容易过早退化，还存在弱短路能力的问题，若要改进器件性能，则将大大增加器件制作成本，且GaN材料的优势将大大减弱，在工艺上难以实现AlGaN/GaN HEMT器件的量产。

发明内容

根据本申请的一方面，提供一种晶体管，其包括GaN外延片；隔离分布于GaN外延片上表面的源极、栅极、结栅和漏极；形成于所述源极、栅极、结栅和漏极之间的中间层；所述中间层内包括互联区域，所述源极和所述结栅通过所述互联区域相互连接。

根据本申请的另一方面，提供一种晶体管制作方法，用于制作上述晶体管，其包括如下过程：

制备GaN外延片，沉积GaN延伸层和p-GaN层；

在GaN外延片上刻蚀出结栅结构；

在GaN外延片上刻蚀出栅极窗口，沉积栅介质；

在栅极区域沉积金属；

制成源极金属电极区、栅极金属电极区、结栅金属电极区和漏极金属电极区；

沉积第一TOES层，刻蚀掉源极金属电极区、栅极金属电极区、结栅金属电极区和漏极金属电极区的TOES，并在第一TOES层上刻蚀出互联区域；

在源极金属电极区、栅极金属电极区、结栅金属电极区、漏极金属电极区以及互联区域沉积金属，使得源极金属电极区和结栅金属电极区通过互联区域相互连接。

本申请的晶体管制作方法流程简单，可操作性强，所制得的晶体管可防止栅介质过早退化，延长使用寿命。

附图说明

图1为实施例一的晶体管制作方法流程示意图；

图2为实施例一的晶体管制作方法的中间产品示意图；

图3为实施例一的晶体管制作方法的中间产品示意图；

图4为实施例一的晶体管制作方法的中间产品示意图；

图5为实施例一的晶体管制作方法的中间产品示意图；

图6为实施例一的晶体管制作方法的中间产品示意图；

图7为实施例一的晶体管制作方法的中间产品示意图；

图8为实施例一的晶体管制作方法的中间产品示意图；

图9为实施例一的晶体管制作方法的中间产品示意图；

图10为实施例一的晶体管制作方法的中间产品示意图；

图11为实施例一的晶体管制作方法的中间产品示意图；

图12为实施例一的晶体管制作方法的中间产品示意图；

图13为实施例一的晶体管制作方法的中间产品示意图；

图14为实施例一的晶体管制作方法的中间产品示意图；

图15为实施例一的晶体管制作方法的中间产品示意图；

图16为实施例一的晶体管制作方法的中间产品示意图；

图17为实施例一的晶体管制作方法的中间产品示意图；

图18为实施例一的晶体管制作方法的中间产品示意图；

图19为实施例一的方法的中间产品及实施例二的晶体管示意图；

图20为实施例一的方法的中间产品及实施例二的晶体管示意图；

图21为实施例一的方法的中间产品及实施例二的晶体管示意图；

图22为实施例一的晶体管制作方法的中间产品示意图；

图23为实施例一的方法的中间产品及实施例三的晶体管示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。

本申请中，HEMT(High Electron Mobility Transistor)为高电子迁移率晶体管。

CMOS为互补半导体金属氧化物半导体。

GaN(氮化镓)是一种宽禁带半导体化合物，是第三代半导体的代表，非常适合大功率以及微波器件的制作。

低压化学气相沉积(LPCVD，Low Pressure Chemical Vapor Deposition)为半导体工艺中高质量介质膜沉积的主要方式之一。

金属有机化合物化学气相沉淀(MOCVD，Metal-organic Chemical VaporDeposition)指在气相外延生长(VPE)的基础上发展起来的一种新型气相外延生长技术，主要用于GaN/SiC等化合物半导体的生长。

等离子体增强化学气相沉积(PECVD，Plasma Enhanced Chemical VaporDeposition)指半导体工艺中高质量介质膜沉积的主要方式之一，主要用于后段工艺护层的沉积。

物理气相沉积(PVD，Physical Vapor Deposition)是半导体工艺中最常用的金属沉积的方式。

感应耦合等离子体刻蚀法(ICP或ICPE，Inductively CoupledPlasma Etch)，即通过产生等离子体对基片表面轰击进行刻蚀图形化，是半导体工艺中常用的一种刻蚀方式。

1A等于0.1nm。

实施例一：

如图1所示为本实施例的高可靠性的具有强短路能力的GaN MOS-HEMT器件(或MOS结构的AlGaN GaN HFET器件)的制作方法，包括如下过程：

St1、制备GaN外延片，沉积GaN延伸层和p-GaN层；

如图2所示，所制备的GaN外延片包括依次沉积的Si衬底11(Si substrate)、GaN缓冲层12(High resistive buffer layer)、GaN沟道层13(GaN channel)和AlGaN势垒层14，各层均采用MOCVD方法生长，例如利用金属有机物Ga(CH₃)₃和氨气(NH₃)在大于1050℃的高温下进行反应，生成GaN淀积在Si衬底上。对反应物的成分进行调整可使各层成分略有不同。

其中，GaN与AlGaN的晶体结构为纤锌矿结构，该晶体结构中心不对称产生电偶极矩，使得材料具有极化效应。极化效应包括自发极化和压电极化，极化强度与材料中电偶极矩的强度有关。AlGaN和GaN的极化强度在界面上不连续，使得界面处有正束缚电荷积累，吸引电子至界面处以保持材料内部处处电中性，因此AlGaN势垒层14与GaN沟道层13之间形成二维电子气(2-DEG)，位于GaN沟道层内。

之后，再依次沉积无掺杂的GaN延伸层23和p-GaN层22。

St2、在GaN外延片上刻蚀出结栅结构；

St2.1、如图3所示，对晶圆进行清洗后，用低功率ICP对p-GaN层进行刻蚀，从而刻蚀掉除结栅区域以外的p-GaN，从而留下2um宽度的p-GaN结构。

St2.2、如图4所示，采用选择性干法刻蚀p-GaN结构下方的GaN延伸层，刻蚀所选用的气体为Cl₂与其他少量气体的混合气体，对GaN和AlGaN的刻蚀选择比超过25。该GaN延伸层可调节电场密度的分布，有效减少栅介质中的电场密度，防止栅介质过早退化。这样，即刻蚀掉结栅区域以外的GaN延伸层，从而留下4um宽度的GaN延伸层。

本实施例中，如图4所示，结栅区域中p-GaN结构位于GaN延伸层靠近结栅的一侧，即p-GaN结构位于GaN延伸层左侧边。在其它实施方式中，如图5所示，也可以将p-GaN结构刻蚀于GaN延伸层区域内而无共用边缘。或者如图6所示，也可以将p-GaN结构刻蚀于GaN延伸层右侧边。

St3、在GaN外延片上刻蚀出栅极窗口，沉积栅介质；

St3.1、如图7所示，在GaN外延片上，采用ICP刻蚀方式，进行较精确的时间把控，从AlGaN势垒层刻蚀至GaN沟道层表面，从而刻蚀出“V”形(或“Π”形)凹槽的栅极窗口43，这样的形状有助于防止栅介质的过早击穿；

St3.2、如图8所示，使用ALD(原子层淀积)方法在栅极窗口淀积栅介质SiO₂(20nm)/Al₂O₃(30nm)，利用湿法刻蚀去除栅极以外部分，得到与栅极窗口形状一致的厚度均匀的栅介质42。

St4、在栅极区域沉积金属；

St4.1、如图9所示，使用LPCVD方法淀积SiN钝化层61；

St4.2、如图10所示，刻蚀掉栅极区域的SiN钝化层，形成栅极开孔；

St4.3、如图11所示，在栅极开孔处用PVD法淀积栅极金属41，栅极金属41为TiN/Ti/Al，厚度为300A/200A/1000A，从而形成栅极MOS结构。

St5、制成源极金属电极区、栅极金属电极区、结栅金属电极区和漏极金属电极区；

St5.1、如图12所示，使用干法在SiN钝化层刻蚀出源极欧姆接触窗口、结栅欧姆接触窗口和漏极欧姆接触窗口；

St5.2、如图13所示，用PVD淀积欧姆接触金属，其中，金属结构为Ti/Al/Ti/TiN，厚度为200A/1200A/200A/200A；具体地，金属淀积采用磁控溅射的方式(磁控溅射法是众多PVD方法中的一种)，为使欧姆接触良好，金属淀积前需要HF(氢氟酸)清洗欧姆接触窗口，金属淀积后要在N₂气氛下进行850℃、45s的快速退火(RTS)；

St5.3、如图13和俯视图14所示，通过光刻刻蚀定义金属电极区域，至此制成源极金属电极区31、栅极金属电极区41、结栅金属电极区21和漏极金属电极区51。

St6、如图15所示，用PECVD方法淀积6000A第一TOES层62，如图16和俯视图17所示，用黄光刻蚀的方法刻蚀掉源极金属电极区、栅极金属电极区、结栅金属电极区和漏极金属电极区的TOES，如俯视图18所示，在第一TOES层上刻蚀出互联区域60，互联区域60为具有一定深度的凹槽通道，例如可以是“凹”形、“Π”形或“(”形。TOES为四乙氧基硅烷(Tetraethylorthosilicate，别名Ethyl silicate或Tetraethoxysilane)。

St7、如图19、图20和图21所示，在源极金属电极区、栅极金属电极区、结栅金属电极区、漏极金属电极区以及互联区域用PVD法沉积金属，使得源极金属电极区和结栅金属电极区通过互联区域相互连接，通过金属可以实现导通，p-GaN与源极形成连接，是一种创新型的调制电场的方案。

这样得到的晶体管结构可以有效地减少栅介质中电场密度的分布，防止栅介质的过早退化，提高器件的使用寿命，而由p-GaN引入的源漏之间的“结栅”影响到了p-GaN下方沟道中的2-DEG浓度，即器件在保证栅极控制能力的前提下，使用p-GaN/GaN/AlGaN/GaN的纵向超结结构有效地分担了器件中的电场密度，在关态下可有效地减小栅介质中的电场密度分布；在开态时由于纵向超结的影响，p-GaN下方沟道处2-DEG密度减小，有效地提高了开态电阻(Ron)(或称导通电阻)，改善了AlGaN GaN HEMT器件短路能力。

本实施例还可以根据实际需求，增加表面保护过程。

St8、表面保护过程：

St8.1、用PECVD的方式沉积3000A SiN保护层63(或3000A Si₃N₄保护层)；

St8.2、用黄光刻蚀的方法刻蚀掉源极金属电极区、栅极金属电极区和漏极金属电极区的SiN保护层；

St8.3、用PVD方法在源极金属电极区、栅极金属电极区和漏极金属电极区处沉积金属，得到如图22所示的结构；

St8.4、如图23所示，用PECVD方法淀积2000A第二TOES层64；

St8.5、在源极金属电极区、栅极金属电极区和漏极金属电极区处经过黄光刻蚀第二TOES层，形成VIA接触孔，打开金属PAD，用于器件互联以及测试，得到的结构如图22所示。

实施例二：

本实施例的高可靠性的具有强短路能力的GaN MOS-HEMT器件(或MOS结构的AlGaNGaN HFET器件)如图19所示，其经过实施例一的St7过程即可制得，其包括GaN外延片，隔离分布于GaN外延片上表面的源极、栅极、结栅和漏极，形成于源极、栅极、结栅和漏极之间的中间层。

其中，GaN外延片包括依次沉积的Si衬底11、GaN缓冲层12、GaN沟道层13和AlGaN势垒层14，AlGaN势垒层14与GaN沟道层13之间还形成二维电子气(2-DEG)。

源极包括源极金属电极区31，栅极包括“V”形槽的栅极窗口43以及依次沉积的栅介质42和栅极金属电极区41，结栅包括依次沉积的GaN延伸层23、p-GaN结构22和结栅金属电极区21，漏极包括漏极金属电极区51。

本实施例中，p-GaN结构22的宽度为2um，GaN延伸层23的宽度为4um，为最优化值。宽度会对器件性能产生影响，由于p-GaN结构抬升势垒的作用和GaN延伸层的极化效应，导致其下2-DEG的浓度下降，会导致导通电阻上升；而p-GaN结构和GaN延伸层可以优化关态下电场分布，提高击穿电压。p-GaN结构和GaN延伸层可提高击穿电压，而同时对导通电阻也有提高，达到导通电阻小、击穿电压大的效果。

中间层包括依次沉积的SiN钝化层61和第一TOES层62，形成于源极、栅极、结栅和漏极之间。

如图18、图20和俯视图21所示，中间层内包括互联区60，互联区域形成于第一TOES层62上表面，互联区域60绕过栅极，源极金属电极区31和结栅金属电极区21通过互联区域相互连接，从而可以实现导通。

本实施例基于的AlGaN GaN HEMT器件结构的膜层厚度可以分别设计为p-GaN(90nm)/GaN(45nm)/AlGaN(30nm)/GaN(400nm)/高阻缓冲层(3700nm)，在AlGaN势垒层中的Al组分为0.25。

实施例三：

如图23所示为本实施例的GaN MOS-HEMT器件，其经过实施例一的St8过程即可制得，其与实施例二的不同之处在于，中间层包括依次沉积的SiN钝化层61、第一TOES层62、SiN保护层63和第二TOES层64，形成于源极、栅极、结栅和漏极之间。

源极、栅极和漏极的上表面通过第二TOES层64的VIA接触孔露出于SiN保护层63之外，即第二TOES层64的三个VIA接触孔的底面就是源极、栅极和漏极的上表面，使得源极金属电极区、栅极金属电极区和漏极金属电极区可与外部装置进行连线；结栅的上表面被SiN保护层63覆盖。

本实施例的设计使得GaN MOS-HEMT器件获得更好的保护，在结构上更为完整，使用寿命获得延长。

本申请的AlGaN GaN HEMT器件制作完成后，后续可根据需要进行多层布线。整个器件的制造过程中使用的工艺和条件均为Si CMOS工艺兼容的，并且工艺复杂度低，可操作性强，很好地协调了器件性能和工艺复杂度之间的矛盾。本申请的AlGaN GaN HEMT器件在使用过程中，根据对器件性能的需求，通过改变p-GaN“结栅”的位置和长度，可以协调电场密度分布、导通电阻和导通电流之间的关系。

本申请的AlGaN GaN HEMT器件具有优良的性能，一方面得益于GaN和AlGaN之间的极强的自发极化和压电极化效应，使得GaN/AlGaN之间形成高电子浓度和高电子迁移率的二维电子气(2-DEG)，电子浓度高达10¹²-10¹³cm^-2，电子迁移率可高达2000cm²/V；另一方面，AlGaN GaN HEMT器件工艺简单，适合基于多种平台进行开发，开发周期短，成本低。进一步地，本申请的AlGaN GaN HEMT器件的制作方法可以有效地解决当前HEMT器件普遍存在的栅介质过早退化和短路能力弱的问题，此技术工艺简单，可操作性强，重复率高，非常适合于高性能、高可靠性AlGaN GaN HEMT量产工艺的开发，为产业界提供了一种适合现有平台量产开发的提高可靠性的技术，从而优化AlGaN GaN HEMT器件的结构，提高器件的使用寿命和可靠性，解决现有技术中器件短路能力差的问题，加速器件的商用化进程。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (10)

1.一种晶体管，其特征在于，包括：

GaN外延片；

隔离分布于GaN外延片上表面的源极、栅极、结栅和漏极；

形成于所述源极、栅极、结栅和漏极之间的中间层；

所述中间层内包括互联区域，所述源极和所述结栅通过所述互联区域相互连接。

2.如权利要求1所述的晶体管，其特征在于，

所述源极包括源极金属电极区；

所述栅极包括栅极窗口以及依次沉积的栅介质和栅极金属电极区；

所述结栅包括依次沉积的GaN延伸层、p-GaN结构和结栅金属电极区；

所述漏极包括漏极金属电极区；

所述中间层包括依次沉积的SiN钝化层和第一TOES层；

所述互联区域形成于所述第一TOES层上表面，所述源极金属电极区和所述结栅金属电极区通过所述互联区域相互连接。

3.如权利要求1所述的晶体管，其特征在于，

所述中间层还包括SiN保护层和第二TOES层；

所述SiN钝化层、第一TOES层、SiN保护层和第二TOES层依次沉积，并形成于所述源极、栅极、结栅和漏极之间；

所述源极、栅极和漏极的上表面通过所述第二TOES层的接触孔露出于所述SiN保护层之外；

所述结栅的上表面被所述SiN保护层覆盖。

4.如权利要求2所述的晶体管，其特征在于，

所述GaN外延片包括依次沉积的Si衬底、GaN缓冲层、GaN沟道层和AlGaN势垒层；

所述栅极窗口为“V”形或“Π”形槽；

所述p-GaN结构的宽度小于或等于所述GaN延伸层的宽度；

所述p-GaN结构的宽度为2um，所述GaN延伸层的宽度为4um；

所述p-GaN结构位于所述GaN延伸层靠近结栅的一侧；

在所述第一TOES层上表面，所述互联区域绕过所述栅极，所述互联区域为具有一定深度的凹槽通道。

5.一种晶体管制作方法，用于制作如权利要求1-4任一项所述的晶体管，其特征在于，包括：

制备GaN外延片，沉积GaN延伸层和p-GaN层；

在GaN外延片上刻蚀出结栅结构；

在GaN外延片上刻蚀出栅极窗口，沉积栅介质；

在栅极区域沉积金属；

制成源极金属电极区、栅极金属电极区、结栅金属电极区和漏极金属电极区；

沉积第一TOES层，刻蚀掉源极金属电极区、栅极金属电极区、结栅金属电极区和漏极金属电极区的TOES，并在第一TOES层上刻蚀出互联区域；

在源极金属电极区、栅极金属电极区、结栅金属电极区、漏极金属电极区以及互联区域沉积金属，使得源极金属电极区和结栅金属电极区通过互联区域相互连接。

6.如权利要求5所述的方法，其特征在于，

所述在GaN外延片上刻蚀出结栅结构包括：

对p-GaN层进行刻蚀，从而刻蚀掉结栅区域以外的p-GaN；

对GaN延伸层进行刻蚀，从而刻蚀掉结栅区域以外的GaN。

7.如权利要求5所述的方法，其特征在于，

所述在GaN外延片上刻蚀出栅极窗口，沉积栅介质包括：

在GaN外延片上，从AlGaN势垒层刻蚀至GaN沟道层表面，从而刻蚀出栅极窗口；

在栅极窗口沉积栅介质。

8.如权利要求5所述的方法，其特征在于，

所述在栅极区域沉积金属包括：

沉积SiN钝化层；

刻蚀掉栅极区域的SiN钝化层，形成栅极开孔；

在栅极开孔处沉积金属，形成栅极MOS结构。

9.如权利要求8所述的方法，其特征在于，

所述制成源极金属电极区、栅极金属电极区、结栅金属电极区和漏极金属电极区包括：

刻蚀出源极欧姆接触窗口、结栅欧姆接触窗口和漏极欧姆接触窗口；

沉积欧姆接触金属；

刻蚀欧姆接触金属，形成源极金属电极区、栅极金属电极区、结栅金属电极区和漏极金属电极区。

10.如权利要求5-9任一项所述的方法，其特征在于，

使得源极金属电极区和结栅金属电极区通过互联区域相互连接之后，还包括表面保护过程：

沉积SiN保护层；

刻蚀掉源极金属电极区、栅极金属电极区和漏极金属电极区的SiN保护层；

在源极金属电极区、栅极金属电极区和漏极金属电极区处沉积金属；

沉积第二TOES层，刻蚀掉源极金属电极区、栅极金属电极区和漏极金属电极区处的第二TOES层，形成接触孔。