CN107230719A - 高电子迁移率晶体管及其制作方法 - Google Patents
高电子迁移率晶体管及其制作方法 Download PDFInfo
- Publication number
- CN107230719A CN107230719A CN201610178258.XA CN201610178258A CN107230719A CN 107230719 A CN107230719 A CN 107230719A CN 201610178258 A CN201610178258 A CN 201610178258A CN 107230719 A CN107230719 A CN 107230719A
- Authority
- CN
- China
- Prior art keywords
- layer
- schottky diode
- semiconductor active
- diode anode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 68
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 13
- 238000004140 cleaning Methods 0.000 claims description 13
- 239000012530 fluid Substances 0.000 claims description 12
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 10
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 6
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 3
- 229910002704 AlGaN Inorganic materials 0.000 abstract description 14
- 238000005516 engineering process Methods 0.000 abstract description 3
- 229910002601 GaN Inorganic materials 0.000 description 18
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 17
- 239000000463 material Substances 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 230000037230 mobility Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种高电子迁移率晶体管及其制作方法，涉及半导体元器件技术。该高电子迁移率晶体管包括：半导体有源层、覆盖在半导体有源层上的第一介质层；穿过第一介质层，且与半导体有源层接触的源电极、漏电极、栅电极及肖特基二极管阳极，肖特基二极管阳极位于栅电极与漏电极之间；覆盖在第一介质层、源电极、漏电极、栅电极、肖特基二极管阳极上的第二介质层；穿过第二介质层，且与源电极及肖特基二极管阳极接触的场板，场板覆盖栅电极和肖特基二极管阳极。解决了现有GaN基AlGaN/GaN高迁移率晶体管反向损耗大，导致该类晶体管功耗较大的问题。
Description
技术领域
本发明涉及半导体元器件技术，尤其涉及一种高电子迁移率晶体管及其制作方法。
背景技术
GaN(氮化镓)是第三代宽禁带半导体材料，由于其具有大禁带宽度、高电子饱和速率、高击穿电场，较高热导率，耐腐蚀和抗辐射性能，在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，被认为是研究短波光电子器件和高压高频率大功率器件的最佳材料。
GaN基AlGaN/GaN(AlGaN为氮化镓铝)高迁移率晶体管是大功率器件中的研究热点，这是因为AlGaN/GaN异质结处能形成高浓度、高迁移率的2DEG(Two-dimensional electron gas，二维电子气),同时异质结对2DEG具有良好的调节作用。
研究发现，现有的GaN基AlGaN/GaN高迁移率晶体管在使用过程中，存在反向损耗大，导致该类晶体管功耗较大。
发明内容
本发明提供一种高电子迁移率晶体管及其制作方法，解决了现有GaN基AlGaN/GaN高迁移率晶体管反向损耗大，导致该类晶体管功耗较大的问题。
本发明实施例一方面提供一种高电子迁移率晶体管，包括：
半导体有源层、覆盖在所述半导体有源层上的第一介质层；
穿过所述第一介质层，且与所述半导体有源层接触的源电极、漏电极、栅电极及肖特基二极管阳极，所述肖特基二极管阳极位于所述栅电极与所述漏电极之间；
覆盖在所述第一介质层、所述源电极、所述漏电极、所述栅电极、所述肖特基二极管阳极上的第二介质层；
穿过所述第二介质层，且与所述源电极及所述肖特基二极管阳极接触的场板，所述场板覆盖所述栅电极和所述肖特基二极管阳极。
本发明实施例另一方面提供一种高电子迁移率晶体管的制作方法，包括：
形成半导体有源层；
在所述半导体有源层上形成第一介质层；
形成穿过所述第一介质层，且与所述半导体有源层接触的源电极和漏电极；
形成穿过所述第一介质层，且与所述半导体有源层接触的栅电极和肖特基二极管阳极；所述肖特基二极管阳极位于所述栅电极和所述漏电极之间；
在所述第一介质层、所述源电极、所述漏电极、所述栅电极、所述肖特基二极管阳极上形成第二介质层；
形成穿过所述第二介质层，且与所述源电极及所述肖特基二极管阳极接触的场板，所述场板覆盖所述栅电极和所述肖特基二极管阳极。
本发明提供的高电子迁移率晶体管及其制作方法中，通过在栅电极与漏电极之间设置肖特基二极管阳极，且该肖特基二极管阳极穿过第一介质层与半导体有源层接触，从而在栅极附近形成肖特基二极管；再通过在栅电极上方形成场板，且该场板与源电极和肖特基二极管阳极接触，从而通过覆盖栅电极的场板在源电极与半导体有源层之间并联了反向的肖特基二极管，因此，可以显著降低源电极上的电场峰值，进而减低了源电极上的电压峰值，最终使得晶体管处于反向截止状态时的损耗(反向损耗)减少，并且功耗减少。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的高电子迁移率晶体管的剖面结构图；
图2为图1所示的高电子迁移率晶体管的平面俯视图；
图3为本发明实施例二提供的高电子迁移率晶体管的制作方法的流程图；
图4a～图4l为本发明实施例三提供的高电子迁移率晶体管的制作方法中各步骤形成的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图1为本发明实施例一提供的高电子迁移率晶体管的剖面结构图，图2为图1所示的高电子迁移率晶体管的平面俯视图。
如图1和图2所示，该高电子迁移率晶体管自下而上依次包括半导体有源层11和覆盖在该半导体有源层11上的第一介质12，还包括穿过第一介质层12，且与半导体有源层11接触的源电极13、漏电极14、栅电极15及肖特基二极管阳极16。在该第一介质层12上方，还包括覆盖在该第一介质层12、源电极13、漏电极14、栅电极15、肖特基二极管阳极16上的第二介质层17。另外，在该第二介质层17上，还包括穿过该第二介质层17，且与源电极13及肖特基二极管阳极16接触的场板18，该场板18覆盖该栅电极15及肖特基二极管阳极16。
从图2可以看出，虚线表示的栅电极15和肖特基二极管阳极16完全被场板18覆盖，且场板18从第二介质层17的表面越过栅电极15和肖特基二极管阳极16朝漏电极14的方向延伸。
该高电子迁移率晶体管在使用时，在栅电极15、源电极13、漏电极14上施加电压，使栅电极15与半导体有源层11之间形成电压差，半导体有源层11中的导电粒子在靠近栅电极15的表面聚集形成连通源电极13和漏电极14的沟道，当源电极13、漏电极14之间存在电压差时,电子在沟道中从源电极13向漏电极14移动，形成电流。通过场板18使肖特基二极管阳极16与源电极13电连接，肖特基二极管阳极16形成与源电极13等电位的电压，使得肖特基二极管阳极16与半导体有源层11之间形成肖特基二极管，这样，形成的肖特基二极管反向并联在源电极13与半导体有源层11之间。
实验证明，在晶体管工作过程中，图1所示的栅电极15右侧边缘位置的电场强度最集中，使得栅电极15在这个位置容易击穿，场板17、栅电极15及肖特基二极管阳极16形成包围栅电极15的结构，该结构能显著抑制栅电极15这个位置附近的峰值电场强度，从而有效地降低晶体管在反向截止状态时的损耗，进而有助于降低晶体管的功耗。
如图4a～图4l所示，上述实施例中，半导体有源层11可以包括自下而上依次形成的衬底111、GaN层112和AlGaN层113，其中，源电极13、漏电极14、栅电极15均与AlGaN层113接触。衬底可以包括但不限于SiC、Si或者蓝宝石。作为高电子迁移率晶体管的半导体有源层11，其中在衬底11和GaN层112之间还可以形成一个成核层(图中未示出)，该成核层的材料一般为AlN，GaN层112通常被称为缓冲层，该层还可以是AlGaN与GaN的复合层。AlGaN层113通常被称为势垒层，该层还可以是包括AlN插入层的AlGaN层，也可以包括GaN盖帽层。在GaN层112和AlGaN层113之间的界面处存在一个二维形态的薄电子层称之为二维电子气(2DEG)，该二维电子气表现出较高的电子迁移率特性，因此由具有GaN层112和AlGaN层113的半导体有源层11形成的晶体管具备高电子迁移率的特征。
上述实施例中，栅电极15和肖特基二极管阳极16的底部均可以嵌入在半导体有源层11中，使得栅电极15与半导体有源层11形成肖特基接触，从而使得栅电极15的正向导通门限电压和正向压降均显著降低。肖特基二极管阳极16也与半导体有源层11形成肖特基接触，从而形成肖特基二极管。
上述实施例中，第一介质层12可以包括Si3N4层，以保证栅电极15、源电极13和漏电极14之间可靠的电绝缘。第二介质层17可以也包括Si3N4层，以保证场板18与栅电极15之间可靠的电绝缘。
另外，上述实施例中，场板18可以包括自下而上依次形成的Ti层、Pt层和Au层，或者，场板18包括自下而上依次形成的Al层、Si层和Cu层，多个不同的金属层形成合金，保证场板18良好导电性的前提下，使位于晶体管最上层的场板18不易受氧化，从而保证晶体管的寿命和工作性能。
上述实施例中，栅电极15和肖特基二极管阳极16是由同一个金属层一起形成的，均包括自下而上依次形成的Ni层和Au层。实验证明，由该材料形成的栅电极15和肖特基二极管阳极16导电性能优良、不易受氧化，从而进一步保证晶体管的寿命和工作性能。
上述实施例中，如图1所示，在第一介质层12中，肖特基二极管阳极16与栅电极15的距离d1可以为2微米，肖特基二极管阳极16与漏电极14的距离d2可以为10微米，在栅电极15的顶部与场板18之间的第二介质层17的厚度d3可以为500纳米，如此设置的高电子迁移率晶体管耐压性能获得提升。
本实施例提供的高电子迁移率晶体管中，通过在栅电极与漏电极之间设置肖特基二极管阳极，且该肖特基二极管阳极穿过第一介质层与半导体有源层接触，从而在栅极附近形成肖特基二极管；再通过在栅电极上方形成场板，且该场板与源电极和肖特基二极管阳极接触，从而通过覆盖栅电极的场板在源电极与半导体有源层之间并联了反向的肖特基二极管，因此，可以显著降低源电极上的电场峰值，进而减低了源电极上的电压峰值，最终使得晶体管处于反向截止状态时的损耗(反向损耗)减少，并且功耗减少。
实施例二
图3为本发明实施例二提供的高电子迁移率晶体管的制作方法的流程图。如图3所示，该方法包括如下步骤。
步骤301、形成半导体有源层。
步骤302、在半导体有源层上形成第一介质层。
步骤303、形成穿过第一介质层，且与半导体有源层接触的源电极和漏电极。
步骤304、形成穿过第一介质层，且与半导体有源层接触的栅电极和肖特基二极管阳极。
具体地，源电极和漏电极分别位于栅电极的两侧，肖特基二极管阳极位于栅电极和漏电极之间。
步骤305、在第一介质层、源电极、漏电极、栅电极和肖特基二极管阳极上形成第二介质层。
步骤306、形成穿过第二介质层，且与源电极及肖特基二极管阳极接触的场板，场板覆盖栅电极和肖特基二极管阳极。
其中，半导体有源层、第一介质层和第二介质层的具体组成如实施一中所述，在此不再赘述。
由本实施例所述方法制作而成的高电子迁移率晶体管中，通过在栅电极与漏电极之间设置肖特基二极管阳极，且该肖特基二极管阳极穿过第一介质层与半导体有源层接触，从而在栅极附近形成肖特基二极管；再通过在栅电极上方形成场板，且该场板与源电极和肖特基二极管阳极接触，从而通过覆盖栅电极的场板在源电极与半导体有源层之间并联了反向的肖特基二极管，因此，可以显著降低源电极上的电场峰值，进而减低了源电极上的电压峰值，最终使得晶体管处于反向截止状态时的损耗(反向损耗)减少，并且功耗减少。
实施例三
图4a～图4l为本发明实施例三提供的高电子迁移率晶体管的制作方法中各步骤形成的结构示意图。如图4a～图4l所示，该方法包括如下步骤。
步骤401、形成半导体有源层11。
如图4a所示，该半导体有源层11可以包括自下而上依次形成的衬底111、GaN层112和AlGaN层113。
步骤402、在半导体有源层11上形成第一介质层12。
如图4b所示，该第一介质层12可以包括Si3N4层。
步骤403、利用光刻工艺对第一介质层12进行刻蚀，在第一介质层12上形成暴露半导体有源层11的第一接触孔41和第二接触孔42。
该步骤如图4c所示，其中的光刻工艺为现有技术，包括光刻胶涂覆、曝光、显影、刻蚀、除胶等步骤，在此不再赘述。其中的刻蚀步骤优选采用干法刻蚀。
步骤404、依次用氢氟酸、第一清洗液及第二清洗液对暴露的表面进行清洗；第一清洗液包括氨水和双氧水，第二清洗液包括盐酸和双氧水。
具体地，用氢氟酸对暴露的表面进行清洗的目的是去除暴露的Si材料表面的自然氧化膜，而附着在自然氧化膜上的金属也被溶解到氢氟酸中，同时氢氟酸抑制了氧化膜的形成，此过程产生氟化氢和废氢氟酸。包括氨水和双氧水的第一清洗液通常被称为SC1清洗液，它用来去除Si材料表面的颗粒。包括盐酸和双氧水的第二清洗液通常被称为SC2清洗液，它用来去除暴露表面的杂质粒子。
步骤405、在第一介质层12上形成第一金属层43。
该步骤如图4d所示，可采用现有的磁控溅射镀膜工艺。
步骤406、利用光刻工艺对第一金属层43进行刻蚀，形成源电极13和漏电极14，该源电极13在第一接触孔41中与半导体有源层11接触，该漏电极14在第二接触孔42中与半导体有源层11接触。
如图4e所示，源电极13与半导体有源层11的接触属于欧姆接触，源电极13选用不同的材料，接触电阻的大小不同，从而对源电极13的导电性产生不同的影响。同样地，漏电极14与半导体有源层11的接触也属于欧姆接触，漏电极14选用不同的材料，接触电阻的大小不同，从而对漏电极14的导电性产生不同的影响。
可选地，如图4e所示，源电极13和漏电极13的剖面形状可以呈T字型。
步骤407、在840℃的条件下，在N2氛围内对已形成的源电极13和漏电极14退火30秒。
退火操作的目的是使用于形成源电极13和漏电极14的金属层形成合金，从而使导电性能进一步提升。
步骤408、利用光刻工艺对第一介质层12和部分半导体有源层11进行刻蚀，在第一介质层12中形成暴露半导体有源层11的第三接触孔44和第四接触孔45。
该步骤如图4f所示，其中的光刻工艺为现有技术，包括光刻胶涂覆、曝光、显影、刻蚀、除胶等步骤，在此不再赘述。其中的刻蚀步骤优选采用干法刻蚀。
步骤409、在第一介质层12、源电极13和漏电极14上形成第二金属层46。
该步骤如图4g所示，可采用现有的磁控溅射镀膜工艺。第二金属层46可以包括自下而上依次形成的Ni层和Au层。
步骤410、利用光刻工艺对第二金属层46进行刻蚀，形成栅电极15和肖特基二极管阳极16，栅电极15在第三接触孔44中与半导体有源层11接触；肖特基二极管阳极16在第四接触孔45中与半导体有源层11接触。
该步骤如图4h所示，由于第三接触孔44和第四接触孔45均延伸到半导体有源层11内，因此，形成的栅电极15和肖特基二极管阳极16的底部均嵌入到半导体有源层11中，与半导体有源层11形成肖特基接触。
步骤411、在第一介质层12、源电极13、漏电极14、栅电极、肖特基二极管阳极上形成第二介质层17。
如图4i所示，该第二介质层17可以包括Si3N4层。
步骤412、利用光刻工艺对第二介质层17进行刻蚀，在第二介质层17上形成暴露源电极的第五接触孔46和暴露肖特基二极管阳极的第六接触孔47。
该步骤如图4j所示，其中的刻蚀步骤优选采用干法刻蚀。
步骤413、在第二介质层上形成第二金属层48。
如图4k所示，该第二金属层48用于形成场板18，可以包括自下而上依次形成的Ti层、Pt层和Au层，或者可以包括自下而上依次形成的Al层、Si层和Cu层。
步骤414、利用光刻工艺对第二金属层48进行刻蚀，形成覆盖栅电极15和肖特基二极管阳极16的场板18，该场板18在第五接触孔46中与源电极13接触，在第六接触孔47中与肖特基二极管阳极16接触。
该步骤如图4l所示。
由本实施例方法制作而成的高电子迁移率晶体管中，通过在栅电极与漏电极之间设置肖特基二极管阳极，且该肖特基二极管阳极穿过第一介质层与半导体有源层接触，从而在栅极附近形成肖特基二极管；再通过在栅电极上方形成场板，且该场板与源电极和肖特基二极管阳极接触，从而通过覆盖栅电极的场板在源电极与半导体有源层之间并联了反向的肖特基二极管，因此，可以显著降低源电极上的电场峰值，进而减低了源电极上的电压峰值，最终使得晶体管处于反向截止状态时的损耗(反向损耗)减少，并且功耗减少。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种高电子迁移率晶体管，其特征在于，包括：
半导体有源层、覆盖在所述半导体有源层上的第一介质层；
穿过所述第一介质层，且与所述半导体有源层接触的源电极、漏电极、栅电极及肖特基二极管阳极，所述肖特基二极管阳极位于所述栅电极与所述漏电极之间；
覆盖在所述第一介质层、所述源电极、所述漏电极、所述栅电极、所述肖特基二极管阳极上的第二介质层；
穿过所述第二介质层，且与所述源电极及所述肖特基二极管阳极接触的场板，所述场板覆盖所述栅电极和所述肖特基二极管阳极。
2.根据权利要求1所述的高电子迁移率晶体管，其特征在于，所述栅电极和所述肖特基二极管阳极的底部均嵌入在所述半导体有源层中。
3.根据权利要求1所述的高电子迁移率晶体管，其特征在于，所述栅电极和所述肖特基二极管阳极均包括自下而上依次形成的Ni层和Au层。
4.根据权利要求1所述的高电子迁移率晶体管，其特征在于，在所述第一介质层中，所述肖特基二极管阳极与所述栅电极的距离为2微米，与所述漏电极的距离为10微米。
5.根据权利要求1所述的高电子迁移率晶体管，其特征在于，在所述栅电极的顶部与所述场板之间的所述第二介质层的厚度为500纳米。
6.根据权利要求1所述的高电子迁移率晶体管，其特征在于，所述场板包括自下而上形成的Al层、Si层和Cu层。
7.一种高电子迁移率晶体管的制作方法，其特征在于，包括：
形成半导体有源层；
在所述半导体有源层上形成第一介质层；
形成穿过所述第一介质层，且与所述半导体有源层接触的源电极和漏电极；
形成穿过所述第一介质层，且与所述半导体有源层接触的栅电极和肖特基二极管阳极；所述肖特基二极管阳极位于所述栅电极和所述漏电极之间；
在所述第一介质层、所述源电极、所述漏电极、所述栅电极、所述肖特基二极管阳极上形成第二介质层；
形成穿过所述第二介质层，且与所述源电极及所述肖特基二极管阳极接触的场板，所述场板覆盖所述栅电极和所述肖特基二极管阳极。
8.根据权利要求7所述的制作方法，其特征在于，所述形成所述源电极和所述漏电极的步骤包括：
利用光刻工艺对所述第一介质层进行刻蚀，在所述第一介质层中形成暴露所述半导体有源层的第一接触孔和第二接触孔；
依次用氢氟酸、第一清洗液及第二清洗液对暴露的表面进行清洗；所述第一清洗液包括氨水和双氧水，所述第二清洗液包括盐酸和双氧水；
在所述第一介质层上形成第一金属层；
利用光刻工艺对所述第一金属层进行刻蚀，形成所述源电极和所述漏电极；所述源电极在所述第一接触孔中与所述半导体有源层接触；所述漏电极在所述第二接触孔中与所述半导体有源层接触。
9.根据权利要求7所述的制作方法，其特征在于，所述形成所述栅电极和所述肖特基二极管阳极的步骤包括：
利用光刻工艺对所述第一介质层和部分所述半导体有源层进行刻蚀，在所述第一介质层中形成暴露所述半导体有源层的第三接触孔和第四接触孔；
在所述第一介质层、所述源电极和所述漏电极上形成第二金属层；
利用光刻工艺对所述第二金属层进行刻蚀，形成所述栅电极和所述肖特基二极管阳极，所述栅电极在所述第三接触孔中与所述半导体有源层接触；所述肖特基二极管阳极在所述第四接触孔中与所述半导体有源层接触。
10.根据权利要求7所述的制作方法，其特征在于，所述形成所述场板的步骤包括：
利用光刻工艺对所述第二介质层进行刻蚀，在所述第二介质层中形成暴露所述源电极的第五接触孔和暴露所述肖特基二极管阳极的第六接触孔；
在所述第二介质层上形成第二金属层；
利用光刻工艺对所述第二金属层进行刻蚀，形成覆盖所述栅电极的场板，所述场板在所述第三接触孔中与所述源电极接触，在所述第四接触孔中与所述肖特基二极管阳极接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610178258.XA CN107230719A (zh) | 2016-03-25 | 2016-03-25 | 高电子迁移率晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610178258.XA CN107230719A (zh) | 2016-03-25 | 2016-03-25 | 高电子迁移率晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107230719A true CN107230719A (zh) | 2017-10-03 |
Family
ID=59931844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610178258.XA Pending CN107230719A (zh) | 2016-03-25 | 2016-03-25 | 高电子迁移率晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107230719A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112885896A (zh) * | 2021-01-29 | 2021-06-01 | 电子科技大学 | 一种hemt器件 |
| CN113809160A (zh) * | 2021-08-25 | 2021-12-17 | 西安电子科技大学 | 一种无金场板GaN基射频器件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102651393A (zh) * | 2011-02-25 | 2012-08-29 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
| CN102751324A (zh) * | 2011-04-20 | 2012-10-24 | 英飞凌科技奥地利有限公司 | 横向高电子迁移率晶体管 |
| JP2013062494A (ja) * | 2011-08-24 | 2013-04-04 | Sanken Electric Co Ltd | 窒化物半導体装置 |
-
2016
- 2016-03-25 CN CN201610178258.XA patent/CN107230719A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102651393A (zh) * | 2011-02-25 | 2012-08-29 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
| CN102751324A (zh) * | 2011-04-20 | 2012-10-24 | 英飞凌科技奥地利有限公司 | 横向高电子迁移率晶体管 |
| JP2013062494A (ja) * | 2011-08-24 | 2013-04-04 | Sanken Electric Co Ltd | 窒化物半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112885896A (zh) * | 2021-01-29 | 2021-06-01 | 电子科技大学 | 一种hemt器件 |
| CN113809160A (zh) * | 2021-08-25 | 2021-12-17 | 西安电子科技大学 | 一种无金场板GaN基射频器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6522102B2 (ja) | 電界効果ダイオード及びその製造方法 | |
| WO2019136864A1 (zh) | 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法 | |
| CN102610638B (zh) | 用于功率集成电路的SiC-BJT器件及其制作方法 | |
| CN106601809A (zh) | 一种氮化镓场效应晶体管及其制作方法 | |
| CN105845723B (zh) | 增强型GaN基高电子迁移率晶体管及其制备方法 | |
| CN110352498A (zh) | 沟槽mos型肖特基二极管 | |
| CN107408577B (zh) | 半导体装置及半导体装置的制造方法 | |
| CN106783851A (zh) | 集成肖特基二极管的SiCJFET器件及其制作方法 | |
| CN106340536A (zh) | 一种功率半导体器件及其制造方法 | |
| CN107680999A (zh) | 高功率半导体元件 | |
| JP2017079225A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN109844958A (zh) | 半导体装置及其制造方法 | |
| CN105448974B (zh) | 一种GaN基薄膜晶体管结构及其制备方法 | |
| CN107230719A (zh) | 高电子迁移率晶体管及其制作方法 | |
| CN204946885U (zh) | 一种GaN基倒装HEMT器件结构 | |
| CN110400776A (zh) | 一种功率芯片及其制备方法 | |
| CN110010682A (zh) | 具有三明治结构的GaN-HEMT器件及其制备方法 | |
| CN106601806A (zh) | 一种半导体器件及其制作方法 | |
| CN107230722A (zh) | 高电子迁移率晶体管及其制作方法 | |
| CN106783993B (zh) | 具有衬底内复合介质层结构的氮化镓异质结场效应管 | |
| CN206672934U (zh) | 集成肖特基二极管的SiCJFET器件 | |
| CN105185841B (zh) | 一种场效应二极管及其制作方法 | |
| TWI662700B (zh) | 半導體單元 | |
| CN209515674U (zh) | 具有三明治结构的GaN-HEMT器件 | |
| CN111384167B (zh) | 半导体器件及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171003 |
|
| RJ01 | Rejection of invention patent application after publication |