CN109844958A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109844958A
CN109844958A CN201780052279.XA CN201780052279A CN109844958A CN 109844958 A CN109844958 A CN 109844958A CN 201780052279 A CN201780052279 A CN 201780052279A CN 109844958 A CN109844958 A CN 109844958A
Authority
CN
China
Prior art keywords
semiconductor layer
semiconductor
type
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780052279.XA
Other languages
English (en)
Other versions
CN109844958B (zh
Inventor
三岛友義
堀切文正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Hosei University
Original Assignee
Sai Auk Faith Co Ltd
Sumitomo Chemical Co Ltd
Hosei University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sai Auk Faith Co Ltd, Sumitomo Chemical Co Ltd, Hosei University filed Critical Sai Auk Faith Co Ltd
Publication of CN109844958A publication Critical patent/CN109844958A/zh
Application granted granted Critical
Publication of CN109844958B publication Critical patent/CN109844958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

半导体装置具有：具有n型的导电型的第一半导体层，其由氮化镓系半导体形成；具有p型的导电型的第二半导体层，其层叠在第一半导体层的正上方，由以1×1020cm‑3以上的浓度添加有p型杂质的氮化镓系半导体形成；第一电极，其被配置成与第一半导体层接触；以及第二电极，其被配置成与第二半导体层接触，所述半导体装置作为pn结二极管来发挥功能。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法。
背景技术
氮化镓(GaN)系半导体作为高耐压、高输出的高频电子元件材料和能够发出红光至紫外光的发光元件材料而受到关注。
在使用GaN系半导体来形成作为二极管发挥功能的pn结的情况下，例如，利用p型杂质浓度为1018cm-3左右且厚度为数百nm左右的p型GaN系半导体层与p型杂质浓度为1020cm-3左右且厚度为数十nm左右的p型GaN系半导体层的层叠构造，来构成p型半导体层(例如参照专利文献1)。
专利文献1：日本特开2015-149391号公报
发明内容
发明要解决的问题
如果能够使p型半导体层的结构简单化，则从简化p型半导体层的制造工序等观点来看是优选的。
本发明的一个目的在于提供一种作为使用GaN系半导体的pn结二极管来发挥功能的、能够实现p型半导体层的结构的简单化的半导体装置及其制造方法、以及能够在该半导体装置及其制造方法中使用的半导体层叠物。
用于解决问题的方案
根据本发明的一个观点，提供一种半导体装置，其具备：
具有n型的导电型的第一半导体层，其由氮化镓系半导体形成；
具有p型的导电型的第二半导体层，其层叠在所述第一半导体层的正上方，由以1×1020cm-3以上的浓度添加有p型杂质的氮化镓系半导体形成；
第一电极，其被配置成与所述第一半导体层接触；以及
第二电极，其被配置成与所述第二半导体层接触，
所述半导体装置作为pn结二极管来发挥功能。
根据本发明的其它观点，提供一种半导体装置的制造方法，其具有以下工序：
准备具有第一半导体层和第二半导体层的半导体层叠物，该第一半导体层由氮化镓系半导体形成，具有n型的导电型，该第二半导体层层叠在所述第一半导体层的正上方，由以1×1020cm-3以上的浓度添加有p型杂质的氮化镓系半导体形成，具有p型的导电型；
形成第一电极，该第一电极被配置成与所述第一半导体层接触；以及
形成第二电极，该第二电极被配置成与所述第二半导体层接触，
所述方法制造作为pn结二极管来发挥功能的半导体装置。
根据本发明的另一观点，提供一种半导体层叠物，其具有：
具有n型的导电型的第一半导体层，其由氮化镓系半导体形成；以及
具有p型的导电型的第二半导体层，其层叠在所述第一半导体层的正上方，由以1×1020cm-3以上的浓度添加有p型杂质的氮化镓系半导体形成，
能够使所述半导体层叠物作为pn结二极管来发挥功能。
发明的效果
能够利用使用p型杂质浓度为1×1020cm-3以上的浓度的p型半导体层(第二半导体层)的pn结，来形成使用氮化镓系半导体的二极管。因此，不需要p型杂质浓度小于1×1020cm-3(例如1018cm-3左右)的p型氮化镓系半导体层。由此，能够使p型半导体层的结构简单，能够简化p型半导体层的制造工序。另外，能够使p型半导体层薄，从而能够使因p型半导体层引起的正向动作时的电阻降低，来实现消耗电力的降低。
附图说明
图1是本发明的第一实施方式的半导体装置的概要截面图。
图2的(a)和图2的(b)是表示第一实施方式的半导体装置的制造工序的概要截面图。
图3的(a)和图3的(b)是表示第一实施方式的半导体装置的制造工序的概要截面图。
图4的(a)和图4的(b)分别是表示针对制作出的pn结二极管的样本的正向的电流-电压特性的图表和表示针对制作出的pn结二极管的样本的反向的电流-电压特性的图表。
图5是表示第二实施方式的半导体装置的概要截面图和表示p侧下部电极的形状的概要俯视图。
图6的(a)和图6的(b)是表示第二实施方式的半导体装置的制造工序的概要截面图。
图7是表示半导体层叠物的例子的概要截面图。
图8是比较方式的半导体装置的概要截面图。
具体实施方式
参照图1来例示地说明本发明的第一实施方式的半导体装置100。图1是第一实施方式的半导体装置100的概要截面图。
半导体装置100具有：具有n型的导电型的半导体层10，其由氮化镓(GaN)系半导体形成；具有p型的导电型的半导体层20，其层叠在n型半导体层10的正上方，由以1×1020cm-3以上的浓度添加有p型杂质的GaN系半导体形成；电极30，其被配置成与半导体层10接触；电极40，其被配置成与半导体层20接触，该半导体装置100作为pn结二极管来发挥功能。有时将半导体层10称为n型半导体层10，将半导体层20称为p型半导体层20，将电极30称为n侧电极30，将电极40称为p侧电极40。
此外，在下面说明的实施方式中，作为GaN系半导体、也就是说含有镓(Ga)和氮(N)的半导体，例示了GaN，但是作为GaN系半导体，不限定于GaN，也能够使用除了Ga和N以外还根据需要而包含Ga以外的III族元素的GaN系半导体。
作为Ga以外的III族元素，例如能够列举出铝(Al)、铟(In)。但是，从降低晶格畸变的观点出发，优选的是，含有Ga以外的III族元素的GaN系半导体以相对于GaN的晶格失配为1％以下的方式含有Ga以外的III族元素。关于GaN系半导体中容许的含有量，例如对于AlGaN中的Al，含有量为III族元素中的40原子百分含量以下，另外例如对于InGaN中的In，含有量为III族元素中的10原子百分含量以下。此外，InAlGaN也可以是以任意的组成将GaN与InAlN中的In为III族元素中的10原子百分含量以上且30原子百分含量以下的InAlN进行组合而成的InAlGaN。此外，当Al和In的组成处于上述的范围内时，相对于GaN的晶格畸变不容易变大，因此不容易产生裂纹。
n型半导体层10例如具有n型GaN基板11与n型GaN层12与n型GaN层13进行层叠而成的层叠构造。n型GaN基板11例如是以2×1018cm-3的浓度添加有硅(Si)来作为n型杂质的基板，厚度例如为400μm。n型GaN层12例如是以2×1018cm-3的浓度添加有Si的层(n层)，厚度例如为2μm。n型GaN层13例如是以1.2×1016cm-3的浓度添加有Si的层(n-层)，厚度例如为13μm。
此外，n型半导体层10的构造没有特别限定。例如，n型半导体层10也可以构成为包含未添加n型杂质但是具有n型的导电型的、未掺杂的n型GaN层。
在n型半导体层10的正上方、也就是说在n型GaN层(n-层)13的正上方层叠有p型半导体层20。p型半导体层20由p型GaN层21构成。p型GaN层21例如是以2×1020cm-3的浓度添加有镁(Mg)来作为p型杂质的层(p++层)，厚度例如为30nm。
由p型半导体层20和n型半导体层10、也就是说由p型GaN层21和n型GaN层13形成pn结。此外，由于在n型半导体层10上层叠有p型半导体层20，因此相比于n型半导体层10的上表面，p型半导体层20的上表面配置于更高的位置(远离基板11的位置)(n型半导体层10的上表面的高度与p型半导体层20的上表面的高度不同)。另外，pn结界面是平坦的。
在n型GaN基板11的下表面上设置有n侧电极30。也就是说，n侧电极30被配置成在n型半导体层10的下表面处与n型半导体层10接触。n侧电极30例如由从n型半导体层10侧起依次层叠厚度为50nm的钛(Ti)层和厚度为250nm的铝(Al)层而成的层叠膜形成。
在p型GaN层21的上表面上设置有p侧电极40。也就是说，p侧电极40被配置成在p型半导体层20的上表面处与p型半导体层20接触。在第一实施方式的半导体装置100中，p侧电极40被配置成与p型半导体层20接触且不与n型半导体层10接触。
p侧电极40例如具有p侧下部电极41与p侧上部电极42进行层叠而成的层叠构造。p侧下部电极41以在俯视时包含于p型半导体层20内的方式设置在p型半导体层20的上表面上。p侧下部电极41例如具有俯视时呈圆形的形状。p侧下部电极41例如由从p型半导体层20侧起依次层叠厚度为200nm的钯(Pd)层和厚度为100nm的镍(Ni)层而成的层叠膜形成。p侧上部电极42的详情在后面叙述。
例示的半导体装置100具有台面构造，具有以覆盖在台面构造的外侧配置的n型半导体层10的上表面、台面构造的侧面以及构成台面构造上表面的p型半导体层20的上表面的缘部的方式设置的绝缘性的保护膜50。保护膜50例如由通过旋涂玻璃(spin on glass)法得到的氧化硅(SiO2)膜与通过溅射法得到的SiO2膜的层叠膜形成。保护膜50的厚度例如为600nm左右。
保护膜50在p型半导体层20的上表面上具有开口。保护膜50的开口缘部以攀到p侧下部电极41的缘部上的方式设置，在保护膜50的开口内p侧下部电极41的上表面暴露。
p侧上部电极42设置于在保护膜50的开口内暴露的p侧下部电极41的上表面上，以在俯视时到达台面构造的外侧的n型半导体层10的上表面上的方式延伸到保护膜50上。p侧上部电极42作为提高被施加反向电压时的耐压(反向耐压)的场板(field plate)电极部来发挥功能。p侧上部电极42例如由从p型半导体层20侧起依次层叠厚度30nm的Ti层和厚度250nm的Al层而成的层叠膜形成。
此外，p侧电极40的构造没有特别限定。例如，p侧电极40也可以不是p侧下部电极41与p侧上部电极42的层叠构造，而是单层构造。另外例如，p侧电极40也可以不具有场板电极部。但是，从提高反向耐压的观点出发，优选具有场板电极部。
实施方式的半导体装置100具有以下特征：p型半导体层20由以1×1020cm-3以上的浓度添加有p型杂质的p型GaN系半导体层构成。下面，针对这种特征，与比较方式的半导体装置进行对比来进行说明。
图8是比较方式的半导体装置100a的概要截面图。对于与第一实施方式对应的比较方式的构件、构造，标注在第一实施方式的参照标记上追加“a”后得到的标记，来开展说明。
比较方式的半导体装置100a在以下方面与第一实施方式的半导体装置100不同：p型半导体层20a具有p型GaN层22a与p型GaN层21a进行层叠而成的层叠构造。p型GaN 22a例如是以1×1018cm-3的浓度添加有Mg的层(p层)，厚度例如为400nm。p型GaN 21a例如是以2×1020cm-3的浓度添加有Mg的层(p++层)，厚度例如为30nm。
在使用GaN系半导体来形成作为二极管发挥功能的pn结的情况下，在技术常识中，从防止晶体质量的恶化的观点出发，使用p型杂质浓度至多为1019cm-3的数量级、也就是说被抑制为小于1×1020cm-3的p型GaN系半导体层。认为p型杂质浓度为1020cm-3以上的数量级、也就是说1×1020cm-3以上的p型GaN系半导体层会由于杂质浓度高而导致晶体质量差，无法利用于形成作为二极管来发挥功能的pn结。
另外，在技术常识中，从提高反向耐压的观点出发，使用厚度为数百nm左右的p型GaN系半导体层。认为厚度小于100nm的p型GaN系半导体层过薄而无法确保反向耐压，无法利用于形成作为二极管来发挥功能的pn结。
因此，在比较方式中，在n型半导体层10a的正上方层叠有以1×1018cm-3的浓度添加有Mg且厚度为400nm的p型GaN层(p层)22a。也就是说，由n型半导体层10a和p型杂质浓度被抑制为小于1×1020cm-3的p型GaN层(p层)22a形成pn结。
p侧电极40a设置在以2×1020cm-3的浓度添加有Mg且厚度为30nm的p型GaN层(p++层)21a、也就是说p型杂质浓度为1×1020cm-3以上的p型GaN层(p++层)21a的上表面上。以形成与p侧电极40a之间的良好的欧姆接触为目的，p型GaN层(p++层)21a层叠在p型GaN层(p层)22a上。
这样，在比较方式中，p型GaN层(p++层)21a是在形成与p侧电极40a之间的良好的欧姆接触的目的下设置的，不是在形成pn结的目的下设置的。
然而，本申请发明人发现了：如后述的实验结果所示，与技术常识相反地，使用以1×1020cm-3以上的浓度添加p型杂质的p型GaN系半导体层的pn结作为二极管良好地发挥功能。本发明即是基于这种见解。
下面，进一步说明实施方式的半导体装置100。
p型GaN层21也就是说p型半导体层20中添加的p型杂质的浓度优选为1×1020cm-3以上的浓度，更优选为2×1020cm-3以上的浓度。
通过使p型GaN层21的p型杂质浓度为1×1020cm-3以上，能够使p侧电极40与p型GaN层21良好地进行欧姆接触。也就是说，能够使用由p型GaN层21构成的p型半导体层20来形成作为二极管良好地发挥功能的pn结，并且能够得到与p侧电极40之间的良好的欧姆接触。
因此，无需使用比较方式所需的厚度为数百nm左右的厚的p型GaN层(p层)22a就能够构成p型半导体层20。
由此，能够使p型半导体层20的结构简单，能够简化p型半导体层20的制造工序。另外，能够使p型半导体层20薄，从而能够使因p型半导体层20引起的正向动作时的电阻降低，来实现消耗电力的降低。
并且，如详情在后面叙述的那样，通过使p型杂质浓度为1×1020cm-3以上，即使使用厚度小于100nm的薄的p型GaN层21也能够得到数百V至1000V以上的高反向耐压。
此外，也可以使p型GaN层21的p型杂质浓度超过1×1020cm-3的浓度。
从使能够得到高反向耐压的p型GaN层21的厚度能够更薄的观点出发，更优选的是，使p型GaN层21的p型杂质浓度为2×1020cm-3以上。
p型GaN层21也就是说p型半导体层20中添加的p型杂质的浓度优选为小于1×1021cm-3的浓度，更优选为6×1020cm-3以下的浓度，进一步优选为3×1020cm-3以下的浓度。
p型杂质浓度变高，由此p型GaN层的表面平坦性变低。当p型GaN层的表面平坦性变得过低时，无法将p型GaN层形成为覆盖基底整面的膜状。本申请发明人进行使Mg浓度为6×1020cm-3且厚度为30nm的p型GaN层生长的实验时，晶体表面出现深度为30nm左右的凹凸。另外，进行使Mg为3×1020cm-3且厚度为30nm的p型GaN层生长的实验时，不发生异常生长，与Mg浓度为6×1020cm-3的情况相比，表面平坦性提高。此外，即使是与上述实验相同的Mg浓度，通过生长条件的优化，也在某种程度上预见到表面平坦性的提高。
因此，认为如果p型GaN层21的p型杂质浓度是1020cm-3的数量级，也就是说如果使p型杂质浓度小于1×1021cm-3，则能够将p型GaN层21形成为覆盖基底整面的膜状。从提高表面平坦性的观点出发，更优选的是使p型GaN层21的p型杂质浓度为6×1020cm-3以下，从进一步提高表面平坦性来使膜易于形成的观点出发，进一步优选的是使p型GaN层21的p型杂质浓度为3×1020cm-3以下。
p型GaN层21也就是说p型半导体层20的厚度优选为小于100nm的厚度，更优选为30nm以下的厚度。
当p型杂质浓度变为1×1020cm-3以上时，变得难以使p型GaN层21生长至数百nm左右的厚度。另外，p型GaN层21越厚，则因p型GaN层21引起的电阻越增加，并且p型GaN层21的生长所需的时间越增加。因此，优选的是使p型GaN层21的厚度小于100nm，更优选的是使p型GaN层21的厚度为30nm以下。
此外，从易于进行图案化的观点出发，也优选使p型GaN层21的厚度薄至小于100nm，该图案化例如在形成台面构造、后述的JBS二极管等的情况下进行，用于去除p型GaN层21的不需要部分的全部厚度。
p型GaN层21也就是说p型半导体层20的厚度优选为2nm以上的厚度，更优选为10nm以上的厚度。
在被施加反向电压时，耗尽层从pn结界面向n型半导体层10侧和p型半导体层20侧这两方、也就是说向n型GaN层13侧和p型GaN层21侧这两方延伸。向n型GaN层13侧延伸的耗尽层的厚度与向p型GaN层21侧延伸的耗尽层的厚度之间的比率同n型GaN层13中的施主浓度与p型GaN层21中的受主浓度之间的比率成反比。因而，p型GaN层21中的受主浓度越高，也就是说p型杂质浓度越高，则向p型GaN层21侧延伸的耗尽层越薄。
通过将p型GaN层21构成为在被施加反向电压时耗尽层不到达p侧电极40的厚度，能够确保p型GaN层21的反向耐压。
本申请发明人基于制作出的pn结二极管的反向耐压来对p型GaN层的Mg浓度为2×1020cm-3时的受主浓度进行估计时，获知作为受主浓度可以期待5×1019cm-3左右。
在将p型GaN层的受主浓度设为5×1019cm-3、将n型GaN层的施主浓度设为1×1016cm-3、将反向施加电压设为1000V来估计向p型GaN层侧延伸的耗尽层的厚度时，获知耗尽层的厚度为2nm左右。
此外，在本例中，受主浓度为施主浓度的5000倍，因此向p型GaN层侧延伸的耗尽层的厚度相对于向n型GaN层侧延伸的耗尽层的厚度的比率为1/5000。
此外，在p型GaN层的Mg浓度为1×1020cm-3且反向施加电压为1000V的情况下，p型GaN层侧的耗尽层厚度被估计为4nm左右，在p型GaN层的Mg浓度为1×1020cm-3且反向电压为500V的情况下，p型GaN层侧的耗尽层厚度被估计为2nm左右。
根据以上的考察，从得到例如500V左右以上的高反向耐压的观点出发，优选的是使p型GaN层21的厚度为2nm以上，从进一步提高反向耐压的观点出发，更优选的是使p型GaN层21的厚度为10nm以上。
通过像这样使p型GaN层21的p型杂质浓度为1×1020cm-3以上，即使使用厚度为数nm至数十nm左右的(也就是说小于100nm的)薄的p型GaN层21，也能够得到数百V至1000V以上的高反向耐压。例如，如后述的实验结果所示，确认了至少能够得到400V以上的反向耐压。
p型半导体层20中添加的p型杂质的浓度相对于n型半导体层10的与p型半导体层20之间形成pn结的部分中添加的n型杂质的浓度的比率优选为10000倍以上。也就是说，在例示的半导体装置100中，p型GaN层21的p型杂质浓度相对于n型GaN层13的n型杂质浓度的比率优选为10000倍以上。
如上所述，向n型GaN层13侧延伸的耗尽层的厚度与向p型GaN层21侧延伸的耗尽层的厚度之间的比率同n型GaN层13中的施主浓度与p型GaN层21中的受主浓度之间的比率成反。因此，从得到高反向耐压并使p型GaN层21薄的观点出发，p型GaN层21的p型杂质浓度相对于n型GaN层13的n型杂质浓度的比率优选为10000倍以上。
p型GaN层21也就是说p型半导体层20中的空穴浓度优选为1×1016cm-3以上的浓度。
本申请发明人在估计p型GaN层的Mg浓度为2×1020cm-3时的空穴浓度时，获知空穴浓度为7×1016cm-3左右。由此，p型GaN层21的空穴浓度至少为1×1016cm-3以上。从得到低电阻的p型GaN层21的观点出发，p型GaN层21的空穴浓度优选为1×1016cm-3以上。
接着，参照图2的(a)～图3的(b)来例示地说明第一实施方式的半导体装置100的制造方法。图2的(a)～图3的(b)是表示第一实施方式的半导体装置100的制造工序的概要截面图。
参照图2的(a)。使n型GaN层12在n型GaN基板11上生长，使n型GaN层13在n型GaN层12上生长，来形成n型半导体层10。并且，使p型GaN层21在n型半导体层10上、也就是说n型GaN层13上生长，来形成p型半导体层20。各层中添加的杂质的浓度、各层的厚度等例如如上所述。
各层的生长方法、原料没有特别限定。例如，作为生长方法，能够使用有机金属气相外延(MOVPE)。作为Ga源，例如能够使用三甲基镓(TMG)，作为N源，例如能够使用氨(NH3)，作为Si源，例如能够使用甲硅烷(SiH4)，作为Mg源，例如能够使用双戊二烯基镁(Cp2Mg)。
在形成p型半导体层20后，例如进行850℃、30分钟的用于使杂质活性化的热处理。在像这样准备在n型半导体层10上层叠p型半导体层20而成的半导体层叠物之后，通过蚀刻来形成台面构造，该蚀刻是使用覆盖p型GaN层21的上表面的构成台面构造的上表面的部分的掩模来进行的。
参照图2的(b)。形成在p侧下部电极41的形成区域具有开口的抗蚀图案，堆积用于形成p侧下部电极41的电极材料。然后，通过将不需要部分的电极材料与抗蚀图案一起去除的剥离(lift off)，来形成p侧下部电极41。p侧下部电极41的材料、厚度等例如如上所述。
参照图3的(a)。在台面构造侧(p型半导体层20侧)的整面上堆积用于形成保护膜50的绝缘材料。然后，形成在p侧下部电极41上具有开口的抗蚀图案，通过蚀刻来去除不需要部分的绝缘材料从而使p侧下部电极41暴露，由此形成保护膜50。保护膜50的材料、厚度等例如如上所述。
参照图3的(b)。在与台面构造相反侧(n型半导体层10侧)的整面上堆积用于形成n侧电极30的电极材料，来形成n侧电极30。n侧电极30的材料、厚度等例如如上所述。
在台面构造侧(p型半导体层20侧)的上表面上形成在p侧上部电极42的形成区域具有开口的抗蚀图案，堆积用于形成p侧上部电极42的电极材料。然后，通过将不需要部分的电极材料与抗蚀图案一起去除的剥离，来形成p侧上部电极42。p侧上部电极42的材料、厚度等例如如上所述。如以上那样，制造出第一实施方式的半导体装置100。
接着，例示地说明实际制作pn结二极管并测定正向和反向的电流-电压特性而得到的实验结果。
使Si浓度为2×1018cm-3且厚度为2μm的n型GaN层在Si浓度为2×1018cm-3且厚度为400μm的n型GaN基板上生长，使Si浓度为1.2×1016cm-3且厚度为5μm的n型GaN层在该n型GaN层上生长，来形成n型半导体层。使Mg浓度为2×1020cm-3且厚度为20nm的p型GaN层在n型半导体层生长来形成p型半导体层。之后，形成台面构造，形成n侧电极和p侧电极。作为p侧电极，形成不具有场板电极部的、直径为60μm、100μm以及200μm的p侧电极。这样制作出pn结二极管的样本。
图4的(a)是表示针对p侧电极直径为100μm的样本的正向的电流-电压特性的图表。可知得到了在3V左右的电压处呈现上升的正向的电流-电压特性。此外，图4的(a)中还示出了导通电阻。
图4的(b)是表示针对p侧电极直径为60μm、100μm以及200μm的样本的反向的电流-电压特性的图表。可知无论哪个电极直径的样本都得到了具有400V以上的(450～460V左右的)反向耐压的反向的电流-电压特性。
此外，还制作出利用Mg浓度为2×1020cm-3且厚度为10nm的p型GaN层来构成p型半导体层的样本、以及利用Mg浓度为2×1020cm-3且厚度为30nm的p型GaN层来构成p型半导体层的样本，对这些其它样本也测定了正向和反向的电流-电压特性。可知这些其它样本也同样得到在3V左右的电压处呈现上升的正向的电流-电压特性以及具有400V以上的反向耐压的反向的电流-电压特性。
这样，本申请发明人发现：使用以1×1020cm-3以上的浓度添加有p型杂质的p型GaN系半导体层的pn结作为二极管良好地发挥功能。还发现了：尽管这种p型GaN系半导体层为小于100nm这样的非常薄的厚度，但是能够形成作为具有数百V以上的高反向耐压的二极管良好地发挥功能的pn结。
接着，参照图5来例示地说明第二实施方式的半导体装置100。图5是第二实施方式的半导体装置100的概要截面图，还一并在上方示出表示p侧下部电极41的形状的概要俯视图。对于与第一实施方式对应的第二实施方式的构件、构造，标注与第一实施方式相同的参照标记来开展说明。
在第二实施方式中，作为在第一实施方式中说明的pn结二极管的应用，说明具有pn结二极管部分和肖特基势垒二极管部分这两方的结势垒肖特基(JBS)二极管。
第二实施方式的半导体装置100在以下方面与第一实施方式的半导体装置100不同：对p型半导体层20进行图案化以使得p型半导体层20的一部分的全部厚度被去除，p侧电极40被配置成与p型半导体层20接触且与n型半导体层10接触。
以在p侧下部电极41的内侧例如呈同心圆状地残留多个圆环部121的方式对p型半导体层20也就是说p型GaN层21进行图案化。在相邻的圆环部121的间隙处，p型GaN层21的全部厚度被去除，n型半导体层10的上表面也就是说n型GaN层13的上表面暴露。
这样，构成在俯视时p型GaN层21与n型GaN层13在圆环部121的径向上交替排列的构造。在表示p侧下部电极41的形状的俯视图部分，以阴影线部分示出p型GaN层21的配置区域，以留白部分示出n型GaN层13的配置区域。圆环部121的宽度例如为1μm～10μm左右，相邻的圆环部121的间隙宽度例如为1μm～10μm左右。
在俯视时，p侧下部电极41也就是说p侧电极40在p型GaN层21的上表面处与p型GaN层21也就是说p型半导体层20接触，在n型GaN层13的上表面处与n型GaN层13也就是说n型半导体层10接触。这样，构成以下构造：p侧电极40被配置成与p型半导体层20接触且与n型半导体层10接触。此外，p侧上部电极42的构造与第一实施方式相同。
在俯视时p侧电极40与p型半导体层20接触的区域作为pn结二极管来发挥功能，p侧电极40与n型半导体层10接触的区域作为肖特基势垒二极管来发挥功能。这样，构成JBS二极管。
从得到作为JBS二极管的良好的动作的观点出发，在俯视时p侧电极40与p型半导体层20接触的面积相对于p侧电极40与p型半导体层20接触的面积同p侧电极40与n型半导体层10接触的面积之和的比率优选为20％以上，优选为80％以下。
此外，作为用于构成JBS二极管的、p型半导体层20的图案化方式，例示了同心的圆环状的图案，但是也可以根据需要来使用条状等其它图案。
此外，p侧下部电极41在p型GaN层21的上表面处与p型GaN层21接触，在通过p型GaN层21的图案化而暴露出的n型GaN层13的上表面处与n型GaN层13接触。也就是说，相比于与p侧电极40接触的p型半导体层20的上表面，与p侧电极40接触的n型半导体层10的上表面配置于更低的位置(接近基板11的位置)(与p侧电极40接触的p型半导体层20的上表面的高度和与p侧电极40接触的n型半导体层10的上表面的高度不同)。
如上所述，通过p型GaN层21的p型杂质浓度为1×1020cm-3以上，p型GaN层21能够构成为小于100nm的薄厚。由于p型GaN层21薄，易于进行去除p型GaN层21的不需要部分的全部厚度的图案化，易于制作JBS二极管。
由于p型GaN层21薄，易于通过湿蚀刻来去除p型GaN层21的不需要部分的全部厚度。作为湿蚀刻，例如能够使用阳极氧化。阳极氧化能够相对于n型GaN层13选择性地蚀刻p型GaN层21，因此是优选的。
通过在p型GaN层21的图案化中使用阳极氧化等湿蚀刻，能够抑制如在使用干蚀刻时那样的要暴露的n型GaN层13的上表面的损伤(缺陷)。其结果，能够得到以下构造：n型GaN层13的上表面中的被p型GaN层21覆盖的部分的缺陷密度与n型GaN层13的上表面中的去除p型GaN层21后暴露的部分(与p侧电极40接触的部分)的缺陷密度同等。在此，缺陷密度同等是指：去除p型GaN层21后暴露的部分(与p侧电极40接触的部分)的缺陷密度相对于被p型GaN层21覆盖的部分的缺陷密度的增加量为10％以下。
此外，在p型GaN层21的图案化中，也可以根据需要来使用干蚀刻。由于p型GaN层21薄，即使在使用干蚀刻的情况下，也能够在平稳的条件下短时间地处理，从而能够抑制要暴露的n型GaN层13的损伤。
接着，参照图6的(a)和图6的(b)来例示地说明第二实施方式的半导体装置100的制造方法。图6的(a)和图6的(b)是表示第二实施方式的半导体装置100的制造工序的概要截面图。
首先，与在第一实施方式中参照图2的(a)说明的工序同样地，准备n型半导体层10与p型半导体层20进行层叠而成的半导体层叠物，形成台面构造。
参照图6的(a)。接着，进行以下的图案化：形成在p型GaN层21上的要使n型GaN层13暴露的区域具有开口的掩模，通过蚀刻来去除开口部的p型GaN层21。在p型GaN层21的图案化中，优选使用湿蚀刻，作为湿蚀刻，优选使用阳极氧化。
例如如以下那样进行使用阳极氧化的p型GaN层21的图案化。在p型GaN层21上，通过旋涂玻璃法、PECVD法或者溅射法来形成作为掩模的SiO2膜。然后，形成JBS用的抗蚀图案，使用缓冲氢氟酸(BHF)来蚀刻SiO2膜，制作阳极氧化用的掩模。接着，使用特氟龙(注册商标)等和粘接剂来进行密封，以防止p型GaN层21(p型半导体层20)与n型GaN基板11、n型GaN层12及n型GaN层13(n型半导体层10)经由电解液来接触。将p型GaN层21和阳极电极浸于电解液。将Pt网用作阳极电极，将银-氯化银电极用作参照电极。通过借助电解液和阳极电极在p型GaN层21(p型半导体层20)与n型GaN基板11、n型GaN层12及n型GaN层13(n型半导体层10)之间施加电压，来进行阳极氧化。此外，也可以在n型GaN基板11的背面，在形成SiO2掩模后形成电极，来作为阴极电极。
参照图6的(b)。与在第一实施方式中参照图2的(b)说明的工序同样地，形成在p侧下部电极41的形成区域具有开口的抗蚀图案，堆积用于形成p侧下部电极41的电极材料。然后，通过将不需要部分的电极材料与抗蚀图案一起去除的剥离，来形成p侧下部电极41。
在第二实施方式中，对p型GaN层21进行图案化，因此电极材料除了堆积在p型GaN层21的上表面上以外，也堆积在p型GaN层21的间隙处暴露的n型GaN层13的上表面上。这样，p侧下部电极41被形成为从p型GaN层21上延伸到暴露的n型GaN层13上的形状，形成与p型GaN层21及n型GaN层13这两方接触的p侧下部电极41。
之后，与在第一实施方式中参照图3的(a)和图3的(b)说明的工序同样地，形成保护膜50、n侧电极30以及p侧上部电极42。如以上那样，制造出第二实施方式的半导体装置100。
此外，在制作第一实施方式或第二实施方式的半导体装置100时，也可以准备预先层叠有n型半导体层10和p型半导体层20的半导体层叠物110。也就是说，也可以准备由GaN系半导体形成的n型半导体层10与由以1×1020cm-3以上的浓度添加有p型杂质的GaN系半导体形成的p型半导体层20进行层叠而得到的半导体层叠物110，该p型半导体层20层叠在n型半导体层10的正上方。半导体层叠物110是能够通过p型半导体层20与n型半导体层10所形成的pn结被施加电压来作为pn结二极管发挥功能的半导体层叠物。
图7是表示半导体层叠物110的例子的概要截面图。使n型GaN层12和n型GaN层13在n型GaN基板11上生长，来形成n型半导体层10。使p型GaN层21在n型半导体层10上、也就是说n型GaN层13上生长，来形成p型半导体层20。
p型GaN层21、也就是说p型半导体层20形成在n型GaN层13的、也就是说n型半导体层10的整面上。p型GaN层21与n型GaN层13所形成的pn结界面、也就是说p型半导体层20与n型半导体层10所形成的pn结界面是平坦的。p型GaN层21的上表面、也就是说p型半导体层20的上表面(的至少一部分)被准备为p侧电极40的形成区域(接触区域)。
通过使用预先层叠n型半导体层10和p型半导体层20而成的半导体层叠物110，能够省略使n型GaN层12、p型GaN层21等的半导体层外延生长的工序，能够使半导体装置100的制作变得容易。p型GaN层21也就是说p型半导体层20如上所述那样能够通过例如利用阳极氧化的湿蚀刻来图案化为规定形状。
也可以使半导体层叠物110作为其自身在市场上流通，也就是说，例如以未形成与n型半导体层10电连接的n侧电极30、与p型半导体层20电连接的p侧电极40等的方式在市场上流通，还有例如以由p型半导体层20的上表面构成半导体层叠物110的上表面的方式在市场上流通。
此外，半导体层叠物110也可以用于制作具有第一实施方式或第二实施方式的半导体装置100以外的结构的半导体装置。
如以上所说明的那样，根据上述的实施方式，能够利用使用p型杂质浓度为1×1020cm-3以上的浓度的p型半导体层的pn结来形成使用GaN系半导体的二极管。因此，不需要p型杂质浓度小于1×1020cm-3(例如1018cm-3左右)的p型GaN系半导体层。由此，能够使p型半导体层的结构简单，从而能够简化p型半导体层的制造工序。另外，能够使p型半导体层薄，从而能够使因p型半导体层引起的正向动作时的电阻降低，来实现消耗电力的降低。
以上，按照实施方式说明了本发明，但是本发明不限制于它们。例如，能够进行各种变更、改良、组合等，这对本领域技术人员而言是不言而喻的。
下面，附记本发明的优选方式。
(附记1)
一种半导体装置，具有：
具有n型的导电型的第一半导体层，其由氮化镓系半导体形成；
具有p型的导电型的第二半导体层，其层叠在所述第一半导体层的正上方，由以1×1020cm-3以上的浓度(超过1×1020cm-3的浓度)添加有p型杂质的氮化镓系半导体形成；
第一电极，其被配置成与所述第一半导体层接触；以及
第二电极，其被配置成与所述第二半导体层接触，
所述半导体装置作为pn结二极管来发挥功能。
(附记2)
根据附记1所述的半导体装置，
所述第二半导体层中添加的所述p型杂质的浓度更优选为超过2×1020cm-3的浓度。
(附记3)
根据附记1或2所述的半导体装置，
所述第二半导体层中添加的所述p型杂质的浓度优选为小于1×1021cm-3的浓度，更优选为6×1020cm-3以下的浓度，进一步优选为3×1020cm-3以下的浓度。
(附记4)
根据附记1～3中的任一项所述的半导体装置，
所述第二半导体层的厚度优选为小于100nm的厚度，更优选为30nm以下的厚度。
(附记5)
根据附记1～4中的任一项所述的半导体装置，
所述第二半导体层的厚度优选为2nm以上的厚度，更优选为10nm以上的厚度。
(附记6)
根据附记1～5中的任一项所述的半导体装置，
在所述第一半导体层中添加有n型杂质，
所述第二半导体层中添加的所述p型杂质的浓度相对于所述第一半导体层的与所述第二半导体层形成pn结的部分中添加的所述n型杂质的浓度的比率为10000倍以上。
(附记7)
根据附记1～6中的任一项所述的半导体装置，
所述第二半导体层中的空穴浓度为1×1016cm-3以上的浓度。
(附记8)
根据附记1～7中的任一项所述的半导体装置，
在被施加反向电压时呈现400V以上的耐压。
(附记9)
根据附记1～8中的任一项所述的半导体装置，
相比于所述第一半导体层的上表面，所述第二半导体层的上表面配置于更高的位置(所述第一半导体层的上表面的高度与所述第二半导体层的上表面的高度不同)。
(附记10)
根据附记1～9中的任一项所述的半导体装置，
所述第二电极被配置成与所述第二半导体层接触且不与所述第一半导体层接触。
(附记11)
根据附记1～9中的任一项所述的半导体装置，
所述第二电极被配置成与所述第二半导体层接触且与所述第一半导体层接触，
所述半导体装置是作为pn结二极管来发挥功能并且作为肖特基势垒二极管来发挥功能的结势垒肖特基二极管。
(附记12)
根据附记11所述的半导体装置，
俯视时的所述第二电极同所述第二半导体层接触的面积相对于所述第二电极同所述第二半导体层接触的面积与所述第二电极同所述第一半导体层接触的面积之和的比率为20％以上。
(附记13)
根据附记11或12所述的半导体装置，
俯视时的所述第二电极同所述第二半导体层接触的面积相对于所述第二电极同所述第二半导体层接触的面积与所述第二电极同所述第一半导体层接触的面积之和的比率为80％以下。
(附记14)
根据附记11～13中的任一项所述的半导体装置，
所述第一半导体层的上表面中的与所述第二电极接触的部分的缺陷密度相对于所述第一半导体层的上表面中的被所述第二半导体层覆盖的部分的缺陷密度的增加量为10％以下。
(附记15)
根据附记11～14中的任一项所述的半导体装置，
相比于与所述第二电极接触的所述第二半导体层的上表面，与所述第二电极接触的所述第一半导体层的上表面配置于更低的位置(与所述第二电极接触的所述第二半导体层的上表面的高度和与所述第二电极接触的所述第一半导体层的上表面的高度不同)。
(附记16)
一种半导体装置的制造方法，具有以下工序：
准备具有第一半导体层和第二半导体层的半导体层叠物，该第一半导体层由氮化镓系半导体形成，具有n型的导电型，该第二半导体层层叠在所述第一半导体层的正上方，由以1×1020cm-3以上的浓度(超过1×1020cm-3的浓度)添加有p型杂质的氮化镓系半导体形成，具有p型的导电型；
形成第一电极，该第一电极被配置成与所述第一半导体层接触；以及
形成第二电极，该第二电极被配置成与所述第二半导体层接触，
所述方法制造作为pn结二极管来发挥功能的半导体装置。
(附记17)
根据附记16所述的半导体装置的制造方法，
还具有以下工序：通过湿蚀刻来去除所述第二半导体层的一部分的全部厚度，从而使所述第一半导体层暴露，
在形成所述第二电极的工序中，将所述第二电极形成为从所述第二半导体层上延伸到通过所述湿蚀刻而暴露的所述第一半导体层上的形状，由此形成被配置成与所述第二半导体层接触且与所述第一半导体层接触的所述第二电极，
所述方法制造作为pn结二极管来发挥功能并且作为肖特基势垒二极管来发挥功能的结势垒肖特基二极管。
(附记18)
根据附记17所述的半导体装置的制造方法，
作为所述湿蚀刻，使用阳极氧化。
(附记19)
一种半导体层叠物，具有：
具有n型的导电型的第一半导体层，其由氮化镓系半导体形成；以及
具有p型的导电型的第二半导体层，其层叠在所述第一半导体层的正上方，由以1×1020cm-3以上的浓度(超过1×1020cm-3的浓度)添加有p型杂质的氮化镓系半导体形成，
能够使所述半导体层叠物作为pn结二极管来发挥功能。
(附记20)
根据附记19所述的半导体层叠物，
所述第二半导体层的上表面被准备为电极的接触区域。
(附记21)
根据附记19或20所述的半导体层叠物，
所述半导体层叠物以所述第二半导体层的上表面构成所述半导体层叠物的上表面的方式在市场上流通。
附图标记说明
10：n型半导体层；11、12、13：n型GaN层；20：p型半导体层；21：p型GaN层；30：n侧电极；40：p侧电极；41：p侧下部电极；42：p侧上部电极；50：保护膜；100：半导体装置；110：半导体层叠物；121：圆环部。

Claims (13)

1.一种半导体装置，具有：
具有n型的导电型的第一半导体层，其由氮化镓系半导体形成；
具有p型的导电型的第二半导体层，其层叠在所述第一半导体层的正上方，由以1×1020cm-3以上的浓度添加有p型杂质的氮化镓系半导体形成；
第一电极，其被配置成与所述第一半导体层接触；以及
第二电极，其被配置成与所述第二半导体层接触，
所述半导体装置作为pn结二极管来发挥功能。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第二半导体层的厚度为小于100nm的厚度。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述第二半导体层中的空穴浓度为1×1016cm-3以上的浓度。
4.根据权利要求1～3中的任一项所述的半导体装置，其特征在于，
在被施加反向电压时呈现400V以上的耐压。
5.根据权利要求1～4中的任一项所述的半导体装置，其特征在于，
所述第二电极被配置成与所述第二半导体层接触且不与所述第一半导体层接触。
6.根据权利要求1～4中的任一项所述的半导体装置，其特征在于，
所述第二电极被配置成与所述第二半导体层接触且与所述第一半导体层接触，
所述半导体装置是作为pn结二极管来发挥功能并且作为肖特基势垒二极管来发挥功能的结势垒肖特基二极管。
7.根据权利要求6所述的半导体装置，其特征在于，
俯视时的所述第二电极同所述第二半导体层接触的面积相对于所述第二电极同所述第二半导体层接触的面积与所述第二电极同所述第一半导体层接触的面积之和的比率为20％以上。
8.一种半导体装置的制造方法，具有以下工序：
准备具有第一半导体层和第二半导体层的半导体层叠物，该第一半导体层由氮化镓系半导体形成，具有n型的导电型，该第二半导体层层叠在所述第一半导体层的正上方，由以1×1020cm-3以上的浓度添加有p型杂质的氮化镓系半导体形成，具有p型的导电型；
形成第一电极，该第一电极被配置成与所述第一半导体层接触；以及
形成第二电极，该第二电极被配置成与所述第二半导体层接触，
所述方法制造作为pn结二极管来发挥功能的半导体装置。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于，
还具有以下工序：通过湿蚀刻来去除所述第二半导体层的一部分的全部厚度，从而使所述第一半导体层暴露，
在形成所述第二电极的工序中，将所述第二电极形成为从所述第二半导体层上延伸到通过所述湿蚀刻而暴露的所述第一半导体层上的形状，由此形成被配置成与所述第二半导体层接触且与所述第一半导体层接触的所述第二电极，
所述方法制造作为pn结二极管来发挥功能并且作为肖特基势垒二极管来发挥功能的结势垒肖特基二极管。
10.根据权利要求9所述的半导体装置的制造方法，其特征在于，
作为所述湿蚀刻，使用阳极氧化。
11.一种半导体层叠物，具有：
具有n型的导电型的第一半导体层，其由氮化镓系半导体形成；以及
具有p型的导电型的第二半导体层，其层叠在所述第一半导体层的正上方，由以1×1020cm-3以上的浓度添加有p型杂质的氮化镓系半导体形成，
能够使所述半导体层叠物作为pn结二极管来发挥功能。
12.根据权利要求11所述的半导体层叠物，其特征在于，
所述第二半导体层的上表面被准备为电极的接触区域。
13.根据权利要求11或12所述的半导体层叠物，其特征在于，
所述半导体层叠物以所述第二半导体层的上表面构成所述半导体层叠物的上表面的方式在市场上流通。
CN201780052279.XA 2016-08-26 2017-06-27 半导体装置及其制造方法 Active CN109844958B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016166155A JP6683972B2 (ja) 2016-08-26 2016-08-26 半導体装置とその製造方法および半導体積層物
JP2016-166155 2016-08-26
PCT/JP2017/023554 WO2018037705A1 (ja) 2016-08-26 2017-06-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN109844958A true CN109844958A (zh) 2019-06-04
CN109844958B CN109844958B (zh) 2022-07-08

Family

ID=61245610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780052279.XA Active CN109844958B (zh) 2016-08-26 2017-06-27 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US10797181B2 (zh)
EP (1) EP3506369B1 (zh)
JP (1) JP6683972B2 (zh)
CN (1) CN109844958B (zh)
WO (1) WO2018037705A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112186033A (zh) * 2020-10-22 2021-01-05 西安电子科技大学 带有斜场板的氮化镓结势垒肖特基二极管及其制作方法
CN114730739A (zh) * 2019-12-05 2022-07-08 苏州晶湛半导体有限公司 半导体结构及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020013242A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
JP2020021767A (ja) * 2018-07-30 2020-02-06 トヨタ自動車株式会社 ダイオード
JP7279587B2 (ja) 2018-09-25 2023-05-23 豊田合成株式会社 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229051A (ja) * 1997-02-17 1998-08-25 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置とその製造方法
US20070096239A1 (en) * 2005-10-31 2007-05-03 General Electric Company Semiconductor devices and methods of manufacture
CN102969423A (zh) * 2012-12-10 2013-03-13 党随虎 银耦合增强GaN基发光二极管的器件结构及制备方法
US20130126888A1 (en) * 2011-11-21 2013-05-23 Epowersoft, Inc. Edge Termination by Ion Implantation in GaN
CN103489926A (zh) * 2012-06-08 2014-01-01 丰田合成株式会社 半导体器件
CN105321994A (zh) * 2015-11-06 2016-02-10 江苏能华微电子科技发展有限公司 一种氮化镓二极管及其制备方法
WO2016125579A1 (ja) * 2015-02-04 2016-08-11 住友化学株式会社 ニオブ酸系強誘電体薄膜素子の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982260A (en) * 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
JP4857484B2 (ja) * 2001-04-20 2012-01-18 富士電機株式会社 半導体装置およびその製造方法
JP4986472B2 (ja) * 2006-02-13 2012-07-25 日本電信電話株式会社 窒化物半導体構造
JP2009081269A (ja) * 2007-09-26 2009-04-16 Nippon Telegr & Teleph Corp <Ntt> 縦型窒化物半導体デバイス及びその製造方法
JP5218117B2 (ja) * 2008-03-18 2013-06-26 三菱電機株式会社 窒化物半導体積層構造及び光半導体装置並びにその製造方法
JP5056658B2 (ja) * 2008-08-04 2012-10-24 住友電気工業株式会社 ガードリング構造，その形成方法および半導体デバイス
KR101368906B1 (ko) * 2009-09-18 2014-02-28 소라, 인코포레이티드 전력 발광 다이오드 및 전류 밀도 작동 방법
US8822311B2 (en) * 2011-12-22 2014-09-02 Avogy, Inc. Method of fabricating a GaN P-i-N diode using implantation
JP5820710B2 (ja) * 2011-12-02 2015-11-24 新電元工業株式会社 半導体装置
JP2013149914A (ja) * 2012-01-23 2013-08-01 Mitsubishi Electric Corp 光電気化学装置および半導体装置の製造方法
FR3010575B1 (fr) * 2013-09-09 2015-10-02 Commissariat Energie Atomique Diode electroluminescente a cristaux photoniques localises
JP6175009B2 (ja) 2014-02-06 2017-08-02 住友化学株式会社 高耐圧窒化ガリウム系半導体デバイス及びその製造方法
JP2016025264A (ja) * 2014-07-23 2016-02-08 住友電気工業株式会社 半導体デバイス
JP2016143780A (ja) * 2015-02-03 2016-08-08 日本電信電話株式会社 評価用素子構造および評価方法
JP6545362B2 (ja) * 2016-03-23 2019-07-17 三菱電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229051A (ja) * 1997-02-17 1998-08-25 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置とその製造方法
US20070096239A1 (en) * 2005-10-31 2007-05-03 General Electric Company Semiconductor devices and methods of manufacture
US20130126888A1 (en) * 2011-11-21 2013-05-23 Epowersoft, Inc. Edge Termination by Ion Implantation in GaN
CN103489926A (zh) * 2012-06-08 2014-01-01 丰田合成株式会社 半导体器件
CN102969423A (zh) * 2012-12-10 2013-03-13 党随虎 银耦合增强GaN基发光二极管的器件结构及制备方法
WO2016125579A1 (ja) * 2015-02-04 2016-08-11 住友化学株式会社 ニオブ酸系強誘電体薄膜素子の製造方法
CN105321994A (zh) * 2015-11-06 2016-02-10 江苏能华微电子科技发展有限公司 一种氮化镓二极管及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114730739A (zh) * 2019-12-05 2022-07-08 苏州晶湛半导体有限公司 半导体结构及其制作方法
CN114730739B (zh) * 2019-12-05 2023-06-06 苏州晶湛半导体有限公司 半导体结构及其制作方法
CN112186033A (zh) * 2020-10-22 2021-01-05 西安电子科技大学 带有斜场板的氮化镓结势垒肖特基二极管及其制作方法

Also Published As

Publication number Publication date
EP3506369A1 (en) 2019-07-03
EP3506369A4 (en) 2020-04-01
JP2018032828A (ja) 2018-03-01
CN109844958B (zh) 2022-07-08
US20190189808A1 (en) 2019-06-20
WO2018037705A1 (ja) 2018-03-01
US10797181B2 (en) 2020-10-06
EP3506369B1 (en) 2022-08-10
JP6683972B2 (ja) 2020-04-22

Similar Documents

Publication Publication Date Title
CN109844958A (zh) 半导体装置及其制造方法
US8354663B2 (en) Micro-pixel ultraviolet light emitting diode
CN110313071B (zh) 半导体装置
US20130256650A1 (en) Semiconductor device and fabrication method thereof
US20140203287A1 (en) Nitride light-emitting device with current-blocking mechanism and method for fabricating the same
TWI528589B (zh) Group III nitride semiconductor element and method of manufacturing the same
US8587017B2 (en) Light emitting device and method of fabricating a light emitting device
US9246059B2 (en) LED element, and production method therefor
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
JP2007036010A (ja) ショットキーバリアダイオード装置及びその製造方法
TW200933936A (en) Optoelectronic semiconductor body and method for production of optoelectronic semiconductor body
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
TW201214745A (en) Method for forming a light emitting device
KR101018280B1 (ko) 수직구조 발광다이오드 및 그 제조방법
US20080258166A1 (en) Semiconductor Light Emitting Device and Method for Manufacturing the Same
CN106486545A (zh) 半导体单元
KR101158078B1 (ko) 발광 다이오드 및 그 제조 방법
US10475964B2 (en) Method of producing n-type ohmic electrode and n-type ohmic electrode, n-type electrode, and III nitride semiconductor light-emitting device
JP5098482B2 (ja) 発光装置の製造方法及び発光装置
CN215527733U (zh) 一种纵向导通型GaN功率二极管
JP6737485B2 (ja) ダイオード
TWI740418B (zh) 發光元件及其製造方法
KR102022658B1 (ko) 절연 구조체를 갖는 반도체 소자 및 및 그것을 제조하는 방법
US9508901B2 (en) Light-emitting device and the manufacturing method thereof
CN112234123A (zh) 一种用于双向通信的集成器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221122

Address after: Tokyo, Japan

Patentee after: HOSEI University

Patentee after: SUMITOMO CHEMICAL Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: HOSEI University

Patentee before: RICOH Co.,Ltd.

Patentee before: SUMITOMO CHEMICAL Co.,Ltd.

TR01 Transfer of patent right