JP2016143780A - 評価用素子構造および評価方法 - Google Patents
評価用素子構造および評価方法 Download PDFInfo
- Publication number
- JP2016143780A JP2016143780A JP2015019098A JP2015019098A JP2016143780A JP 2016143780 A JP2016143780 A JP 2016143780A JP 2015019098 A JP2015019098 A JP 2015019098A JP 2015019098 A JP2015019098 A JP 2015019098A JP 2016143780 A JP2016143780 A JP 2016143780A
- Authority
- JP
- Japan
- Prior art keywords
- block layer
- layer
- thickness
- relationship
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】窒化物半導体基板上の窒化物半導体層の移動度を、窒化物半導体基板の影響を排除して測定できる評価用素子構造を提供する。【解決手段】窒化物半導体から構成された基板101と、炭素がドープされた窒化物半導体から構成されて基板101の上に形成されたブロック層102と、窒化物半導体から構成されてブロック層102の上に形成された評価対象となる半導体層103と、半導体層103の上にオーミック接続する電極104とを備える。ブロック層102は、ブロック層102の厚さとブロック層102における炭素のドープ量との所定の関係が、ブロック層102の厚さと破壊耐圧との関係と、ブロック層102における炭素ドープ量と破壊電界強度との関係と、所望とする耐圧を得るための破壊電界強度とブロック層102の厚さとの積の値と耐圧との関係とより決定されている。【選択図】図1
Description
本発明は、GaNなどの窒化物半導体層の評価を行うための評価用素子構造および評価方法に関する。
窒化ガリウム(GaN)はSiより大きなバンドギャップを有する半導体であるため、Siに比べて高温で安定に動作し、かつ、高電圧・高電流駆動する素子を作製することが可能である。例えば、GaNより仕事関数の大きい金属をn型GaN層上に形成することで作製した、金属とn型GaN層との間に生じるショットキー接合を利用したショットキーダイオードは、高電圧・高電流の整流器としての利用が期待されている。
ショットキーダイオードの性能を示すオン抵抗は、n型GaN層の移動度が高いほど低くなるため、n型GaN層における高移動度化が求められている。また、キャリア濃度が低いほど破壊電界は大きくなるため、n型GaNの低キャリア濃度化が求められている。以上のことから、高移動度かつ低キャリア濃度のn型GaNは、オン抵抗が低く高耐圧なショットキーダイオードを実現するために必要であり、この実現のためにはn型GaNの移動度とキャリア密度を評価することが重要である。
さらに、サファイアや半絶縁性SiCなどの異種基板上に成長させたn型GaN層による横型のショットキーダイオードが広く開発されていたが、近年のGaN基板の高品質化と大口径化に伴い、縦型のショットキーダイオードも作製されている(非特許文献1参照)。このダイオードは、n型GaN基板(電子濃度>1×1018cm-3)の表面に、厚さ数μmのn型GaN(電子濃度>1×1016cm-3)からなる半導体層を形成し、この半導体層上にはNiのショットキー性の電極を、n型GaN基板の裏面にはTi/Al/Ti/Auのオーミック性の電極を形成している。このように構成した縦型のショットキーダイオードは、逆バイアス領域で低い漏れ電流を示すなど、結晶品質の向上により横型ダイオードよりも優れた特性を示すことが報告されている(非特許文献1参照)。
縦型ショットキーダイオードの特性をさらに向上させるためには、n型GaN基板に成長したn型GaN層の高移動度化、低キャリア濃度化が重要である。n型GaN基板上のn型GaN層のキャリア濃度は、n型GaN層表面に横型のショットキーダイオードを作製することで評価が可能であるが、このn型GaN層の移動度評価は困難である。この理由は、GaN基板が導電性を有していることにより、一般に移動度評価手法として広く用いられている渦電流による評価やホール素子によるホール効果測定では、基板の情報を含んだ移動度を見積もってしまうためである。このように、n型GaN基板上に形成したn型GaN層では、この層そのものの移動度を評価することが不可能である。
n型GaN基板上のn型GaN層の移動度を評価するために、例えば非特許文献2では、n型GaNのキャリア濃度を一定にし、n型GaN層の層厚を3μm、5μm、7μmと異なる厚さにしたn型GaN基板上のショットキーバリアダイオードを各々作製し、オン抵抗とn型GaN層の層厚の関係から移動度を見積もっている。
中野 智、橋詰 保、「自立基板上GaNエピ層に形成したショットキー接合の評価」、第 73 回応用物理学会学術講演会 講演予稿集、11p-F2-9、
Yu Saitoh et al. , "Extremely Low On-Resistance and High Breakdown Voltage Observed in Vertical GaN Schottky Barrier Diodes with High-Mobility Drift Layers on Low-Dislocation-Density GaN Substrates", Applied Physics Express, vol.3, 081001, 2010.
住田 行常 他、「GaN電子デバイス用高抵抗エピタキシャル基板の開発」、Journal of MMIJ、vol.130、No.6、2014年。
上述したように、非特許文献2の技術では、厚さの異なる複数のn型GaN層をn型GaN基板上に成長させ、これら各々でショットキーバリアダイオードを作製してオン抵抗を評価しており、評価までの過程が煩雑であり、多くのコストや多くの時間を要するという問題があった。このように、窒化物半導体基板上の窒化物半導体層の移動度を、窒化物半導体基板の影響を排除して測定することが、容易ではないという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、より容易に、窒化物半導体基板上の窒化物半導体層の移動度を、窒化物半導体基板の影響を排除して測定できるようにすることを目的とする。
本発明に係る評価用素子構造は、窒化物半導体から構成された基板と、炭素がドープされた窒化物半導体から構成されて基板の上に形成されたブロック層と、窒化物半導体から構成されてブロック層の上に形成された評価対象となる半導体層と、半導体層の上にオーミック接続する電極とを備え、ブロック層の厚さと破壊電圧との関係と、ブロック層における炭素ドープ量と破壊電界強度との関係と、所望とする耐圧を得るための破壊電界強度とブロック層の厚さとの積の値と耐圧との関係と、より決定される@ブロック層の厚さとブロック層における炭素のドープ量との関係が、ブロック層において満たされている。
上記評価用素子構造において、ブロック層および半導体層は、In1-x-yAlxGayN(0≦x≦1,0≦y≦1,0≦x+y≦1)から構成されていればよい。また、基板は、In1-x-yAlxGayN(0≦x≦1,0≦y≦1,0≦x+y≦1)から構成されていればよい。
上記評価用素子構造において、基板、ブロック層、および半導体層はGaNから構成した場合、ブロック層の厚さとブロック層における炭素のドープ量との関係は、炭素のドープ量(cm-3)>5.79×1017×exp(0.026×所望とする耐圧(V)÷ブロック層の厚さ(μm))とされていればよい。
上記評価用素子構造において、ブロック層は、有機金属気相成長法により形成され、III族原料の供給量(モル流量)に対してV族原料の供給量(モル流量)が2000倍以下とされ、成長圧力が大気圧以下とされ、成長温度が1100℃以下とされた条件で形成されていればよい。
また、本発明に係る評価方法は、窒化物半導体から構成された基板の上に、炭素がドープされた窒化物半導体から構成されたブロック層を形成する第1工程と、ブロック層の上に、窒化物半導体から構成された評価対象となる半導体層を形成する第2工程と、半導体層の上にオーミック接続する電極を形成する第3工程と、電極を用いて半導体層における移動度を評価する第4工程とを備え、第1工程では、ブロック層の厚さと破壊電圧との関係と、ブロック層における炭素ドープ量と破壊電界強度との関係と、所望とする耐圧を得るための破壊電界強度とブロック層の厚さとの積の値と耐圧との関係と、より決定されるブロック層の厚さとブロック層における炭素のドープ量との関係が満たされ状態にブロック層を形成する。
上記評価方法において、基板、ブロック層、および半導体層はGaNから構成した場合、ブロック層の厚さとブロック層における炭素のドープ量との関係は、炭素のドープ量(cm-3)>5.79×1017×exp(0.026×所望とする耐圧(V)÷ブロック層の厚さ(μm))とすればよい。
以上説明したことにより、本発明によれば、より容易に、窒化物半導体基板上の窒化物半導体層の移動度を、窒化物半導体基板の影響を排除して測定できるようになるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態における評価用素子構造を示す断面図である。また、図2は、本発明の実施の形態における評価用素子構造を示す平面図である。この評価用素子構造は、まず、窒化物半導体から構成された基板101と、炭素(C)がドープされた窒化物半導体から構成されて基板101の上に形成されたブロック層102とを備える。
また、この評価用素子構造は、窒化物半導体から構成されてブロック層102の上に形成された評価対象となる半導体層103と、半導体層103の上にオーミック接続する電極104とを備える。例えば、基板101,ブロック層102,半導体層103の順に積層された正方形のチップを作製し、4つの電極104を、チップとした半導体層103の四隅に配置すれば良い。
ここで、ブロック層102は、ブロック層102の厚さとブロック層102におけるCのドープ量との所定の関係が満たされている。所定の関係は、ブロック層102の厚さと破壊耐圧との関係と、ブロック層102におけるCドープ量と破壊電界強度との関係と、所望とする耐圧を得るための破壊電界強度とブロック層102の厚さとの積の値と耐圧との関係とより決定されるものである。
以下、より詳細に説明する。まず、本発明に至った経緯について説明する。非特許文献2の方法では、前述したように手間とコストがかかるものとなり問題となる。これに対し、移動度の評価対象層と、基板との間によりバンドギャップの大きいブロック層を設けることで、評価対象層の移動度を測定する方法がある。
例えば、図3に示すように、n型GaN基板201とn型GaN層203との間に、GaNよりバンドギャップが大きいAlxGaN1-x(0<x≦1)からなるブロック層202を形成することが考えられる。AlxGaN1-x(0<x≦1)は、GaNよりバンドギャップが大きく、ブロック層としての絶縁効果が得られる。しかしながら、この場合、格子不整合や熱膨張係数差に起因する貫通転位204が、n型GaN層203に発生し、n型GaN層203の結晶性は劣化してしまう。このため、異種基板上に成長したn型GaN層と同程度の結晶品質となってしまい、逆バイアス領域漏れ電流が高結晶品質の場合と比べて高くなってしまう。
他のブロック層として、p型GaN層を採用することが考えられる。この場合、格子不整合や熱膨張係数差による結晶品質劣化がほとんど無い。加えて、p型GaN層とn型GaN層の界面に生じる空乏層による絶縁効果があるため、絶縁性を得ることができる。
しかし、p型GaNのドーパント(例えばMg)は、図4の二次イオン質量分析法(SIMS)によるGaN層の元素分析結果に示すように、p型GaNに留まらずp型GaN直上の層にMgが入り込んでしまう。成長時の表面偏析などによってドーパントがn型GaN層に混入するのが原因である。このため、n型GaN層ではMg混入による電子密度や移動度の低下が生じ、n型GaNのドーパントのみによる純粋なn型GaNの評価が行えない。FeドープによるGaNの半絶縁化においてもMgと同様、成長時の表面偏析などの影響により、Feがn型GaNへ入り込んでしまう。
一方、CをドープしたGaNなどの窒化物半導体も、格子不整合や熱膨張係数差による結晶品質劣化がほとんど無い(非特許文献3参照)。また、Cをドープした窒化物半導体は、C濃度によっては半絶縁性を示し、Mgに比べると表面偏析などがほとんど無い。例えば、図5のSIMSの分析結果に示すように、CドープGaN直上の層へCが混入する問題が無い。以上のことから、GaNなどによる窒化物半導体基板と、評価対象の窒化物半導体層との間に設けるブロック層は、Cをドープした窒化物半導体から構成すれば良いことが分かる。
一般的に、有機金属化学気相成長法(MOCVD)によるGaNの形成では、III族原料としてトリメチルガリウム(TMG)を用い、V族原料としてNH3を用い、成長炉内で、TMGのGaとNH3のNを反応させている。このようなGaNの形成(成長)において、TMGに含まれるCが、GaNに取り込まれるような成長条件で成長を行うと、CをドープしたGaNを成長することができる。Cを取り込む成長としては、「成長温度を下げる」、「成長圧力を下げる」、「成長炉のNH3に対してTMGのモル流量比(V/III比)を高くする」、といった手法がある。これら手法では、条件によって結晶性を劣化させる可能性があるため、高結晶性を保ちつつCドーピングすることが可能な条件の最適化が必要である。
ここで、CドープGaNの絶縁性はCドープ量に強く依存する。これまでに、Cドープ量増加とともに絶縁性が向上すること、および、CドープGaNを厚くすることにより絶縁性が向上することが、GaN基板上のCドープGaNを含む高電子移動度トランジスタ(HEMT)構造などで報告されている(非特許文献3)。
本発明では、まず、所望の耐圧を有するためのブロック層の厚さおよびCドープ量を規定する関係を求めた。この調査では、GaN基板の上にCドープGaN層を形成し、CドープGaN層の上にアンドープGaN層を形成し、この構造において基板垂直方向のI−V測定を行った。
この測定結果を図6に示す。図6に示すように、CドープGaN層(ブロック層)のCドープ量を2×1019cm-3と固定した場合、CドープGaNの層厚t(μm)と破壊電圧Vbr(V)の間に、比例関係があることが分かる(ブロック層の厚さ(μm)と破壊電圧(V)との関係)。この実験では、図6に示すグラフ(点線)の傾きから破壊電界強度Ebv(MV/cm)が、1.45MV/cmと求められた。
次に、図7に示す、CドープGaN層の層厚を2μmと固定した場合のCドープ量NCarbon(cm-3)と破壊電界強度の実験結果(点線のグラフ)より、「NCarbon=5.79×1017×Exp(0.026×Ebv)・・・式(1)」の関係が分かる(ブロック層における炭素ドープ量(cm-3)と破壊電界強度(MV/cm)との関係)。
ところで、所望の耐圧Vbrを得るためには、「Ebv×t>Vbr・・・式(2)」である必要がある(所望とする耐圧(V)を得るための破壊電界強度(MV/cm)とブロック層の厚さ(μm)との積の値と耐圧(V)との関係)。
以上の式(1)、式(2)より、「NCarbon>5.79×1017×Exp(0.026×Vbr/t)・・・式(3)」が成立する(所望とする耐圧(V)を得るためのブロック層の厚さ(μm)とブロック層における炭素のドープ量(cm-3)との関係)。
次に、式(3)を満たす層厚とCドープ量としたGaNからなるブロック層を、n型GaN基板と評価対象のn型GaN層との間に挿入した評価用素子を考える。例えば、キャリア濃度(n)と移動度(μ)との積n×μが、1×1017cm-1V-1s-1のとき(例えば移動度が10cm2/Vs、キャリア濃度が1×1016cm-3)のn型GaNの抵抗率は、62Ωcmであり、長さと幅が共に5mmで層厚が2μmのn型GaN層では抵抗が310kΩとなる。このn型GaN層に0.1mAを流してホール効果測定を行う場合、評価用素子には最大で31Vの電圧が印加される。
式(3)において、Vbr=31Vとした時に必要なブロック層の層厚とCドープ量との関係を図8に示す。図8の斜線部以外の層厚とCドープ量となるブロック層を用いた評価素子構造においてホール効果測定を行えば、評価対象のn型GaN層の移動度を評価することが可能である。
以上のことをまとめると、本発明の評価方法は、次に示すものとなる。
第1工程で、窒化物半導体から構成された基板の上に、炭素がドープされた窒化物半導体から構成されたブロック層を形成する。このとき、「ブロック層の厚さと破壊電圧との関係」と、「ブロック層における炭素ドープ量と破壊電界強度との関係」と、「所望とする耐圧を得るための破壊電界強度とブロック層の厚さとの積の値と耐圧との関係」とより決定されるブロック層の厚さとブロック層における炭素のドープ量との関係が満たされ状態にブロック層を形成する。
第2工程で、ブロック層の上に、窒化物半導体から構成された評価対象となる半導体層を形成する。
第3工程で、半導体層の上にオーミック接続する電極を形成する。
第4工程で、電極を用いて半導体層における移動度を評価する。
ここで、層厚2μm、Cドープ量2×1017、1×1018、もしくは4×1019cm-3としたブロック層を、GaN基板とアンドープGaNの間に挿入した構造において、基板垂直方向のI−V測定を行った結果を図9に示す。図9に示す結果より、電極面積が1cm2としても、式(3)を満たす層厚とCドープ量のブロック層を用いれば、31Vの電圧印加時にブロック層に流れる電流が100nA以下となり、ホール効果測定で用いる0.1mAよりブロック層に流れる電流を十分小さくすることが可能である。
なお、GaNを例に説明したが、In1-x-yAlxGayN(0≦x≦1,0≦y≦1,0≦x+y≦1)などの他の窒化物半導体であっても同様である。また、基板および評価対象の窒化物半導体層の導電型は、両者ともn型、両者ともp型、一方がn型であり他方がp型のいずれであってもよい。
以下、実施例を用いてより詳細に説明する。
[実施例1]
はじめに、実施例1について説明する。実施例1では、まず、電子濃度>1×1016cm-3のn型GaNから基板101を構成し、炭素をドープしたGaNからブロック層102を構成し、Siをドーパントとしてn型とした電子濃度>1×1016cm-3のGaNから半導体層103を構成した。また、ブロック層102は層厚3μmとし、半導体層103は、層厚2μmとした。ブロック層102および半導体層103は、有機金属気相成長法により基板101の上にエピタキシャル成長させた。また、シリコンのドーピングには、ソースガスとしてSiH4を用いた。
はじめに、実施例1について説明する。実施例1では、まず、電子濃度>1×1016cm-3のn型GaNから基板101を構成し、炭素をドープしたGaNからブロック層102を構成し、Siをドーパントとしてn型とした電子濃度>1×1016cm-3のGaNから半導体層103を構成した。また、ブロック層102は層厚3μmとし、半導体層103は、層厚2μmとした。ブロック層102および半導体層103は、有機金属気相成長法により基板101の上にエピタキシャル成長させた。また、シリコンのドーピングには、ソースガスとしてSiH4を用いた。
まず、基板101の上にブロック層102を成長させる。ブロック層102の成長においては、成長温度、成長圧力、V属原料とIII原料との供給量比を調整する。実施例1において、結晶品質を劣化させずに式(3)を満たすように、成長温度は1100℃以下とし、成長圧力は大気圧以下とし、III族原料の供給量(モル流量)に対してV族原料の供給量(モル流量)を2000倍以下(V/III比が2000以下)とした。これにより、層厚3μmのブロック層102におけるC濃度を1×1019cm-3とした。
引き続いて、ブロック層102の上に評価対象の半導体層103を成長させる。半導体層103は、成長温度、成長圧力、V/III比を一定とし、SiH4濃度を50ppmとした原料ガスの供給量を変化させてSiドープ量を調整した。
次にホール効果測定用の試料とするために、半導体層103の上に4つの電極104を形成する。半導体層103までを形成した基板101を成長路より搬出し、この基板101を5mm×5mmの正方形に切断して試料素子片とする。次いで、よく知られたリソグラフィー技術により、試料素子片の半導体層103の四隅の電極形成領域が開口したリフトオフマスクを形成する。
次に、リフトオフマスクの上よりTi,Al、Ni,Auの順に各金属層を蒸着し、この後、リフトオフマスクを除去した。リフトオフマスクを除去することで、開口以外のリフトオフマスク上の金属層は同時に除去され、開口部のみに金属層が残る。これらのリフトオフ法により、試料素子片の半導体層103の四隅に電極104が形成される。次いで、これらをN2ガス雰囲気中で850℃・30秒の条件で加熱処理を施すことで電極104を半導体層103にオーミック接続させ、実施例1における試料素子とした。
上記工程によって作製した実施例1における試料素子のホール効果測定結果から求めた半導体層103のキャリア濃度(電子濃度)と、SiH4供給量との関係を図10の(a)に示す。図10の(a)において、白四角は、実施例1の試料素子と同じ半導体層をサファイア基板の上に直接形成した比較試料素子の結果を示し、黒丸が実施例1の試料素子の結果を示している。図10の(a)に示すように、同じSiH4供給量では、比較試料素子の半導体層よりも試料素子の半導体層103の方が、キャリア濃度が低くなっている。これば、GaNからなる基板101による実施例1の試料素子の方が、サファイアからなる基板による比較試料素子よりも補償効果による影響が強いためである。
次に、ホール効果測定結果から求めた半導体層103の移動度とSiH4供給量の関係を図10の(b)に示す。図10の(b)においても、白四角は、実施例1の試料素子と同の構成を、サファイア基板の上に形成した比較試料素子の結果を示し、黒丸が実施例1の試料素子の結果を示している。
黒丸に示すように、試料素子においては、SiH4の供給量の低下と共に半導体層103の移動度の増加が測定されている。これは、Siによる不純物散乱の効果が小さくなったためと考えられる。成長時のSiH4流量が1sccmの時、図10の(b)に示すように、試料素子の半導体層103における移動度は(約300cm2V-1s-1)であり、比較試料素子における半導体層の移動度(約400cm2V-1s-1)より低くなっている。これは、GaNからなる基板上では、補償効果の影響が強いためである。これらのように、本発明によれば、用いる基板による補償効果についても評価が可能である。なお、sccmは流量の単位であり、0℃・1013hPaの流体が1分間に1cm3流れることを示す。
次に、原子間力顕微鏡による実施例1における半導体層103の表面状態観察(表面モフォロジの解析)結果について、図11を用いて説明する。図11の(a)は実施例1の試料素子における半導体層103の表面を示し、図11の(b)は比較試料素子における半導体層の表面を示している。図11の(a)に示す半導体層103の貫通転位密度は、図11の(b)に示す比較試料素子の半導体層に対して1%以下となっている。このことより、GaN基板にCドープGaN層をブロック層として用いることで、GaNからなる高品質な半導体層が成長できたことが確認された。
以上に示しように、実施例1によれば、窒化物半導体であるGaN基板上のGaN半導体層の移動度を、結晶品質を劣化させることなく、GaN基板の影響を排除して測定できることが分かる。また、複数の試料素子を作製する必要などがなく、より容易に測定をすることが可能である。
[実施例2]
次に、実施例2について説明する。実施例2では、まず、正孔濃度>1×1016cm-3のp型GaNから基板101を構成し、炭素をドープしたGaNからブロック層102を構成し、Mgをドーパントとしてp型とした正孔濃度>1×1016cm-3のGaNから半導体層103を構成した。また、ブロック層102は層厚3μmとし、半導体層103は、層厚2μmとした。なお、実施例2において、ブロック層102は層厚2μm以上であれば良い。ブロック層102および半導体層103は、有機金属気相成長法により基板101の上にエピタキシャル成長させた。また、Mgのドーピングには、ソースガスとしてCP2Mgを用いた。
次に、実施例2について説明する。実施例2では、まず、正孔濃度>1×1016cm-3のp型GaNから基板101を構成し、炭素をドープしたGaNからブロック層102を構成し、Mgをドーパントとしてp型とした正孔濃度>1×1016cm-3のGaNから半導体層103を構成した。また、ブロック層102は層厚3μmとし、半導体層103は、層厚2μmとした。なお、実施例2において、ブロック層102は層厚2μm以上であれば良い。ブロック層102および半導体層103は、有機金属気相成長法により基板101の上にエピタキシャル成長させた。また、Mgのドーピングには、ソースガスとしてCP2Mgを用いた。
まず、基板101の上にブロック層102を成長させる。ブロック層102の成長においては、成長温度、成長圧力、V属原料とIII原料との供給量比を調整する。実施例2においても、結晶品質を劣化させずに式(3)を満たすように、成長温度は1100℃以下とし、成長圧力は大気圧以下とし、III族原料の供給量(モル流量)に対してV族原料の供給量(モル流量)を2000倍以下(V/III比が2000以下)とした。これにより、層厚3μmのブロック層102におけるC濃度を1×1019cm-3とした。
引き続いて、ブロック層102の上に評価対象の半導体層103を成長させる。半導体層103は、成長温度、成長圧力、V/III比を一定とし、CP2Mgの供給量を変化させてMgドープ量を調整した。また、Mgアクセプタを活性化するためにN2雰囲気中で加熱処理を実施する。
次にホール効果測定用の試料とするために、半導体層103の上に4つの電極104を形成する。半導体層103までを形成した基板101を成長路より搬出し、この基板101を5mm×5mmの正方形に切断して試料素子片とする。次いで、よく知られたリソグラフィー技術により、試料素子片の半導体層103の四隅の電極形成領域が開口したリフトオフマスクを形成する。
次に、リフトオフマスクの上よりNi,Auの順に各金属層を蒸着し、この後、リフトオフマスクを除去した。リフトオフマスクを除去することで、開口以外のリフトオフマスク上の金属層は同時に除去され、開口部のみに金属層が残る。これらのリフトオフ法により、試料素子片の半導体層103の四隅に電極104が形成される。次いで、これらをN2ガス雰囲気中で850℃・30秒の条件で加熱処理を施すことで電極104を半導体層103にオーミック接続させ、実施例2における試料素子とした。このように作製した実施例2の試料素子にも、前述した実施例1と同様にホール効果測定を実施することで、p型のGaNからなる評価対象の半導体層103における移動度が評価できる。
以上説明したように、本発明によれば、炭素がドープされた窒化物半導体から構成されたブロック層を用いるようにしたので、より容易に、窒化物半導体基板上の窒化物半導体層の移動度を、窒化物半導体基板の影響を排除して測定できるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、評価対象の窒化物半導体層は、前述したように、成長中のドーピングにより導電型を得る場合に限るものではなく、イオン注入などその他手法でn型およびp型とした場合であっても、本発明による移動度評価が可能である。
101…基板、102…ブロック層、103…半導体層、104…電極。
Claims (7)
- 窒化物半導体から構成された基板と、
炭素がドープされた窒化物半導体から構成されて前記基板の上に形成されたブロック層と、
窒化物半導体から構成されて前記ブロック層の上に形成された評価対象となる半導体層と、
前記半導体層の上にオーミック接続する電極と
を備え、
前記ブロック層の厚さと破壊電圧との関係と、
前記ブロック層における炭素ドープ量と破壊電界強度との関係と、
所望とする耐圧を得るための破壊電界強度と前記ブロック層の厚さとの積の値と耐圧との関係と、
より決定される前記ブロック層の厚さと前記ブロック層における炭素のドープ量との関係が、前記ブロック層において満たされている
ことを特徴とする評価用素子構造。 - 請求項1記載の評価用素子構造において、
前記ブロック層および前記半導体層は、In1-x-yAlxGayN(0≦x≦1,0≦y≦1,0≦x+y≦1)から構成されていることを特徴とする評価用素子構造。 - 請求項1または2記載の評価用素子構造において、
前記基板は、In1-x-yAlxGayN(0≦x≦1,0≦y≦1,0≦x+y≦1)から構成されていることを特徴とする評価用素子構造。 - 請求項1〜3のいずれか1項に記載の評価用素子構造において、
前記基板、前記ブロック層、および前記半導体層はGaNから構成され、
前記ブロック層の厚さと前記ブロック層における炭素のドープ量との関係は、炭素のドープ量>5.79×1017×exp(0.026×所望とする耐圧÷前記ブロック層の厚さ)とされている
ことを特徴とする評価用素子構造。 - 請求項1〜4のいずれか1項に記載の評価用素子構造において、
前記ブロック層は、有機金属気相成長法により形成され、III族原料の供給量に対してV族原料の供給量が2000倍以下とされ、成長圧力が大気圧以下とされ、成長温度が1100℃以下とされた条件で形成されている
ことを特徴とする評価用素子構造。 - 窒化物半導体から構成された基板の上に、炭素がドープされた窒化物半導体から構成されたブロック層を形成する第1工程と、
前記ブロック層の上に、窒化物半導体から構成された評価対象となる半導体層を形成する第2工程と、
前記半導体層の上にオーミック接続する電極を形成する第3工程と、
前記電極を用いて前記半導体層における移動度を評価する第4工程と
を備え、
前記第1工程では、
前記ブロック層の厚さと破壊電圧との関係と、
前記ブロック層における炭素ドープ量と破壊電界強度との関係と、
所望とする耐圧を得るための破壊電界強度と前記ブロック層の厚さとの積の値と耐圧との関係と、
より決定される前記ブロック層の厚さと前記ブロック層における炭素のドープ量との関係が満たされ状態に前記ブロック層を形成する
ことを特徴とする評価方法。 - 請求項6記載の評価方法において、
前記基板、前記ブロック層、および前記半導体層はGaNから構成し、
前記ブロック層の厚さと前記ブロック層における炭素のドープ量との関係は、炭素のドープ量>5.79×1017×exp(0.026×所望とする耐圧÷前記ブロック層の厚さ)とする
ことを特徴とする評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015019098A JP2016143780A (ja) | 2015-02-03 | 2015-02-03 | 評価用素子構造および評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015019098A JP2016143780A (ja) | 2015-02-03 | 2015-02-03 | 評価用素子構造および評価方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016143780A true JP2016143780A (ja) | 2016-08-08 |
Family
ID=56570731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015019098A Pending JP2016143780A (ja) | 2015-02-03 | 2015-02-03 | 評価用素子構造および評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016143780A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018032828A (ja) * | 2016-08-26 | 2018-03-01 | 学校法人法政大学 | 半導体装置およびその製造方法 |
CN110047768A (zh) * | 2018-01-15 | 2019-07-23 | 三菱电机株式会社 | 测试条件决定装置及测试条件决定方法 |
CN111009467A (zh) * | 2019-12-06 | 2020-04-14 | 华南理工大学 | 一种基于Cu衬底基GaN整流器及其制备方法 |
US11333700B2 (en) | 2019-04-25 | 2022-05-17 | Kabushiki Kaisha Toshiba | Inspection apparatus of semiconductor device and method for inspecting semiconductor device |
-
2015
- 2015-02-03 JP JP2015019098A patent/JP2016143780A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018032828A (ja) * | 2016-08-26 | 2018-03-01 | 学校法人法政大学 | 半導体装置およびその製造方法 |
WO2018037705A1 (ja) * | 2016-08-26 | 2018-03-01 | 学校法人法政大学 | 半導体装置およびその製造方法 |
US10797181B2 (en) | 2016-08-26 | 2020-10-06 | Hosei University | Semiconductor device and method for manufacturing the same |
CN110047768A (zh) * | 2018-01-15 | 2019-07-23 | 三菱电机株式会社 | 测试条件决定装置及测试条件决定方法 |
CN110047768B (zh) * | 2018-01-15 | 2022-10-28 | 三菱电机株式会社 | 测试条件决定装置及测试条件决定方法 |
US11333700B2 (en) | 2019-04-25 | 2022-05-17 | Kabushiki Kaisha Toshiba | Inspection apparatus of semiconductor device and method for inspecting semiconductor device |
CN111009467A (zh) * | 2019-12-06 | 2020-04-14 | 华南理工大学 | 一种基于Cu衬底基GaN整流器及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10211296B2 (en) | P-doping of group-III-nitride buffer layer structure on a heterosubstrate | |
EP3067921B1 (en) | Process for producing an epitaxial substrate for a semiconductor element | |
CN108140563B (zh) | 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法 | |
CN107408511B (zh) | 化合物半导体基板 | |
US8653561B2 (en) | III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device | |
US8410552B2 (en) | Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device | |
US8853735B2 (en) | Epitaxial substrate for semiconductor device and semiconductor device | |
US8890208B2 (en) | Group III nitride epitaxial substrate for semiconductor device, semiconductor device, and process for producing group III nitride epitaxial substrate for semiconductor device | |
US20120091435A1 (en) | Epitaxial substrate for electronic device and method of producing the same | |
US20120299060A1 (en) | Nitride semiconductor device and manufacturing method thereof | |
EP2290696B1 (en) | Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device | |
JP2016143780A (ja) | 評価用素子構造および評価方法 | |
US11545566B2 (en) | Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement | |
JP5082392B2 (ja) | ショットキバリアダイオード | |
Bhat et al. | Structural and optical properties of AlxGa1− xN/GaN high electron mobility transistor structures grown on 200 mm diameter Si (111) substrates | |
CN101552193A (zh) | 场效应晶体管、半导体器件和半导体晶体生长方法 | |
JP2024015771A (ja) | 半導体装置 | |
JP2024015770A (ja) | 半導体装置 | |
JP6215786B2 (ja) | 半導体装置 | |
JP2009231302A (ja) | 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 | |
TW201937663A (zh) | 半導體晶圓及半導體晶圓的製造方法 | |
Jones et al. | Gallium Nitride (GaN) High Power Electronics (FY11) |