CN111009467A - 一种基于Cu衬底基GaN整流器及其制备方法 - Google Patents

一种基于Cu衬底基GaN整流器及其制备方法 Download PDF

Info

Publication number
CN111009467A
CN111009467A CN201911242369.2A CN201911242369A CN111009467A CN 111009467 A CN111009467 A CN 111009467A CN 201911242369 A CN201911242369 A CN 201911242369A CN 111009467 A CN111009467 A CN 111009467A
Authority
CN
China
Prior art keywords
gan
layer
substrate
algan barrier
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911242369.2A
Other languages
English (en)
Other versions
CN111009467B (zh
Inventor
李国强
胡智凯
王文樑
唐鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201911242369.2A priority Critical patent/CN111009467B/zh
Publication of CN111009467A publication Critical patent/CN111009467A/zh
Application granted granted Critical
Publication of CN111009467B publication Critical patent/CN111009467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种基于Cu衬底基GaN整流器的制备方法，从下至上包括Cu衬底、高掺杂GaN高阻层、GaN缓冲层、AlGaN势垒层及SiO2表面钝化层，还包括肖特基接触电极及N型欧姆接触电极，所述肖特基接触电极及N型欧姆接触电极设置在AlGaN势垒层的上表面，其中，两种电极间在外加电压条件下形成横向电场，使二维电子气沿界面输运形成电流。本发明在制备过程中无复杂操作和其他有害副产物产生，为未来大功率电子器件热稳定性问题提供解决方案。

Description

一种基于Cu衬底基GaN整流器及其制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种基于Cu衬底基GaN整流器及其制备方法。
背景技术
作为第三代半导体材料的代表，GaN具有许多优良的特性，如二维电子气浓度高、禁带宽度大、击穿电压高、电子迁移率高及饱和电子漂移速度快等，因此GaN基器件具有通态电阻小、耐高压及耐高温等特点，在功率器件领域优势明显，尤其是在整流器方面。然而，目前GaN基整流器发展严重受限，主要原因是器件尺寸不断缩小，对散热要求也不断提升，常规的硅衬底导热系数小(150W/m·K)，已无法满足整流器发展的需求，如果散热不及时，会加速材料缺陷的延展以及器件的老化失效，使器件寿命缩短。而导热系数大(401W/m·K)的铜衬底十分合适，可是铜的热稳定性差，且会令漏电流增大不利于制备整流器。为了解决此问题，国内外研究人员提出多种散热方式来改善器件高温稳定性。然而，一半以上电子产品损耗问题仍然与温度密切相关。因此，器件的热稳定性问题亟待解决。
发明内容
为了克服现有技术存在的缺点与不足，本发明提供一种基于Cu衬底基GaN整流器及其制备方法，本发明在低温范围(600℃～700℃)下，实现了高质量氮化物异质外延，各功能层之间界面清晰，达到标准器件对材料的性能要求。
本发明采用如下技术方案：
一种基于Cu衬底基GaN整流器的制备方法，包括如下步骤：
S1在GaN靶材上选区沉积石墨层，得到沉积石墨层的GaN靶材区域与纯净GaN靶材区域；
S2通过脉冲激光沉积方法，采用脉冲激光轰击上述沉积石墨层的GaN靶材，在Cu衬底上生长碳掺杂的GaN高阻层；
S3通过脉冲激光沉积方法，采用脉冲激光轰击纯净GaN靶材区域，在GaN高阻层生长GaN缓冲层，采用脉冲激光轰击AlGaN靶材在GaN缓冲层上沉积AlGaN势垒层；
S4在AlGaN势垒层上沉积欧姆电极及肖特基电极；
S5在AlGaN势垒层上沉积得到SiO2表面钝化层，经材料清洗工艺后得到Cu衬底的GaN基整流器。
所述S1中石墨层的厚度＞4μm。
所述沉积石墨层的GaN靶材区域与纯净GaN靶材区域的面积之比为2。
所述步骤S2及S3中，采用脉冲激光沉积方法的条件相同，具体为：激光器能量维持在350～400mJ，频率维持在20Hz～30Hz，生长温度维持在600℃～680℃，靶材与衬底距离维持在4mm～5mm，腔体压力维持在4～5mTorr。
所述GaN高阻层、GaN缓冲层、AlGaN势垒层厚度分别为2μm、2～3μm和15～20nm。
所述欧姆电极为N极，其结构为20nmTi/40nm Al/40nm Ni/100nm Au。
所述S4及S5采用电极蒸镀方法，所述电极蒸镀方法包括电子束蒸镀或者磁控溅射方法。
所述GaN高阻层的电阻值高达107Ω。
所述肖特基电极的结构为50nm Ni/150nm Au。
一种基于Cu衬底基GaN整流器，从下至上包括Cu衬底、高掺杂GaN高阻层、GaN缓冲层、AlGaN势垒层及SiO2表面钝化层，还包括肖特基接触电极及N型欧姆接触电极，所述肖特基接触电极及N型欧姆接触电极设置在AlGaN势垒层的上表面，其中，两种电极间在外加电压条件下形成横向电场，使二维电子气沿界面输运形成电流。
本发明的有益效果：
(1)本发明在引入金属衬底的同时，插入高掺杂GaN绝缘层，大幅减少了漏电流增大程度，能够在不影响器件常规性能的条件下，解决整流器在大功率工作条件下的热稳定性问题。
(2)本发明采用脉冲激光沉积法(Pulsed Laser Deposition，PLD)，创造性的在高热导率的Cu衬底(401W/m·K)上制得氮化物薄膜。与现有的氮化物生长技术相比，通过调整脉冲激光能量、频率以及腔室压力，在Cu(111)衬底翘曲的极限温度范围(600℃～700℃，低于氮化物一般生长温度600℃)内，获得了晶体质量优良、异质界面清晰的氮化物薄膜。
(3)引入GaN高阻层减少了Cu衬底对漏电流的影响，使器件达到标准。因此，基于高质量的氮化物薄膜和合理的器件结构设计，成功制备了散热良好、性能稳定的Cu衬底GaN基整流器。
(4)本技术方案与传统的CMOS工艺相兼容，在制备过程中无复杂操作和其他有害副产物产生，为未来大功率电子器件热稳定性问题提供解决方案。
附图说明
图1是本发明整流器的结构示意图；
图2是本发明实施例1制得高质量GaN与Cu衬底间的TEM图。
具体实施方式
下面结合实施例及附图，对本发明作进一步地详细说明，但本发明的实施方式不限于此。
实施例1
一种基于Cu衬底基GaN整流器的制备方法，包括如下步骤：
S1在室温下，将单晶Cu(111)衬底清洗、吹干后，放入快速退火炉中，通入30sccm氩气，在400℃下退火，得到干净单晶Cu衬底，并送入脉冲激光沉积(PLD)腔室中；
S2通过电子束蒸发的一般工艺方法，在2英寸GaN靶材上选区沉积5μm的石墨层，覆盖石墨层的靶材区域与未覆盖石墨层的靶材区域成轴对称分布，面积之比为2。
S3通过脉冲激光沉积(PLD)的方法，设置PLD激光器能量为380mJ，频率维持在20Hz，生长温度维持在600℃，靶材与衬底距离维持在4mm，腔体压力维持在4mTorr，在Cu(111)衬底上依次生长2μm碳掺杂的GaN高阻层、2μm GaN缓冲层、18nm AlGaN势垒层，如图2所示。
S4依次通过光刻、电子束蒸发、Lift-off以及快速退火的方法，在AlGaN势垒层上制备N型欧姆电极(20nmTi/40nm Al/40nm Ni/100nm Au)，在500℃下35s退火形成理想的欧姆接触；
S5通过光刻、电子束蒸发及Lift-off的方法，在AlGaN势垒层上制备肖特基电极；
S6通过PECVD、湿法刻蚀的一般工艺方法，进行表面钝化处理，在AlGaN势垒层上沉积得到SiO2表面钝化层，经材料清洗一般工艺后得到所述Cu衬底的GaN基整流器。
采用本实施例制备得到的整流器，如图1所示，包括Cu衬底1、高掺杂GaN高阻层2、GaN缓冲层3、AlGaN势垒层4、SiO2表面钝化层6、肖特基接触电极7、N型欧姆接触电极5；所述高掺杂GaN高阻层在Cu衬底上；所述GaN缓冲层在高掺杂GaN高阻层上；所述AlGaN势垒层在GaN缓冲层上；所述SiO2表面钝化层在AlGaN势垒层上；所述肖特基接触电极、N型欧姆接触电极均与AlGaN势垒层接触，其中，两种电极间在外加电压条件下形成横向电场，使二维电子气沿界面输运形成电流。
实施例2
一种基于Cu衬底基GaN整流器的制备方法，包括如下步骤：
S1在室温下，将单晶Cu(111)衬底清洗、吹干后，放入快速退火炉中，通入30sccm氩气，在400℃下退火，得到干净单晶Cu衬底，并送入脉冲激光沉积(PLD)腔室中；
S2通过电子束蒸发的一般工艺方法，在2英寸GaN靶材上选区沉积6μm的石墨层，覆盖石墨层的靶材区域与未覆盖石墨层的靶材区域成轴对称分布，面积之比为2。
S3通过脉冲激光沉积(PLD)的一般工艺方法，设置PLD激光器能量为400mJ，频率维持在25Hz，生长温度维持在640℃，靶材与衬底距离维持在4.5mm，腔体压力维持在4.5mTorr，在Cu(111)衬底上依次生长2μm碳掺杂的GaN高阻层、2.5μm GaN缓冲层、18nmAlGaN势垒层。
S4依次通过光刻、电子束蒸发、Lift-off以及快速退火的方法，在AlGaN势垒层上制备N型欧姆电极(20nmTi/40nm Al/40nm Ni/100nm Au)，在525℃下30s退火形成理想的欧姆接触；
S5通过光刻、电子束蒸发及Lift-off的方法，在AlGaN势垒层上制备肖特基电极；
S6通过PECVD、湿法刻蚀的一般工艺方法，进行表面钝化处理，在AlGaN势垒层上沉积得到SiO2表面钝化层，经材料清洗一般工艺后得到所述Cu衬底的GaN基整流器。
本实施例制备得到的整流器与实施例1结构相同。
实施例3
一种基于Cu衬底基GaN整流器的制备方法，包括如下步骤：
S1在室温下，将单晶Cu(111)衬底清洗、吹干后，放入快速退火炉中，通入30sccm氩气，在400℃下退火，得到干净单晶Cu衬底，并送入脉冲激光沉积(PLD)腔室中；
S2通过电子束蒸发的一般工艺方法，在2英寸GaN靶材上选区沉积4.5μm的石墨层，覆盖石墨层的靶材区域与未覆盖石墨层的靶材区域成轴对称分布，面积之比为2。
S3通过脉冲激光沉积(PLD)的一般工艺方法，设置PLD激光器能量为350mJ，频率维持在30Hz，生长温度维持在680℃，靶材与衬底距离维持在5mm，腔体压力维持在5mTorr，在Cu(111)衬底上依次生长2μm碳掺杂的GaN高阻层、3μm GaN缓冲层、18nm AlGaN势垒层。
S4通过光刻、电子束蒸发、Lift-off以及快速退火的一般工艺方法，在AlGaN势垒层上制备N型欧姆电极(20nmTi/40nm Al/40nm Ni/100nm Au)，在550℃下退火25s形成理想的欧姆接触；
S5、通过光刻、电子束蒸发、Lift-off的一般工艺方法，在AlGaN势垒层上制备肖特基电极(50nm Ni/150nm Au)；
S6、通过PECVD、湿法刻蚀的一般工艺方法，进行表面钝化处理，在AlGaN势垒层上沉积得到SiO2表面钝化层，经材料清洗一般工艺后得到所述Cu衬底的GaN基整流器。
本实施例制备得到的整流器与实施例1结构相同。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (10)

1.一种基于Cu衬底基GaN整流器的制备方法，其特征在于，包括如下步骤：
S1在GaN靶材上选区沉积石墨层，得到沉积石墨层的GaN靶材区域与纯净GaN靶材区域；
S2通过脉冲激光沉积方法，采用脉冲激光轰击上述沉积石墨层的GaN靶材，在Cu衬底上生长碳掺杂的GaN高阻层；
S3通过脉冲激光沉积方法，采用脉冲激光轰击纯净GaN靶材区域，在GaN高阻层生长GaN缓冲层，采用脉冲激光轰击AlGaN靶材在GaN缓冲层上沉积AlGaN势垒层；
S4在AlGaN势垒层上沉积欧姆电极及肖特基电极；
S5在AlGaN势垒层上沉积得到SiO2表面钝化层，经材料清洗工艺后得到Cu衬底的GaN基整流器。
2.根据权利要求1所述的制备方法，其特征在于，所述S1中，石墨层的厚度＞4μm。
3.根据权利要求1所述的制备方法，其特征在于，所述沉积石墨层的GaN靶材区域与纯净GaN靶材区域的面积之比为2。
4.根据权利要求1所述的制备方法，其特征在于，所述步骤S2及S3中，采用脉冲激光沉积方法的条件相同，具体为：激光器能量维持在350～400mJ，频率维持在20Hz～30Hz，生长温度维持在600℃～680℃，靶材与衬底距离维持在4mm～5mm，腔体压力维持在4～5mTorr。
5.根据权利要求1所述的制备方法，其特征在于，所述GaN高阻层、GaN缓冲层、AlGaN势垒层厚度分别为2μm、2～3μm和15～20nm。
6.根据权利要求1所述的制备方法，其特征在于，所述欧姆电极为N极，其结构为20nmTi/40nm Al/40nm Ni/100nm Au。
7.根据权利要求1所述的制备方法，其特征在于，所述S4及S5采用电极蒸镀方法，所述电极蒸镀方法包括电子束蒸镀或者磁控溅射方法。
8.根据权利要求1所述的制备方法，其特征在于，所述GaN高阻层的电阻值高达107Ω。
9.根据权利要求1所述的制备方法，其特征在于，所述肖特基电极的结构为50nm Ni/150nm Au。
10.一种采用权利要求1-9任一项所述的制备方法得到的整流器，其特征在于，从下至上包括Cu衬底、高掺杂GaN高阻层、GaN缓冲层、AlGaN势垒层及SiO2表面钝化层，还包括肖特基接触电极及N型欧姆接触电极，所述肖特基接触电极及N型欧姆接触电极设置在AlGaN势垒层的上表面，其中，两种电极间在外加电压条件下形成横向电场，使二维电子气沿界面输运形成电流。
CN201911242369.2A 2019-12-06 2019-12-06 一种基于Cu衬底基GaN整流器及其制备方法 Active CN111009467B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911242369.2A CN111009467B (zh) 2019-12-06 2019-12-06 一种基于Cu衬底基GaN整流器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911242369.2A CN111009467B (zh) 2019-12-06 2019-12-06 一种基于Cu衬底基GaN整流器及其制备方法

Publications (2)

Publication Number Publication Date
CN111009467A true CN111009467A (zh) 2020-04-14
CN111009467B CN111009467B (zh) 2021-06-08

Family

ID=70115067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911242369.2A Active CN111009467B (zh) 2019-12-06 2019-12-06 一种基于Cu衬底基GaN整流器及其制备方法

Country Status (1)

Country Link
CN (1) CN111009467B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1748290A (zh) * 2002-12-27 2006-03-15 通用电气公司 氮化镓晶体、同质外延氮化镓基器件及其制造方法
US20070093037A1 (en) * 2005-10-26 2007-04-26 Velox Semicondutor Corporation Vertical structure semiconductor devices and method of fabricating the same
CN101908511A (zh) * 2010-07-27 2010-12-08 南京大学 一种金属衬底的氮化镓肖特基整流器及其制备方法
EP2434547A2 (en) * 2010-09-28 2012-03-28 Samsung LED Co., Ltd. Gallium nitride based semiconductor devices and methods of manufacturing the same
CN103578986A (zh) * 2013-11-14 2014-02-12 中国科学院半导体研究所 一种高阻GaN薄膜的制备方法
CN103996758A (zh) * 2014-05-30 2014-08-20 广州市众拓光电科技有限公司 生长在Cu衬底的LED外延片及其制备方法和应用
CN203950831U (zh) * 2014-05-30 2014-11-19 广州市众拓光电科技有限公司 生长在Cu衬底的LED外延片
CN104752162A (zh) * 2013-12-31 2015-07-01 江西省昌大光电科技有限公司 一种半绝缘GaN薄膜及其制备方法
JP2016143780A (ja) * 2015-02-03 2016-08-08 日本電信電話株式会社 評価用素子構造および評価方法
CN106298456A (zh) * 2016-09-19 2017-01-04 成都海威华芯科技有限公司 垂直结构功率半导体器件的衬底转移方法
CN107534060A (zh) * 2015-02-20 2018-01-02 威世通用半导体有限责任公司 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1748290A (zh) * 2002-12-27 2006-03-15 通用电气公司 氮化镓晶体、同质外延氮化镓基器件及其制造方法
US20070093037A1 (en) * 2005-10-26 2007-04-26 Velox Semicondutor Corporation Vertical structure semiconductor devices and method of fabricating the same
CN101908511A (zh) * 2010-07-27 2010-12-08 南京大学 一种金属衬底的氮化镓肖特基整流器及其制备方法
EP2434547A2 (en) * 2010-09-28 2012-03-28 Samsung LED Co., Ltd. Gallium nitride based semiconductor devices and methods of manufacturing the same
CN102420246A (zh) * 2010-09-28 2012-04-18 三星Led株式会社 氮化镓基半导体器件及其制造方法
CN103578986A (zh) * 2013-11-14 2014-02-12 中国科学院半导体研究所 一种高阻GaN薄膜的制备方法
CN104752162A (zh) * 2013-12-31 2015-07-01 江西省昌大光电科技有限公司 一种半绝缘GaN薄膜及其制备方法
CN103996758A (zh) * 2014-05-30 2014-08-20 广州市众拓光电科技有限公司 生长在Cu衬底的LED外延片及其制备方法和应用
CN203950831U (zh) * 2014-05-30 2014-11-19 广州市众拓光电科技有限公司 生长在Cu衬底的LED外延片
JP2016143780A (ja) * 2015-02-03 2016-08-08 日本電信電話株式会社 評価用素子構造および評価方法
CN107534060A (zh) * 2015-02-20 2018-01-02 威世通用半导体有限责任公司 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
CN106298456A (zh) * 2016-09-19 2017-01-04 成都海威华芯科技有限公司 垂直结构功率半导体器件的衬底转移方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
H.FUJIOKA 等: "Epitaxial growth of GaN on copper substrates", 《APPLIED PHYSICS LETTERS》 *
刘作莲 等: "脉冲激光沉积GaN薄膜的研究进展", 《半导体光电》 *
孙鹏: "铜单晶衬底上GaN薄膜的ECR-PEMOCVD低温生长研究", 《中国优秀硕士学位论文全文数据库》 *
王文樑 等: "在金属衬底上外延生长III族氮化物及相关器件", 《半导体材料与设备》 *

Also Published As

Publication number Publication date
CN111009467B (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
JP6627131B2 (ja) 結晶性積層構造体および半導体装置
CN100511706C (zh) 基于组份渐变GaN MISFET的GaN器件及制备方法
CN101478006B (zh) 基于导通型SiC衬底的太赫兹GaN耿氏二极管及其制作方法
CN104465748B (zh) 一种GaN基增强型HEMT器件及其制备方法
CN112038408B (zh) 基于碳化硅衬底的垂直氮化铝金属氧化物半导体场效应晶体管及制备方法
CN107170671A (zh) 一种基于离子注入的GaN功率器件及其制造方法
CN108258043A (zh) 一种GaN基增强型MOS高电子迁移率晶体管器件及其制备方法
CN107170680A (zh) 一种准垂直结构的GaN基肖特基二极管制备方法
CN108878511A (zh) 基于金刚石的镓面极性氮化镓器件制造方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN104393045B (zh) 一种新型GaN基增强型HEMT器件及其制备方法
CN103681256A (zh) 一种新型碳化硅mosfet器件及其制作方法
CN116581159B (zh) 垂直型功率器件及其制备方法
CN117352543A (zh) 一种石墨烯/GaN/AlGaN整流芯片及其制备方法
CN112635556A (zh) 一种增强型hemt器件及其制备方法
CN111009467B (zh) 一种基于Cu衬底基GaN整流器及其制备方法
CN114725022A (zh) 一种基于GaOx-GaN的CMOS反相器的制备方法
CN115410922A (zh) 一种垂直型氧化镓晶体管及其制备方法
CN113628962B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN113658859B (zh) 一种氮化镓功率器件的制备方法
CN109004018A (zh) 肖特基二极管及制备方法
CN115394833A (zh) 一种基于异质外延衬底的完全垂直型GaN功率二极管的器件结构及其制备方法
CN211295109U (zh) 一种基于Cu衬底HEMT器件
CN115020499A (zh) 基于p型GaN结构的结型肖特基二极管及其制备方法
CN114171584A (zh) 基于Ga2O3的异质结场效应晶体管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant