CN102420246A - 氮化镓基半导体器件及其制造方法 - Google Patents

氮化镓基半导体器件及其制造方法 Download PDF

Info

Publication number
CN102420246A
CN102420246A CN2011103014445A CN201110301444A CN102420246A CN 102420246 A CN102420246 A CN 102420246A CN 2011103014445 A CN2011103014445 A CN 2011103014445A CN 201110301444 A CN201110301444 A CN 201110301444A CN 102420246 A CN102420246 A CN 102420246A
Authority
CN
China
Prior art keywords
layer
gan
substrate
gan layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103014445A
Other languages
English (en)
Inventor
李哉勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung LED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung LED Co Ltd filed Critical Samsung LED Co Ltd
Publication of CN102420246A publication Critical patent/CN102420246A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及氮化镓(GaN)基半导体器件及其制造方法。GaN基半导体器件可包括：导电散热衬底(即，热传导衬底)；布置在该散热衬底上的GaN基多层；和布置在GaN基多层上的肖特基电极。虽然这样的GaN基半导体器件正在制造，但是可以使用晶片键合工艺和激光剥离工艺。

Description

氮化镓基半导体器件及其制造方法
技术领域
本公开涉及半导体器件及其制造方法，更具体地，涉及氮化镓基半导体器件及其制造方法。
背景技术
近来，随着信息和通信技术的快速发展，用于高速和大容量信号传输的技术正在快速地发展。在这方面，随着对于个人移动电话、卫星通信、军事雷达、广播通信和通信中继装置的需求不断增大，对于高速且大功率电子器件的要求也在不断增多，该高速且大功率电子器件被需要用于使用微波和毫米波段的高速电信系统。用于控制相对高电平电力的电源装置在包括通信领域的许多领域中用于各种目的，并且正在对其进行各种类型的研究。
氮化镓(GaN)基半导体具有优良的材料性质，诸如，大的能隙、高的热稳定性及化学稳定性、高的电子饱和速度(～3×107cm/秒)等等。此外，使用GaN基半导体的电子器件具有各种优点，诸如，高击穿电场(～3×106V/cm)、高的最大电流密度、在高温下稳定的工作特性等等。由于这样的材料性质，GaN基半导体不仅可以应用于光学器件，而且可以应用于高频且高功率的电子器件以及高功率器件。
然而，因为GaN基半导体器件通常形成在具有相对低的热导率的蓝宝石衬底上，所以GaN基半导体器件不具有优良的散热特性。虽然SiC衬底可以用来代替蓝宝石衬底以改善散热特性，但是SiC衬底相对昂贵(价格是蓝宝石衬底的约10倍)，由此制造GaN基半导体器件的总成本增大。此外，GaN基半导体器件会具有因GaN层中的位错而导致的一些问题，其中位错可因衬底和GaN的晶格常数之间的差异而发生。
发明内容
本发明的实例实施方式提供了氮化镓基半导体器件，该器件可具有优良的散热特性、包括很少的缺陷并且还具有改善的电流扩展特性。
本发明的实例实施方式还提供了制造GaN基半导体器件的方法。
根据本发明的一方面，氮化镓(GaN)基半导体器件包括：导电衬底；AlGaN层，布置在导电衬底上；GaN层，布置在AlGaN层上；和电极层，布置在GaN层上，该电极层形成与GaN层的肖特基接触。
衬底可包括导热率比蓝宝石衬底高的材料。
衬底可包括Al-Si、Si、Cu、Ni、W、Al、Cr及其组合的至少一种。
衬底和AlGaN层可形成欧姆接触。
AlGaN层可以是AlxGa1-xN层(这里，x可满足0＜x≤0.6或0.1≤x≤0.5)。
AlGaN层可以是掺杂有n型杂质的层。
GaN层可具有单层结构或多层结构。
GaN层可包括未掺杂GaN层和n掺杂GaN层中的至少之一。
GaN层可包括接触电极层的第一GaN层以及布置在第一GaN层和AlGaN层之间的第二GaN层。在该情况下，第一GaN层可以是未掺杂层或n掺杂层，第二GaN层可以掺杂有Si和Al的至少一种。
AlGaN层和GaN层可具有N面极性。
GaN基半导体器件还可包括在衬底和电极层之间的超晶格结构层。
GaN层可具有多层结构，超晶格结构层可以布置在构成GaN层的多个层之间。
GaN基半导体器件还可包括布置在GaN层中的阻挡层图案。
根据本发明另一方面，提供了形成氮化镓(GaN)基半导体器件的方法，该方法包括：在第一衬底上形成GaN层；在GaN层上形成AlGaN层；在AlGaN层上提供第二衬底；去除第一衬底以暴露GaN层；以及在GaN层的暴露部分上形成电极层，该电极层形成与GaN层的肖特基接触。
第一衬底可以是蓝宝石衬底。
GaN层可以形成为具有单层结构或多层结构。
GaN层可包括未掺杂GaN层和n掺杂GaN层中的至少一种。
形成GaN层的步骤可包括：在第一衬底上形成第一GaN层；以及在第一GaN层上形成第二GaN层。在该情况下，第一GaN层可以是未掺杂GaN层或n掺杂GaN层，第二GaN层可以掺杂有Si和Al的至少一种。
GaN层可形成为具有多层结构，超晶格结构层可以形成在构成GaN层的多个层之间。
AlGaN层可以是AlxGa1-xN层(这里，x可满足0＜x≤0.6或0.1≤x≤0.5)。
AlGaN层可以是n掺杂层。
第二衬底可以是导电衬底。
第二衬底可包括导热率比第一衬底高的材料。
第二衬底可包括Al-Si、Si、Cu、Ni、W、Al、Cr及其组合的至少一种。
第二衬底可以通过使用粘合法(bonding method)或电镀法布置在AlGaN层上。
欧姆接触层可以形成在AlGaN层和第二衬底之间。
去除第一衬底的步骤可以通过激光剥离法来执行。
该方法还可包括：在第一衬底的上表面上形成具有尖端部的多个突起；和在GaN层中形成与多个突起相应的阻挡层图案。
该方法还可包括在去除第一衬底的步骤之后，部分地去除GaN层。
附图说明
通过参考附图详细描述本发明的示范实施方式，本发明的上述和其他特征和优点将变得更明显，在附图中：
图1至图6为根据本发明实施方式的氮化镓(GaN)基半导体器件的截面图；
图7A至图7F是显示根据本发明一实施方式的GaN基半导体器件的制造方法的截面图；
图8是显示根据本发明另一实施方式的GaN基半导体器件的一部分制造方法的截面图；
图9是显示根据本发明另一实施方式的GaN基半导体器件的一部分制造方法的截面图；
图10是显示根据本发明另一实施方式的GaN基半导体器件的一部分制造方法的截面图；
图11是显示根据本发明另一实施方式的GaN基半导体器件的一部分制造方法的截面图；以及
图12A和图12B是显示根据本发明另一实施方式的GaN基半导体器件的制造方法的截面图。
具体实施方式
现在将参考其中示出示范实施方式的附图更完全地描述不同实例实施方式。
将理解，当元件被称为“连接”或“耦接”到另一元件时，它能够直接连接或耦接到所述另一元件或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接耦接”到另一元件时，不存在中间元件。这里所使用的术语“和/或”包括一个或多个相关列举项目的任意和所有组合。
将理解虽然术语“第一”、“第二”等可以用于此来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分应不受这些术语限制。这些术语只用于区分一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分。因此，以下讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不背离示范实施方式的教导。
在这里为了描述的方便，可以使用空间相对术语，诸如“下面”、“下方”、“下”、“上方”、“上”等，来描述一个元件或特征与其他元件或特征如图中所示的关系。将理解空间相对术语旨在包含除了在图中所绘的取向之外的装置在使用或操作中的不同取向。例如，如果在图中的装置被翻转，则被描述为在其他元件或特征“下方”或“下面”的元件则应取向在所述其他元件或特征“上方”。因此，示范性术语“下方”可以包含下方和上方两个方向。装置可以有其它取向(旋转90度或其它取向)且相应地解释这里所使用的空间相对描述语。
这里所使用的术语仅是为了描述特别的实施方式且不旨在限制示范实施方式。如这里所用，单数形式也旨在包括复数形式，除非上下文清楚地指示另外的意思。将进一步理解当在此说明书中使用时术语“包括”和/或“包含”说明所述特征、整体、步骤、操作、元件和/或组分的存在，但是不排除存在或添加一个或更多其他特征、整体、步骤、操作、元件、组分和/或其组。
参考横截面图示在这里描述了示范实施方式，该图示是示范实施方式的理想实施方式(和中间结构)的示意图。因此，可以预期由于例如制造技术和/或公差引起的图示的形状的变化。因此，示范实施方式不应解释为限于这里所示的区域的特别形状，而是包括由于例如由制造引起的形状的偏离。例如，被示为矩形的注入区将通常具有圆化或弯曲的特征和/或在其边缘具有注入浓度的梯度而不是从注入区到非注入区的二元变化。相似地，由注入形成的掩埋区可以引起掩埋区和通过其进行注入的表面之间的区域中的某些注入。因此，图中示出的区域本质上是示意性的且它们的形状不旨在示出装置的区域的实际形状且不旨在限制示范实施方式的范围。
除非另有界定，这里使用的所有术语(包括技术和科学术语)具有示范实施方式所属领域的普通技术人员共同理解的相同意思。还将理解诸如那些在共同使用的字典中定义的术语应解释为一种与在相关领域的背景中它们的涵义一致的涵义，而不应解释为理想化或过度正式的意义，除非在这里明确地如此界定。
在下文，将详细描述根据本发明实施方式的氮化镓(GaN)基半导体器件及其制造方法。在附图中，为了清楚，夸大了层和区域的厚度。附图中相似的参考数字指示相似的元件，因此将省略对它们的描述。
图1显示根据本发明一实施方式的氮化镓(GaN)基半导体器件。
参考图1，AlGaN层200和GaN层300可以以所述顺序布置在散热衬底100上，肖特基电极400可以布置在GaN层300上。散热衬底100可以是导电衬底，AlGaN层200可以形成与散热衬底100的欧姆接触。粘合金属层10和欧姆金属层20可以顺序布置在散热衬底100和AlGaN层200之间。2维电子气层(在下文称为2DEG层)可以靠近GaN层300的接触AlGaN层200的分界面而存在。肖特基电极400可以形成与GaN层300的肖特基接触。在下文，将给出上述组件的每种的详细说明。
散热衬底100可以是导电衬底并且可以用作底电极。此外，散热衬底100可以是导热率比蓝宝石衬底高的导热衬底。例如，散热衬底100可以是包含Al-Si、Si、Cu、Ni、W、Al、Cr及其组合的至少一种的衬底。这种散热衬底100可以具有比蓝宝石衬底更优的散热特性，可以比SiC衬底价格低，且可以用作电极。
布置在散热衬底100上的AlGaN层200可以是AlxGa1-xN层(这里，0＜x≤0.6或0.1≤x≤0.5)。换句话说，AlGaN层200中的Al含量可以小于或等于60at％，更具体地，可以为从约10at％到约50at％。此外，AlGaN层200可以是掺杂有n型杂质的层，即，n掺杂层。例如，n型杂质可以是Si。n型杂质可以以从约1018原子/cm3至约1020原子/cm3的高浓度包含在AlGaN层200中。因此，AlGaN层200可以是n+层。由于AlGaN层200掺杂有n型杂质，所以AlGaN层200的电导率会增大，并且AlGaN层与散热衬底100的欧姆接触特性会改善。AlGaN层200的厚度可以是从约10nm至约60nm。
形成在AlGaN层200上的GaN层300可以是未掺杂GaN层或n掺杂GaN层。如果GaN层300是n掺杂GaN层，则n型杂质的浓度可以低于约1018原子/cm3，例如，约1017原子/cm3。因此，GaN层300可以是n-层。GaN层300的厚度可以是从约2μm至约10μm。
在AlGaN层200和GaN 300彼此附接的异质结结构中，因为在结界面处的带不连续(band-discontinuity)大，所以电子会密集地集中到结界面处。因此，2DEG层可以在结界面附近形成。2DEG层中的电子迁移率可以非常高，因此可以改善电流扩展特性。
此外，AlGaN层200和GaN层300可以具有N面极性。具有纤锌矿结构的GaN基材料层可以具有N面极性或者Ga面极性，在N面极性中N原子布置在最高层(暴露表面)上，在Ga面极性中Ga原子布置在最高层(暴露表面)上。具有N面的GaN基材料层可以具有沿Z轴方向的[000-1]方向性，然而具有Ga面的GaN基材料层可以具有沿Z轴方向的[0001]方向性。在AlGaN和GaN彼此附接的GaN基异质结结构中，即将形成2DEG层的位置可以根据AlGaN层和GaN层的表面极性而变化。如果GaN/AlGaN/GaN层具有N面极性，则2DEG层可以形成在设置在AlGaN层上的GaN层中。相反，如果GaN/AlGaN/GaN层具有Ga面极性，则2DEG层可以形成在设置在AlGaN层下面的GaN层中。如上所述，根据GaN基材料层的表面极性，由其形成的器件的特性和构造会改变。在本实施方式中，AlGaN层200和GaN层300具有N面极性，因此2DEG层可以形成在布置在AlGaN层200上的GaN层300中。如果GaN层300具有N面极性，则根据本实施方式的半导体器件(竖直型肖特基二极管装置)的特性可以得以改善。详细地，如果GaN层300具有N面极性，则关于肖特基电极400的势垒高度，即，肖特基势垒高度可以增大。换句话说，如果GaN层300具有N面极性，则与GaN层300具有Ga面极性的情况相比，关于形成在其上的肖特基电极400的肖特基势垒高度可以更高。因此，根据本实施方式的半导体器件(竖直型式肖特基二极管装置)的特性可以通过形成GaN层300以具有N面极性而得以改善。
布置在GaN层300上的肖特基电极400可以包含形成与GaN层300的肖特基接触的金属或者导电氧化物。例如，肖特基电极400可以具有包括Ni、Au、Pt、CuInO2、铟锡氧化物(ITO)等等的单层结构或多层结构。更详细地，肖特基电极400可以具有包括Ni/Au、CuInO2/Au、ITO/Au、Ni/Pt/Au、Pt/Au等等的任意结构。上述材料仅是实例，任何各种其它导电材料(金属、导电氧化物等等)可以应用于肖特基电极400。
同时，布置在散热衬底100和AlGaN层200之间的粘合金属层10可以包含例如Au或者AuSn。粘合金属层10可以是提供用于改善对于散热衬底100的粘合性的层。然而，如果需要，粘合金属层10可以用作用于形成散热衬底100的籽金属层。在该情况下，除了Au和AuSn以外的任何各种金属可以应用于粘合金属层10。布置在粘合金属层10和AlGaN层200之间的欧姆金属层20可以具有包含Cr、Al、Ta、Ti、Au及其合金中的至少一种的单层结构或者多层结构。可以省略粘合金属层10和欧姆金属层20中的至少之一。
具有如上所述结构的半导体器件可以表现出优良的散热和电流扩展性质并且可以具有改善的肖特基结特性。此外，因为根据本实施方式的半导体器件可以具有在其中散热衬底100和肖特基电极400用作电极(阳极和阴极)的竖直型结构，所以与水平型器件相比，每单位区域将形成的芯片的数量可以增多。因此，根据本实施方式的半导体器件会有利于成本降低。
根据本发明另一实施方式，另一GaN层可以进一步布置在图1的AlGaN层200和GaN层300之间。图2示出了其实例。
参考图2，第二GaN层300’可以布置在AlGaN层200和GaN层(在下文被称为第一GaN层)300之间。类似于图1的GaN层300，第一GaN层300可以是未掺杂层或者n掺杂层。第二GaN层300’可以是掺杂有Si和Al的至少一种的层。例如，第二GaN层300’可以是Al和Si每种掺杂少于1at％的层。这里，Si是可以增大第二GaN层300’的电导率的n型杂质。通过掺杂Si，第二GaN层300’可以变成n+层。同时，Al不仅可以改善第二GaN层300’的结晶度，而且可以有助于增大载体(电子)的数量。因此，GaN基半导体器件的特性可以通过掺杂有Si和Al的至少一种的第二GaN层300’得以改善。这样，在第二GaN层300’布置在AlGaN层200和第一GaN层300之间的情况下，2DEG层可以靠近第二GaN层300’的接触AlGaN层200的分界面存在。除了第二GaN层300’以外，图2所示的GaN基半导体器件的构造可以和图1所示的构造相同，因此将省略其详细说明。
根据本发明的另一实施方式，超晶格结构层可以进一步布置在散热衬底100和肖特基电极400之间。其实例在图3至图5示出。
参考图3，超晶格结构层50可以布置在第一GaN层300和第二GaN层300’之间。
参考图4，第一GaN层300可以分成多个层，例如，两个层300a和300b，并且超晶格结构层50可以布置在其间。
参考图5，第二GaN层300’可以分成多个层，例如，两个层300a’和300b’，并且超晶格结构层50可以布置在其间。
在图3至图5中，超晶格结构层50可以具有例如在其中AlGaN层、GaN层和InGaN层按所述顺序重复堆叠的结构。换句话说，超晶格结构层50可以具有在其中AlGaN/GaN/InGaN结构重复堆叠n次的结构。这里，n可以是从约5至约20。超晶格结构层50的结构可以改变。例如，即将重复堆叠的单元结构可以改变；例如，AlGaN/GaN、GaN/InGaN、AlN/GaN/InN、AlN/GaN、GaN/InN等等。如果需要，超晶格结构层50可以具有单层结构，而不是多层结构。发生在第一GaN层300或者第二GaN层300’中的位错可以被超晶格结构层50改变方向。下文将参考图9至图11给出其详细描述。
位错可以作为电流泄漏的路径并且不利地影响GaN基半导体器件的特性。具体地，与在水平型半导体器件中的位错相比，在竖直型半导体器件中的竖直方向上生长的位错会变成更严重的问题。然而，在本实施方式中，通过使用超晶格结构层50消除(或者减少)位错，可以防止或者抑制由于位错导致的问题。根据本发明另一实施方式，通过使用除了超晶格结构层50以外的另一方法，可以消除/防止位错。换句话说，除了超晶格结构层50以外的另一方法可以用于消除/防止位错。
图6显示根据本发明另一实施方式的GaN基半导体器件。
参考图6，第一GaN层300可以分成多个层，例如，两个层300a和300b，阻挡层图案70可以布置在其间。阻挡层图案70的横截面可以具有矩形形状或者与矩形形状相似的其他形状。阻挡层图案70可以由绝缘体诸如硅氧化物或硅氮化物形成。阻挡层图案70可以是在制造工艺期间引入以防止位错生长(前进)的层。将在下文参考图8给出其详细描述。阻挡层图案70不仅可以防止位错的生长(前进)，而且可以通过在水平方向上扩展流经GaN层300a和300b的电流而有助于电流扩展。因此，阻挡层图案70可以减少电流拥挤，因此可以增强电流扩展效应。
图3至图6所示的变形实施方式可以累积地应用于单个半导体器件。例如，超晶格结构层50和阻挡层图案70可以一起应用于单个半导体器件。
图7A至图7F显示根据本发明一实施方式的GaN基半导体器件的制造方法。
参考图7A，第一GaN层300可以形成在第一衬底SUB1上。第一衬底SUB1可以是例如蓝宝石衬底。因为不存在具有与GaN基材料相同的晶格常数和热膨胀系数的衬底，所以GaN基材料通常生长在蓝宝石衬底上。在形成第一GaN层300之前，可以在第一衬底SUB1上形成缓冲层30，第一GaN层300可以形成在其上。可以布置缓冲层30，以通过减少第一衬底SUB1与第一GaN层300之间的晶格常数和热膨胀系数的差异增大第一GaN基的层300的结晶度。缓冲层30可以由例如GaN或SiC形成。第一GaN层300可以是未掺杂GaN层或者轻掺杂n型杂质的GaN层。第一GaN层300可以具有Ga面极性。第一GaN层300可以形成为具有从约2μm到约10μm的厚度。
第二GaN层300’可以形成在第一GaN层300上。第二GaN层300’可以是掺杂有Si和Al的至少一种的GaN层。例如，第二GaN层300’可以是Al和Si每种掺杂少于1at％的层。这里，Si是可以增大第二GaN层300’的电导率的n型杂质。通过掺杂Si，第二GaN层300’可以变成n+层。同时，Al不仅可以改善第二GaN层300’的结晶度，而且有助于增大载体(电子)的数量。
AlGaN层200可以形成在第二GaN层300’上。AlGaN层200可以由AlxGa1-xN(这里，0＜x≤0.6或0.1≤x≤0.5)形成。换句话说，AlGaN层200中Al的含量可以小于或等于60at％，更特别地，从约10at％到约50at％。此外，AlGaN层200可以是掺杂有n型杂质的层，即，n掺杂层。n型杂质可以是例如Si。n型杂质可以以从约1018原子/cm3到约1020原子/cm3的高浓度包含在AlGaN层200中。因此，AlGaN层200可以是n+层。由于AlGaN层掺杂有n型杂质，所以AlGaN层200的电导率可以增大。AlGaN层200的厚度可以是从约10nm到约60nm。
因为第一GaN层300具有Ga面极性，所以形成在其上的第二GaN层300’和AlGaN层200也可具有Ga面极性。在这种情况下，2DEG层可以靠近第二GaN层300’的接触AlGaN层200的分界面存在。
参考图7B和图7C，第二衬底SUB2可以附接到AlGaN层200的上表面。在粘合金属层10形成在第二衬底SUB2的底表面上并且欧姆金属层20形成在AlGaN层200的上表面上之后，第二衬底SUB2可以经由粘合金属层10和欧姆金属层20附接到AlGaN层200。替换地，在粘合金属层10布置在欧姆金属层20的上表面上而不是布置在第二衬底SUB2的底表面上之后，第二衬底SUB2可以附接到AlGaN层200。替换地，在欧姆金属层20布置在粘合金属层10的底表面上而不是AlGaN层200的上表面上之后，第二衬底SUB2可以附接到AlGaN层200。粘合金属层10可以由例如Au或AuSn形成。欧姆金属层20可以形成为具有包含Cr、Al、Ta、Ti、Au及其合金中的至少一种的单层结构或多层结构。可以省略粘合金属层10和欧姆金属层20中的至少之一。
第二衬底SUB2是导电衬底并且可以用作电极。此外，第二衬底SUB2可以是导热率比第一衬底SUB1(例如，蓝宝石衬底)高的导热衬底。例如，第二衬底SUB2可以是包含Al-Si、Si、Cu、Ni、W、Cr及其组合的至少一种的衬底。这样的第二衬底SUB2可以具有比第一衬底SUB1(例如，蓝宝石衬底)更优的散热特性，并且可以比SiC衬底更低价。
第二衬底SUB2可以通过使用电镀法而不是晶片键合法(wafer bondingmethod)形成在AlGaN层200上。在这种情况下，粘合金属层10可以是用于形成第二衬底SUB2的籽晶层。在一般电镀法中使用的任何各种籽晶材料可以应用于该籽晶层。
参考图7D，在包括第一衬底SUB1和第二衬底SUB2的堆叠结构颠倒之后，可以去除第一衬底SUB1。第一衬底SUB1可以通过使用例如激光剥离方法来去除。因为激光剥离法是本领域众所周知的，所以将省略其详细描述。
然后，可以去除缓冲层30。其结果在图7E中示出。
图7E的包括从第二衬底SUB2到第一GaN层300的堆叠结构相应于被颠倒的图7C的包括从GaN层300到第二衬底SUB2的堆叠结构。因此，在图7E中，可以认为第一GaN层300具有N面极性。
参考图7F，肖特基电极400可以形成在第一GaN层300的上表面(N面)上。肖特基电极400可以包含与第一GaN层300形成肖特基接触的金属或导电氧化物。例如，肖特基电极400可以具有包含Ni、Au、Pt、CuInO2、铟锡氧化物(ITO)等等的单层结构或者多层结构。更详细地，肖特基电极400可以具有包括Ni/Au、CuInO2/Au、ITO/Au、Ni/Pt/Au、Pt/Au等等的任意结构。上述材料仅是实例，任何各种其它导电材料(金属、导电氧化物等等)可以应用于肖特基电极400。因为第一GaN层300具有N面极性，所以与第一GaN层300具有Ga面极性的情况相比，第一GaN层300和肖特基电极400之间的势垒高度，即，肖特基势垒高度可以更高。
根据如上所述的方法，可以制造GaN基半导体器件(肖特基二极管器件)，其中通过将其布置在散热衬底(即，第二衬底SUB2)上而表现出优良的散热特性、还表现出改善的电流扩展特性和优良的肖特基结特性。
可以在如上所述的制造方法中进行各种改进。在下文，将参考图8至图11描述制造方法的各种改进。
参考图8，具有尖端部的多个突起7可以形成在第一衬底SUB1’的上表面上。突起7的横截面可以具有三角形或者与三角形相似的其它形状。当从上方看时，多个突起7可以规则布置为点图案(dotted pattern)。突起7和第一衬底SUB1’可以由相同的材料形成。因此，突起7可以被认为是第一衬底SUB1’的一部分。与突起7相应的阻挡层图案70可以布置在第一GaN层300a和300b中。阻挡层图案70的横截面可以具有矩形形状或者与矩形形状相似的其它形状。阻挡层图案70可以由绝缘体诸如硅氧化物或硅氮化物形成。在形成阻挡层图案70之后，GaN层300b可以通过使用外延侧面过度生长(ELOG)方法而形成在其上。接着，GaN基半导体器件可以通过与图7B至图7F所示的相似操作制造。
在图8中，突起7可以是用于引发位错的手段。换句话说，在突起7的端点处可以引发位错。由突起7引发的位错的生长可以通过阻挡层图案70来防止。因此，阻挡层图案70可以适当地防止位错的生长。阻挡层图案70还可通过扩展在水平方向流经第一GaN层300a和300b的电流而有助于电流扩展。
虽然未示出，但是在用于去除第一基板SUB1’的后面的操作期间，例如，激光剥离操作期间，也可去除突起7。阻挡层图案70可以或不必保留在最终结构中。在后者的情况下，阻挡层图案70可以在去除第一基板SUB1’之后与GaN层300a一起被去除。
图9至图11所示的修改的实施方式是关于在其中提供了超晶格结构层50的情况。
如图9所示，超晶格结构层50可以形成在第一GaN层300和第二GaN层300’之间。替换地，如图10所示，第一GaN层300可以被分成多个层，例如，两个层300a和300b，超晶格结构层50可以形成在其间。替换地，如图11所示，第二GaN层300’可以被分成多个层，例如，两个层300a’和300b’，超晶格结构层50可以形成在其间。超晶格结构层50的构造可以与上文参考图3至图5描述的相同，因此将省略其详细描述。超晶格结构层50可使从在其下面的第一GaN层300和300a和/或第二GaN层300a’生长的位错改变方向。由于第一基板SUB1与第一GaN层300和300a的晶格常数之间的差异不能经由缓冲层30充分减小，所以会发生位错。通过使用超晶格结构层50消除这样的位错，可以防止GaN基半导体器件的特性的退化。在形成如图9至图11所示的结构之后，GaN基半导体器件可以经由与图7B至7F所示的相似操作来制造。图9至图11的超晶格结构层50还可应用于图8所示的制造操作。
根据本发明另一实施方式，在图7D所示的操作中去除第一基板SUB1之后，可以去除缓冲层30，然后可以部分地去除第一GaN层300。图12A示出了其结果。为了部分地去除第一GaN层300，可以执行化学机械抛光(CMP)操作、干法蚀刻操作或湿法蚀刻操作。这里，第一GaN层300的去除部分的厚度可以小于或等于几微米(μm)。然后，如图12B所示，肖特基电极400可以形成在剩余的第一GaN层300上。
GaN基半导体器件的特性可以通过在如图12A和图12B所示部分地去除第一GaN层300之后执行后面的制造操作而得以改善。详细地，在图7A所示的操作中生长在第一基板SUB1上的第一GaN层300可包括在第一GaN层300的下部中的多个缺陷(例如，位错)。其原因可以是第一基板SUB1与第一GaN层300的晶格常数之间的差异不能通过缓冲层30充分减小。通过去除第一GaN层300的包括多个缺陷(例如，位错)的部分(图7A中的下部、图7D中的上部)，结果可以提高GaN基半导体器件的特性。该方法可以应用于图8至图11所示的实施方式。
虽然本发明已经参考其示范实施方式具体地显示和描述，但是本领域一般技术人员将理解，在不脱离由权利要求所定义的本发明的精神和范围的情况下，可以在本发明中作出形式和细节上的各种改变。

Claims (29)

1.一种氮化镓(GaN)基半导体器件，包括：
导电衬底；
AlGaN层，布置在所述导电衬底上；
GaN层，布置在所述AlGaN层上；和
电极层，布置在所述GaN层上，所述电极层形成与所述GaN层的肖特基接触。
2.如权利要求1所述的GaN基半导体器件，其中所述衬底包括导热率比蓝宝石衬底高的材料。
3.如权利要求1所述的GaN基半导体器件，其中衬底包括Al-Si、Si、Cu、Ni、W、Al、Cr以及它们的组合中的至少一种。
4.如权利要求1所述的GaN基半导体器件，其中所述衬底和所述AlGaN层形成欧姆接触。
5.如权利要求1所述的GaN基半导体器件，其中所述AlGaN层是AlxGa1-xN层，0＜x≤0.6。
6.如权利要求1所述的GaN基半导体器件，其中所述AlGaN层是掺杂有n型杂质的层。
7.如权利要求1所述的GaN基半导体器件，其中所述GaN层具有单层结构或多层结构。
8.如权利要求1所述的GaN基半导体器件，其中所述GaN层包括未掺杂GaN层和n掺杂GaN层中的至少一种。
9.如权利要求1所述的GaN基半导体器件，其中所述GaN层包括接触所述电极层的第一GaN层以及布置在所述第一GaN层和所述AlGaN层之间的第二GaN层，
所述第一GaN层是未掺杂层或n掺杂层，以及
所述第二GaN层掺杂有Si和Al中的至少一种。
10.如权利要求1所述的GaN基半导体器件，其中所述AlGaN层和所述GaN层具有N面极性。
11.如权利要求1所述的GaN基半导体器件，还包括在所述衬底和所述电极层之间的超晶格结构层。
12.如权利要求11所述的GaN基半导体器件，其中所述GaN层具有多层结构，和
所述超晶格结构层布置在构成所述GaN层的多个层之间。
13.如权利要求1所述的GaN基半导体器件，还包括布置在所述GaN层中的阻挡层图案。
14.一种形成氮化镓(GaN)基半导体器件的方法，该方法包括：
在第一衬底上形成GaN层；
在所述GaN层上形成AlGaN层；
在所述AlGaN层上提供第二衬底；
去除所述第一衬底以暴露所述GaN层；和
在所述GaN层的暴露部分上形成电极层，所述电极层形成与所述GaN层的肖特基接触。
15.如权利要求14所述的方法，其中所述第一衬底是蓝宝石衬底。
16.如权利要求14所述的方法，其中所述GaN层形成为具有单层结构或多层结构。
17.如权利要求14所述的方法，其中所述GaN层包括未掺杂GaN层和n掺杂GaN层中的至少一种。
18.如权利要求14所述的方法，其中形成所述GaN层包括在所述第一衬底上形成第一GaN层；和在所述第一GaN层上形成第二GaN层，
所述第一GaN层是未掺杂GaN层或n掺杂GaN层，以及
所述第二GaN层掺杂有Si和Al中的至少一种。
19.如权利要求14所述的方法，其中所述GaN层形成为具有多层结构，
还包括在构成所述GaN层的多个层之间形成超晶格结构层。
20.如权利要求14所述的方法，其中所述AlGaN层是AlxGa1-xN层，0＜x≤0.6。
21.如权利要求14所述的方法，其中所述AlGaN层是n掺杂层。
22.如权利要求14所述的方法，其中所述第二衬底是导电衬底。
23.如权利要求14所述的方法，其中所述第二衬底包括导热率比所述第一衬底高的材料。
24.如权利要求14所述的方法，其中所述第二衬底包括Al-Si、Si、Cu、Ni、W、Al、Cr以及它们的组合中的至少一种。
25.如权利要求14所述的方法，其中通过使用粘合法或镀法，所述第二衬底布置在所述AlGaN层上。
26.如权利要求14所述的方法，还包括在所述AlGaN层和所述第二衬底之间形成欧姆接触层。
27.如权利要求14所述的方法，其中去除所述第一衬底通过激光剥离法来执行。
28.如权利要求14所述的方法，还包括：
在所述第一衬底的上表面上形成具有尖端部的多个突起；和
在所述GaN层中形成与所述多个突起相应的阻挡层图案。
29.如权利要求14所述的方法，还包括在去除所述第一衬底之后，部分地去除所述GaN层。
CN2011103014445A 2010-09-28 2011-09-28 氮化镓基半导体器件及其制造方法 Pending CN102420246A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100093808A KR20120032258A (ko) 2010-09-28 2010-09-28 질화갈륨계 반도체소자 및 그 제조방법
KR10-2010-0093808 2010-09-28

Publications (1)

Publication Number Publication Date
CN102420246A true CN102420246A (zh) 2012-04-18

Family

ID=44582609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103014445A Pending CN102420246A (zh) 2010-09-28 2011-09-28 氮化镓基半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20120074424A1 (zh)
EP (1) EP2434547A3 (zh)
JP (1) JP2012074705A (zh)
KR (1) KR20120032258A (zh)
CN (1) CN102420246A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511531A (zh) * 2017-02-27 2018-09-07 苏州晶湛半导体有限公司 一种肖特基二极管制作工艺及肖特基二极管
CN111009467A (zh) * 2019-12-06 2020-04-14 华南理工大学 一种基于Cu衬底基GaN整流器及其制备方法
WO2020191628A1 (zh) * 2019-03-26 2020-10-01 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN113990825A (zh) * 2021-10-22 2022-01-28 洪启集成电路(珠海)有限公司 一种GaN器件的制作方法及一种GaN器件
TWI770023B (zh) * 2016-06-20 2022-07-11 日商愛德萬測試股份有限公司 化合物半導體裝置及其製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103168362B (zh) * 2010-10-20 2016-10-12 富士通株式会社 半导体装置及其制造方法
KR20140074516A (ko) * 2012-12-10 2014-06-18 서울바이오시스 주식회사 질화갈륨계 반도체층 성장 방법 및 발광 소자 제조 방법
JP6176064B2 (ja) * 2013-11-08 2017-08-09 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイス
KR101758082B1 (ko) 2013-12-30 2017-07-17 한국전자통신연구원 질화물 반도체 소자의 제조 방법
JP6266490B2 (ja) * 2014-11-04 2018-01-24 エア・ウォーター株式会社 半導体装置およびその製造方法
US10347722B2 (en) * 2015-03-04 2019-07-09 Lehigh University Artificially engineered III-nitride digital alloy
US20160359004A1 (en) * 2015-06-03 2016-12-08 Veeco Instruments, Inc. Stress control for heteroepitaxy
JP2017069299A (ja) 2015-09-29 2017-04-06 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
US10768515B2 (en) 2017-12-12 2020-09-08 Tectus Corporation Method for manufacturing ultra-dense LED projector using thinned gallium nitride
US10790385B2 (en) 2018-04-25 2020-09-29 Sumitomo Electric Device Innovations, Inc. High electron mobility transistor with reverse arrangement of channel layer and barrier layer
US11721796B2 (en) 2021-03-29 2023-08-08 Tectus Corporation LED displays fabricated using hybrid bonding
KR102618485B1 (ko) * 2021-06-15 2023-12-27 웨이브로드 주식회사 비발광 3족 질화물 반도체 적층체를 제조하는 방법
WO2022265395A1 (ko) * 2021-06-15 2022-12-22 웨이브로드 주식회사 비발광 3족 질화물 반도체 적층체를 제조하는 방법
KR102591151B1 (ko) * 2022-01-21 2023-10-19 웨이브로드 주식회사 비발광 3족 질화물 반도체 소자를 제조하는 방법
KR102656083B1 (ko) * 2021-07-14 2024-04-26 웨이브로드 주식회사 비발광 3족 질화물 반도체 적층체를 제조하는 방법
DE112022003500T5 (de) * 2021-07-12 2024-04-25 Analog Devices, Inc. Durch ein Feld gesteuerter Hochstromtransistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486500B1 (en) * 2001-12-04 2002-11-26 Epitech Corporation, Ltd. Led structure having a schottky contact and manufacturing method
US20060006407A1 (en) * 2004-07-09 2006-01-12 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor device and method of manufacturing the same
US20070228415A1 (en) * 2006-03-30 2007-10-04 Fujitsu Limited Semiconductor device and manufacturing method thereof
US20090218599A1 (en) * 2007-05-24 2009-09-03 The Regents Of The University Of California Polarization-induced barriers for n-face nitride-based electronics
WO2009128669A2 (ko) * 2008-04-16 2009-10-22 엘지이노텍주식회사 발광 소자 및 그 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1189287B1 (en) * 2000-03-03 2007-02-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
WO2007050736A2 (en) * 2005-10-26 2007-05-03 Velox Semiconductor Corporation Vertical structure semiconductor devices and method of fabricating the same
JP5274245B2 (ja) * 2006-04-10 2013-08-28 富士通株式会社 化合物半導体構造とその製造方法
US8823057B2 (en) * 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US7834367B2 (en) * 2007-01-19 2010-11-16 Cree, Inc. Low voltage diode with reduced parasitic resistance and method for fabricating
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486500B1 (en) * 2001-12-04 2002-11-26 Epitech Corporation, Ltd. Led structure having a schottky contact and manufacturing method
US20060006407A1 (en) * 2004-07-09 2006-01-12 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor device and method of manufacturing the same
US20070228415A1 (en) * 2006-03-30 2007-10-04 Fujitsu Limited Semiconductor device and manufacturing method thereof
US20090218599A1 (en) * 2007-05-24 2009-09-03 The Regents Of The University Of California Polarization-induced barriers for n-face nitride-based electronics
WO2009128669A2 (ko) * 2008-04-16 2009-10-22 엘지이노텍주식회사 발광 소자 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770023B (zh) * 2016-06-20 2022-07-11 日商愛德萬測試股份有限公司 化合物半導體裝置及其製造方法
CN108511531A (zh) * 2017-02-27 2018-09-07 苏州晶湛半导体有限公司 一种肖特基二极管制作工艺及肖特基二极管
WO2020191628A1 (zh) * 2019-03-26 2020-10-01 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN111009467A (zh) * 2019-12-06 2020-04-14 华南理工大学 一种基于Cu衬底基GaN整流器及其制备方法
CN113990825A (zh) * 2021-10-22 2022-01-28 洪启集成电路(珠海)有限公司 一种GaN器件的制作方法及一种GaN器件

Also Published As

Publication number Publication date
KR20120032258A (ko) 2012-04-05
EP2434547A3 (en) 2013-06-12
EP2434547A2 (en) 2012-03-28
US20120074424A1 (en) 2012-03-29
JP2012074705A (ja) 2012-04-12

Similar Documents

Publication Publication Date Title
CN102420246A (zh) 氮化镓基半导体器件及其制造方法
US8981432B2 (en) Method and system for gallium nitride electronic devices using engineered substrates
EP3540784B1 (en) Schottky barrier diode and electronic circuit provided with same
CN102403348A (zh) 氮化镓基半导体器件及其制造方法
US8981381B2 (en) GaN-based Schottky diode having dual metal, partially recessed electrode
CN102403347A (zh) 氮化镓基半导体器件及其制造方法
JP6308478B2 (ja) 一部が凹んだアノードを有するＧａＮ系ショットキーダイオード
CN107534060A (zh) 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
EP2555248A1 (en) Schottky barrier diode and method for manufacturing the same
US20220310796A1 (en) Material structure for low thermal resistance silicon-based gallium nitride microwave and millimeter-wave devices and manufacturing method thereof
JP4446869B2 (ja) へテロ接合型のｉｉｉ−ｖ族化合物半導体装置とその製造方法
CN111653473B (zh) 一种散热增强的硅基氮化镓微波器件材料结构
CN103579331A (zh) 氮化物基半导体器件及其制造方法
CN112750894A (zh) 一种准垂直二极管
CN104916692A (zh) 半导体装置及其制造方法
CN110504327A (zh) 基于纳米阵列的弹道输运肖特基二极管及其制作方法
CN215118907U (zh) 一种准垂直二极管
KR102029816B1 (ko) 이종 접합 전계 효과 트랜지스터
US9450111B2 (en) Schottky barrier diode
CN115663016A (zh) 一种肖特基二极管、制备方法及芯片
CN103325747A (zh) 垂直式半导体元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: SAMSUNG LED CO., LTD.

Effective date: 20121015

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121015

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Electronics Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung LED Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120418