CN110504327A - 基于纳米阵列的弹道输运肖特基二极管及其制作方法 - Google Patents

基于纳米阵列的弹道输运肖特基二极管及其制作方法 Download PDF

Info

Publication number
CN110504327A
CN110504327A CN201810476802.8A CN201810476802A CN110504327A CN 110504327 A CN110504327 A CN 110504327A CN 201810476802 A CN201810476802 A CN 201810476802A CN 110504327 A CN110504327 A CN 110504327A
Authority
CN
China
Prior art keywords
nano
lug boss
semiconductor
semiconductor nano
conductive substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810476802.8A
Other languages
English (en)
Other versions
CN110504327B (zh
Inventor
于国浩
何涛
张晓东
蔡勇
张宝顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201810476802.8A priority Critical patent/CN110504327B/zh
Priority to US16/631,167 priority patent/US11145753B2/en
Priority to PCT/CN2019/085976 priority patent/WO2019218908A1/zh
Publication of CN110504327A publication Critical patent/CN110504327A/zh
Application granted granted Critical
Publication of CN110504327B publication Critical patent/CN110504327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种基于纳米阵列的弹道输运肖特基二极管及其制作方法。所述基于纳米阵列的弹道输运肖特基二极管包括导电衬底,所述导电衬底的第一表面设有一个以上半导体纳米凸起部,所述半导体纳米凸起部的顶端与第一电极电连接,且所述半导体纳米凸起部与第一电极形成肖特基接触,所述导电衬底的第二表面与第二电极电连接,所述第二表面与第一表面相背对设置,所述半导体纳米凸起部的高度小于或等于载流子平均自由程。本发明的肖特基二极管在应用时,载流子在半导体纳米柱间的传输以弹道输运或准弹道输运的方式进行,实现了更低导通电阻、更快工作频率、更少工作能耗和更小器件尺寸的肖特基二极管。

Description

基于纳米阵列的弹道输运肖特基二极管及其制作方法
技术领域
本发明特别涉及一种基于纳米阵列的弹道输运肖特基二极管及其制作方法,属于电子科学与技术领域。
背景技术
肖特基(Schottky)二极管,又称肖特基势垒二极管(简称SBD),它属一种低功耗、超高速半导体器件。肖特基二极管常以金属(金、银、铝、铂等)电极为正极,以N型半导体为负极,利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件。因为N型半导体中存在着大量的电子,金属电极中仅有极少量的自由电子,所以电子便从N型半导体向金属电极中扩散。随着电子不断扩散,接触面电中性被破坏,形成了势垒,其电场方向为从半导体指向金属电极。但在该电场作用之下,电子也会发生反向的漂移运动,从而削弱了由于扩散运动而形成的电场。当建立起一定宽度的空间电荷区后,电场引起的电子漂移运动和浓度不同引起的电子扩散运动达到相对的平衡,便形成了肖特基势垒。相对于传统PN结型二极管,肖特基二极管具有开关频率高和正向压降低的优点。反向恢复时间极短(可以小到几纳秒),正向导通压降仅0.4V左右,其多用作高频、低压、大电流整流二极管、续流二极管、保护二极管,也有用在微波通信等电路中作整流二极管、小信号检波二极管使用,在通信电源、变频器等电路中比较常见。
现有的肖特基二极管基本可以分为垂直结构和水平结构两种。其中以垂直结构肖特基二极管为主,器件结构从上而下依次约为:阳极金属电极、N型半导体、阴极金属电极。一般阳极金属电极与N型半导体为肖特基电极,形成肖特基异质结,阴极金属电极一般为欧姆接触。以图1中氧化镓肖特基二极管为例,Pt/Ti/Au构成了阳极金属,Si掺杂沟道层和Sn掺杂衬底构成N型半导体,两者接触,由于界面处N型氧化镓材料内电子浓度高,电子向Pt/Ti/Au阳极金属内扩散,形成扩散电流,扩散到一定程度后,阳极金属电极和氧化镓之间形成与扩散电流反向的内建电场,从而与扩散电流达成动态平衡,形成肖特基势垒。图1中SiO2是为了缓解阳极金属在高压下的电场强度,增加击穿电压。Ti/Au构成阴极电极位于器件的低端,与Sn掺杂N型氧化镓衬底形成良好的欧姆接触。当肖特基势垒两端加上正向偏压(顶端阳极金属接电源正极,低端阴极金属接电源负极)时,肖特基势垒变窄,内阻变小,器件正向导通;反之,当肖特基势垒两端接上反向偏压时,势垒变高,内阻变大,器件关断。
平面结构的肖特基二极管与垂直型肖特基二极管工作原理相同,以图2中基于氮化镓材料的平面结构肖特基二极管为例,利用Pt/Au阳极金属电极与11μm的n-氮化镓构成肖特基接触,形成肖特基异质结,1μm的n+氮化镓构成导电层,与Ti/Al阴极金属构成欧姆接触。当肖特基势垒两端加上正向偏压时,电流穿过Pt/Au阳极金属、n-氮化镓、n+氮化镓和Ti/Al阴极金属,肖特基势垒变窄,内阻变小,器件正向导通;反之,当肖特基势垒两端接上反向偏压时,势垒变高,内阻变大,器件关断。
现有的肖特基二极管无论是平面结构还是垂直结构,由于半导体材料电离杂质的散射、晶格振动产生的光学波和声学波散射、能谷间散射和位错散射等等散射机制无法避免,这些散射使得载流子传输过程中速度下降、损耗提升,从而大大增大了器件在工作过程中产生的导通损耗和开关损耗,使器件产生大量发热,而这又需要增加额外的发热,再次增加能量损耗,不符合小型化、轻薄化的发展趋势。此外,由于载流子传输过程中产生损耗发热也为器件可靠性和器件使用寿命带来了较大的影响。
发明内容
本发明的主要目的在于提供一种基于纳米阵列的弹道输运肖特基二极管及其制作方法,以克服现有技术的不足。
为实现前述发明目的,本发明采用的技术方案包括:
本发明实施例提供了一种基于纳米阵列的弹道输运肖特基二极管,其包括导电衬底,所述导电衬底的第一表面设有一个以上半导体纳米凸起部,所述半导体纳米凸起部的顶端与第一电极电连接,且所述半导体纳米凸起部与第一电极形成肖特基接触,所述导电衬底的第二表面与第二电极电连接,所述第二表面与第一表面相背对设置,所述半导体纳米凸起部的高度小于或等于载流子平均自由程。
本发明实施例还提供了一种基于纳米阵列的弹道输运肖特基二极管的制作方法,其包括:
在导电衬底的第一表面设置至少一个半导体纳米凸起部,并使所述半导体纳米凸起部与所述导电衬底的第一表面电连接,所述半导体纳米凸起部的高度小于或等于载流子平均自由程;
制作第一电极,并使所述半导体纳米凸起部与第一电极形成肖特基接触;
制作第二电极,并使第二电极与导电衬底的第二表面电连接。
与现有技术相比,本发明的优点包括:
1)与以扩散方式进行载流子输运的传统肖特基二极管相比,本发明实施例中提供的基于纳米阵列的弹道输运肖特基二极管,由于垂直结构半导体纳米柱高度即器件有效沟道长度L小于或等于平均自由程λ,因此器件中载流子以弹道输运或准弹道输运的方式运输;
2)弹道输运使得器件载流子在传输过程中不受各种散射机制影响,从而实现了更低导通电阻的肖特基二极管;
3)弹道输运使得器件载流子在传输过程中不受各种散射机制影响,使得载流子在传输过程中造成的损耗大大降低,减少了发热过程,降低了工作损耗;
4)弹道输运使得器件载流子在传输过程中不受各种散射机制影响,使得载流子突破饱和漂移速度,提高了器件工作频率;
5)小于平均自由程λ的垂直结构半导体纳米柱高度,减小了器件尺寸,使得器件在集成化过程中更为方便;
6)采用纳米柱阵列有利于降低材料内部的缺陷密度,减小因缺陷引起的电子捕获效应。
附图说明
图1是现有技术中氧化镓材料的垂直结构肖特基二极管的结构示意图;
图2是现有技术中基于氮化镓材料的平面结构肖特基二极管的结构示意图;
图3a是器件有效沟道长度L大于载流子平均自由程λ时,载流子的运动方式示意图;
图3b是器件有效沟道长度L与载流子平均自由程λ相当时,载流子的运动方式示意图;
图3c是器件有效沟道长度L小于或等于载流子平均自由程λ时,载流子的运动方式示意图;
图4是本发明实施例1中垂直结构半导体纳米柱的加工制备流程示意图;
图5是本发明实施例1中制备形成阳极金属电极后的器件结构示意图;
图6是本发明实施例1中制备形成阴极金属电极后的器件结构示意图;
图7是本发明实施例2中制备形成垂直结构半导体纳米柱后的器件结构示意图;
图8是本发明一典型实施案例中一种基于纳米阵列的弹道输运肖特基二极管的结构示意图。
具体实施方式
鉴于现有技术中的不足,本案发明人经长期研究和大量实践,得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例提供了一种基于纳米阵列的弹道输运肖特基二极管,其包括导电衬底,所述导电衬底的第一表面设有一个以上半导体纳米凸起部,所述半导体纳米凸起部的顶端与第一电极电连接,且所述半导体纳米凸起部与第一电极形成肖特基接触,所述导电衬底的第二表面与第二电极电连接,所述第二表面与第一表面相背对设置,所述半导体纳米凸起部的高度小于或等于载流子平均自由程。
进一步的,所述的基于纳米阵列的弹道输运肖特基二极管包括由间隔分布的复数个半导体纳米凸起部组成的纳米凸起部阵列。
进一步的,所述纳米凸起部阵列内的空隙中填充有绝缘介质。
优选的,所述绝缘介质包括空气、氧化硅或氮化硅,但不限于此。
进一步的,所述半导体纳米凸起部的底端与导电衬底的第一表面形成欧姆接触,顶端与第一电极形成肖特基接触。
进一步的,所述导电衬底的第二表面与第二电极形成欧姆接触。
优选的,所述半导体纳米凸起部的形状包括圆柱状、圆台状、圆锥状和棱锥状中的任意一种或两种以上的组合,但不限于此;例如所述半导体纳米凸起部可以是半导体纳米柱。
进一步的,所述半导体纳米凸起部的材质包括N型或P型或本征半导体。
优选的,所述半导体纳米凸起部的材质包括Si、GaN、GaAs、ZnO、Ga2O3或者SiC,但不限于此。
本发明实施例还提供了一种基于纳米阵列的弹道输运肖特基二极管的制作方法,其包括:
在导电衬底的第一表面设置至少一个半导体纳米凸起部,并使所述半导体纳米凸起部与所述导电衬底的第一表面电连接,所述半导体纳米凸起部的高度小于或等于载流子平均自由程;
制作第一电极,并使所述半导体纳米凸起部与第一电极形成肖特基接触;
制作第二电极,并使第二电极与导电衬底的第二表面电连接。
进一步的,所述的制作方法具体包括:
在导电衬底的第一表面形成半导体层,之后对所述半导体层进行加工以形成至少一个半导体纳米凸起部;
或者,在导电衬底的第一表面直接外延生长形成至少一个半导体纳米凸起部。
或者,在一些实施方案中,所述的制作方法也可以包括:
在导电衬底的第一表面形成半导体层,之后对所述半导体层进行加工以形成至少一个半导体纳米凸起部的前体,或者,在导电衬底的第一表面直接外延生长形成至少一个半导体纳米凸起部的前体;以及
对所述至少一个半导体纳米凸起部的前体进行物理和/或化学处理,形成所述至少一个半导体纳米凸起部。
进一步的,所述的制作方法具体包括:在导电衬底的第一表面设置由间隔分布的复数个半导体纳米凸起部组成的纳米凸起部阵列。
在一些较为具体的实施方案中,所述的制作方法具体包括:在导电衬底的第一表面外延生长薄膜材料,之后采用掩模刻蚀技术加工所述薄膜材料,形成由复数个间隔分布的半导体纳米柱(即半导体纳米凸起部)组成的半导体纳米柱阵列。
进一步的,前述外延生长的方法包括化学气相沉积(MOCVD)或分子束外延(MBE)或氢化物气相外延(HVPE)等,但不限于此。
进一步的,前述的物理和/或化学处理包括氧化处理等。
例如,在一些较为具体的实施方案中,可以先外延生长形成GaN纳米柱阵列(即前述半导体纳米凸起部的前体的阵列),再采用氧化技术对其进行氧化处理,使之被氧化形成GaO纳米柱阵列;优选的,所述的氧化技术包括氧气氧化法、等离子氧化法等等,且不限于此。
进一步的,所述的制作方法还包括:在所述纳米凸起部阵列内的空隙中填充绝缘介质。
优选的,所述绝缘介质包括空气、氧化硅或氮化硅,但不限于此。
进一步的,所述半导体纳米凸起部的底端与导电衬底的第一表面形成欧姆接触,顶端与第一电极形成肖特基接触。
进一步的,所述导电衬底的第二表面与第二电极形成欧姆接触。
进一步的,所述半导体纳米凸起部形状包括圆柱状、圆台状、圆锥状和棱锥状中的任意一种或两种以上的组合,但不限于此。
进一步的,所述半导体纳米凸起部的材质包括N型或P型或本征半导体。
例如,所述半导体纳米凸起部的材质可以包括Si、GaN、GaAs、ZnO、Ga2O3或者SiC等,但不限于此。
如下将结合附图以及具体实施例对该技术方案、其实施过程及原理等作进一步的解释说明。
请参阅图8,本发明一典型实施方案提供的一种基于纳米阵列的弹道输运肖特基二极管包括:导电衬底、间隔分布于导电衬底上部的复数个垂直结构n型半导体纳米柱(即所述半导体纳米凸起部)、设置于垂直结构n型半导体纳米柱上方(即导电衬底的第一表面)的阳极金属电极(即第一电极)以及设置于导电衬底下部(即导电衬底的第二表面)的阴极金属电极(即第二电极),所述阴极金属电极通过导电衬底与垂直结构n型半导体纳米柱形成欧姆接触,所述垂直结构n型半导体纳米柱与阳极金属电极形成肖特基接触,在相邻垂直结构n型半导体纳米柱之间的空腔内还填充有介质层;其中所述垂直结构n型半导体纳米柱作为肖特基二极管(或称之为器件)的有效沟道,且所述垂直结构n型半导体纳米柱的高度小于或等于载流子平均自由程。例如,垂直结构n型GaN纳米柱的高度等于150nm。
电流在半导体器件(如下简称器件)中导电时,实质上是器件中载流子(电子或空穴)在器件中的定向移动产生,而载流子传输的过程中会受到各种各样的原因而产生散射,如电离杂质的散射、晶格振动产生的光学波和声学波散射、能谷间散射和位错散射等等,而这些散射导致了载流子传输过程中速度下降、损耗提升。弹道输运是指在半导体材料或器件中的载流子在没有任何碰撞或散射等阻碍因素下运动,经过材料或器件的某个特定区域,实现高速度和高电流的输运。当器件尺寸缩小到与载流子在实际器件材料中的平均自由运动距离即平均自由程λ相当时,载流子可以不受散射影响在器件中实现无障碍输运,即实现弹道输运。如图3a、图3b和图3c所示,当器件有效沟道长度L大于平均自由程λ时,载流子以扩散方式传输;当器件有效沟道长度L与平均自由程λ相当时,载流子以准弹道输运方式运输;当器件有效沟道长度L小于平均自由程λ,载流子则以弹道输运方式运输,实现极低的导通损耗和开关损耗。
载流子的平均自由程λ通常小于1μm,当器件有效沟道长度L小于平均自由程λ时,载流子以弹道输运的方式在器件中传输,这时载流子传输就不受以扩散方式运输会受到的各种散射机制影响,突破载流子的饱和漂移速度,在弹道输运区形成量子干涉,从而实现器件更低的导通电阻、更快的工作频率、更少的工作能耗。以图8中所示的基于纳米阵列的弹道输运肖特基二极管为例,当垂直结构n型半导体纳米柱的高度即器件有效沟道长度L小于或等于载流子平均自由程λ时,载流子在半导体纳米柱间的传输就会以弹道输运或准弹道输运的方式进行,这时就实现了更低导通电阻、更快工作频率、更少工作能耗和更小器件尺寸的肖特基二极管。
实施例1本实施例中的一种基于纳米阵列的弹道输运肖特基二极管的结构可以参阅图7所示,其制作方法可以包括如下步骤:
1)垂直结构半导体纳米柱制备:利用金属有机化合物化学气相沉积(MOCVD)或分子束外延(MBE)或氢化物气相外延(HVPE)等外延技术,在导电衬底上表面生长半导体薄膜材料(例如氧化镓),薄膜厚度小于或等于载流子平均自由程λ,并通过光刻技术在半导体薄膜表面定义图形,然后通过刻蚀方式将半导体薄膜从平面结构刻蚀成柱状阵列结构,具体流程图如4所示;
2)在半导体纳米柱空腔内填充介质层,介质层的材质包括空气、SiO2或SiN等;
3)将半导体纳米柱上表面沉积的介质层去除,以漏出半导体纳米柱的上表面,利用电子束蒸发或溅射等金属沉积技术,在半导体纳米柱上制作阳极金属电极,并使阳极金属电极与半导体纳米柱形成肖特基接触,制备形成阳极金属电极后的器件结构如图5所示;
4)利用电子束蒸发或溅射等金属沉积技术,在导电衬底背面(即下表面)制作阴极金属电极,并使阴极金属电极通过导电衬底与半导体纳米柱形成欧姆接触,制备形成阴极金属电极。
实施例2:本实施例中的一种基于纳米阵列的弹道输运肖特基二极管的结构亦可以参阅图7所示,其制作方法与实施例1中的制作方法基本一致,不同之处在于:利用金属有机化合物化学气相沉积(MOCVD)或分子束外延(MBE)或氢化物气相外延(HVPE)等外延技术,直接在导电衬底上生长高度小于或等于载流子平均自由程λ的垂直结构半导体纳米柱。
本发明实施例中提供的基于纳米阵列的弹道输运肖特基二极管中的垂直结构半导体纳米柱可以是N型或P型半导体纳米柱,其形状可以是圆柱状、圆台状、圆锥状或棱锥状中的任意一种,但不限于此;垂直结构半导体纳米柱的材质可以是Si、GaN、GaAs、ZnO、Ga2O3、SiC中的任一种,但不限于此。其中的阳极金属电极的材质可以是诸如Cr、Pt、Ti、Au等本领域技术人员悉知的阳极金属电极材质,例如Ti/Au(Ti/Au是指依次层叠设置的Ti层、Au层);阴极金属电极的材质可以是诸如Ti/Al(Ti/Al是指依次层叠设置的Ti层、Au层)等本领域技术人员悉知的阴极金属电极材质;导电衬底的材质可以包括硅、碳化硅、石墨烯等本领域技术人员悉知的衬底材质。
应当理解,上述实施例仅为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。

Claims (11)

1.一种基于纳米阵列的弹道输运肖特基二极管,其特征在于包括导电衬底,所述导电衬底的第一表面设有一个以上半导体纳米凸起部,所述半导体纳米凸起部的顶端与第一电极电连接,且所述半导体纳米凸起部与第一电极形成肖特基接触,所述导电衬底的第二表面与第二电极电连接,所述第二表面与第一表面相背对设置,所述半导体纳米凸起部的高度小于或等于载流子平均自由程。
2.根据权利要求1所述的基于纳米阵列的弹道输运肖特基二极管,其特征在于包括由间隔分布的复数个半导体纳米凸起部组成的纳米凸起部阵列。
3.根据权利要求2所述的基于纳米阵列的弹道输运肖特基二极管,其特征在于:所述纳米凸起部阵列内的空隙中填充有绝缘介质;优选的,所述绝缘介质包括空气、氧化硅或氮化硅。
4.根据权利要求1所述的基于纳米阵列的弹道输运肖特基二极管,其特征在于:所述半导体纳米凸起部的底端与导电衬底的第一表面形成欧姆接触,顶端与第一电极形成肖特基接触;和/或,所述导电衬底的第二表面与第二电极形成欧姆接触。
5.根据权利要求1-4中任一项所述的基于纳米阵列的弹道输运肖特基二极管,其特征在于:所述半导体纳米凸起部的形状包括圆柱状、圆台状、圆锥状和棱锥状中的任意一种或两种以上的组合;和/或,所述半导体纳米凸起部的材质包括N型或P型或本征半导体;优选的,所述半导体纳米凸起部的材质包括Si、GaN、GaAs、ZnO、Ga2O3或者SiC。
6.一种基于纳米阵列的弹道输运肖特基二极管的制作方法,其特征在于包括:
在导电衬底的第一表面设置至少一个半导体纳米凸起部,并使所述半导体纳米凸起部与所述导电衬底的第一表面电连接,所述半导体纳米凸起部的高度小于或等于载流子平均自由程;
制作第一电极,并使所述半导体纳米凸起部与第一电极形成肖特基接触;
制作第二电极,并使第二电极与导电衬底的第二表面电连接。
7.根据权利要求6所述的制作方法,其特征在于具体包括:在导电衬底的第一表面形成半导体层,之后对所述半导体层进行加工以形成至少一个半导体纳米凸起部;或者,在导电衬底的第一表面直接外延生长形成至少一个半导体纳米凸起部。
8.根据权利要求6所述的制作方法,其特征在于具体包括:
在导电衬底的第一表面形成半导体层,之后对所述半导体层进行加工以形成至少一个半导体纳米凸起部的前体,或者,在导电衬底的第一表面直接外延生长形成至少一个半导体纳米凸起部的前体;以及
对所述至少一个半导体纳米凸起部的前体进行物理和/或化学处理,使之形成所述的至少一个半导体纳米凸起部。
9.根据权利要求6所述的制作方法,其特征在于具体包括:在导电衬底的第一表面设置由间隔分布的复数个半导体纳米凸起部组成的纳米凸起部阵列。
10.根据权利要求9所述的制作方法,其特征在于还包括:在所述纳米凸起部阵列内的空隙中填充绝缘介质;优选的,所述绝缘介质包括空气、氧化硅或氮化硅。
11.根据权利要求6所述的制作方法,其特征在于:所述半导体纳米凸起部的底端与导电衬底的第一表面形成欧姆接触,顶端与第一电极形成肖特基接触;和/或,所述导电衬底的第二表面与第二电极形成欧姆接触;和/或,所述半导体纳米凸起部的形状包括圆柱状、圆台状、圆锥状和棱锥状中的任意一种或两种以上的组合;和/或,所述半导体纳米凸起部的材质包括N型或P型或本征半导体;优选的,所述半导体纳米凸起部的材质包括Si、GaN、GaAs、ZnO、Ga2O3或者SiC。
CN201810476802.8A 2018-05-17 2018-05-17 基于纳米阵列的弹道输运肖特基二极管及其制作方法 Active CN110504327B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810476802.8A CN110504327B (zh) 2018-05-17 2018-05-17 基于纳米阵列的弹道输运肖特基二极管及其制作方法
US16/631,167 US11145753B2 (en) 2018-05-17 2019-05-08 Ballistic transport semiconductor device based on nano array and manufacturing method
PCT/CN2019/085976 WO2019218908A1 (zh) 2018-05-17 2019-05-08 基于纳米阵列的弹道输运型半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810476802.8A CN110504327B (zh) 2018-05-17 2018-05-17 基于纳米阵列的弹道输运肖特基二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN110504327A true CN110504327A (zh) 2019-11-26
CN110504327B CN110504327B (zh) 2020-12-22

Family

ID=68584752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810476802.8A Active CN110504327B (zh) 2018-05-17 2018-05-17 基于纳米阵列的弹道输运肖特基二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN110504327B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382691A (zh) * 2020-10-16 2021-02-19 华南师范大学 含氮化镓/氧化镓纳米柱阵列的自供电探测器及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1670884A (zh) * 2004-02-24 2005-09-21 三星Sdi株式会社 弹道电子表面发射器件发射器及应用其的装置
CN1870294A (zh) * 2005-05-23 2006-11-29 国际商业机器公司 半导体结构和形成该半导体结构的方法
CN102243967A (zh) * 2011-05-25 2011-11-16 西安交通大学 基于多孔介电材料薄膜的弹道场发射显示器件阴极的制备方法
US20130260113A1 (en) * 2008-07-22 2013-10-03 The Regents Of The University Of Michigan Hybrid nanostructure array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1670884A (zh) * 2004-02-24 2005-09-21 三星Sdi株式会社 弹道电子表面发射器件发射器及应用其的装置
CN1870294A (zh) * 2005-05-23 2006-11-29 国际商业机器公司 半导体结构和形成该半导体结构的方法
US20130260113A1 (en) * 2008-07-22 2013-10-03 The Regents Of The University Of Michigan Hybrid nanostructure array
CN102243967A (zh) * 2011-05-25 2011-11-16 西安交通大学 基于多孔介电材料薄膜的弹道场发射显示器件阴极的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382691A (zh) * 2020-10-16 2021-02-19 华南师范大学 含氮化镓/氧化镓纳米柱阵列的自供电探测器及制备方法

Also Published As

Publication number Publication date
CN110504327B (zh) 2020-12-22

Similar Documents

Publication Publication Date Title
CN106024914A (zh) 混合阳极电极结构的GaN基肖特基二极管及其制备方法
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
CN110112207A (zh) 一种氧化镓基混合PiN肖特基二极管及其制备方法
CN112331720B (zh) 一种具有高阈值稳定性型氮化镓功率半导体器件
CN102915928A (zh) 制造功率器件的方法
JP2019506740A (ja) ショットキーバリア整流器
CN110400776A (zh) 一种功率芯片及其制备方法
CN110504330B (zh) 一种肖特基二极管及其制备方法
CN111863936B (zh) 一种氮化镓基结势垒肖特基二极管及其制备方法
CN204118078U (zh) 一种GaN基异质结肖特基二极管器件
CN109659362A (zh) 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法
CN109166929A (zh) 一种具有P型GaN帽层的GaN基肖特基势垒二极管
CN108206220A (zh) 金刚石肖特基二极管的制备方法
CN111129137B (zh) 具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管
US11145753B2 (en) Ballistic transport semiconductor device based on nano array and manufacturing method
CN110504327A (zh) 基于纳米阵列的弹道输运肖特基二极管及其制作方法
CN208608203U (zh) 一种高浪涌电流能力碳化硅二极管
CN110416318A (zh) 一种氮化镓基二极管结构及其制备方法
CN116344625A (zh) 氧化镓整流器和制作工艺、氧化镓整流器结构和制作工艺
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
CN109585544A (zh) 一种基于氮化镓增强型hemt器件低电阻欧姆接触的结构及其制作方法
CN102569422B (zh) 一种肖特基整流器件及制造方法
CN109390336A (zh) 一种新型宽禁带功率半导体器件及其制作方法
CN109659358A (zh) 一种氮化镓hemt低欧姆接触电阻结构及其制作方法
CN105185841B (zh) 一种场效应二极管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant