DE112022003500T5 - Durch ein Feld gesteuerter Hochstromtransistor - Google Patents

Durch ein Feld gesteuerter Hochstromtransistor Download PDF

Info

Publication number
DE112022003500T5
DE112022003500T5 DE112022003500.5T DE112022003500T DE112022003500T5 DE 112022003500 T5 DE112022003500 T5 DE 112022003500T5 DE 112022003500 T DE112022003500 T DE 112022003500T DE 112022003500 T5 DE112022003500 T5 DE 112022003500T5
Authority
DE
Germany
Prior art keywords
semiconductor material
material layer
layer
forming
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112022003500.5T
Other languages
English (en)
Inventor
James G. Fiorenza
Daniel Piedra
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of DE112022003500T5 publication Critical patent/DE112022003500T5/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Es wird eine Galliumnitrid(GaN)-Halbleitervorrichtung in der Art eines Feldeffekttransistors (FETs) mit einem Entwurf, der die Halbleitervorrichtung in die Lage versetzen kann, gleichzeitig einen hohen Strom und eine hohe Spannung zu handhaben, beschrieben. Die Vorrichtung kann beispielsweise stark dotierte (N+)-Gebiete vom n-Typ aufweisen, um einen niedrigen Kontaktwiderstand und einen hohen Strom zu gewährleisten. Die Halbleitervorrichtung kann neben der Drain-Seite des Gate-Kontakts ein schwach leitendes Gebiet aufweisen, und die Vorrichtung kann weiter vom Rand der Drain-Seite des Gate-Kontakts entfernt ein stärker leitendes Gebiet aufweisen. Die Halbleitervorrichtung kann wegen des niedrigen Kontaktwiderstands und des stark dotierten Drain-Gebiets einen hohen Strom handhaben, jedoch wegen des schwach dotierten Gebiets in der Nähe des Drain-Rands des Gate-Kontakts ein hohes elektrisches Feld handhaben. Die Halbleitervorrichtung kann durch Bilden der ursprünglichen (N+/N-)-Struktur und anschließendes Fortätzen eines Teils davon und darauf folgendes Wiederaufwachsenlassen der Barriereschicht in GaN gebildet werden.

Description

  • BEANSPRUCHUNG DER PRIORITÄT
  • Diese Anmeldung beansprucht die Priorität aus der am 12. Juli 2021 eingereichten vorläufigen US-Patentanmeldung Nr. 63/203 167 , die hier durch Verweis in ihrer Gesamtheit aufgenommen ist.
  • ERKLÄRUNG IN BEZUG AUF BUNDESSTAATLICH GEFÖRDERTE
  • FORSCHUNG ODER ENTWICKLUNG
  • Diese Erfindung wurde mit staatlicher Unterstützung mit der Förderungsnummer HR0011-18-3-0014, die von der Defense Advanced Research Projects Agency (DARPA) gewährt wurde, gemacht. Die Regierung hat bestimmte Rechte an der Erfindung.
  • GEBIET DER OFFENBARUNG
  • Dieses Dokument betrifft allgemein, jedoch ohne Einschränkung, Halbleitervorrichtungen und insbesondere Techniken zur Herstellung von Galliumnitridvorrichtungen.
  • HINTERGRUND
  • Auf Galliumnitrid (GaN) beruhende Halbleiter bieten gegenüber anderen Halbleitern mehrere Vorteile als Material der Wahl für die Herstellung der nächsten Generation von Transistoren oder Halbleitervorrichtungen zur Verwendung sowohl bei Hochspannungs- als auch bei Hochfrequenzanwendungen. GaN-basierte Halbleiter haben beispielsweise eine große Bandlücke, die es ermöglicht, dass aus diesen Materialien hergestellte Vorrichtungen ein hohes elektrisches Durchbruchsfeld haben und in einem breiten Temperaturbereich robust sind.
  • Die durch GaN-basierte Heterostrukturen gebildeten Zweidimensionales-Elektronengas(2DEG)-Kanäle haben im Allgemeinen eine hohe Elektronenbeweglichkeit, weshalb unter Verwendung dieser Strukturen hergestellte Vorrichtungen in Leistungsschalt- und Verstärkungssystemen nützlich sind. GaN-basierte Halbleiter werden jedoch typischerweise zur Herstellung von Verarmungsmodus(oder normalerweise eingeschalteten)-Vorrichtungen verwendet, die in vielen dieser Systeme, beispielsweise infolge der erhöhten Schaltungskomplexität, die erforderlich ist, um diese Vorrichtungen zu unterstützen, eine begrenzte Verwendung haben können.
  • KURZFASSUNG DER OFFENBARUNG
  • Diese Offenbarung beschreibt eine Galliumnitrid(GaN)-Halbleitervorrichtung in der Art eines Feldeffekttransistors (FETs) mit einem Entwurf, der die Halbleitervorrichtung in die Lage versetzen kann, gleichzeitig einen hohen Strom und eine hohe Spannung zu handhaben.
  • In einigen Aspekten betrifft diese Offenbarung ein Verfahren zur Bildung einer Halbleitervorrichtung, welches Folgendes aufweist: Bilden einer ersten Halbleitermaterialschicht über einer zweiten Halbleitermaterialschicht, wobei die erste Halbleitermaterialschicht leitfähiger als die zweite Halbleitermaterialschicht ist, Fortätzen eines Teils zumindest der ersten Halbleitermaterialschicht, um einen Teil der zweiten Halbleitermaterialschicht freizulegen, Bilden einer Barriereschicht über dem geätzten Teil und dem freigelegten Teil der zweiten Halbleitermaterialschicht, um eine Heterostruktur mit einem Zweidimensionales-Elektronengas(2DEG)-Kanal zu bilden, und Bilden eines Gate-Kontakts über der Barriereschicht.
  • In einigen Aspekten betrifft diese Offenbarung eine Halbleitervorrichtung, welche Folgendes aufweist: eine erste Halbleitermaterialschicht, die über einer zweiten Halbleitermaterialschicht gebildet ist, wobei die erste Halbleitermaterialschicht leitfähiger als die zweite Halbleitermaterialschicht ist, eine Barriereschicht, die über einem freigelegten Teil der zweiten Halbleitermaterialschicht gebildet ist, um eine Heterostruktur mit einem Zweidimensionales-Elektronengas(2DEG)-Kanal zu bilden, einen Gate-Kontakt, der über der Barriereschicht gebildet ist, und Drain- und Source-Kontakte, die durch die Barriereschicht und in Kontakt mit der ersten Halbleitermaterialschicht gebildet sind.
  • In einigen Aspekten betrifft diese Offenbarung ein Verfahren zur Bildung einer Halbleitervorrichtung, welches Folgendes aufweist: Bilden einer ersten Halbleitermaterialschicht über einer zweiten Halbleitermaterialschicht, um eine Heterostruktur mit einem Zweidimensionales-Elektronengas(2DEG)-Kanal zu bilden, wobei der gebildete 2DEG-Kanal leitfähiger als die erste Halbleitermaterialschicht oder die zweite Halbleitermaterialschicht ist, Fortätzen eines Teils zumindest der ersten Halbleitermaterialschicht, Bilden einer Passivierungsschicht über zumindest dem fortgeätzten Teil der ersten Halbleitermaterialschicht und Bilden eines Gate-Kontakts in die Passivierungsschicht hinein.
  • In einigen Aspekten betrifft diese Offenbarung eine Halbleitervorrichtung, welche Folgendes aufweist: eine erste Halbleitermaterialschicht, die über einer zweiten Halbleitermaterialschicht gebildet ist, um eine Heterostruktur mit einem Zweidimensionales-Elektronengas(2DEG)-Kanal zu bilden, wobei der 2DEG-Kanal leitfähiger als die erste Halbleitermaterialschicht oder die zweite Halbleitermaterialschicht ist, eine Passivierungsschicht, die über einem fortgeätzten Teil der ersten Halbleitermaterialschicht gebildet ist, einen Gate-Kontakt, der in die Passivierungsschicht hinein gebildet ist, und Drain- und Source-Kontakte, die durch die Passivierungsschicht und in Kontakt mit der ersten Halbleitermaterialschicht gebildet sind.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • In den Zeichnungen, die nicht notwendigerweise maßstabsgerecht sind, können gleiche Bezugszahlen in verschiedenen Ansichten ähnliche Komponenten beschreiben. Gleiche Bezugszahlen, die unterschiedliche Buchstabensuffixe aufweisen, können verschiedene Instanzen ähnlicher Komponenten repräsentieren. Die Zeichnungen zeigen allgemein beispielhaft, jedoch nicht einschränkend, verschiedene im vorliegenden Dokument erörterte Ausführungsformen. Es zeigen:
    • die 1A - 1D ein Beispiel eines Fertigungsablaufs zur Bildung einer Halbleitervorrichtung gemäß verschiedenen Techniken dieser Offenbarung,
    • die 2A - 2D ein anderes Beispiel eines Fertigungsablaufs zur Bildung einer Halbleitervorrichtung gemäß verschiedenen Techniken dieser Offenbarung,
    • die 3A - 3D ein anderes Beispiel eines Fertigungsablaufs zur Bildung einer Halbleitervorrichtung gemäß verschiedenen Techniken dieser Offenbarung,
    • die 4A - 4F ein anderes Beispiel eines Fertigungsablaufs zur Bildung einer Halbleitervorrichtung gemäß verschiedenen Techniken dieser Offenbarung,
    • die 5A - 5F ein anderes Beispiel eines Fertigungsablaufs zur Bildung einer Halbleitervorrichtung gemäß verschiedenen Techniken dieser Offenbarung und
    • 6 eine Schnittansicht eines Beispiels einer Halbleitervorrichtung, die unter Verwendung verschiedener Techniken gemäß dieser Offenbarung gebildet werden kann.
  • DETAILLIERTE BESCHREIBUNG
  • Leistungsvorrichtungen müssen im Einschaltzustand einen hohen Drain-Source-Strom durchlassen und im Ausschaltzustand eine hohe Drain-Source-Spannung zulassen. Die vorliegenden Erfinder haben erkannt, dass diese beiden Anforderungen im Widerspruch stehen und Vorrichtungen mit einem hohen Strom im Einschaltzustand häufig keine hohe Drain-Source-Spannung unterstützen können.
  • Diese Offenbarung beschreibt eine Galliumnitrid(GaN)-Halbleitervorrichtung in der Art eines Feldeffekttransistors (FETs) mit einem Entwurf, der die Halbleitervorrichtung in die Lage versetzen kann, gleichzeitig einen hohen Strom und eine hohe Spannung zu handhaben. Die Vorrichtung kann beispielsweise stark dotierte (N+)-Gebiete vom n-Typ aufweisen, um einen geringen Kontaktwiderstand und einen hohen Strom zu gewährleisten. Die Halbleitervorrichtung kann neben der Drain-Seite des Gate-Kontakts ein schwach leitendes Gebiet aufweisen, und die Vorrichtung kann weiter vom Rand der Drain-Seite des Gate-Kontakts entfernt ein stärker leitendes Gebiet aufweisen. Die Halbleitervorrichtung kann wegen des niedrigen Kontaktwiderstands und des stark dotierten Drain-Gebiets einen hohen Strom handhaben, jedoch wegen des schwach dotierten Gebiets in der Nähe des Drain-Rands des Gate-Kontakts ein hohes elektrisches Feld handhaben. Die Halbleitervorrichtung kann durch die Bildung der ursprünglichen (N+/N-)-Struktur und anschließendes Fortätzen eines Teils davon und darauf folgendes Wiederaufwachsenlassen der Barriereschicht in GaN gebildet werden.
  • Wie in dieser Offenbarung verwendet, kann ein GaN-basiertes Verbindungshalbleitermaterial eine chemische Verbindung von Elementen aufweisen, die GaN und ein oder mehrere Elemente aus anderen Gruppen des Periodensystems enthält. Solche chemischen Verbindungen können eine Paarung von Elementen der Gruppe 13 (d. h. der Gruppe, die Bor (B), Aluminium (AI), Gallium (Ga), Indium (In) und Thallium (Tl) aufweist) mit Elementen der Gruppe 15 (d. h. der Gruppe, die Stickstoff (N), Phosphor (P), Arsen (As), Antimon (Sb) und Wismut (Bi) aufweist) aufweisen. Die Gruppe 13 des Periodensystems kann auch als Gruppe III bezeichnet werden, und die Gruppe 15 kann auch als Gruppe V bezeichnet werden. Bei einem Beispiel kann eine Halbleitervorrichtung aus GaN und Aluminiumindiumgalliumnitrid (AlInGaN) hergestellt werden.
  • Hier beschriebene Heterostrukturen können als AlN/GaN/AlN-Heterostrukturen, InAlN/GaN-Heterostrukturen, AlGaN/GaN-Heterostrukturen oder aus anderen Kombinationen von Elementen der Gruppe 13 und der Gruppe 15 gebildete Heterostrukturen gebildet werden. Diese Heterostrukturen können an der Grenzfläche der Verbindungshalbleiter, welche die Heterostruktur bilden, in der Art der Grenzfläche zwischen GaN und AlGaN, ein zweidimensionales Elektronengas (2DEG) bilden. Das 2DEG kann einen leitfähigen Elektronenkanal bilden, der beispielsweise durch ein elektrisches Feld, das durch eine vergrabene Schicht aus Material vom P-Typ, das sich unterhalb des Kanals befindet, gebildet wird, steuerbar verarmt werden kann. Der leitfähige Elektronenkanal kann auch, beispielsweise durch ein elektrisches Feld, das durch einen Gate-Anschluss, der sich oberhalb des Kanals befindet, gebildet wird, um einen durch die Halbleitervorrichtung fließenden Strom zu steuern, steuerbar verstärkt werden. Unter Verwendung solcher leitfähiger Kanäle gebildete Halbleitervorrichtungen können Transistoren mit einer hohen Elektronenbeweglichkeit aufweisen.
  • Die 1A - 1D zeigen ein Beispiel eines Fertigungsablaufs zur Bildung einer Halbleitervorrichtung gemäß verschiedenen Techniken dieser Offenbarung. 1A zeigt die Ausgangsmaterialien, die in einem ersten beispielhaften Ablauf verwendet werden können. Eine erste Halbleitermaterialschicht 100 kann einen Kanal bilden. Bei einigen Beispielen kann die erste Halbleitermaterialschicht 100 halbisolierendes GaN (SI-GaN) sein, das nicht absichtlich dotiert ist. Die erste Halbleitermaterialschicht 100, beispielsweise aus SI-GaN, kann auf einer GaN-Pufferschicht, die auf einem Substrat in der Art von Siliciumcarbid (SiC), Silicium (Si) oder Saphir aufgewachsen ist, aufwachsen gelassen werden.
  • Eine zweite Halbleitermaterialschicht 102 kann über der ersten Halbleitermaterialschicht 100 gebildet werden. Die zweite Halbleitermaterialschicht 102 kann in Bezug auf die erste Halbleitermaterialschicht 100, beispielsweise unter Verwendung von stark dotiertem (N+)-GaN vom n-Typ, beispielsweise mit einer Konzentration zwischen etwa 1019 bis 2 × 1020 cm-3, stark leitfähig sein. Die zweite Halbleitermaterialschicht 102 kann ein Verringern des Kontaktwiderstands der Vorrichtung, beispielsweise des GaN-FETs, bewirken.
  • Wie in 1A ersichtlich ist, kann die zweite Halbleitermaterialschicht 102 über der ersten Halbleitermaterialschicht 100 und an diese angrenzend gebildet werden. Bei einigen Beispielen, beispielsweise wie in 1A dargestellt ist, kann beim Fertigungsablauf eine dritte Halbleitermaterialschicht 104 zwischen der ersten Halbleitermaterialschicht 100 und der zweiten Halbleitermaterialschicht 102 gebildet werden. Beispielsweise kann die dritte Halbleitermaterialschicht 104 schwach dotiertes (N-)-GaN oder gradiertes Aluminiumgalliumnitrid (AlGaN) aufweisen. Bei einigen Beispielen, die gradiertes AlGaN (oder AlxGa1-xN) verwenden, kann der Aluminiumgehalt zwischen etwa 0 % Aluminium, beispielsweise an der Grenzfläche zwischen der ersten Halbleitermaterialschicht 100 und der dritten Halbleitermaterialschicht 104, und etwa 30 % Aluminium, beispielsweise an der Grenzfläche zwischen der dritten Halbleitermaterialschicht 104 und der zweiten Halbleitermaterialschicht 102, wo der Aluminiumgehalt allmählich ansteigt, variieren. Die dritte Halbleitermaterialschicht 104 kann leitfähiger als die erste Halbleitermaterialschicht 100 und weniger leitfähig als die zweite Halbleitermaterialschicht 102 sein.
  • Mit Bezug auf 1B sei bemerkt, dass ein Teil zumindest der zweiten Halbleitermaterialschicht 102 fortgeätzt werden kann, beispielsweise im Kanalgebiet der Vorrichtung, um einen Teil 106 der ersten Halbleitermaterialschicht 100 freizulegen. Beim in 1B dargestellten spezifischen nicht einschränkenden Beispiel kann auch ein Teil der dritten Halbleitermaterialschicht 104 fortgeätzt werden.
  • Mit Bezug auf 1C sei bemerkt, dass eine Barriereschicht 108, beispielsweise durch Wiederaufwachsen, über dem geätzten Teil und dem freigelegten Teil 106 der ersten Halbleitermaterialschicht 100 gebildet werden kann, um eine Heterostruktur mit einem Zweidimensionales-Elektronengas(2DEG)-Kanal zu bilden, wie durch die gestrichelte Linie 109 in 1D dargestellt ist. Die Barriereschicht 108 kann beispielsweise Aluminiumnitrid (AlN) oder AlGaN aufweisen.
  • Schließlich kann die Halbleitervorrichtung 110 in 1D fertiggestellt werden, wobei ein Gate-Kontakt 112 über der Barriereschicht 108 gebildet wird. Bei einigen Beispielen können bei der Bildung des Gate-Kontakts 112 über der Barriereschicht 108 eine Schicht 114 über einem Teil der Barriereschicht 108 gebildet und ein elektrisch leitendes Material 116 über der Schicht 114 abgeschieden werden.
  • Bei einigen Beispielen kann die Schicht 114 AlGaN vom p-Typ oder GaN vom p-Typ aufweisen. Einige solche Beispiele können zur Bildung einer Anreicherungsmodus- (oder normalerweise ausgeschalteten) Vorrichtung in der Art einer Anreicherungsmodus-Leistungsvorrichtung verwendet werden. Die Schicht 114 aus AlGaN vom p-Typ oder GaN vom p-Typ kann Elektronen im 2DEG-Kanalgebiet direkt unterhalb des Gate-Kontakts 112 fort drücken, wie durch die Unterbrechung in der gestrichelten Linie 109 dargestellt ist.
  • In 1D kann ein Teil der Barriereschicht 108 fortgeätzt werden und können Source(S)- und Drain(D)-Kontakte über den fortgeätzten Teilen und in Kontakt mit der zweiten Halbleitermaterialschicht 102 gebildet werden.
  • Bei einigen Herstellungsansätzen gibt es häufig einen Kompromiss zwischen der erreichbaren Höhe der Schwellenspannung VT und dem Einschaltwiderstand REIN der Vorrichtung (oder der Höhe der Leitfähigkeit des Kanals). Ein leitfähiger Kanal bedeutet, dass die Ladungsdichte im Kanal hoch ist, was bedeutet, dass die Schwellenspannung der Vorrichtung niedrig ist.
  • Verschiedene Techniken gemäß dieser Offenbarung, wie in den 1A - 1D dargestellt, überwinden den Kompromiss anderer Herstellungsansätze. Das Gebiet der ersten Halbleitermaterialschicht 100 unter der Schicht 114 aus AlGaN vom p-Typ oder GaN vom p-Typ kann eine niedrige Ladungsdichte aufweisen, und das Gebiet der ersten Halbleitermaterialschicht 100 rechts der Schicht 114 aus AlGaN vom p-Typ oder GaN vom p-Typ kann eine hohe Ladungsdichte aufweisen. Die Halbleitervorrichtung 110 kann eine Leistungsvorrichtung sein, die für einen gegebenen Einschaltwiderstand REIN eine niedrigere Schwellenspannung VT aufweist.
  • Die Schicht 114 aus AlGaN vom p-Typ oder GaN vom p-Typ weist eine geringe Ladung pro Fläche auf, sie muss jedoch noch in der Lage sein, den 2DEG-Kanal zu verarmen. Daher sollte die Schicht 114 aus AlGaN vom p-Typ oder GaN vom p-Typ, falls sich im 2DEG-Kanal eine hohe Ladungsmenge befindet, dick sein, um den 2DEG-Kanal zu verarmen. Falls die Schicht 114 aus AlGaN vom p-Typ oder GaN vom p-Typ dick ist, ist ihre Transkonduktanz jedoch niedrig, so dass die Kapazität zwischen dem elektrisch leitenden Material 116 und dem 2DEG-Kanal klein ist. Wenn sich die Spannung am elektrisch leitenden Material 116 ändert, wird unter ihm nicht viel Ladung induziert, so dass der Widerstand unterhalb der Schicht 114 aus AlGaN vom p-Typ oder GaN vom p-Typ hoch sein kann. Durch die Verwendung verschiedener Techniken gemäß dieser Offenbarung kann die Schicht 114 aus AlGaN vom p-Typ oder GaN vom p-Typ dünner gemacht werden als mit anderen Ansätzen, und es gibt demgemäß unterhalb der Schicht 114 aus AlGaN vom p-Typ oder GaN vom p-Typ einen niedrigeren Einschaltwiderstand für eine gegebene Einschaltzustandsspannung. Ein Vorteil des dünneren p-AlGaN oder p-GaN besteht darin, dass die Transkonduktanz höher ist, was bedeutet, dass eine kleinere Änderung in der Gate-Spannung als bei einer Vorrichtung mit einer schlechten Transkonduktanz erforderlich ist, um eine ähnliche Änderung des Drain-Source-Stroms zu erreichen.
  • Wie in 1D angegeben ist, kann die Halbleitervorrichtung 110 ein Gebiet 118 mit einem niedrigen Schichtwiderstand (RSH) (einer niedrigen Ladungsdichte) und ein Gebiet 120 mit einem hohen Schichtwiderstand (RSH) (einer hohen Ladungsdichte) aufweisen, wobei die Schichtwiderstände (oder Ladungsdichten) in Bezug zueinander relativ sind. Die Verwendung der beiden Gebiete unterschiedlicher Schichtwiderstände kann die Steuerung des elektrischen Felds im Kanal der GaN-Halbleitervorrichtung 110 durch Bereitstellen einer Variation der Ladungsdichte im 2DEG-Kanal unterstützen. Die unterschiedlichen Schichtwiderstände können infolge der Verbindungen der Materialien und des Halbleitermaterials, in dem der 2DEG-Kanal ausgebildet ist, durch Grenzflächen erreicht werden.
  • Die undotierte erste Halbleitermaterialschicht 100 in der Art der SI-GaN-Schicht kann, falls überhaupt, weniger Elektronen zum 2DEG-Kanal 109 beitragen, während die Barriereschicht 108 im Wesentlichen alle Elektronen zum Gebiet 120 mit einem hohen Schichtwiderstand (RSH) beiträgt. Dagegen können die zweite Halbleitermaterialschicht 102 und, falls vorhanden, die dritte Halbleitermaterialschicht 104, die beide dotiert sein können, zusammen mit der Barriereschicht 108 im Gebiet 118 mit einem niedrigen Schichtwiderstand (RSH) (durch die beiden gestrichelten Linien bezeichnet) Elektronen zum 2DEG-Kanal beitragen. Diese Konfiguration kann zu einer schwach dotierten Drain-Struktur (LDD-Struktur) führen, wobei der Teil des Kanals rechts des Gate-Kontakts 112 (zum Drain-Kontakt D hin) schwächer dotiert ist als das Gebiet 111.
  • Zusätzlich kann die Halbleitervorrichtung 110 einen niedrigen Kontaktwiderstand RC aufweisen, der auf den Beitrag von Elektronen aus der zweiten Halbleitermaterialschicht 102 oder der dritten Halbleitermaterialschicht 104, sofern vorhanden, sowie aus der Barriereschicht 108 (durch zwei gestrichelte Linien bezeichnet) zurückzuführen sein kann. Durch die Verwendung dieser Techniken kann eine Hochstrom-Halbleitervorrichtung 110 mit einem niedrigen Kontaktwiderstand hergestellt werden.
  • Wenngleich Anreicherungsmodus-Halbleitervorrichtungen in der Art der Halbleitervorrichtung 110 für Leistungsanwendungen wünschenswert sein können, können Verarmungsmodus(normalerweise eingeschaltete)-Halbleitervorrichtungen für HF-Anwendungen, wie beispielsweise in den 2A - 2D dargestellt, geeignet sein.
  • Die 2A - 2D zeigen ein anderes Beispiel eines Fertigungsablaufs zur Bildung einer Halbleitervorrichtung gemäß verschiedenen Techniken dieser Offenbarung. Die 2A - 2C ähneln den 1A - 1C und werden im Interesse einer knappen Darstellung nicht erneut detailliert beschrieben.
  • In 2D kann die Halbleitervorrichtung 200 fertiggestellt werden, einschließlich der Bildung eines Gate-Kontakts 202, beispielsweise eines T-Gate-Kontakts, über der Barriereschicht 108. Im Gegensatz zu 1D wird über einem Teil der Barriereschicht 108 keine Schicht aus AlGaN vom p-Typ oder GaN vom p-Typ gebildet, wenn der Gate-Kontakt 202 gebildet wird. Vielmehr kann beim Prozess ein elektrisch leitendes Material 204 über der Barriereschicht 108 abgeschieden werden. Weil über einem Teil der Barriereschicht 108 keine Schicht aus AlGaN vom p-Typ oder GaN vom p-Typ ausgebildet ist, wenn der Gate-Kontakt 202 gebildet wird, verbleiben Ladungen unterhalb des Gate-Kontakts 202 im 2DEG-Kanal, wodurch eine Verarmungsmodus-Halbleitervorrichtung 200 gebildet wird.
  • In 2D kann ein Teil der Barriereschicht 108 fortgeätzt werden und können Source(S)- und Drain(D)-Kontakte über den fortgeätzten Teilen und in Kontakt mit der zweiten Halbleitermaterialschicht 102 gebildet werden. Die Halbleitervorrichtung 200 kann für HF-Anwendungen geeignet sein.
  • Die 3A - 3D zeigen ein anderes Beispiel eines Fertigungsablaufs zur Bildung einer Halbleitervorrichtung gemäß verschiedenen Techniken dieser Offenbarung. Die 3A - 3D ähneln den 2A - 2D abgesehen davon, dass beim Fertigungsablauf aus den 3A - 3D die dritte Materialschicht 104 nicht hinzugefügt wird.
  • 3A zeigt die Ausgangsmaterialien, die beim beispielhaften Ablauf verwendet werden können. Die erste Halbleitermaterialschicht 100 kann einen Kanal bilden. Bei einigen Beispielen kann die erste Halbleitermaterialschicht 100 halbisolierendes GaN (SI-GaN) sein, das nicht absichtlich dotiert ist. Die erste Halbleitermaterialschicht 100, beispielsweise aus SI-GaN, kann auf einer GaN-Pufferschicht, die auf einem Substrat in der Art von Siliciumcarbid (SiC), Silicium (Si) oder Saphir aufgewachsen ist, aufwachsen gelassen werden.
  • Eine zweite Halbleitermaterialschicht 102 kann über der ersten Halbleitermaterialschicht 100 gebildet werden. Die zweite Halbleitermaterialschicht 102 kann in Bezug auf die erste Halbleitermaterialschicht 100, beispielsweise unter Verwendung von stark dotiertem (N+)-GaN vom n-Typ. Die zweite Halbleitermaterialschicht 102 kann ein Verringern des Kontaktwiderstands der Vorrichtung, beispielsweise des GaN-FETs, bewirken. Wie in 3A ersichtlich ist, kann die zweite Halbleitermaterialschicht 102 über der ersten Halbleitermaterialschicht 100 und an diese angrenzend gebildet werden.
  • Wie vorstehend beschrieben, beispielsweise mit Bezug auf 1B, kann ein Teil zumindest der zweiten Halbleitermaterialschicht 102 fortgeätzt werden, beispielsweise im Kanalgebiet der Vorrichtung, um einen Teil der ersten Halbleitermaterialschicht 100 freizulegen. Ein Beispiel des Ätzens ist in 3B dargestellt.
  • Mit Bezug auf 3B sei bemerkt, dass eine Barriereschicht 108, beispielsweise durch Wiederaufwachsen, über dem geätzten Teil und dem freigelegten Teil der ersten Halbleitermaterialschicht 100 gebildet werden kann, um eine Heterostruktur mit einem 2DEG-Kanal zu bilden, wie durch die gestrichelte Linie 109 in 2D dargestellt ist. Die Barriereschicht 108 kann beispielsweise Aluminiumnitrid (AlN) oder AlGaN aufweisen.
  • In 3C kann ein Teil der Barriereschicht 108 fortgeätzt werden und können Source(S)- und Drain(D)-Kontakte über den fortgeätzten Teilen und in Kontakt mit der zweiten Halbleitermaterialschicht 102 gebildet werden.
  • Schließlich kann die Halbleitervorrichtung 300 in 3D fertiggestellt werden, wobei ein T-Gate-Kontakt 302 über der Barriereschicht 108 gebildet wird. Ähnlich 2D wird über einem Teil der Barriereschicht 108 keine Schicht aus AlGaN vom p-Typ oder GaN vom p-Typ gebildet. Vielmehr kann beim Prozess ein elektrisch leitendes Material 304 über der Barriereschicht 108 abgeschieden werden. Weil in 3D keine Schicht aus AlGaN vom p-Typ oder GaN vom p-Typ ausgebildet ist, verbleiben Ladungen unterhalb des Gate-Kontakts 302 im 2DEG-Kanal, wodurch eine Verarmungsmodus-Halbleitervorrichtung 300 gebildet wird. Die Halbleitervorrichtung 300 kann für HF-Anwendungen geeignet sein.
  • Die Schicht 104 aus schwach dotiertem (N-)-GaN vom n-Typ oder gradiertem Aluminiumgalliumnitrid (AlGaN), wie in den 1A und 2A, kann zur Erhöhung der Elektronendichte in spezifischen Gebieten des Kanals verwendet werden. Die Verwendung der beiden Gebiete unterschiedlicher Ladungsdichten kann die Steuerung des elektrischen Felds im Kanal der GaN-Halbleitervorrichtung 110 unterstützen. Wie nachstehend beschrieben, kann eine alternative Implementation verwendet werden, welche die Tatsache ausnutzt, dass die Dichte des zweidimensionalen Elektronengases in einer AlGaN/GaN-Struktur von der Dicke der AlGaN-Schicht abhängt.
  • Die 4A - 4F zeigen ein anderes Beispiel eines Fertigungsablaufs zur Bildung einer Halbleitervorrichtung gemäß verschiedenen Techniken dieser Offenbarung. 4A zeigt die Ausgangsmaterialien, die in einem ersten beispielhaften Ablauf verwendet werden können. Eine erste Halbleitermaterialschicht 400 kann auf einem Substrat, beispielsweise aus Si, SiC, Saphir und dergleichen, gebildet werden. Bei einigen Beispielen kann die erste Halbleitermaterialschicht 400 halbisolierendes GaN (SI-GaN) sein, das nicht absichtlich dotiert ist.
  • Eine zweite Halbleitermaterialschicht 402, beispielsweise aus AlGaN, kann über der ersten Halbleitermaterialschicht 400 gebildet werden. Wenn die zweite Halbleitermaterialschicht 402 auf der ersten Halbleitermaterialschicht 400 aufwachsen gelassen wird, ist das an der Grenzfläche dieser Schichten gebildete 2DEG leitfähiger als jede der Schichten unabhängig. Bei einigen Beispielen kann die zweite Halbleitermaterialschicht 402 eine Dicke zwischen etwa 5 Nanometern (nm) und etwa 25 nm, beispielsweise 20 nm, aufweisen. Der Aluminiumgehalt der zweiten Halbleitermaterialschicht 402 kann gleichmäßig sein und beispielsweise zwischen etwa 15 % und etwa 30 %, beispielsweise bei etwa 23 % Aluminium, liegen. Die zweite Halbleitermaterialschicht 402 kann ein Verringern des Kontaktwiderstands der Vorrichtung, beispielsweise des GaN-FETs, bewirken. Die erste Halbleitermaterialschicht 400 und die zweite Halbleitermaterialschicht 402 bilden eine Heterostruktur mit einem 2DEG-Kanal, wie in 4A durch die gestrichelte Linie 404 dargestellt ist.
  • In 4B kann ein Teil der zweiten Halbleitermaterialschicht 402 selektiv strukturiert und fortgeätzt werden, so dass eine Vertiefungsätzung 406 verbleibt. Dadurch gibt es unter der Vertiefungsätzung 406 weniger Elektronen als in den Gebieten der zweiten Halbleitermaterialschicht 402 rechts und links der Vertiefungsätzung 406, wo das AlGaN nicht fortgeätzt wurde. Das dünnere Gebiet der zweiten Halbleitermaterialschicht 402 kann einen höheren Schichtwiderstand als die dickeren Gebiete der zweiten Halbleitermaterialschicht 402 aufweisen. Auf diese Weise kann eine LDD-Struktur mit variierenden Schichtwiderständen in einer Halbleitervorrichtung hergestellt werden, wobei kein GaN oder gradiertes AlGaN, wie in den 1A - 1D, verwendet wird. Wie vorstehend erwähnt, können die variierenden Schichtwiderstände die Steuerung des elektrischen Felds der GaN-Halbleitervorrichtung 110 durch Bereitstellen einer Variation der Ladungsdichte im 2DEG-Kanal unterstützen.
  • In 4C kann ein Wiederaufwachsen ausgeführt werden, um eine Passivierungsschicht 408, beispielsweise unter Verwendung von Siliciumnitrid (SiN), mit einer Dicke von beispielsweise zwischen etwa 5 nm und etwa 30 nm hinzuzufügen.
  • In 4D können ein erstes Gebiet 410 der Passivierungsschicht 408 und der zweiten Halbleitermaterialschicht 402 und ein zweites Gebiet 412 der Passivierungsschicht 408 und der zweiten Halbleitermaterialschicht 402 zur Bildung der Source- und Drain-Kontakte fortgeätzt werden.
  • Bei einigen Beispielen, wie beispielsweise in 4E dargestellt, können der Source-Kontakt (S) und der Drain-Kontakt (D), beispielsweise unter Verwendung von stark leitfähigem (N+)-GaN vom n-Typ, das beispielsweise stark dotiert ist, innerhalb des ersten Gebiets 410 und des zweiten Gebiets 412 durch Wiederaufwachsen gebildet werden, um ohmsche Kontakte zu bilden. Dieses Wiederaufwachsen der ohmschen Kontakte kann ihren Kontaktwiderstand verringern.
  • Ein elektrisch leitendes Material 414 kann über dem Source-Kontakt (S) abgeschieden werden, und ein elektrisch leitendes Material 416 kann über dem Drain-Kontakt (D) abgeschieden werden. Beispiele des elektrisch leitenden Materials 414 können Gold, Titan, Aluminium, Titannitrid, Wolfram und Molybdän aufweisen. Schließlich kann ein Gate-Kontakt 418 durch Abscheiden eines elektrisch leitenden Materials 420 in einem fortgeätzten Teil der Passivierungsschicht 408 gebildet werden. Bei einigen Beispielen können das elektrisch leitende Material 414, das elektrisch leitende Material 416 und das elektrisch leitende Material 420 das gleiche Material sein.
  • 4F zeigt eine Alternative zum Prozessablauf in 4E. Anstelle der Bildung der Source- und Drain-Kontakte unter Verwendung von stark leitfähigem (N+)-GaN können der Source-Kontakt (S) und der Drain-Kontakt (D) durch Abscheiden eines elektrisch leitenden Materials 422 und eines elektrisch leitenden Materials 424 innerhalb und oberhalb des ersten Gebiets 410 und des zweiten Gebiets 412 gebildet werden. Wenngleich die Techniken in 4F einen niedrigen Kontaktwiderstand bereitstellen, kann der Kontaktwiderstand in 4F höher sein als er unter Verwendung der Techniken in 4E erreicht wird.
  • Die Halbleitervorrichtung 426 aus 4E und die Halbleitervorrichtung 428 aus 4F können sowohl für HF- als auch für Leistungsanwendungen verwendet werden.
  • Wie vorstehend mit Bezug auf 4B angegeben, kann ein Teil der zweiten Halbleitermaterialschicht 402 selektiv strukturiert und fortgeätzt werden, so dass eine Vertiefungsätzung 406 verbleibt. Um den Teil der zweiten Halbleitermaterialschicht 402 fortzuätzen, wird das Vakuum gebrochen, und die Passivierungsschicht 408 kann daher nicht mehr in situ aufwachsen gelassen werden. Die vorliegenden Erfinder haben erkannt, dass dies zu Unregelmäßigkeiten an der Grenzfläche zwischen der zweiten Halbleitermaterialschicht 402 und der Passivierungsschicht 408 führen kann, welche die Funktionsweise einer fertigen Halbleitervorrichtung beeinträchtigen können. Die vorliegenden Erfinder haben erkannt, dass diese Unregelmäßigkeiten durch Wiederaufwachsenlassen einer anderen Schicht aus AlGaN über der zweiten Halbleitermaterialschicht 402 vor dem Wiederaufwachsenlassen der Passivierungsschicht 408 verringert oder beseitigt werden können, wie nachstehend mit Bezug auf die 5A - 5F beschrieben.
  • Die 5A - 5F zeigen ein anderes Beispiel eines Fertigungsablaufs zur Bildung einer Halbleitervorrichtung gemäß verschiedenen Techniken dieser Offenbarung. Die 5A und 5B ähneln den 4A und 4B und werden im Interesse einer knappen Darstellung nicht erneut beschrieben.
  • Nachdem die Vertiefungsätzung 406 in 5B gebildet wurde, wird die Struktur wieder in den Reaktor eingebracht, und es wird ein Wiederaufwachsen ausgeführt, wie in 5C dargestellt ist. In 5C wird eine dritte Halbleitermaterialschicht 500, beispielsweise aus AlGaN, über der geätzten zweiten Halbleitermaterialschicht 402 und an diese angrenzend in situ wiederaufwachsen gelassen, ohne das Vakuum zu brechen, und eine Passivierungsschicht 502 wird über der dritten Halbleitermaterialschicht 500 und an diese angrenzend wiederaufwachsen gelassen. Weil die dritte Halbleitermaterialschicht 500 und die Passivierungsschicht 502 wiederaufwachsen gelassen werden, ohne das Vakuum zu brechen, ist die Grenzfläche zwischen den beiden Schichten ohne die Unregelmäßigkeiten, die bei Verwendung anderer Ansätze vorhanden sein können, von sehr hoher Qualität.
  • Bei einigen Beispielen kann die dritte Halbleitermaterialschicht 500 den gleichen Aluminiumgehalt wie die zweite Halbleitermaterialschicht 402, beispielsweise zwischen 0 und 30 % Aluminium und beispielsweise 23 % Aluminium, aufweisen. Bei einigen Beispielen kann die dritte Halbleitermaterialschicht 500 eine Dicke zwischen etwa 3 nm und etwa 15 nm aufweisen.
  • In 5D können ein erstes Gebiet 504 der Passivierungsschicht 502, der dritten Halbleitermaterialschicht 500 und der zweiten Halbleitermaterialschicht 402 und ein zweites Gebiet 506 der Passivierungsschicht 502, der dritten Halbleitermaterialschicht 500 und der zweiten Halbleitermaterialschicht 402 zur Bildung der Source- und Drain-Kontakte fortgeätzt werden.
  • Bei einigen Beispielen, wie beispielsweise in 5E dargestellt, können der Source-Kontakt (S) und der Drain-Kontakt (D), beispielsweise unter Verwendung von stark leitfähigem (N+)-GaN, das beispielsweise stark dotiert ist, innerhalb des ersten Gebiets 504 und des zweiten Gebiets 506 durch Wiederaufwachsen gebildet werden, um ohmsche Kontakte zu bilden. Dieses Wiederaufwachsen der ohmschen Kontakte kann ihren Kontaktwiderstand verringern.
  • Ein elektrisch leitendes Material 508 kann über dem Source-Kontakt (S) abgeschieden werden, und ein elektrisch leitendes Material 510 kann über dem Drain-Kontakt (D) abgeschieden werden. Schließlich kann ein Gate-Kontakt 512 durch Abscheiden eines elektrisch leitenden Materials 514 in einem fortgeätzten Teil der Passivierungsschicht 502 gebildet werden. Bei einigen Beispielen können das elektrisch leitende Material 508, das elektrisch leitende Material 510 und das elektrisch leitende Material 514 das gleiche Material sein.
  • 5F zeigt eine Alternative zum Prozessablauf in 5E. Anstelle der Bildung der Source- und Drain-Kontakte unter Verwendung von stark leitfähigem (N+)-GaN können der Source-Kontakt (S) und der Drain-Kontakt (D) durch Abscheiden eines elektrisch leitenden Materials 516 und eines elektrisch leitenden Materials 518 innerhalb und oberhalb des ersten Gebiets 504 und des zweiten Gebiets 506 gebildet werden. Wenngleich die Techniken in 5F einen niedrigen Kontaktwiderstand bereitstellen, kann der Kontaktwiderstand in 5F höher sein als er unter Verwendung der Techniken in 5E erreicht wird.
  • Die Halbleitervorrichtung 520 aus 5E und die Halbleitervorrichtung 522 aus 5F können sowohl für HF- als auch für Leistungsanwendungen verwendet werden.
  • Die vorstehend beschriebenen Techniken ermöglichen die Bildung eines Transistors, beispielsweise eines GaN-FETs, der gleichzeitig sowohl einen hohen Strom als auch eine hohe Spannung handhaben kann.
  • 6 ist eine Schnittansicht eines Beispiels einer Halbleitervorrichtung, die unter Verwendung verschiedener Techniken gemäß dieser Offenbarung gebildet werden kann. Die Vorrichtung 600 kann verschiedene nachstehend zusammengefasste Merkmale aufweisen, die ihre Funktionsweise gegenüber anderen Ansätzen verbessern können.
  • Die Vorrichtung kann einen T-Gate-Kontakt 602 aufweisen. Wie in 6 ersichtlich ist, ist der T-Gate-Kontakt 602 wie der Buchstabe T geformt. Der große Gate-Kopf 604 hilft dabei, den Gate-Widerstand zu verringern. Die kleine Gate-Basis 604 definiert die Auflagefläche des Gate-Kontakts und ermöglicht ein schnelleres Schalten und einen höheren Strom.
  • Anders als andere Ansätze, bei denen der Gate-Kontakt in ein dielektrisches Material eingebettet ist oder sich darauf befindet, wird der Gate-Kopf 604 nicht von einem dielektrischen Material getragen. Das Fehlen eines dielektrischen Materials kann zu einer geringeren Parasitärkapazität und demgemäß einer schnelleren Vorrichtung führen. Es gibt jedoch kein dielektrisches Material zum Tragen einer oberseitigen Feldplatte, so dass das elektrische Feld im Kanal nicht von oberhalb der Vorrichtung gesteuert werden kann. Eine Feldplatte (oberseitig oder rückseitig) kann dabei helfen, das elektrische Feld im Kanal zu glätten, und verhindern, dass hohe Spitzen des elektrischen Felds die Vorrichtung beschädigen und die Zuverlässigkeit, die Robustheit und die Durchbruchspannung verringern und den dynamischen Einschaltwiderstand erhöhen.
  • Zum Steuern des elektrischen Felds in der Vorrichtung 600 kann eine rückseitige Feldplatte 608 aufgenommen werden. Die rückseitige Feldplatte 608 kann ein leitfähiges oder dotiertes Gebiet innerhalb der GaN-Schicht oder des Substrats 610, beispielsweise aus Si-C, sein, welche sich unterhalb der Vorrichtung befindet. Bei einigen Beispielen kann die rückseitige Feldplatte 608 AlN aufweisen, das in Kombination mit GaN einen 2DEG-Kanal bildet. Bei anderen Beispielen kann ein Dotierungsmittel in das Substrat 610 implantiert werden. Das Dotierungsmittel kann einer Wärmebehandlung unterzogen werden, so dass der implantierte Teil leitfähiger als das Substrat 610 ist, und die zusätzlichen Substratschichten können dann oberhalb des Substrats 610 wiederaufwachsen gelassen werden.
  • Der Widerstand der rückseitigen Feldplatte 608 kann so ausgelegt werden, dass der Vorteil der rückseitigen Feldplatte maximiert wird. Es kann nützlich sein, die Frequenzgrenze der rückseitigen Feldplatte f_BFP = 1/(R_BFP*C_BFP-Drain) zu berechnen, wobei R_BFP der Widerstand zwischen dem Drain-Rand der rückseitigen Feldplatte 608 und der Source ist und C_BFP-Drain die Kapazität zwischen dem Drain und der rückseitigen Feldplatte ist. Der Widerstand R_BFP kann so ausgelegt werden, dass er sehr niedrig ist, so dass f_BFP viel größer als die Betriebsfrequenz ist, weshalb die rückseitige Feldplatte bei der Betriebsfrequenz geerdet ist. Alternativ kann der Widerstand R_BFP kleiner ausgelegt werden, so dass f_BFP kleiner als die Betriebsfrequenz ist. In diesem zweiten Fall ist die rückseitige Feldplatte bei niedrigeren Frequenzen geerdet, jedoch bei der Betriebsfrequenz schwebend. Im zweiten Fall kann die rückseitige Feldplatte das elektrische Feld bei niedrigen Frequenzen verringern und daher die Zuverlässigkeit der Vorrichtung verbessern, stört jedoch nicht das Frequenzverhalten der Vorrichtung in der Art der Verstärkung oder des Leistungswirkungsgrads.
  • Weil das elektrische Feld im Kanal von der Rückseite aus gesteuert werden können, ist eine oberseitige Feldplatte nicht erforderlich. Die Wirksamkeit der rückseitigen Feldplatte 608 kann jedoch abnehmen, wenn der Abstand x in 6 zunimmt oder die 2DEG-Konzentration höher wird.
  • Das elektrische Feld im Kanal 612 kann auch durch die Verwendung von Techniken, bei denen eine schwach dotierte Drain-Elektrode verwendet wird (LDD-Techniken), gesteuert werden. Durch Verringern der 2DEG-Konzentration nur in einem verglichen mit dem Gebiet 616 und dem Gebiet 618 kleinen Gebiet 614 des Kanals 612 kann auch das 2DEG-Kanalgebiet, das durch die rückseitige Feldplatte 608 gesteuert werden muss, verkleinert werden, ohne den Einschaltwiderstand REIN erheblich zu opfern. Das heißt, dass die LDD-Techniken gemäß dieser Offenbarung das Verringern der Ladungsdichte in einem Gebiet 614 ermöglichen, so dass die rückseitige Feldplatte 608 wirksam ist, während auch eine hohe Ladungsdichte in den anderen Gebieten 616, 618 aufrechterhalten wird, so dass der Einschaltwiderstand REIN niedrig bleiben kann.
  • Zusätzlich zu den vorstehenden Techniken ermöglicht die Verwendung ohmscher Kontakte 620 und 622, beispielsweise durch chemisch-mechanisches Polieren (CMP) gebildeter ohmscher Kontakte, das Verringern des Betrags des Gate-Source-Abstands Lgs. Die ohmschen Kontakte können flach sein, und sie benötigen keinen aus einem leitfähigen Material bestehenden Kopf. Mit einer solchen planaren Struktur kann die Lgs-Abmessung verringert werden, wodurch beispielsweise eine höhere Ladungsdichte, höhere Ströme und geringere Widerstände ermöglicht werden. In einer Leistungsvorrichtung kann die Verringerung der Lgs-Abmessung zu einem niedrigeren Einschaltwiderstand führen, und in einer HF-Vorrichtung kann die Schaltfrequenz zunehmen.
  • Wenn die Lgs-Abmessung verringert wird, kann der Betrag der elektrischen Felder zunehmen. Die Verwendung der rückseitigen Feldplatte 608 und/oder der beschriebenen LDD-Techniken kann jedoch das Steuern der neu erhöhten elektrischen Felder ohne die Verwendung dielektrischer Materialien oder einer oberseitigen Feldplatte ermöglichen.
  • Schließlich können die vorstehend in 6 beschriebenen Techniken wünschenswert in einer mit Silicium kompatiblen Fertigungsanlage ausgeführt werden. Viele kommerzielle GaN-Vorrichtungen werden in mit Gold kompatiblen Fertigungsanlagen hergestellt. Mit Silicium kompatible Fertigungsanlagen sind im Allgemeinen reiner als mit Gold kompatible Fertigungsanlagen, wodurch die Funktionsweise einer sich ergebenden Vorrichtung verbessert werden kann. Zusätzlich verwenden mit Silicium kompatible Fertigungsanlagen Abscheidungs- und Ätztechniken, um Metall zu den Vorrichtungen hinzuzufügen, anstelle der häufig in mit Gold kompatiblen Fertigungsanlagen verwendeten Abhebetechniken. Die Abhebetechniken können nicht so rein sein oder keine so hohe Ausbeute aufweisen wie die üblicherweise in mit Silicium kompatiblen Fertigungsanlagen verwendeten Abscheidungs- und Ätztechniken.
  • Verschiedene Bemerkungen
  • Jeder der hier beschriebenen nicht einschränkenden Aspekte oder jedes der hier beschriebenen nicht einschränkenden Beispiele kann eigenständig sein oder in verschiedenen Permutationen oder Kombinationen mit einem oder mehreren der anderen Beispiele kombiniert werden.
  • Die vorstehende detaillierte Beschreibung weist Verweise auf die anliegenden Zeichnungen auf, die einen Teil der detaillierten Beschreibung bilden. Die Zeichnungen zeigen zur Veranschaulichung spezifische Ausführungsformen, in denen die Erfindung verwirklicht werden kann. Diese Ausführungsformen werden hier auch als „Beispiele“ bezeichnet. Diese Beispiele können Elemente zusätzlich zu den dargestellten oder beschriebenen aufweisen. Die vorliegenden Erfinder erwägen jedoch auch Beispiele, bei denen nur die dargestellten oder beschriebenen Elemente bereitgestellt sind. Überdies erwägen die vorliegenden Erfinder auch Beispiele, bei denen eine Kombination oder Permutation der dargestellten oder beschriebenen Elemente (oder ein oder mehrere Aspekte davon) verwendet werden, entweder in Bezug auf ein bestimmtes Beispiel (oder einen oder mehrere Aspekte davon) oder mit Bezug auf andere Beispiele (oder einen oder mehrere Aspekte davon), die hier dargestellt oder beschrieben sind.
  • Im Fall inkonsistenter Verwendungen zwischen diesem Dokument und einem der so durch Verweis aufgenommenen Dokumente gilt die Verwendung in diesem Dokument.
  • In diesem Dokument werden die Begriffe „ein/eine/eines“ verwendet, wie es in Patentdokumenten üblich ist, um ein oder mehr als ein Element aufzunehmen, unabhängig von anderen Instanzen oder Verwendungen von „wenigstens ein“ oder „ein oder mehrere“. In diesem Dokument wird der Begriff „oder“ verwendet, um ein nicht exklusives Oder anzugeben, so dass „A oder B“, „A aber nicht B“, „B aber nicht A“ und „A und B“ einschließt, sofern nichts anderes angegeben wird. In diesem Dokument werden die Begriffe „aufweisend“ und „in dem“ als in einfachem Englisch erhaltene Entsprechungen der jeweiligen Begriffe „umfassend“ und „worin“ verwendet. Überdies sind in den folgenden Aspekten die Begriffe „aufweisend“ und „umfassend“ offen, d. h. ein System, eine Vorrichtung, ein Artikel, eine Zusammensetzung, eine Formulierung oder ein Prozess, worin Elemente zusätzlich zu den nach einem solchen Begriff aufgelisteten in einem Aspekt enthalten sind, werden noch als in den Geltungsbereich dieses Aspekts fallend angesehen. Überdies werden in den folgenden Aspekten die Begriffe „erster“, „zweiter“ und „dritter“ usw. lediglich als Bezeichnungen verwendet und sollen für ihre Objekte keine zahlenmäßigen Anforderungen auferlegen.
  • Hier beschriebene Verfahrensbeispiele können zumindest teilweise durch Maschinen oder Computer implementiert werden. Einige Beispiele können ein computerlesbares Medium oder ein maschinenlesbares Medium aufweisen, das mit Befehlen codiert ist, die in der Lage sind, eine elektronische Vorrichtung so auszulegen, dass sie Verfahren, wie sie in den vorstehenden Beispielen beschrieben wurden, ausführt. Eine Implementation solcher Verfahren kann einen Code in der Art eines Mikrocodes, eines Codes in Assemblersprache oder eines Codes in einer höheren Sprache oder dergleichen aufweisen. Ein solcher Code kann computerlesbare Befehle zur Ausführung verschiedener Verfahren aufweisen. Der Code kann Teile von Computerprogrammprodukten bilden. Ferner kann der Code bei einem Beispiel physisch auf einem oder mehreren flüchtigen, nichtflüchtigen oder nichtflüchtigen physischen computerlesbaren Medien, beispielsweise während der Ausführung oder zu anderen Zeiten, gespeichert werden. Beispiele dieser physischen computerlesbaren Medien können Festplatten, entfernbare Magnetplatten, entfernbare optische Scheiben (beispielsweise Compact Discs und Digital Video Discs), Magnetkassetten, Speicherkarten oder -sticks, Direktzugriffsspeicher (RAMs), Nurlesespeicher (ROMs) und dergleichen aufweisen.
  • Die vorstehende Beschreibung ist als erläuternd und nicht als einschränkend zu verstehen. Beispielsweise können die vorstehend beschriebenen Beispiele (oder ein oder mehrere Aspekte davon) in Kombination miteinander verwendet werden. Es können andere Ausführungsformen verwendet werden, beispielsweise von einem Fachmann auf dem Gebiet, nachdem er die vorstehende Beschreibung gelesen hat. Die Zusammenfassung ist so bereitgestellt, dass sie 37 C.F.R. §1.72(b) genügt, um den Leser in die Lage zu versetzen, die Natur der technischen Offenbarung schnell zu verstehen. Sie wird mit dem Verständnis eingereicht, dass sie nicht zur Interpretation oder Einschränkung des Geltungsbereichs oder der Bedeutung der Aspekte verwendet wird. Überdies können in der vorstehenden Detaillierten Beschreibung verschiedene Merkmale zusammengruppiert sein, um die Offenbarung präziser zu machen. Dies sollte nicht so interpretiert werden, dass damit beabsichtigt wäre, dass ein nicht beanspruchtes offenbartes Merkmal für einen Aspekt wesentlich wäre. Vielmehr kann der Erfindungsgegenstand in weniger als allen Merkmalen einer bestimmten offenbarten Ausführungsform liegen. Demgemäß werden die folgenden Aspekte hiermit als Beispiele oder Ausführungsformen in die Detaillierte Beschreibung aufgenommen, wobei jeder Aspekt eigenständig als separate Ausführungsform steht, und es wird erwogen, dass diese Ausführungsformen in verschiedenen Kombinationen oder Permutationen miteinander kombiniert werden können. Der Schutzumfang der Erfindung sollte mit Bezug auf die anliegenden Aspekte, einhergehend mit dem vollständigen Geltungsbereich gleichwertiger Ausgestaltungen, auf die sich diese Aspekte beziehen, bestimmt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63203167 [0001]

Claims (16)

  1. Verfahren zur Bildung einer Halbleitervorrichtung, wobei das Verfahren Folgendes aufweist: Bilden einer ersten Halbleitermaterialschicht über einer zweiten Halbleitermaterialschicht, wobei die erste Halbleitermaterialschicht leitfähiger als die zweite Halbleitermaterialschicht ist, Fortätzen eines Teils zumindest der ersten Halbleitermaterialschicht, um einen Teil der zweiten Halbleitermaterialschicht freizulegen, Bilden einer Barriereschicht über dem geätzten Teil und dem freigelegten Teil der zweiten Halbleitermaterialschicht, um eine Heterostruktur mit einem Zweidimensionales-Elektronengas(2DEG)-Kanal zu bilden, und Bilden eines Gate-Kontakts über der Barriereschicht.
  2. Verfahren nach Anspruch 1, wobei die Bildung des Gate-Kontakts über der Barriereschicht Folgendes aufweist: Bilden einer Schicht über einem Teil der Barriereschicht und Abscheiden eines elektrisch leitenden Materials über der Schicht.
  3. Verfahren nach Anspruch 2, wobei die Bildung der Schicht über dem Teil der Barriereschicht Folgendes aufweist: Bilden einer Schicht aus Aluminiumgalliumnitrid vom p-Typ über dem Teil der Barriereschicht.
  4. Verfahren nach Anspruch 2, wobei die Bildung der Schicht über dem Teil der Barriereschicht Folgendes aufweist: Bilden einer Schicht aus Galliumnitrid vom p-Typ über dem Teil der Barriereschicht.
  5. Verfahren nach Anspruch 1, wobei die Bildung des Gate-Kontakts über der Barriereschicht Folgendes aufweist: Abscheiden eines elektrisch leitenden Materials über einem Teil der Barriereschicht.
  6. Verfahren nach Anspruch 1, wobei die erste Halbleitermaterialschicht Galliumnitrid vom n-Typ aufweist und wobei die erste Halbleitermaterialschicht leitfähiger als die zweite Halbleitermaterialschicht ist.
  7. Verfahren nach Anspruch 1, welches ferner Folgendes aufweist: Bilden einer dritten Halbleitermaterialschicht zwischen der ersten Halbleitermaterialschicht und der zweiten Halbleitermaterialschicht.
  8. Verfahren nach Anspruch 7, wobei die erste Halbleitermaterialschicht Galliumnitrid vom n-Typ aufweist, wobei die dritte Halbleitermaterialschicht Galliumnitrid vom n-Typ aufweist, wobei die erste Halbleitermaterialschicht leitfähiger als die dritte Halbleitermaterialschicht ist und wobei die dritte Halbleitermaterialschicht leitfähiger als die zweite Halbleitermaterialschicht ist.
  9. Verfahren nach Anspruch 1, welches Folgendes aufweist: Fortätzen von Teilen der Barriereschicht und Bilden von Drain- und Source-Kontakten über den fortgeätzten Teilen und in Kontakt mit der ersten Halbleitermaterialschicht.
  10. Halbleitervorrichtung, welche Folgendes aufweist: eine erste Halbleitermaterialschicht, die über einer zweiten Halbleitermaterialschicht gebildet ist, wobei die erste Halbleitermaterialschicht leitfähiger als die zweite Halbleitermaterialschicht ist, eine Barriereschicht, die über einem freigelegten Teil der zweiten Halbleitermaterialschicht gebildet ist, um eine Heterostruktur mit einem Zweidimensionales-Elektronengas(2DEG)-Kanal zu bilden, einen Gate-Kontakt, der über der Barriereschicht gebildet ist, und Drain- und Source-Kontakte, die durch die Barriereschicht und in Kontakt mit der ersten Halbleitermaterialschicht gebildet sind.
  11. Verfahren zur Bildung einer Halbleitervorrichtung, welches Folgendes aufweist: Bilden einer ersten Halbleitermaterialschicht über einer zweiten Halbleitermaterialschicht, um eine Heterostruktur mit einem Zweidimensionales-Elektronengas(2DEG)-Kanal zu bilden, wobei der gebildete 2DEG-Kanal leitfähiger als die erste Halbleitermaterialschicht oder die zweite Halbleitermaterialschicht ist, Fortätzen eines Teils zumindest der ersten Halbleitermaterialschicht, Bilden einer Passivierungsschicht über zumindest dem fortgeätzten Teil der ersten Halbleitermaterialschicht und Bilden eines Gate-Kontakts in die Passivierungsschicht hinein.
  12. Verfahren nach Anspruch 11, wobei die Bildung der Passivierungsschicht über zumindest dem fortgeätzten Teil der ersten Halbleitermaterialschicht Folgendes aufweist: nach dem Fortätzen des Teils zumindest der ersten Halbleitermaterialschicht und vor der Bildung der Passivierungsschicht: Bilden einer dritten Halbleitermaterialschicht über zumindest dem fortgeätzten Teil der ersten Halbleitermaterialschicht und Bilden der Passivierungsschicht über der dritten Halbleitermaterialschicht.
  13. Halbleitervorrichtung, welche Folgendes aufweist: eine erste Halbleitermaterialschicht, die über einer zweiten Halbleitermaterialschicht gebildet ist, um eine Heterostruktur mit einem Zweidimensionales-Elektronengas(2DEG)-Kanal zu bilden, wobei der 2DEG-Kanal leitfähiger als die erste Halbleitermaterialschicht oder die zweite Halbleitermaterialschicht ist, eine Passivierungsschicht, die über einem fortgeätzten Teil der ersten Halbleitermaterialschicht gebildet ist, einen Gate-Kontakt, der in die Passivierungsschicht hinein gebildet ist, und Drain- und Source-Kontakte, die durch die Passivierungsschicht und in Kontakt mit der ersten Halbleitermaterialschicht gebildet sind.
  14. Halbleitervorrichtung nach Anspruch 13, welche eine rückseitige Feldplatte aufweist.
  15. Halbleitervorrichtung nach Anspruch 13, wobei der Gate-Kontakt ein T-Gate-Kontakt ist.
  16. Halbleitervorrichtung nach Anspruch 13, welche Folgendes aufweist: eine erste Ladungsdichte in einem ersten Gebiet des 2DEG-Kanals und eine zweite Ladungsdichte in einem zweiten Gebiet des 2DEG-Kanals, wobei die erste Ladungsdichte kleiner als die zweite Ladungsdichte ist.
DE112022003500.5T 2021-07-12 2022-01-06 Durch ein Feld gesteuerter Hochstromtransistor Pending DE112022003500T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163203167P 2021-07-12 2021-07-12
US63/203,167 2021-07-12
PCT/US2022/011466 WO2023287456A1 (en) 2021-07-12 2022-01-06 High current and field-managed transistor

Publications (1)

Publication Number Publication Date
DE112022003500T5 true DE112022003500T5 (de) 2024-04-25

Family

ID=84920527

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112022003500.5T Pending DE112022003500T5 (de) 2021-07-12 2022-01-06 Durch ein Feld gesteuerter Hochstromtransistor

Country Status (3)

Country Link
CN (1) CN117561608A (de)
DE (1) DE112022003500T5 (de)
WO (1) WO2023287456A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117059660B (zh) * 2023-08-07 2024-05-28 湖北九峰山实验室 一种GaN基HEMT器件及其制备方法和应用

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283699B2 (en) * 2006-11-13 2012-10-09 Cree, Inc. GaN based HEMTs with buried field plates
US7728356B2 (en) * 2007-06-01 2010-06-01 The Regents Of The University Of California P-GaN/AlGaN/AlN/GaN enhancement-mode field effect transistor
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
KR20120032258A (ko) * 2010-09-28 2012-04-05 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법

Also Published As

Publication number Publication date
CN117561608A (zh) 2024-02-13
WO2023287456A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
DE102012224047B4 (de) Verbundhalbleiterbauelement mt vergrabener Feldplatte und Verfahren zum Herstellen eines Halbleiterbauelements
DE102009018054B4 (de) Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102014114635B4 (de) Seitenwand-Passivierung für HEMT-Vorrichtungen
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
EP2465142B1 (de) Halbleiterstruktur
DE112010001556B4 (de) Rückdiffusionsunterdrückende Strukturen
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102013003283B4 (de) Tunneltransistor und Verfahren
DE102013105701B4 (de) Verbindungshalbleiterbauteil, das Galliumnitrid-Gatestrukturen aufweist, und Verfahren
DE102016125865B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Halbleiterbauelement
DE112017002778T5 (de) Mehrstufige Oberflächenpassivierungsstrukturen und Verfahren zu deren Herstellung
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102015119345B4 (de) Halbleiterfeldplatte für verbindungshalbleiterbauelemente
DE102008013755A1 (de) Deckschichten beinhaltend Aluminiumnitrid für Nitrid-basierte Transistoren und Verfahren zu deren Herstellung
DE112010001555T5 (de) GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung
DE112010001589T5 (de) Kompensierter GATE-MISFET und Verfahren zu seiner Herstellung
DE102015115734A1 (de) Nicht-planares selbstsperrendes Halbleiterbauelement
DE102006058324A1 (de) Feldeffekttransistor
DE112012000612T5 (de) lonenimplantierte und selbstjustierende Gate-Struktur für GaN-Transistoren
DE102017119774A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112014003169B4 (de) Isolationsstruktur in Gallium Nitrid Komponenten und Integrierte Schaltungen
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE112014003545T5 (de) Integrierte Schaltung mit zusammenpassenden Schwellenspannungen und Verfahren zur Herstellung derselben
DE112021001221T5 (de) Iii-nitrid-transistor mit einer deckschicht für hochfrequenz-operation

Legal Events

Date Code Title Description
R012 Request for examination validly filed