DE112014003169B4 - Isolationsstruktur in Gallium Nitrid Komponenten und Integrierte Schaltungen - Google Patents
Isolationsstruktur in Gallium Nitrid Komponenten und Integrierte Schaltungen Download PDFInfo
- Publication number
- DE112014003169B4 DE112014003169B4 DE112014003169.0T DE112014003169T DE112014003169B4 DE 112014003169 B4 DE112014003169 B4 DE 112014003169B4 DE 112014003169 T DE112014003169 T DE 112014003169T DE 112014003169 B4 DE112014003169 B4 DE 112014003169B4
- Authority
- DE
- Germany
- Prior art keywords
- component
- transistor
- contacts
- integrated semiconductor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 56
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 40
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 230000004888 barrier function Effects 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000008569 process Effects 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 5
- 229910002704 AlGaN Inorganic materials 0.000 claims 2
- 238000009413 insulation Methods 0.000 description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Element Separation (AREA)
Abstract
Eine integrierte Halbleiterkomponente, umfassend:- ein Buffer-Layer (312, 412, 512, 612, 712) angeordnet auf einem Substrat-Layer (311, 411, 511, 611, 711);- ein Galliumnitrid-Layer (313, 413, 513, 613, 713), angeordnet auf dem Buffer-Layer (312, 412, 512, 612, 712);- ein Barrier-Layer (314, 414, 514, 614, 714), angeordnet auf dem Galliumnitrid-Layer (313, 413, 513, 613, 713);- eine Mehrzahl von ersten Komponentenkontakten (321, 322, 323, 421, 422, 423, 521, 522, 523, 621, 622, 623, 721, 722, 723) für eine erste Transistorkomponente (320, 420, 520, 620, 720), geformt auf einem ersten Abschnitt einer freiliegenden Oberfläche des Barrier-Layers (314, 414, 514, 614, 714), wobei die Mehrzahl der ersten Komponentenkontakte (321, 322, 323, 421, 422, 423, 521, 522, 523, 621, 622, 623, 721, 722, 723) Source, Gate und Drain-Kontakte für die erste Transistorkomponente (320, 420, 520, 620, 720) umfassen;- eine Mehrzahl von zweiten Komponentenkontakten (331, 332, 333, 431, 432, 433, 531, 532, 533, 631, 632, 633, 731, 732, 733) für eine zweite Transistorkomponente (330, 430, 530, 630, 730), geformt auf einem zweiten Abschnitt der freiliegenden Oberfläche des Barrier-Layers (314, 414, 514, 614, 714), wobei die Mehrzahl der zweiten Komponentenkontakten (331, 332, 333, 431, 432, 433, 531, 532, 533, 631, 632, 633, 731, 732, 733) Source, Gate und Drain-Kontakte für die zweite Transistorkomponente (330, 430, 530, 630, 730) umfassen;- wenigstens eine Gate-Struktur (444, 445, 544, 545, 644, 645, 744, 745), geformt auf einem dritten Abschnitt der Oberfläche des Barrier-Layers (314, 414, 514, 614, 714), wobei die Gate-Struktur (444, 445, 544, 545, 644, 645, 744, 745) zwischen der Mehrzahl der ersten Komponentenkontakte und der Mehrzahl der zweiten Komponentenkontakte angeordnet ist, um einen Isolationsbereich (340, 440, 540, 640, 740) der integrierten Halbleiterkomponente zu formen, welcher die erste Transistorkomponente (320, 420, 520, 620, 720) von der zweiten Transistorkomponente (330, 430, 530, 630, 730) elektrisch isoliert; und wobei die wenigstens eine Gate-Struktur (444, 445, 544, 545, 644, 645, 744, 745) und die Gate-Kontakte der ersten Transistorkomponente (320, 420, 520, 620, 720) sowie der zweiten Transistorkomponente (330, 430, 530, 630, 730) einen gemeinsamen Film-Stack umfassen und mittels gemeinsamer Prozesssequenzen hergestellt sind.
Description
- Hintergrund der Erfindung
- Technisches Gebiet
- Die vorliegende Erfindung betrifft das Gebiet von Galliumnitrid(GaN)-Komponenten und integrierten Schaltungen. Insbesondere bezieht sich die Erfindung auf eine Struktur und ein Verfahren zur Isolation elektrischer Komponenten in einer integrierten Halbleiterschaltung.
- Beschreibung des Standes der Technik
- Galliumnitrid(GaN)-Halbleiterkomponenten werden zunehmend bevorzugt wegen ihrer Fähigkeit, hohe Frequenz zu schalten, hohe Ströme zu tragen, und hohe Spannungen zu unterstützen. Die Entwicklung dieser Komponenten wurde grundsätzlich auf das Gebiet von Leistung/HF-Applikationen ausgelegt. Komponenten, die für diese Applikationsfelder hergestellt sind, basieren auf allgemeinen Komponentenstrukturen, die eine hohe Elektronenbeweglichkeit aufweisen und die auch häufig unter der Bezeichnung von Heterojunction Field Effect Transistors (HFET), High Electron Mobility Transistors (HEMT) oder Modulation Doped Field Effect Transistors (MODFET) geführt werden. Diese Typen von Komponenten können typischerweise hohen Spannungen, beispielsweise 30 V bis 2000 Volt widerstehen, während sie bei hohen Frequenzen, beispielsweise 100 kHz bis 100 GHz arbeiten.
- Eine GaN-HEMT-Komponente schließt einen Stickstoffhalbleiter mit wenigstens zwei Stickstoff-Layern (Stickstoff-Schichten) ein. Verschiedene Materialien auf dem Halbleiter oder auf einem Buffer-Layer (Zwischenschicht) sorgen dafür, dass die Ebenen verschiedene Bandlücken haben. Die unterschiedlichen Materialien in benachbarten Stickstoff-Layers verursachen auch eine Polarisation, die zu einem leitfähigen zweidimensionalen Elektronengas(2DEG)-Gebiet nahe dem Übergang zwischen den beiden Layers beiträgt, insbesondere in dem Layer mit der schmäleren Bandlücke.
- Die Stickstoff-Layer, die eine Polarisation verursachen, schließen typischerweise eine Barrier-Layer (Sperrschicht) aus AlGaN benachbart zu einem Layer aus GaN ein, um das 2DEG einzuschließen, welches einer Ladung erlaubt, durch die Komponente zu fließen. Dieses Barrier-Layer könnte dotiert oder undotiert sein. Weil die 2DEG-Region unter dem Gate bei einer Null Gate-Vorspannung existiert, sind die meisten Stickstoffkomponenten „normally on“ oder Verarmungs(depletion)modekomponenten. Wenn die 2DEG-Region unter dem Gate verarmt (entfernt) ist, wobei eine Gate-Vorspannung von Null angelegt ist, kann die Komponente auch eine Anreicherungsmodekomponente sein. Anreicherungsmodekomponenten sind normalerweise aus und sind bevorzugt wegen der zusätzlichen Sicherheit, die diese bieten, und weil sie einfacher mit einfachen, kosteneffizienten Ansteuerschaltungen zu steuern sind. Eine Anreicherungsmodekomponente benötigt eine positive Vorspannung, die an das Gate angelegt wird, um Strom zu leiten.
- Integrierte Schaltungen (ICs) bestehen aus Komponenten, die benachbart zueinander angeordnet sind. Solche Komponenten könnten sich untereinander beeinflussen, wenn diese nicht elektrisch isoliert sind, und so verhindern, dass das IC ordnungsgemäß funktioniert.
-
1(a) und1(b) illustrieren ein Beispiel einer konventionellen integrierten Schaltung mit zwei Komponenten10 und20 mit einem Isolationsgebiet30a ,30b , welches dazwischen angeordnet ist. Das Isolationsgebiet30a ,30b ist vorgesehen, um bewusst das 2DEG zu entfernen, um die parasitäre Kapazität zu minimieren. Wie dargestellt, enthält die Komponente10 Drain11 , Gate12 und Source13 . Gleichartig enthält die Komponente20 Drain21 , Gate22 und Source23 . Das Isolationsgebiet30a ,30b trennt Komponente10 und Komponente20 elektrisch, so dass die Source13 der Komponente10 und die Source23 der Komponente20 auf unterschiedlichen Potentialen sein werden. - Bei klassischen Herstellungsmethoden ist das Isolationsgebiet
30a ,30b ausgebildet durch entweder Entfernung der leitfähigen Layers durch Ätzen, wie in1(a) gezeigt, oder durch Umwandlung der leitenden Layers in isolierende Layers durch Ionenimplantation, wie in1(b) gezeigt. Wie weiter dargestellt, ist das Isolationsgebiet30a ,30b getrennt durch einen Abstand von LISO. In Galliumnitrid(GaN)-basierten Materialien könnte die Isolationsdurchbruchspannung proportional zu LISO mit 50 - 200 V pro µm sein. - Isolationsstrukturen sind typischerweise hergestellt mit einer speziellen Maske, wie in den
2(a) und2(b) gezeigt. In2 (a) verwendet ein Ätzen der Isolation, um ein Isolationsgebiet 50c zu erzeugen, typischerweise C12-basiertes, BC13-basiertes oder Argon-basiertes Plasma. In2(b) sind die zur Isolation implantierten Arten50 typischerweise Eisen (Fe), Magnesium (Mg), Sauerstoff (O) oder Stickstoff (N). Zur Herstellung eines Isolationsgebietes 50c, 50d durch Ätzen oder Ionenimplantation wird eine hierfür bestimmte Isolationsmaske benutzt, um ein strukturiertes Photoresist40 auf die Oberfläche des Wafers aufzutragen. Das Isolationsgebiet 50c, 50d ist freigelegt, während Komponentenregionen der Komponente10 und der Komponente20 mit dem Photoresist40 abgedeckt sind. - Die existierenden Verfahren zur Herstellung einer Isolationsstruktur leiden an einer Anzahl von Nachteilen, einschließlich: (1) Benötigen eine hierfür bestimmte Maske mit den entsprechenden Verfahrensschritten, welche die Kosten erhöhen; (2) Isolation durch Ätzen, die in einer geätzten Oberfläche mit hohen Leckströmen resultieren kann; und (3) Isolation durch Ionenimplantation, in welcher der Widerstand des Isolationsgebiets nach dem Hochtemperaturprozess abnehmen kann.
- Entsprechend wäre es wünschenswert, ein Verfahren zur Herstellung einer Isolationsstruktur zur Verfügung zu stellen, welches keine dedizierte Maske benötigt, in einer Struktur mit reduzierten Leckströmen resultiert und nicht unter einer Abnahme der Widerstandsfähigkeit des Isolationsgebietes leidet.
- D1:
US 2011 / 0 254 056 A1 US 2008/0 143 421 A1 - ZUSAMMENFASSUNG DER ERFINDUNG
- Ausführungsbeispiele, die unten beschrieben sind, adressieren die oben diskutierten Probleme und andere Probleme durch Bereitstellung eines Herstellungsverfahrens von GaN-Halbleiterkomponenten, die eine Isolationsregion zwischen zwei oder mehreren Transistorkomponenten einschließen.
- Die integrierte Halbleiterkomponente, die hier offenbart wird, schließt ein Substrat-Layer, ein Buffer-Layer geformt auf dem Substrat-Layer, ein Galliumnitrid-Layer geformt auf dem Buffer-Layer, und ein Barrier-Layer geformt auf dem Galliumnitrid-Layer ein. Weiterhin sind Ohmsche Kontakte für eine Mehrzahl von Transistorkomponenten auf dem Barrier-Layer ausgeformt. Konkreterweise ist eine Mehrzahl von ersten Ohmschen Kontakten für die erste Transistorkomponente ausgeformt und auf einen ersten Abschnitt der Oberfläche des Barrier-Layers, und eine Mehrzahl von zweiten Ohmschen Kontakte für die zweite Transistorkomponente ist ausgeformt auf einem zweiten Abschnitt der Oberfläche des Barrier-Layers. Zusätzlich sind eine oder mehrere Gate-Strukturen geformt auf einem dritten Abschnitt der Oberfläche des Barriere-Layers zwischen der ersten und zweiten Transistorkomponente. Bevorzugt formen die Gate-Strukturen und die Abstände zwischen den Gate-Strukturen und den Source-Kontakten der Transistorkomponenten zusammen ein Isolationsgebiet, der elektrisch die erste Transistorkomponente von der zweiten Transistorkomponente isoliert. Weiterhin hat die eine oder mehrere Gate-Strukturen denselben Film-Stack und dieselbe Prozesssequenz wie Gate-Kontakte der ersten und zweiten Transistorkomponenten.
- Figurenliste
- Die Eigenschaften, Gegenstände und Vorteile der vorliegenden Offenbarung werden besser verständlich durch die detaillierte Beschreibung, welche unten ausgeführt ist, in Verbindung mit den Zeichnungen, in denen gleiche Bezugszeichen entsprechende Elemente charakterisieren und in denen:
-
1(a) zeigt eine Schnittansicht einer konventionellen integrierten Schaltung mit einer Isolation geformt durch Ätzen aktiver Layers. -
1(b) illustriert eine Schnittansicht einer konventionellen integrierten Schaltung mit einer Isolation geformt durch Ionenimplantation in das EPI. -
2(a) illustriert eine Schnittansicht einer konventionellen integrierten Schaltung mit einem Isolationsgebiet geformt durch Wegätzen aktiver Layers unter Verwendung einer speziellen Maske. -
2(b) zeigt eine Schnittansicht einer konventionellen integrierten Schaltung mit einem Isolationsgebiet geformt durch Implantieren von Ionen in die aktiven Layers unter Verwendung einer speziellen Maske. -
3 ist eine integrierte Schaltung mit einer Isolationsstruktur entsprechend einer ersten Ausführungsform der Erfindung. -
4 ist eine integrierte Schaltung mit einer Isolationsstruktur entsprechend einer zweiten Ausführungsform der Erfindung. -
5 ist eine integrierte Schaltung mit einer Isolationsstruktur entsprechend einer dritten Ausführungsform der Erfindung. -
6 ist eine integrierte Schaltung mit einer Isolationsstruktur entsprechend einer vierten Ausführungsform der Erfindung. -
7(a) -7(d) zeigen ausgewählte Verarbeitungsschritte zur Herstellung der Isolationsstruktur von6 . - Die Figuren sind nicht zwingend maßstabsgetreu gezeichnet und die Elemente ähnlicher Strukturen oder Funktionen sind im Allgemeinen durch gleiche Bezugszeichen für darstellerische Zwecke durch die Figuren gekennzeichnet. Die Figuren sind nur dazu gedacht, die Beschreibung der verschiedenen hierin beschriebenen Ausführungsformen zu vereinfachen; die Figuren beschreiben nicht jeden Aspekt der technischen Lehre, die hierin offenbart ist, und beschränken nicht den Schutzbereich der Ansprüche.
- DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
- In der folgenden detaillierten Beschreibung wird auf bestimmte Ausführungsformen Bezug genommen. Diese detaillierte Beschreibung ist lediglich beabsichtigt, einem Fachmann Details zur Ausführung bevorzugter Aspekte der hier dargestellten technischen Lehre beizubringen. Daher sind Kombinationen von Merkmalen, die in der folgenden detaillierten Beschreibung offenbart sind, nicht zwingenderweise zur Ausführung der technischen Lehre im breitesten Sinne notwendig und werden stattdessen lediglich erläutert, um besonders repräsentative Beispiele der vorliegenden technischen Lehren zu zeigen. Es soll verstanden werden, dass andere Ausführungsformen verwendet werden können und dass verschiedene strukturelle, logische und elektrische Änderungen gemacht werden könnten.
-
3 stellt eine Galliumnitrid(GaN)-Halbleiterkomponente300 dar, mit einer Isolationsstruktur340 entsprechend einer ersten Ausführungsform der vorliegenden Erfindung. Die integrierte Halbleiterkomponente300 ist geformt auf einem Substrat311 , welches zum Beispiel Silicium (Si), Siliciumcarbid (SiC) oder Saphir umfassen könnte. Ein Buffer-Layer312 ist ausgebildet auf dem Substrat-Layer311 und trennt den Substrat-Layer311 von einem Galliumnitrid(GaN)-Layer313 . In der beispielhaften Ausführungsform ist der Galliumnitrid(GaN)-Layer313 typischerweise undotiert und hat eine Dicke von 0,5 bis 10 µm. Ein Barrier-Layer314 ist ausgebildet über und im Verbindung mit dem Galliumnitrid(GaN)-Layer313 . Weiterhin ist der Barrier-Layer314 ausgeformt auf Aluminiumgalliumnitrid (AIGaN) und ist typischerweise undotiert und hat eine Dicke von 50 Å zu 300 Å mit einer Aluminium(Al)-Zusammensetzung von 10 % bis 35%. - Die integrierte Halbleiterkomponente
300 enthält Komponenten320 und330 , die Ohmschen Kontakte321 und331 enthalten, welche die Drains der Komponenten formen. Ohmsche Kontakte323 und333 formen die Sources der Komponenten320 und330 und Gates322 und332 sind vorgesehen zwischen den Drains321 ,331 und den Sources323 ,333 der Komponenten320 ,330 . Zusätzlich ist die Gate-Struktur341 vorgesehen zwischen den Komponenten320 und330 und hat denselben Film-Stack und dieselben Prozesssequenzen wie Gate322 der Komponente320 und Gate332 der Komponente330 . Die Gate-Struktur341 zusammen mit Abstand342 und Abstand343 formen die Isolationsstruktur340 entsprechend der Erfindung. Die Isolationsstruktur340 isoliert die Komponenten320 und330 elektrisch. - In der beispielhaften Ausführungsform ist die Gate-Struktur
341 bevorzugt vorgespannt zu der negativsten Spannung in der Schaltung, einschließlich der beiden Komponenten320 ,330 und dem Gate-Treiber. Unter der Annahme, dass alle Komponenten in der Schaltung sind Enhancement Mode (E-Mode)-Komponenten sind, kann die Gate-Struktur341 zu Masse verbunden werden. Auch in einer Ausführungsform, wo Komponente320 und Komponente330 eine Halbbrücke bilden, und wenn Komponente320 die Low Side und Komponente330 die High Side der Halbbrückenschaltung darstellen, kann die Gate-Struktur341 verbunden werden mit der Source323 der Komponente320 . Wenn die Schaltung300 eine Depletion-Mode(D-Mode)-Komponente enthält, kann die Gate-Struktur341 mit dem negativen Spannungsgenerator kurzgeschlossen werden. Wenn die Komponente320 auf eine hohe Spannung bezogen wird (d. h. die Source323 ist auf einem höheren Potential als die Source333 der Komponente330 ), dann tragen die Elektrode341 und Abstand342 das Spannungsdifferential zwischen der Source323 in der Komponente320 und der Source333 in der Komponente330 . Der Abstand342 zwischen den Sources323 und333 bestimmt die maximale Isolationsspannung einer Komponente320 . Typischerweise können 50 - 200 Volt pro µm in GaN-basierten Materialien unterstützt werden. In ähnlicher Weise, wenn Komponente330 auf eine hohe Spannung bezogen ist, bestimmt der Abstand343 zwischen der Gate-Struktur341 und der Source333 die maximale Isolationsspannung der Komponente330 . - Vorteilhafterweise ist die Isolation mit einer hierfür bestimmten Isolationsmaske hergestellt, sowie hiermit verbundenen Verfahrensschritten im Zusammenhang mit der vorliegenden Erfindung. Konsequenterweise hat die Isolation der vorliegenden Erfindung geringere Herstellungskosten als die geätzte oder ionenimplantierte Isolation, welche oben in Bezug auf die Herstellungsmethode nach dem Stand der Technik diskutiert wurde. Zusätzlich hat die Isolation der erfindungsgemäßen Komponente
300 eine geringere Leckage als eine geätzte Isolation oder ionenimplantierte Isolation. -
4 zeigt eine Galliumnitrid(GaN)-Halbleiterkomponente400 mit einer Isolationsstruktur440 entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung. Die integrierte Halbleiterkomponente400 ist ausgeformt auf einem Substrat411 , welches zum Beispiel Silicium (Si), Siliciumcarbid (SiC) oder Saphir umfassen könnte. Ein Buffer-Layer412 ist ausgeformt über dem Substrat-Layer411 und trennt den Substrat-Layer411 von dem Galliumnitrid(GaN)-Layer413 , der ausgeformt über dem Buffer-Layer412 ist. Vorzugsweise ist der Galliumnitrid(GaN)-Layer413 typischerweise undotiert und hat eine Dicke von 0,5 bis 10 µm. Ein Barrier-Layer414 ist ausgeformt über und in Verbindung mit dem Galliumnitrid(GaN)-Layer413 . In der beispielhaften Ausführungsform ist ein Barrier-Layer414 ausgeformt aus AlGaN und ist typischerweise undotiert mit einer Dicke von 50 Å bis 300 Å und mit einer Aluminium(Al)-Zusammensetzung von 10 % bis 35 %. - Die Halbleiterkomponente
400 schließt Komponenten420 und430 ein. Die Ohmschen Kontakte421 ,431 formen die Drains der Komponenten420 und430 und Ohmsche Kontakte423 und433 formen die Sources der Komponenten420 und430 . Weiterhin sind Gates422 und432 vorgesehen zwischen den Drains421 ,431 und den Sources423 ,433 der Komponenten420 ,430 . Zusätzlich sind Gate-Strukturen444 und445 zwischen den Komponenten420 und430 vorgesehen. Die Gate-Strukturen444 und445 haben denselben Film-Stack und dieselben Prozesssequenzen wie die Gates422 und432 der Komponenten420 und430 . In der beispielhaften Ausführungsform der4 ist ein Ohmscher Kontakt441 vorgesehen zwischen den Gate-Strukturen444 und445 . Der Abstand442 ist vorgesehen zwischen den Gate-Strukturen444 und der Source423 der Komponente420 und Abstand443 ist vorgesehen zwischen der Gate-Struktur445 und der Source433 der Komponente430 . Zusammen formen die Gate-Strukturen444 und445 , Ohmscher Kontakt441 und Abstände442 und443 die Isolationsstruktur440 der Halbleiterkomponente400 entsprechend der Ausführungsform der Erfindung, welche die Komponenten420 und430 elektrisch isolieren. - In der Ausführungsform der Erfindung, die in
4 dargestellt sind, sind die Gate-Strukturen444 und445 bevorzugt Enhancement-Mode(Anreicherungsmode)-Strukturen. Vorzugsweise sind die Gate-Struktur444 , Gate-Struktur445 und der Ohmsche Kontakt441 floatend und nicht an irgendeine externe Vorspannung angeschlossen. Alternativ sind die Gate-Struktur444 , Gate-Struktur445 und der Ohmsche Kontakt441 miteinander kurzgeschlossen und mit der niedrigsten Referenzspannung der Schaltung400 verbunden. Wenn an der Komponente420 eine höhere Spannung als an der Komponente430 anliegt, ist die Gate-Struktur444 invers vorgespannt und unterstützt ein Spannungsdifferential über den Abstand442 , welcher verhindert, dass die Komponente430 beeinflusst wird durch die hohe Spannung an der Komponente430 . Der Abstand442 bestimmt die maximale Isolationsspannung der Komponente420 (d. h. bei etwa 50 bis 200 V pro µm in GaN-basierten Materialien). In ähnlicher Weise, wenn die Komponente430 eine hohe Spannung erfährt, bestimmt der Abstand443 die maximale Isolationsspannung. - Es ist bevorzugt, wenn die beispielhafte Komponente
400 der Erfindung, die in4 dargestellt ist, dieselben Vorteile wie die erste Ausführungsform aufweist. Das Isolationsgebiet440 ist ausgebildet ohne eine spezielle Isolationsmaske und die zugehörigen Prozessschritte, hat geringere Verarbeitungskosten als geätzte oder ionenimplantierte Isolation und hat geringere Leckage als geätzte oder ionenimplantierte Isolation. -
5 zeigt eine Galliumnitrid(GaN)-Halbleiterkomponente500 mit einer Isolationsstruktur540 entsprechend einer dritten Ausführungsform der vorliegenden Erfindung. In der beispielhaften Ausführungsform ist die integrierte Halbleiterkomponente500 geformt auf einem Substrat511 , welches beispielsweise Silicium (Si), Siliciumcarbid (SiC) oder Saphir umfassen könnte. Ein Buffer-Layer512 ist geformt auf einem Substrat511 und trennt den Substrat-Layer511 von dem Galliumnitrid(GaN)-Layer513 geformt auf dem Buffer-Layer512 . Der Galliumnitrid(GaN)-Layer513 ist typischerweise undotiert und hat eine Dicke von 0,5 bis 10 µm. Ein Barrier-Layer514 ist geformt über und in Kontakt mit dem Galliumnitrid(GaN)-Layer513 . Barrier-Layer514 ist geformt aus AlGaN und ist typischerweise undotiert und hat eine Dicke von 50 Å zu 300 Å. Bevorzugt hat der Barrier-Layer514 eine Aluminium(Al)-Zusammensetzung von 10 % bis 35 %. - Komponenten
520 und530 haben Drain-Kontakte521 und531 , Source-Kontakte523 und533 , Gates522 und532 angeordnet zwischen den entsprechenden Drains521 ,531 und Sources523 ,533 . Weiterhin sind die Gate-Strukturen544 und545 angeordnet zwischen den Komponenten520 und530 , mit Gate-Struktur544 benachbart zur Source523 der Komponente520 und Gate-Struktur545 benachbart zur Source533 der Komponente530 . Die Gate-Strukturen544 und545 haben denselben Film-Stack und sind ausgeformt durch denselben Prozess wie Gate522 der Komponente520 und Gate532 der Komponente530 . Die Gate-Strukturen544 und545 und Abstand542 zwischen den Gate-Strukturen bilden zusammen die Isolationsstruktur540 der Komponente500 entsprechend der beispielhaften Ausführungsform dargestellt in5 . Die Isolationsstruktur540 isoliert elektrisch die Komponente520 und Komponente530 . - Wie in der Ausführungsform dargestellt in
4 und oben beschrieben, sind die Gate-Strukturen544 und545 bevorzugt Anreicherungsmode-Gates. In einer Ausführungsform ist die Gate-Struktur544 kurzgeschlossen zu der Source523 der Komponente520 , und Gate-Struktur545 ist kurzgeschlossen zu der Source533 der Komponente530 . Wenn Komponente520 eine höhere Spannung als die Komponente530 erfährt, dann wird die Gate-Struktur545 invers vorgespannt und trägt ein Spannungsdifferential über den Abstand542 , welcher verhindert, dass die Komponente530 durch die Komponente520 beeinflusst wird. Wenn die Komponente530 eine höhere Spannung als die Komponente520 erfährt, ist die Gate-Struktur544 invers vorgespannt und trägt ein Spannungsdifferential über den Abstand542 , verhindernd, dass die Komponente520 von der Komponente530 beeinflusst wird. Der Abstand542 zwischen den Gate-Strukturen544 und545 bestimmt die maximale Isolationsspannung zwischen den Komponenten520 und530 mit 50 bis 200 Volt pro µm in GaN-basierten Materialien. In einer Ausführungsform können die Gate-Strukturen544 und545 in dem Isolationsbereich540 verbunden werden zur Source523 der Komponente520 und Source533 der Komponente530 , die nicht zu irgendeiner externen Spannungsreferenz verbunden werden brauchen. In einer Verbesserung der Ausführungsform ist es möglich, die Gate-Strukturen544 und545 zu der niedrigsten Spannungsreferenz der Komponente500 zu verbinden. - Die Komponente
500 dargestellt in5 hat dieselben Vorteile wie die erste und zweite oben diskutierte Ausführungsform in Bezug auf die3 und4 . Das Isolationsgebiet540 ist geformt ohne eine hierfür bestimmte Isolationsmaske und den zugehörigen Verfahrensschritten, hat niedrigere Herstellungskosten als die geätzte oder ionenimplantierte Isolation und hat niedrigere Leckagen als geätzte Isolation und ionenimplantierte Isolation. Zusätzlich benötigt die Komponente500 nur einen Abstand542 , was bedeutet, dass das Isolationsgebiet540 weniger Fläche benötigt und Kosten reduziert. Weiterhin brauchen in der dritten Ausführungsform der Erfindung die Gate-Strukturen544 und545 nicht zu einer externen Spannungsreferenz verbunden werden. -
6 illustriert eine Galliumnitrid(GaN)-Halbleiterkomponente600 mit einer Isolationsstruktur640 entsprechend einer vierten Ausführungsform der vorliegenden Erfindung. Die integrierte Halbleiterkomponente600 ist ähnlich zur Komponente500 , welche in der5 dargestellt ist, mit der Ausnahmen, dass es ein Gebiet643 gibt, oder eine Öffnung, bei der oberflächenleitfähige Layers und das zweidimensionale Elektronengas (2DEG) des Galliumnitrid(GaN)-Layers613 entfernt ist durch wahlweise Ätzen oder Ionenimplantation. - Wie dargestellt, ist die Komponente
600 geformt auf einem Substrat611 mit einem Buffer-Layer612 , der den Substrat-Layer611 von dem Galliumnitrid(GaN)-Layer613 trennt. Ein Barrier-Layer614 ist geformt auf dem GaN-Layer613 und umfasst AlGaN und ist typischerweise undotiert mit einer Dicke von 50 Å bis 300 Å und einer Aluminium(Al)-Zusammensetzung von 10 % bis 35 %. Komponente620 schließt Drain621 , Gate622 und Source623 ein. Die Komponente630 schließt Drain631 , Gate632 und Source633 ein. Die Gate-Strukturen644 und645 haben denselben Film-Stack und dieselbe Prozesssequenz wie Gate622 und Gate632 . Vorzugsweise ist die Gate-Struktur644 kurzgeschlossen mit der Source623 , und die Gate-Struktur645 ist kurzgeschlossen mit der Source633 . Der Abstand642 ist vorgesehen zwischen den Gate-Strukturen644 und645 , und der Bereich643 ist geformt zwischen dem Abstand642 durch Entfernung der oberflächenleitfähigen Layer (z. B. Barrier-Layer614 ) und dem zweidimensionalen Elektronengas (2DEG) von GaN-Layer613 bei wahlweise Ätzen oder Ionenimplantation. Die Gate-Strukturen644 und645 , Abstand642 , und Bereich643 bilden gemeinschaftlich die Isolationsstruktur640 , welche die Komponenten620 und630 isolieren. - Wie oben diskutiert, ist die Komponente
600 ähnlich zu der in Komponente500 , dargestellt in5 , mit der Ausnahme, dass eine geätzte oder implantierter Region643 zwischen den beiden Gate-Strukturen644 und645 vorgesehen ist. Wegen der Region643 hat die Komponente600 eine niedrigere Leckage als die Komponente500 . Zusätzlich ist es möglich, den Abstand zwischen den beiden Gate-Strukturen644 und645 zu reduzieren. Der Isolationsbereich643 kann geformt werden durch Wegätzen der aktiven Layer, bei Ionenimplantation, oder durch selbstausgerichtete Isolationsformierung, wie in der anhängigen US Provisional Application Nr.61/843,804 US 2015/0 008 442 A1 -
7(a) bis7(d) illustrieren eine beispielhafte Methode zur Herstellung einer GaN-Halbleiterkomponente600 , dargestellt in6 und oben beschrieben. In diesem Ausführungsbeispiel ist die Isolationsregion740 der Halbleiterkomponente geformt durch eine selbstausrichtende Isolationstechnik. Insbesondere zeigt die7(a) die Ausformung einer startenden EPI-Struktur, die einschließt ein Substrat711 , ein Buffer-Layer712 , einen GaN-Layer713 und einen Barrier-Layer714 . Es ist bevorzugt, dass die Anlagerung durch irgendeine konventionelle Anlagerungstechnik vorgenommen werden kann, wie Atomic Layer Deposition oder Plasma Enhanced Chemical Vapor Deposition oder ähnliche. Weiterhin illustriert die7(b) die Struktur nach der Anlagerung eines dielektrischen Layers715 (dielektrische Schicht) und nach der Durchführung einer Kontaktmaskierung und Ätzens. Vorzugsweise ist der dielektrische Layer715 ein dielektrischer Film, wie beispielsweise Si3N4.7(c) illustriert die Struktur nach der Anlagerung von Kontaktmetall-Layern (z. B. Photoresist717 ), Kontaktmetallmaske und Metallätzen.7(d) illustriert die Komponente, nachdem das Photoresist717 entfernt und die Gate-Strukturen744 und745 geformt sind. Wie gezeigt, schließt die resultierende Halbleiterkomponente Transistorkomponente720 mit Drain, Gate und Source-Kontakten721 - 723 und Transistorkomponente730 mit Drain, Gate und Source-Kontakten731 - 733 ein. Das Isolationsgebiet743 oder die Öffnung, wo oberflächenleitfähige Layers und das zweidimensionale Elektronengas (2DEG) des Galliumnitrid(GaN)-Layers713 gebildet sind wird entweder durch Ätzen oder Ionenimplantation hergestellt. Vorteilhafterweise ist die Isolationsstruktur740 geformt ohne eine spezielle Maske. - Die obige Beschreibung und Zeichnungen sind nur veranschaulichend für spezielle Ausführungsformen, die die hierin beschriebenen Eigenschaften und Vorteile haben. Modifikationen und Ersetzungen von spezifischen Prozessbedingungen könnten gemacht werden. Entsprechend sind die Ausführungsformen der Erfindung nicht limitierend durch die vorstehende Beschreibung und Zeichnungen.
Claims (20)
- Eine integrierte Halbleiterkomponente, umfassend: - ein Buffer-Layer (312, 412, 512, 612, 712) angeordnet auf einem Substrat-Layer (311, 411, 511, 611, 711); - ein Galliumnitrid-Layer (313, 413, 513, 613, 713), angeordnet auf dem Buffer-Layer (312, 412, 512, 612, 712); - ein Barrier-Layer (314, 414, 514, 614, 714), angeordnet auf dem Galliumnitrid-Layer (313, 413, 513, 613, 713); - eine Mehrzahl von ersten Komponentenkontakten (321, 322, 323, 421, 422, 423, 521, 522, 523, 621, 622, 623, 721, 722, 723) für eine erste Transistorkomponente (320, 420, 520, 620, 720), geformt auf einem ersten Abschnitt einer freiliegenden Oberfläche des Barrier-Layers (314, 414, 514, 614, 714), wobei die Mehrzahl der ersten Komponentenkontakte (321, 322, 323, 421, 422, 423, 521, 522, 523, 621, 622, 623, 721, 722, 723) Source, Gate und Drain-Kontakte für die erste Transistorkomponente (320, 420, 520, 620, 720) umfassen; - eine Mehrzahl von zweiten Komponentenkontakten (331, 332, 333, 431, 432, 433, 531, 532, 533, 631, 632, 633, 731, 732, 733) für eine zweite Transistorkomponente (330, 430, 530, 630, 730), geformt auf einem zweiten Abschnitt der freiliegenden Oberfläche des Barrier-Layers (314, 414, 514, 614, 714), wobei die Mehrzahl der zweiten Komponentenkontakten (331, 332, 333, 431, 432, 433, 531, 532, 533, 631, 632, 633, 731, 732, 733) Source, Gate und Drain-Kontakte für die zweite Transistorkomponente (330, 430, 530, 630, 730) umfassen; - wenigstens eine Gate-Struktur (444, 445, 544, 545, 644, 645, 744, 745), geformt auf einem dritten Abschnitt der Oberfläche des Barrier-Layers (314, 414, 514, 614, 714), wobei die Gate-Struktur (444, 445, 544, 545, 644, 645, 744, 745) zwischen der Mehrzahl der ersten Komponentenkontakte und der Mehrzahl der zweiten Komponentenkontakte angeordnet ist, um einen Isolationsbereich (340, 440, 540, 640, 740) der integrierten Halbleiterkomponente zu formen, welcher die erste Transistorkomponente (320, 420, 520, 620, 720) von der zweiten Transistorkomponente (330, 430, 530, 630, 730) elektrisch isoliert; und wobei die wenigstens eine Gate-Struktur (444, 445, 544, 545, 644, 645, 744, 745) und die Gate-Kontakte der ersten Transistorkomponente (320, 420, 520, 620, 720) sowie der zweiten Transistorkomponente (330, 430, 530, 630, 730) einen gemeinsamen Film-Stack umfassen und mittels gemeinsamer Prozesssequenzen hergestellt sind.
- Integrierte Halbleiterkomponente gemäß
Anspruch 1 , wobei die Gate-Struktur (444, 445, 544, 545, 644, 645, 744, 745) zwischen den entsprechenden Source-Kontakten der ersten (320, 420, 520, 620, 720) und zweiten (330, 430, 530, 630, 730) Transistorkomponenten angeordnet ist. - Integrierte Halbleiterkomponente gemäß
Anspruch 1 , wobei die Gate-Struktur (444, 445, 544, 545, 644, 645, 744, 745) elektrisch an einen Source-Kontakt von einem von der ersten Transistorkomponente (320, 420, 520, 620, 720) und der zweiten Transistorkomponente (330, 430, 530, 630, 730) gekoppelt ist. - Integrierte Halbleiterkomponente gemäß
Anspruch 1 , wobei die Gate-Struktur (444, 445, 544, 545, 644, 645, 744, 745) bei einer am meisten negativen Spannung in der integrierten Halbleiterkomponente vorgespannt ist. - Integrierte Halbleiterkomponente gemäß
Anspruch 4 , wobei das Barrier-Layer (314, 414, 514, 614, 714) eine Dicke zwischen 50 Å bis 300 Å aufweist. - Integrierte Halbleiterkomponente gemäß
Anspruch 1 , wobei das Galliumnitrid-Layer (313, 413, 513, 613, 713) undotiert ist und eine Dicke zwischen 0,5 und 10 µm aufweist. - Integrierte Halbleiterkomponente gemäß
Anspruch 1 , wobei das Barrier-Layer (314, 414, 514, 614, 714) AlGaN mit einer Aluminiumzusammensetzung von zwischen 10 % und 35 % des AlGaN umfasst. - Integrierte Halbleiterkomponente gemäß
Anspruch 1 , wobei die erste Transistorkomponente (320, 420, 520, 620, 720) und die zweite Transistorkomponente (330, 430, 530, 630, 730) benachbart sind. - Integrierte Halbleiterkomponente gemäß
Anspruch 1 , wobei das Barrier-Layer (314, 414, 514, 614, 714) zwischen der ersten Transistorkomponente (320, 420, 520, 620, 720) und der zweiten Transistorkomponente (330, 430, 530, 630, 730) durchgängig ist. - Integrierte Halbleiterkomponente umfassend: ein Buffer-Layer (312, 412, 512, 612, 712) angeordnet auf einem Substrat-Layer (311, 411, 511, 611, 711); ein Galliumnitrid-Layer (313, 413, 513, 613, 713), angeordnet auf dem Buffer-Layer (312, 412, 512, 612, 712); ein Barrier-Layer (314, 414, 514, 614, 714), angeordnet auf dem Galliumnitrid-Layer (313, 413, 513, 613, 713) eine Mehrzahl von ersten Komponentenkontakten für eine erste Transistorkomponente (320, 420, 520, 620, 720), geformt auf einem ersten Abschnitt einer freiliegenden Oberfläche des Barrier-Layers (314, 414, 514, 614, 714), wobei die Mehrzahl der ersten Komponentenkontakte Source-, Gate- und Drain-Kontakte für die erste Transistorkomponente (320, 420, 520, 620, 720) umfassen; eine Mehrzahl von zweiten Komponentenkontakten für eine zweite Transistorkomponente (330, 430, 530, 630, 730), geformt auf einem zweiten Abschnitt der freiliegenden Oberfläche des Barrier-Layers (314, 414, 514, 614, 714), wobei die Mehrzahl der zweiten Komponentenkontakte Source-, Gate- und Drain-Kontakte für die zweite Transistorkomponente (330, 430, 530, 630, 730) umfassen; ein Paar von Gate-Strukturen (444, 445, 544, 545, 644, 645, 744, 745), geformt auf einem dritten Abschnitt der Oberfläche des Barrier-Layers (314, 414, 514, 614, 714), wobei das Paar von Gate-Strukturen (444, 445, 544, 545, 644, 645, 744, 745) zwischen der Mehrzahl von ersten Komponentenkontakten und der Mehrzahl von zweiten Komponentenkontakten angeordnet ist, um einen Isolationsbereich (340, 440, 540, 640, 740) der integrierten Halbleiterkomponente zu formen, welcher elektrisch die erste Transistorkomponente von der zweiten Transistorkomponente (330, 430, 530, 630, 730) isoliert; und wobei das Paar von Gate-Strukturen (444, 445, 544, 545, 644, 645, 744, 745) und die Gate-Kontakte der ersten (320, 420, 520, 620, 720) und zweiten (330, 430, 530, 630, 730) Transistorkomponenten einen gemeinsamen Film-Stack umfassen und mittels gemeinsamer Prozesssequenzen hergestellt sind.
- Integrierte Halbleiterkomponente nach
Anspruch 10 , wobei das Paar von Gate-Strukturen (444, 445, 544, 545, 644, 645, 744, 745) zwischen den entsprechenden Source-Kontakten der ersten und zweiten (330, 430, 530, 630, 730) Transistorkomponenten angeordnet ist. - Integrierte Halbleiterkomponente nach
Anspruch 10 , weiter umfassend einen Ohmschen Kontakt, geformt auf dem dritten Abschnitt der Oberfläche des Barrier-Layers (314, 414, 514, 614, 714) zwischen dem Paar von Gate-Strukturen (444, 445, 544, 545, 644, 645, 744, 745), so dass das Paar von Gate-Strukturen (444, 445, 544, 545, 644, 645, 744, 745) und der Ohmsche Kontakt den Isolationsbereich (340, 440, 540, 640, 740) formen. - Integrierte Halbleiterkomponente nach
Anspruch 12 , wobei das Paar von Gate-Strukturen (444, 445, 544, 545, 644, 645, 744, 745) Anreicherungs-Mode-Strukturen sind. - Integrierte Halbleiterkomponente nach
Anspruch 13 , wobei das Paar von Gate-Strukturen (444, 445, 544, 545, 644, 645, 744, 745) und der Ohmsche Kontakt nicht elektrisch mit einer externen Vorspannung verbunden sind. - Integrierte Halbleiterkomponente nach
Anspruch 13 , wobei das Paar von Gate-Strukturen (444, 445, 544, 545, 644, 645, 744, 745) und der Ohmsche Kontakt miteinander kurzgeschlossen sind und zu einer niedrigsten Spannungsreferenz der integrierten Halbleiterkomponente verbunden sind. - Integrierte Halbleiterkomponente nach
Anspruch 10 , wobei das Paar von Gate-Strukturen (444, 445, 544, 545, 644, 645, 744, 745) jeweils benachbart zu den Source-Kontakten der ersten (320, 420, 520, 620, 720) und zweiten (330, 430, 530, 630, 730) Transistorkomponenten angeordnet sind und ein Isolationsfenster (340, 440, 540, 640, 740) zwischen dem Paar von Gate-Strukturen (444, 445, 544, 545, 644, 645, 744, 745) geformt ist. - Integrierte Halbleiterkomponente nach
Anspruch 16 , wobei das Isolationsfenster (340, 440, 540, 640, 740) in dem dritten Abschnitt der Oberfläche des Barrier-Layers (314, 414, 514, 614, 714) und einem Abschnitt des Galliumnitrid-Layers (313, 413, 513, 613, 713) unter dem dritten Abschnitt des Barrier-Layers (314, 414, 514, 614, 714) definiert ist. - Integrierte Halbleiterkomponente nach
Anspruch 17 , wobei das Isolationsfenster (340, 440, 540, 640, 740) durch Ätzen oder Ionenimplantation geformt ist, um ein zweidimensionales Elektronengas des Galliumnitrid-Layers (313, 413, 513, 613, 713) zu entfernen. - Integrierte Halbleiterkomponente nach
Anspruch 10 , wobei die erste Transistorkomponente und die zweite Transistorkomponente (330, 430, 530, 630, 730) benachbart sind. - Integrierte Halbleiterkomponente nach
Anspruch 10 , wobei das Barrier-Layer (314, 414, 514, 614, 714) zwischen der ersten Transistorkomponente (320, 420, 520, 620, 720) und der zweiten Transistorkomponente (330, 430, 530, 630, 730) durchgängig ist.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361843810P | 2013-07-08 | 2013-07-08 | |
US61/843,810 | 2013-07-08 | ||
PCT/US2014/045251 WO2015006133A1 (en) | 2013-07-08 | 2014-07-02 | Isolation structure in gallium nitride devices and integrated circuits |
Publications (3)
Publication Number | Publication Date |
---|---|
DE112014003169T5 DE112014003169T5 (de) | 2016-03-24 |
DE112014003169T8 DE112014003169T8 (de) | 2016-07-28 |
DE112014003169B4 true DE112014003169B4 (de) | 2021-01-21 |
Family
ID=52132184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112014003169.0T Active DE112014003169B4 (de) | 2013-07-08 | 2014-07-02 | Isolationsstruktur in Gallium Nitrid Komponenten und Integrierte Schaltungen |
Country Status (7)
Country | Link |
---|---|
US (1) | US9171911B2 (de) |
JP (1) | JP6381639B2 (de) |
KR (1) | KR102204777B1 (de) |
CN (1) | CN105359275B (de) |
DE (1) | DE112014003169B4 (de) |
TW (1) | TWI543368B (de) |
WO (1) | WO2015006133A1 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11515397B2 (en) | 2020-07-21 | 2022-11-29 | Globalfoundries U.S. Inc. | III-V compound semiconductor layer stacks with electrical isolation provided by a trap-rich layer |
TWI794650B (zh) * | 2020-09-24 | 2023-03-01 | 世界先進積體電路股份有限公司 | 半導體結構及其製作方法 |
US11469225B2 (en) | 2020-10-16 | 2022-10-11 | Globalfoundries U.S. Inc. | Device integration schemes leveraging a bulk semiconductor substrate having a <111 > crystal orientation |
US11552188B2 (en) | 2020-11-24 | 2023-01-10 | Vanguard International Semiconductor Corporation | High-voltage semiconductor structure |
US11569374B2 (en) | 2020-12-02 | 2023-01-31 | Globalfoundries U.S. Inc. | Implanted isolation for device integration on a common substrate |
CN115050820A (zh) * | 2021-01-12 | 2022-09-13 | 英诺赛科(苏州)半导体有限公司 | 半导体器件及其制造方法 |
US20230012738A1 (en) * | 2021-07-13 | 2023-01-19 | Analog Power Conversion LLC | Power device with partitioned active regions |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080143421A1 (en) * | 2006-12-14 | 2008-06-19 | Manabu Yanagihara | Bidirectional switch and method for driving bidirectional switch |
US20110254056A1 (en) * | 2010-04-16 | 2011-10-20 | Sanken Electric Co., Ltd. | Semiconductor device having transistor and rectifier |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6178175A (ja) * | 1984-09-25 | 1986-04-21 | Sony Corp | 半導体集積回路 |
JPH0322441A (ja) * | 1989-06-19 | 1991-01-30 | Nec Corp | 化合物半導体装置 |
JPH07153938A (ja) * | 1993-11-30 | 1995-06-16 | Nippon Steel Corp | 半導体装置 |
DE69531282T2 (de) | 1994-12-20 | 2004-05-27 | STMicroelectronics, Inc., Carrollton | Isolierung durch aktive Transistoren mit geerdeten Torelektroden |
US5834820A (en) | 1995-10-13 | 1998-11-10 | Micron Technology, Inc. | Circuit for providing isolation of integrated circuit active areas |
US6747503B2 (en) | 2002-04-08 | 2004-06-08 | Exar Corporation | CMOS transmission gate with high impedance at power off |
US20050040792A1 (en) * | 2003-08-18 | 2005-02-24 | Rajendran Nair | Method & apparatus for charging, discharging and protection of electronic battery cells |
US20090072243A1 (en) * | 2005-04-18 | 2009-03-19 | Kyoto University | Compound semiconductor device and method for fabricating compound semiconductor |
US7719058B2 (en) | 2005-10-12 | 2010-05-18 | Seliskar John J | Mixed-signal semiconductor platform incorporating fully-depleted castellated-gate MOSFET device and method of manufacture thereof |
US7521307B2 (en) * | 2006-04-28 | 2009-04-21 | International Business Machines Corporation | CMOS structures and methods using self-aligned dual stressed layers |
US20100117188A1 (en) | 2007-03-05 | 2010-05-13 | General Electric Company | Method for producing trench isolation in silicon carbide and gallium nitride and articles made thereby |
JP5526470B2 (ja) * | 2007-09-03 | 2014-06-18 | サンケン電気株式会社 | 窒化物系化合物半導体装置 |
JP5064321B2 (ja) | 2008-07-09 | 2012-10-31 | パナソニック株式会社 | 半導体装置 |
JP4984179B2 (ja) * | 2009-02-06 | 2012-07-25 | ソニー株式会社 | 半導体装置 |
JP2010245350A (ja) * | 2009-04-07 | 2010-10-28 | Toshiba Corp | 半導体装置 |
US8242510B2 (en) * | 2010-01-28 | 2012-08-14 | Intersil Americas Inc. | Monolithic integration of gallium nitride and silicon devices and circuits, structure and method |
US8368121B2 (en) | 2010-06-21 | 2013-02-05 | Power Integrations, Inc. | Enhancement-mode HFET circuit arrangement having high power and high threshold voltage |
TWI523148B (zh) * | 2010-10-22 | 2016-02-21 | 國立交通大學 | 提升高電子遷移率電晶體元件崩潰電壓的方法 |
US8378419B2 (en) * | 2010-11-22 | 2013-02-19 | International Business Machines Corporation | Isolation FET for integrated circuit |
JP2013041986A (ja) * | 2011-08-16 | 2013-02-28 | Advanced Power Device Research Association | GaN系半導体装置 |
US9385132B2 (en) * | 2011-08-25 | 2016-07-05 | Micron Technology, Inc. | Arrays of recessed access devices, methods of forming recessed access gate constructions, and methods of forming isolation gate constructions in the fabrication of recessed access devices |
US9214400B2 (en) * | 2011-08-31 | 2015-12-15 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor device with back gate isolation regions and method for manufacturing the same |
JP2013197315A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
US9245879B2 (en) * | 2012-06-29 | 2016-01-26 | Power Integrations, Inc. | Static discharge system |
US8946779B2 (en) * | 2013-02-26 | 2015-02-03 | Freescale Semiconductor, Inc. | MISHFET and Schottky device integration |
TWI615977B (zh) * | 2013-07-30 | 2018-02-21 | 高效電源轉換公司 | 具有匹配臨界電壓之積體電路及其製造方法 |
-
2014
- 2014-07-02 US US14/322,659 patent/US9171911B2/en active Active
- 2014-07-02 WO PCT/US2014/045251 patent/WO2015006133A1/en active Application Filing
- 2014-07-02 JP JP2016525384A patent/JP6381639B2/ja active Active
- 2014-07-02 KR KR1020157025430A patent/KR102204777B1/ko active IP Right Grant
- 2014-07-02 CN CN201480020252.9A patent/CN105359275B/zh active Active
- 2014-07-02 DE DE112014003169.0T patent/DE112014003169B4/de active Active
- 2014-07-07 TW TW103123323A patent/TWI543368B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080143421A1 (en) * | 2006-12-14 | 2008-06-19 | Manabu Yanagihara | Bidirectional switch and method for driving bidirectional switch |
US20110254056A1 (en) * | 2010-04-16 | 2011-10-20 | Sanken Electric Co., Ltd. | Semiconductor device having transistor and rectifier |
Also Published As
Publication number | Publication date |
---|---|
KR20160030073A (ko) | 2016-03-16 |
TW201511263A (zh) | 2015-03-16 |
DE112014003169T8 (de) | 2016-07-28 |
US20150008442A1 (en) | 2015-01-08 |
WO2015006133A1 (en) | 2015-01-15 |
JP6381639B2 (ja) | 2018-08-29 |
JP2016527716A (ja) | 2016-09-08 |
CN105359275A (zh) | 2016-02-24 |
CN105359275B (zh) | 2019-06-14 |
TWI543368B (zh) | 2016-07-21 |
DE112014003169T5 (de) | 2016-03-24 |
KR102204777B1 (ko) | 2021-01-20 |
US9171911B2 (en) | 2015-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112014003481B4 (de) | GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG | |
DE112014003169B4 (de) | Isolationsstruktur in Gallium Nitrid Komponenten und Integrierte Schaltungen | |
DE102009010174B9 (de) | Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement | |
DE112005000358B4 (de) | Bidirektionaler III-Nitrid-Schalter | |
DE102009018054B4 (de) | Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT | |
DE112005000223T5 (de) | Verbesserte Betriebsweise mit III-nitrierten Feldeffekttransistoren | |
DE102018116843B4 (de) | Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit | |
DE102015114791A1 (de) | Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist | |
DE102020105207A1 (de) | Stark dotierte vergrabene Schicht zum Reduzieren der MOSFET-AUS-Kapazität | |
DE112014003495T5 (de) | Gate mit selbstausgerichtetem Absatz für Anreicherungsmode-GaN-Transistoren | |
DE112009002330T5 (de) | Leistungs-Mosfet mit einem verspannten Kanal in einer Halbleiter-Heterostruktur auf Metallsubstrat | |
DE102013002986B4 (de) | Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung | |
DE102014105339A1 (de) | Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung | |
DE112018003057T5 (de) | Gan-transistor im anreicherungsmodus mit selektiven und nicht selektiven ätzschichten für verbesserte gleichförmigkeit der gan-spacerdicke | |
DE112012000612T5 (de) | lonenimplantierte und selbstjustierende Gate-Struktur für GaN-Transistoren | |
DE102015106185B4 (de) | Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers | |
DE112014003545T5 (de) | Integrierte Schaltung mit zusammenpassenden Schwellenspannungen und Verfahren zur Herstellung derselben | |
DE102019104424A1 (de) | Halbleitervorrichtung | |
DE102014118834A1 (de) | Halbleiterbauelement und Verfahren | |
DE102016115761A1 (de) | Halbleitervorrichtung | |
DE102021134457A1 (de) | Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung | |
DE102004024885B4 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102014102467B4 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE112014003175B4 (de) | Verfahren zur Herstellung einer selbstausrichtenden Isolation in Galliumnitrid-Komponenten und integrierten Schaltungen | |
DE102023118803A1 (de) | Integrierte Galliumnitrid-Transistoren mit hoher Elektronenbeweglichkeit im Verarmungs- und Anreicherungsmodus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0029150000 Ipc: H01L0021760000 |
|
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |