DE102014105339A1 - Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung Download PDF

Info

Publication number
DE102014105339A1
DE102014105339A1 DE102014105339.7A DE102014105339A DE102014105339A1 DE 102014105339 A1 DE102014105339 A1 DE 102014105339A1 DE 102014105339 A DE102014105339 A DE 102014105339A DE 102014105339 A1 DE102014105339 A1 DE 102014105339A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
field dielectric
region
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014105339.7A
Other languages
English (en)
Inventor
Marc Strasser
Karl-Heinz Gebhardt
Andreas Meiser
Till Schlösser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden & Co Kg De GmbH
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Publication of DE102014105339A1 publication Critical patent/DE102014105339A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

Eine Halbleitervorrichtung (100), die in einem Halbleitersubstrat (1000) gebildet ist, umfasst einen Isolationstrench (192) in dem Halbleitersubstrat (1000), um lateral benachbarte Komponenten (195) der Halbleitervorrichtung (100) zu isolieren. Eine laterale Isolationsschicht (190) ist in dem Isolationstrench (192) angeordnet. Die Halbleitervorrichtung (100) umfasst weiterhin einen Sourcebereich (110) und einen Drainbereich (120) sowie einen Bodybereich (130) und einen Driftbereich (140), gelegen zwischen dem Sourcebereich (110) und dem Drainbereich (120). Die Halbleitervorrichtung (100) umfasst zusätzlich eine Gateelektrode (150) benachbart zu wenigstens einem Teil des Bodybereiches (130) und eine Feldplatte (160) benachbart zu wenigstens einem Teil des Driftbereiches (140). Eine Felddielektrikumschicht (170) ist zwischen dem Driftbereich (140) und der Feldplatte (160) gelegen. Eine obere Oberfläche (173) der Felddielektrikumschicht (170) ist in einer größeren Höhe (h1), gemessen von einer ersten Hauptoberfläche (1100) des Halbleitersubstrates (1000), als eine obere Oberfläche (191) der lateralen Isolationsschicht (190) angeordnet.

Description

  • MOS-(Metall-Oxid-Halbleiter-)Leistungstransistoren oder MOS-Leistungsvorrichtungen, die allgemein in automobilen und industriellen Elektroniken verwendet werden, sollten einen niedrigen Einschaltwiderstand (Ron) haben, wenn sie eingeschaltet werden. In einem Ausschaltzustand sollten sie eine hohe Durchbruchspannungseigenschaft besitzen und hohen Source-Drain-Spannungen widerstehen. Beispielsweise sollte ein MOS-Leistungstransistor einer Drain-Source-Spannung Vds von einigen zehn bis einigen hundert oder sogar tausend Volt widerstehen bzw. diese aushalten, wenn er aus- bzw. abgeschaltet wird. Als ein weiteres Beispiel leiten MOS-Leistungstransistoren einen sehr großen Strom, der bis zu einigen hundert Amperes betragen kann, wenn eine Gate-Source-Spannung von etwa 2 bis 20 V angelegt ist, und dies bei einem niedrigen Spannungsabfall Vds.
  • In einer lateralen Leistungsvorrichtung wird ein Stromfluss hauptsächlich in einer Richtung parallel zu einer ersten Hauptoberfläche eines Halbleitersubstrates bewirkt. Im Allgemeinen verbessert in Leistungsvorrichtungen eine vorbestimmte Dicke der Isolationsschicht, die zwischen der Feldplatte und dem Silizium-Driftbereich gelegen ist, den Einschaltstrom bei einer bestimmten Durchbruchspannungseigenschaft bzw. -charakteristik.
  • Versuche wurden unternommen, um die Isolationsschicht zwischen der Feldplatte und dem Driftbereich zu verbessern.
  • Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung anzugeben, die jeweils obigen Forderungen genügen.
  • Diese Aufgabe wird erfindungsgemäß durch eine Halbleitervorrichtung mit den Merkmalen des Patentanspruches 1 bzw. 13 und durch ein Verfahren mit den Merkmalen des Patentanspruches 18 gelöst.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst eine in einem Halbleitersubstrat ausgebildete Halbleitervorrichtung einen Isolationstrench bzw. -graben in dem Halbleitersubstrat, um lateral angrenzende bzw. benachbarte Komponenten der Halbleitervorrichtung zu isolieren, wobei eine laterale Isolationsschicht in dem Isolationstrench angeordnet ist, einen Sourcebereich und einen Drainbereich und weiterhin einen Bodybereich und einen Driftbereich, angeordnet zwischen dem Sourcebereich und dem Drainbereich. Die Halbleitervorrichtung umfasst außerdem eine Gateelektrode, die benachbart zu wenigstens einem Teil des Bodybereiches ist, und eine Feldplatte, die benachbart zu wenigstens einem Teil des Driftbereiches ist, wobei eine Felddielektrikumschicht zwischen dem Driftbereich und der Feldplatte gelegen ist und eine obere Oberfläche der Felddielektrikumschicht in einer größeren Höhe, gemessen von einer ersten Hauptoberfläche des Halbleitersubstrates, als eine obere Oberfläche der lateralen Isolationsschicht angeordnet ist.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen Sourcebereich sowie einen Drainbereich, wobei ein Bodybereich und ein Driftbereich zwischen dem Sourcebereich und dem Drainbereich gelegen sind. Die Halbleitervorrichtung umfasst außerdem eine Gateelektrode benachbart zu wenigstens einem Teil des Bodybereiches und eine leitende Schicht in einer Schicht über der Gateelektrode, wobei die leitende Schicht mit einem Bereich bzw. einer Elektrode aus dem Sourcebereich und der Gateelektrode verbunden ist, wobei eine Felddielektrikumschicht zwischen dem Driftbereich und einem Teil der leitenden Schicht angeordnet ist, und wobei die Felddielektrikumschicht in Kontakt mit dem Driftbereich und dem Teil der leitenden Schicht ist.
  • Gemäß einem Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung in einem Halbleitersubstrat ein Bilden eines Isolationstrenches in dem Halbleitersubstrat und ein Bilden einer lateralen Isolationsschicht in dem Isolationstrench, um lateral benachbarte bzw. angrenzende Komponenten der Halbleitervorrichtung zu isolieren, ein Bilden eines Sourcebereiches und eines Drainbereiches, ein Bilden eines Bodybereiches und eines Driftbereiches, um zwischen dem Sourcebereich und dem Drainbereich gelegen zu sein, ein Bilden einer Gateelektrode benachbart zu wenigstens einem Teil des Bodybereiches, ein Bilden einer Feldplatte benachbart zu wenigstens einem Teil des Driftbereiches, ein Bilden einer Felddielektrikumschicht, um zwischen dem Driftbereich und der Feldplatte gelegen zu sein, wobei die Felddielektrikumschicht so gebildet wird, dass eine obere Oberfläche der Felddielektrikumschicht in einer größeren Höhe, gemessen von einer ersten Hauptoberfläche des Halbleitersubstrates, als eine obere Oberfläche bzw. Oberseite der lateralen Isolationsschicht angeordnet ist.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in der Offenbarung der Erfindung beinhaltet und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1 zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • 2 veranschaulicht eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem anderen Ausführungsbeispiel.
  • 3A und 3B zeigen Schnittdarstellungen von Halbleitervorrichtungen gemäß weiteren Ausführungsbeispielen.
  • 4A bis 4D zeigen Schritte eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • 5A bis 5D zeigen ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • 6 zeigt schematisch ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel dargestellt oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Variationen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elementen mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe "haben", "enthalten", "einschließen", "aufweisen" und ähnliche Begriffe sind offene Begriffe und geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten und bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Die Figuren und die Beschreibung veranschaulichen relative Do tierungskonzentrationen durch Angabe von "–" oder "+" nächst zu dem Dotierungstyp "n" oder "p". Beispielsweise bedeutet "n–" eine Dotierungskonzentration, die niedriger ist als die Dotierungskonzentration eines "n"-Dotierungsbereiches, während ein "n+"-Dotierungsbereich eine höhere Dotierungskonzentration als ein "n"-Dotierungsbereich hat. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene "n"-Dotierungsbereiche die gleiche oder verschiedene absolute Dotierungskonzentrationen haben. In den Figuren und der Beschreibung sind für ein besseres Verständnis oft die dotierten Teile als "p"- oder "n"-dotiert bezeichnet. Es ist klar zu verstehen, dass diese Bezeichnung keinesfalls begrenzend zu verstehen ist. Der Dotierungstyp kann willkürlich sein, solange die beschriebene Funktionalität erreicht wird. Weiterhin können in allen Ausführungsbeispielen die Dotierungstypen umgekehrt werden.
  • Der Ausdruck "elektrisch verbunden" beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Ausdruck "elektrisch gekoppelt" schließt ein, dass ein oder mehrere dazwischen liegende Elemente, die für eine Signalübertragung angepasst sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem Zustand vorzusehen.
  • Die Ausdrücke "Wafer", "Substrat" oder "Halbleitersubstrat", die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur, die eine Halbleiteroberfläche hat, einschließen. Wafer und Struktur sind so zu verstehen, dass sie Silizium, Silizium-Auf-Isolator (SOI), Silizium-Auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen einschließen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter kann ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß Ausführungsbeispielen der vorliegenden Anmeldung ist allgemein Siliziumkarbid (SiC) oder Galliumnitrid (GaN) ein weiteres Beispiel des Halbleitersubstratmaterials.
  • Der Ausdruck "vertikal", wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung beschreiben, die senkrecht zu der ersten Oberfläche des Halbleitersubstrates oder Halbleiterkörpers angeordnet ist.
  • Die Ausdrücke "lateral" und "horizontal", wie diese in dieser Beschreibung verwendet sind, sollen eine Orientierung parallel zu einer ersten Oberfläche des Halbleitersubstrates oder Halbleiterkörpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder eine Die bzw. eines Chips sein.
  • Allgemein kann zum Mustern von Materialschichten ein photolithographisches Verfahren verwendet werden, in welchem ein geeignetes Photoresistmaterial vorgesehen ist. Das Photoresistmaterial wird mittels einer geeigneten Photomaske photolithographisch gemustert. Die gemusterte Photoresistschicht kann als eine Maske während anschließenden bzw. folgenden Prozessschritten verwendet werden. Beispielsweise kann, wie dies üblich ist, eine Hartmaskenschicht oder eine Schicht, die aus einem geeigneten Material hergestellt ist, wie beispielsweise Siliziumnitrid, Polysilizium oder Kohlenstoff, über der zu musternden Materialschicht vorgesehen sein. Die Hartmaskenschicht wird photolithographisch beispielsweise mittels eines Ätzprozesses gemustert. Indem die gemusterte Hartmaskenschicht als eine Ätzmaske herangezogen wird, wird die Materialschicht gemustert.
  • 1 veranschaulicht eine Halbleitervorrichtung 100 gemäß einem Ausführungsbeispiel. Die Halbleitervorrichtung 100 ist in einem Halbleitersubstrat 1000 gebildet, das eine erste Hauptoberfläche 1100 hat. die Halbleitervorrichtung 100 umfasst einen Sourcebereich 110, einen Drainbereich 120, einen Bodybereich 130 und einen Driftbereich 140, die benachbart zu der ersten Hauptoberfläche 1100 des Halbleitersubstrates 1000 gebildet sind. Beispielsweise können die Source- und Drainbereiche 110, 120 mit Dotierstoffen eines ersten Leitungs- bzw. Leitfähigkeitstyps dotiert sein, und der Bodybereich 130 kann mit Dotierstoffen eines zweiten Leitfähigkeitstyps, der von dem ersten Leitfähigkeitstyp verschieden ist, dotiert sein. Der Driftbereich kann mit Dotierstoffen des ersten Leitfähigkeitstyps dotiert sein. Beispielsweise kann der erste Leitfähigkeitstyp der n-Typ sein, und der zweite Leitfähigkeitstyp kann der p-Typ sein. Wie klar zu verstehen ist, können die Dotierungstypen umgekehrt werden. Eine Gateelektrode 150 ist benachbart zu der ersten Hauptoberfläche 1100 des Halbleitersubstrates 1000 angeordnet. Die Gateelektrode 150 kann von dem benachbarten Halbleitermaterial mittels einer Gatedielektrikumschicht 155 isoliert sein.
  • Darüber hinaus umfasst die Halbleitervorrichtung eine Feldplatte 160, die von der Driftzone 140 mittels einer Felddielektrikumschicht 170 isoliert ist. Eine Dicke der Felddielektrikumschicht 170 ist größer als eine Dicke der Gatedielektrikumschicht 155. Wie in 1 veranschaulicht ist, ist die Gateelektrode 150 benachbart zu einem Teil des Driftbereiches 140 angeordnet. Gemäß dem in 1 gezeigten Ausführungsbeispiel sind die Gateelektrode 150 und die Feldplatte 160 integral bzw. einheitlich aus einer leitenden Schicht gebildet. Beispielsweise können die Gateelektrode 150 und die Feldplatte 160 aus einer leitenden Schicht oder aus einem Teil einer leitenden Schicht hergestellt sein. Weiterhin können die Gateelektrode 150 und die Feldplatte 160 verbunden sein. Aufgrund der Steigerung der Dicke von der Gatedielektrikumschicht 155 zu der Felddielektrikumschicht oder innerhalb der Felddielektrikumschicht besteht eine Stufe in der einen leitenden Schicht von der Gateelektrode 150 zu der Feldplatte 160.
  • Der Sourcebereich 110 ist über einen Sourcekontaktbereich 112 und einen Sourcekontaktstöpsel 113 mit einer Sourceleiterschicht 115 verbunden. Weiterhin ist der Drainbereich 120 über einen Drainkontaktbereich 122 und einen Drainkontaktstöpsel 123 mit einer Drainleiterschicht 125 gekoppelt. Die Sourceleiterschicht 115 kann mit einem Sourceanschluss verbunden sein, und die Drainleiterschicht 125 kann mit einem Drainanschluss verbunden sein. Gemäß einem Ausführungsbeispiel kann die Source- und/oder Drainleiterschicht durch eine Metallisierungsschicht ausgebildet sein. Gemäß einem anderen Ausführungsbeispiel können diese Schichten durch dotierte Polysiliziumschichten ausgeführt sein. Wie klar zu verstehen ist, kann die Source- und/oder Drainleiterschicht durch jedes andere leitende Material ausgeführt sein. Eine geeignete Spannung kann zwischen den Sourceanschluss und den Drainanschluss gelegt werden. Eine Kompensationsschicht 180, die von dem zweiten Leitfähigkeitstyp sein kann, kann unterhalb des Driftbereiches 140 gelegen sein. Beispielsweise ist die Kompensationsschicht 180 über die Kompensationsschichtverbindung 182 und den Kompensationsschichtkontakt 183 mit dem Sourceanschluss verbunden.
  • Gemäß dem Ausführungsbeispiel von 1 sind der Sourcebereich 110, der Bodybereich 130, der Driftbereich 140 und der Drainbereich 120 in dieser Reihenfolge längs einer ersten Richtung oder x-Richtung, die parallel zu der ersten Hauptoberfläche 1100 des Halbleitersubstrates 1000 ist, angeordnet. Damit führt diese Halbleitervorrichtung eine laterale Leistungsvorrichtung aus, in welcher ein Stromfluss ungefähr parallel zu der ersten Hauptoberfläche 1100 des Halbleitersubstrates 1000 ist. Insbesondere steuert in einer derartigen lateralen Leistungsvorrichtung die Gateelektrode den Stromfluss in einer Richtung parallel zu der ersten Hauptoberfläche 1100 des Halbleitersubstrates 1000.
  • Wenn die Halbleitervorrichtung 100 eingeschaltet wird, indem eine entsprechende Gatespannung an die Gateelektrode 150 angelegt wird, wird ein leitender Inversionskanal an der Grenze zwischen dem Bodybereich 130 und dem Gatedielektrikum 155 gebildet. Demgemäß ist der Transistor in einem leitenden Zustand von dem Sourcebereich 110 zu dem Drainbereich 120 über den Kanal in dem Bodybereich 130 und den Driftbereich 140. Im Falle eines Ausschaltens findet aufgrund des Vorhandenseins der Kompensationsschicht 180 eine Ladungsträgerkompensation in einer ähnlichen Weise wie in einer Superübergang- bzw. Superjunctionvorrichtung statt. Weiterhin werden in einem Ausschaltzustand Ladungsträger aufgrund des Vorhandenseins der Feldplatte entfernt. Die Ladungskompensation zusätzlich zu der Funktion der Feldplatte erlaubt einen verbesserten Abgleich zwischen einer hohen Durchbruchspannung und einem niedrigen Einschaltwiderstand Ron.
  • Die Halbleitervorrichtung 100 kann weiterhin Komponenten 195 aufweisen, die von dem Leistungstransistor mittels eines Isolationstrenches 190 getrennt sind. Der Isolationstrench 190 kann mit einer lateralen Isolationsschicht gefüllt sein. Gemäß einem Ausführungsbeispiel kann der Isolationstrench ein sogenannter flacher Trenchisolation-(STI-)Isolationstrench sein.
  • Die STI-Isolationstrenches 190 können lateral Komponenten der Vorrichtungen von einander trennen und isolieren. Beispielsweise kann eine Logikschaltungsanordnung in dem gleichen Halbleitersubstrat ausgeführt und von der Leistungsvorrichtung durch die flachen Trench-Isolationstrenches 190 isoliert sein. Die Isolationstrenches 190 können eine Tiefe von ungefähr 150 bis 500 nm oder mehr, beispielsweise 150 bis 300 nm haben.
  • Gemäß einem Ausführungsbeispiel kann ein Felddielektrikumtrench 178 in dem Halbleitersubstrat 1000 gebildet werden. Der Felddielektrikumtrench 178 erstreckt sich von der ersten Hauptoberfläche 1100 in den Driftbereich 140. Die Felddielektrikumschicht 170 kann in dem Felddielektrikumtrench 178 angeordnet sein.
  • Gemäß dem in 1 veranschaulichten Ausführungsbeispiel ist eine obere Oberfläche bzw. Oberseite 173 der Felddielektrikumschicht 170, die zwischen dem Driftbereich 140 und der Feldplatte 160 angeordnet ist, in einer größeren Höhe h1, gemessen von der ersten Hauptoberfläche 1100 des Halbleitersubstrates 1000, als eine Höhe h2 von der oberen Oberfläche bzw. Oberseite 191 der flachen, in dem Isolationstrench 190 gelegenen Trenchisolationsschicht angeordnet. Als eine Folge kann die Durchbruchspannung des Transistors unabhängig von der Schichtdicke der flachen, in dem Isolationstrench 190 vorgesehenen Trenchisolationsschicht eingestellt werden.
  • In dem Ausführungsbeispiel von 1 umfasst die Felddielektrikumschicht 170 einen ersten Bereich 171, in welchem die obere Oberfläche bzw. Oberseite der Felddielektrikumschicht auf ungefähr der gleichen Höhe wie die obere Oberfläche bzw. Oberseite 191 der in dem Isolationstrench 190 gebildeten flachen Trenchisolationsschicht angeordnet ist. Die Felddielektrikumschicht 170 umfasst außerdem einen zweiten Bereich 172, in welchem die obere Oberfläche bzw. Oberseite 173 der Felddielektrikumschicht in einer größeren Höhe, gemessen von der ersten Hauptoberfläche 1100 des Halbleitersubstrates 100, als die obere Oberfläche bzw. Oberseite 191 der in dem Isolationstrench 190 gelegenen flachen Trenchisolationsschicht angeordnet ist. Beispielsweise kann der zweite Bereich 172 kleiner als der erste Bereich 171 sein. Wie insbesondere in 1 gezeigt ist, ist der zweite Bereich 172 auf der Seite des Driftbereiches, die benachbart zu dem Drainbereich 120 ist, angeordnet, und der erste Bereich 171 ist auf einer Seite des Driftbereiches entfernt von dem Drainbereich 120 vorgesehen. Der erste Bereich 171 und der zweite Bereich 172 können in dem Felddielektrikumtrench 178 vorgesehen sein. Aufgrund dieser spezifischen Anordnung kann die Durchbruchspannung weiter gesteigert oder verbessert werden.
  • Gemäß einem Ausführungsbeispiel kann die Felddielektrikumschicht 170 das Material 175 der flachen Trenchisolationsschicht und ein Material 174, das von dem Material der flachen Trenchisolationsschicht verschieden ist, umfassen. Das Material 175 der flachen Trenchisolationsschicht kann in einem unteren Teil des Felddielektrikumtrenches 178 angeordnet sein, und das Material 174 kann in einem oberen Teil des Felddielektrikumtrenches 178 vorgesehen sein.
  • Gemäß einem Ausführungsbeispiel kann ein Zwischenschicht-Dielektrikummaterial 105 zwischen der Substratoberfläche 1100 und den Source- und Drain-Leiterschichten 115, 125 angeordnet sein. Gemäß einem Ausführungsbeispiel kann das Zwischenschichtdielektrikum ein sogenanntes Nieder-k-Material mit einem niedrigen Wert von k (dielektrische Stoffkonstante oder relative dielektrische Konstante) aufweisen.
  • Gemäß dem Ausführungsbeispiel von 1 ist eine Boden- bzw. Unterseite 192 des Isolationstrenches 190 in ungefähr der gleichen Tiefe d2, gemessen von der ersten Hauptoberfläche 1100 des Halbleitersubstrates 1000, wie die Tiefe d1 der Boden- bzw. Unterseite 177 des Felddielektrikumtrenches 178 angeordnet. Dennoch kann gemäß einem weiteren Ausführungsbeispiel die Bodenseite 192 des Isolationstrenches 190 in einer kleineren Tiefe d2 als die Tiefe d1 der Bodenseite 177 des Felddielektrikumtrenches 178 angeordnet sein.
  • Gemäß dem in 1 gezeigten Ausführungsbeispiel ist es möglich, den Felddielektrikumtrench 178 und den Isolationstrench 190 für die flache Trenchisolation unter Verwendung von gemeinsamen oder verbundenen Prozessverfahren herzustellen. Beispielsweise können der Felddielektrikumtrench 178 und der Isolationstrench 190 durch verbundene Ätzschritte gebildet werden. Darüber hinaus können die Felddielektrikumschicht 170 und die flache Trenchisolationsschicht durch verbundene Prozesse gebildet werden. Weiterhin kann die Felddielektrikumschicht 170 so gebildet werden, dass eine obere Oberfläche 173 der Felddielektrikumschicht 170 in einer größeren Höhe h1, gemessen von der ersten Hauptoberfläche 1100 des Halbleitersubstrates 1000, als eine Höhe h2 der oberen Oberfläche 191 der flachen Trenchisolationsschicht, die in dem Isolationstrench 190 gebildet ist, angeordnet ist. Demgemäß kann die Dicke der Felddielektrikumschicht 170 so eingestellt werden, dass die elektrischen Eigenschaften der Vorrichtung gemäß den spezifischen Forderungen eingestellt werden können. Insbesondere können die Durchbruchspannung sowie der Schaltwiderstand der Halbleitervorrichtung eingestellt werden. Weiterhin können durch spezifisches Einstellen der Abmessungen bzw. Dimensionen insbesondere längs der ersten oder x-Richtung des zweiten Bereiches 172 der Felddielektrikumschicht diese Eigenschaften außerdem eingestellt werden.
  • 2 zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem anderen Ausführungsbeispiel. 2 veranschaulicht ungefähr die gleichen Komponenten wie 1. Gemäß dem Ausführungsbeispiel von 2 ist ein Isolationstrench bzw. Isolationsgraben 196 zwischen benachbarten Komponenten der Halbleitervorrichtung 100 angeordnet. Eine laterale Isolationsschicht 199 ist in dem Isolationstrench 196 vorgesehen. Der Isolationstrench einschließlich der lateralen Isolationsschicht 199 wird mittels eines sogenannten LOCOS-Prozesses (lokale Oxidation von Silizium) hergestellt. Gemäß diesem Prozess werden Teile der Siliziumoberfläche durch ein Maskiermaterial maskiert. Danach wird die Siliziumoberfläche einer oxidierenden Atmosphäre, beispielsweise einer sauerstoffreichen Atmosphäre bei erhöhten Temperaturen, ausgesetzt. Als eine Folge wird bewirkt, dass eine Siliziumoxidschicht auf den unbedeckten Teilen der Siliziumoberfläche wächst. Da dieser Prozess Silizium verbraucht, wird ein Isolationstrench 196 in der Siliziumoberfläche 1100 gebildet.
  • In dem Ausführungsbeispiel von 2 umfasst die Felddielektrikumschicht 170 einen ersten Bereich 171, in welchem die obere Oberfläche bzw. Oberseite der Felddielektrikumschicht auf ungefähr der gleichen Höhe wie die obere Oberseite bzw. Oberfläche 197 der lateralen Isolationsschicht, die in dem Isolationstrench 196 gebildet ist, vorgesehen ist. Die Felddielektrikumschicht umfasst außerdem einen zweiten Bereich 172, in welchem die obere Oberfläche bzw. Oberseite 173 der Felddielektrikumschicht in einer größeren Höhe, gemessen von der ersten Hauptoberfläche 1100 des Halbleitersubstrates 1000, als die obere Oberfläche bzw. Oberseite 197 der in dem Isolationstrench 196 gelegenen lateralen Isolationsschicht angeordnet ist. Beispielsweise kann der zweite Bereich 172 kleiner als der erste Bereich 171 sein. Gemäß einem Ausführungsbeispiel kann der zweite Bereich 172 auf der Seite des Driftbereiches angeordnet sein, die benachbart zu dem Drainbereich 120 ist, und der erste Bereich 171 kann auf einer Seite des Driftbereiches, entfernt von dem Drainbereich 120, gelegen sein. Der erste Bereich 171 und der zweite Bereich 172 können in dem Felddielektrikumtrench 178 angeordnet sein. Aufgrund dieser spezifischen Anordnung kann die Durchbruchspannung weiter verbessert werden.
  • Gemäß einem Ausführungsbeispiel kann die Felddielektrikumschicht 170 das Material 175 der lateralen Isolationsschicht 199 und ein Material 174, das von dem Material der lateralen Isolationsschicht verschieden ist, aufweisen. Das Material 175 der lateralen Isolationsschicht kann in einem unteren Teil des Felddielektrikumtrenches 178 vorgesehen sein, und das Material 174 kann in einem oberen Teil des Felddielektrikumtrenches 178 gelegen sein.
  • Gemäß dem Ausführungsbeispiel von 2 ist eine Bodenseite 198 des Isolationstrenches 196 in ungefähr der gleichen Tiefe d4, gemessen von der ersten Hauptoberfläche 1100 des Halbleitersubstrates 1000, wie die Tiefe d3 der Boden- bzw. Unterseite 177 des Felddielektrumtrenches 178 angeordnet. Dennoch kann gemäß einem weiteren Ausführungsbeispiel die Boden- bzw. Unterseite 198 des Isolationstrenches 196 in einer kleineren Tiefe d4 als die Tiefe d3 der Boden- bzw. Unterseite 177 des Felddielektrikumtrenches 178 vorgesehen sein.
  • Gemäß dem in 2 gezeigten Ausführungsbeispiel ist es möglich, den Felddielektrumtrench 178 und den Isolationstrench 196 für die laterale Isolation mittels gemeinsamen oder verbundenen Prozessverfahren herzustellen. Beispielsweise kann zum Bilden des Felddielektrikumtrenches 178 und des Isolationstrenches 196 ein Maskiermaterial über der Substratoberfläche 1100 gebildet und demgemäß bzw. entsprechend gemustert werden. Danach kann ein Oxidationsprozess in einer oxidierenden Atmosphäre bei erhöhten Temperaturen durchgeführt werden. Dadurch können die Felddielektrikumschicht 170 und die laterale Isolationsschicht 199 in den entsprechenden Bereichen der Substratoberfläche 1100 gebildet werden. Danach kann die Felddielektrikumschicht 170 so gebildet werden, dass eine obere Oberfläche bzw. Oberseite 173 der Felddielektrikumschicht 170 in einer größeren Höhe h3, gemessen von der ersten Hauptoberfläche 1100 des Halbleitersubstrates 1000, als eine Höhe h4 der oberen Oberfläche bzw. Oberseite 197 der in dem Isolationstrench 196 gebildeten lateralen Isolationsschicht angeordnet ist. Demgemäß kann die Dicke der Felddielektrikumschicht 170 so eingestellt werden, dass die elektrischen Eigenschaften der Vorrichtung gemäß den spezifischen Forderungen eingestellt sind. Insbesondere können die Durchbruchspannung sowie der Schaltwiderstand der Halbleitervorrichtung eingestellt werden. Weiterhin können durch spezifisches Einstellen der Dimensionen bzw. Abmessungen, insbesondere längs der ersten oder x-Richtung, des zweiten Bereiches 172 der Felddielektrumschicht diese Eigenschaften weiter eingestellt werden.
  • Die 3A und 3B zeigen Schnittdarstellungen einer Halbleitervorrichtung gemäß weiteren Ausführungsbeispielen. Wenn nicht etwas anderes angegeben ist, sind die gleichen Komponenten in den 3A und 3B mit den gleichen Bezugszeichen versehen, wobei diese um 100 bezüglich der 1 oder der 2 erhöht sind. Die Halbleitervorrichtung 200 der 3A und 3B umfasst einen Sourcebereich 210 und einen Drainbereich 220, die beispielsweise den ersten Leitfähigkeitstyp haben. Der Bodybereich 230 und der Driftbereich 240 sind zwischen dem Sourcebereich 210 und dem Drainbereich 220 angeordnet. Die Kompensationsschicht 280 ist unterhalb des Driftbereiches 240 gelegen. Der Sourcebereich ist über den Sourcekontakt 212 und den Sourcekontaktstöpsel 213 mit einer Sourceleiterschicht 215 verbunden. Weiterhin ist der Drainbereich 220 über den Drainkontaktbereich 222 und den Drainkontaktstöpsel 223 mit der Drainleiterschicht 225 verbunden. Die Drainleiterschicht 225 kann mit einem Drainanschluss verbunden sein, und die Sourceleiterschicht 215 kann mit einem Sourceanschluss verbunden sein. Die Kompensationsschicht 280 kann über die Kompensationsschichtverbindung 282 und den Kompensationsschichtkontakt 283 mit dem Sourcekontaktstöpsel 213 verbunden sein.
  • Die Halbleitervorrichtung umfasst außerdem eine Gateelektrode 250. Ein Gatedielektrikum 255 kann zwischen der Gateelektrode 250 und dem Bodybereich 230 angeordnet sein. Die Sourceleiterschicht 215 ist in einer Schicht über der Gateelektrode vorgesehen. Die Gateelektrode 250 ist nicht mit der Sourceleiterschicht 215 verbunden. Weiterhin ist ein Abstand zwischen der Sourceleiterschicht 215 und der ersten Hauptoberfläche 2100 des Halbleitersubstrates 1000 größer als ein Abstand zwischen der Gateelektrode 250 und der ersten Hauptoberfläche 2100 des Halbleitersubstrates 1000. Die Felddielektrikumschicht 270 ist zwischen einem Teil des Driftbereiches 240 und einem Teil der Sourceleiterschicht 215 vorgesehen. Die Felddielektrikumschicht ist in Kontakt mit dem Driftbereich 240 und dem Teil der Sourceleiterschicht 215. Gemäß dem Ausführungsbeispiel von 3A wirkt ein Teil der Sourceleiterschicht 215 als eine Feldplatte.
  • Wie in 3B gezeigt ist, umfasst die Halbleitervorrichtung 200 außerdem eine Gateleiterschicht 256. Beispielsweise kann die Gateleiterschicht 256 einen Gaterunner bzw. eine Gatebahn ausführen, wie dieser bzw. diese allgemein verwendet wird. In 3B sind die Gateleiterschicht 256 und die Sourceleiterschicht 215 in ungefähr der gleichen Höhe, gemessen von einer Hauptoberfläche 2100 des Halbleitersubstrates 1000, angeordnet. Wie klar zu verstehen ist, können die Gateleiterschicht 256 und die Sourceleiterschicht 215 ebenso auf verschiedenen Höhen vorgesehen sein. Gemäß dem Ausführungsbeispiel von 3B wirkt ein Teil der Gateleiterschicht 256 als eine Feldplatte.
  • Gemäß den Ausführungsbeispielen von 3A und 3B ist die Gateleiterschicht 215, 256 in einer Schicht über der Gateelektrode 250 angeordnet. Beispielsweise kann dies bedeuten, dass ein isolierendes Material zwischen der Gateelektrode 250 und der leitenden Schicht 215, 256 angeordnet ist. Gemäß einem Beispiel kann ein isolierendes Material zwischen der Gateelektrode 250 und der leitenden Schicht 215, 256 längs einer Richtung senkrecht bzgl. der Hauptoberfläche 2100 des Halbleitersubstrates 1000 vorgesehen sein. Der Ausdruck "die leitende Schicht (bzw. Leiterschicht) ist in einer Schicht über der Gateelektrode angeordnet" kann weiterhin bedeuten, dass die leitende Schicht und die Gateelektrode durch verschiedene Prozesse, die beispielsweise zu verschiedenen Zeiten vorgenommen sind, hergestellt sind. Gemäß einem Beispiel kann die leitende Schicht durch eine Metallisierungsschicht ausgeführt werden, die von der Gateelektrode verschieden ist.
  • Gemäß den Ausführungsbeispielen von 3A und 3B ist die Gateelektrode 250 benachbart zu dem Bodybereich 230 und weiterhin benachbart zu einem Teil des Driftbereiches 240 angeordnet. Die Halbleitervorrichtung von den 3A und 3B umfasst außerdem einen Isolationstrench 290 zum Vorsehen einer lateralen Isolation. Die laterale Isolation trennt lateral und isoliert die Halbleitervorrichtung, die die Leistungsvorrichtung ausführt, von weiteren Komponenten 295 der Halbleitervorrichtung 200. Beispielsweise kann eine logische Schaltungsanordnung in dem gleichen Halbleitersubstrat ausgeführt und von der Leistungsvorrichtung durch die lateralen Isolationstrenches bzw. -gräben 190, 196, 290 isoliert sein. Beispielsweise kann der laterale Isolationstrench 190, 290 eine flache Trenchisolation in der gleichen Weise ausführen, wie dies anhand von 1 beschrieben ist. Der laterale Isolationstrench 190, 290 kann durch Ätzen gebildet sein, gefolgt durch Bilden einer flachen Trenchisolationsschicht.
  • Alternativ kann der laterale Isolationstrench 196, 290 in der Weise, wie dies anhand von 2 erläutert ist, durch einen LOCOS-Prozess gebildet werden, gemäß welchem der laterale Isolationstrench 196, 290 mittels eines Oxidationsprozesses gebildet wird. Die laterale Isolationsschicht ist in dem Isolationstrench 290 angeordnet. Eine obere Oberfläche bzw. Oberseite 291 der lateralen Isolationsschicht, die in dem Isolationstrench 290 angeordnet ist, ist in einer kleineren Höhe, gemessen von der ersten Hauptoberfläche 2100 des Halbleitersubstrates, als eine Höhe der oberen Oberfläche bzw. Oberseite 273 der Felddielektrikumschicht 270 vorgesehen. Die Felddielektrikumschicht 270 kann in einem Felddielektrikumtrench 278, der in dem Halbleitersubstrat 1000 gebildet ist, gelegen sein.
  • Darüber hinaus kann eine Boden- bzw. Unterseite 292 des Isolationstrenches 290 in ungefähr der gleichen Tiefe d2 wie die Tiefe d1 der Boden- bzw. Unterseite 277 des Felddielektrikumtrenches 278 angeordnet sein. Dennoch kann gemäß einem weiteren Ausführungsbeispiel die Boden- bzw. Unterseite 292 des Isolationstrenches 290 in einer kleineren Tiefe d2 als die Tiefe d1 der Boden- bzw. Unterseite 277 des Felddielektrikumtrenches 278 angeordnet sein. Der Leistungstransistor einschließlich der Source- und Drainbereiche 210, 220 führt die gleiche Funktionalität aus, wie diese oben anhand der 1 und 2 beschrieben ist. Dennoch ist aufgrund der vergrößerten Dicke der Felddielektrikumschicht 270 bei einer gegebenen Durchbruchkennlinie bzw. -eigenschaft der Einschaltstrom weiter gesteigert.
  • Darüber hinaus kann gemäß einem Ausführungsbeispiel das Zwischenschichtdielektrikum 205 als ein Nieder-k-Dielektrikum mit einer kleineren dielektrischen Konstante als Siliziumdioxid ausgeführt sein. Durch Ausführen der Felddielektrikumschicht 270 durch einen Schichtstapel mit beispielsweise Siliziumoxid und Siliziumnitrid können die Durchbruchspannungseigenschaften der Halbleitervorrichtung weiter verbessert werden.
  • Im Folgenden werden Prozesse des Verfahrens zum Herstellen einer Halbleitervorrichtung genauer beschrieben.
  • Gemäß Ausführungsbeispielen werden die Feldoxidschicht und die flache Trenchisolationsschicht durch verbundene bzw. gemeinsame Prozessschritte hergestellt. Weiterhin können der Felddielektrikumtrench und die Isolationstrenches durch verbundene bzw. gemeinsame Prozessschritte gebildet werden. Beispielsweise können der Felddielektrikumtrench und die Isolationstrenches durch verbundene bzw. gemeinsame Ätzprozesse gebildet werden. Alternativ können der Felddielektrikumtrench und die Isolationstrenches durch verbundene bzw. gemeinsame Oxidationsprozesse gebildet werden. Gemäß neulichen Entwicklungen ist die Tiefe der flachen Trenchisolationstrenches vermindert, sodass die Durchbruchspannungseigenschaften eines entsprechenden Leistungstransistors herabgesetzt sind. Wenn weiterhin die Trenches geätzt werden, in denen das Feldoxid zu bilden ist, können Siliziumspitzen zurückbleiben, die auf Defekte zurückzuführen sind, beispielsweise auf Mikropartikel, die auf der Hauptoberfläche des Halbleitersubstrates vorhanden sind. Wie im Folgenden erläutert werden wird, kann durch Ausführen des Verfahrens zum Herstellen einer Halbleitervorrichtung eine geeignete bzw. angemessene Dicke der Felddielektrikumschicht vorgesehen werden.
  • Die 4A bis 4D veranschaulichen ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel. 4A zeigt ein Beispiel eines Start- bzw. Ausgangspunktes zum Bilden der Trenches, die mit einem isolierenden Material gefüllt sind. Eine Vielzahl von Trenches 1200, 1250, 1260 wird in der Hauptoberfläche 1100 eines Halbleitersubstrates 1000 gebildet. Die Trenches können durch beliebige Prozesse gebildet werden, die ein Ätzen und LOCOS-Prozesse umfassen, wie dies oben erläutert wurde. Die Trenches 1200 können Isolationstrenches sein, die gewöhnlich verwendet werden. Weiterhin ist der Trench 1250 ein erster Feldoxidtrench, und der Trench 1260 ist ein zweiter Feldoxidtrench. Die Siliziumspitze 1500, die aufgrund von Ätzunregelmäßigkeiten verursacht sein kann, ist innerhalb des zweiten Feldoxidtrenches 1260 angeordnet. Verbleibende Teile 1400 einer Kissennitridschicht (Siliziumnitrid) sind zwischen benachbarten Trenches bzw. Gräben angeordnet. Ein Teil des isolierenden Materials in jedem der Trenches 1200, 1250, 1260 steht von der ersten Hauptoberfläche 1100 des Halbleitersubstrates vor. Das isolierende Material in den Trenches kann Siliziumoxid sein, das durch Ablagerung von TEOS (Tetraethylorthosilikat), beispielsweise durch ein PECVD-(plasmaverstärktes chemisches Dampfabscheidungs-)Verfahren gebildet sein kann. Gewöhnlich wird ein Entglasierungsschritt zum Rückätzen des in den Trenches vorhandenen Siliziumoxids vorgenommen.
  • Gemäß dem in 4A veranschaulichten Ausführungsbeispiel werden während dieses Entglasierungsprozesses einige der Trenches 1260 und Teile des Trenches 1250 durch eine Photoresistschicht oder eine Hartmaskenschicht bedeckt, um die Teile dieser Schichten während des Ätzprozesses zu maskieren. 4B zeigt eine Schnittdarstellung des Substrates nach Bilden einer Photoresistmaske 1300. Wie dargestellt ist, bedeckt die Resistmaske Teile des ersten Feldoxidtrenches 1250. Weiterhin bedeckt die Resistmaske vollständig die Oberfläche des zweiten Feldoxidtrenches 1260. Danach wird ein Entglasierungsschritt durchgeführt, indem beispielsweise ein Nassätzen mit HF (Fluorsäure) verwendet wird.
  • 4C zeigt eine Schnittdarstellung eines Beispiels einer sich ergebenden Struktur. Wie gezeigt ist, wird das isolierende Material über den STI-Trenches 1200 geätzt, wohingegen nahezu kein isolierendes Material von der Oberfläche der zweiten Feldoxidtrenches 1260 geätzt wird. Darüber hinaus wird ein Teil der Siliziumoxidschicht über dem ersten Feldoxidtrench 1250 geätzt.
  • Danach werden die verbleibenden Teile der Kissennitridschicht 1400 entfernt. 4D zeigt ein Beispiel der sich ergebenden Struktur. Wie weiterhin insbesondere gezeigt ist, umfasst die in dem ersten Feldoxidtrench 1250 vorhandene Felddielektrikumschicht einen ersten Bereich 1710, in welchem das Siliziumoxidmaterial rückgeätzt wurde. Demgemäß ist die obere Oberfläche bzw. Oberseite 1740 in dem ersten Bereich 1710 ungefähr auf der gleichen Höhe wie die Höhe h2 der oberen Oberseite bzw. Oberfläche 1910 der Siliziumoxidschicht in den Isolationstrenches 1200. Weiterhin ist die obere Oberfläche bzw. Oberseite 1730 des zweiten Bereiches 1720 in einem größeren Abstand oder einer größeren Höhe h1 von der ersten Hauptoberfläche 1100 des Halbleitersubstrates 1000 als die obere Oberfläche bzw. Oberseite 1740 des ersten Bereiches 1710 angeordnet. Die obere Oberfläche bzw. Oberseite 1730 des isolierenden Materials über dem zweiten Feldoxidtrench 1260 ist in der Höhe h1 angeordnet. Darüber hinaus ist die Höhe h1 größer als eine Höhe h2 der oberen Oberfläche bzw. Oberseite 1910 des dielektrischen Materials in den Isolationstrenches 1200. Wie oben anhand der 1 bis 3 erläutert wurde, können durch Einstellen der Abmessungen bzw. Dimensionen des ersten Bereichs 1710 die Durchbrucheigenschaften bzw. -kennlinien der Leistungsvorrichtung weiter eingestellt werden.
  • Die 5A bis 5D zeigen ein weiteres Verfahren gemäß einem Ausführungsbeispiel. Der Start- bzw. Ausgangspunkt ist ein Halbleitersubstrat 1100, das Isolationstrenches 1200, 1250, 1260 umfasst, die in einer ähnlichen Weise wie gemäß dem Ausführungsbeispiel der 4A bis 4D gebildet sein können. Beispielsweise können die Isolationstrenches 1200, 1250 und 1260 durch Ätzen oder durch einen LOCOS-Prozess gebildet sein. Weiterhin wurde das isolierende Material in den Isolationstrenches 1200, 1250, 1260 rückgeätzt, sodass die Oberfläche des isolierenden Materials in allen Trenches ungefähr bei einer kleinen Höhe über der ersten Hauptoberfläche 1100 des Halbleitersubstrates 1000 ist. Die Isolationstrenches umfassen Isolationstrenches 1200 zum Vorsehen einer lateralen Isolation und einen ersten Feldoxidtrench 1250 sowie einen zweiten Feldoxidtrench 1260. Beispielsweise können die Trenches, die in dem Siliziumsubstrat 1000 gebildet sind, eine Tiefe von ungefähr bzw. angenähert 150 bis 500 nm oder mehr haben. Danach wird eine dünne Siliziumnitridschicht 1650 gebildet, gefolgt durch eine weitere Siliziumoxidschicht. Beispielsweise kann die Siliziumnitridschicht 1650 eine Dicke von etwa 5 bis 15 nm haben. Weiterhin kann die Siliziumoxidschicht eine Dicke von etwa 20 bis 250 nm aufweisen. Die Siliziumnitridschicht 1650 und die Siliziumoxidschicht 1660 können durch gemeinsame Prozesse gebildet sein. Weiterhin kann PECVD, das TEOS als Startmaterial benutzt, verwendet werden.
  • 5B zeigt ein Beispiel einer sich ergebenden Struktur. Danach wird eine Photoresistschicht über der sich ergebenden Oberfläche gebildet und gemustert, um ein Photoresistmuster 1300 zu bilden. 5C zeigt ein Beispiel einer sich ergebenden Struktur. Wie insbesondere gezeigt ist, sind Teile der Siliziumoxidschicht 1660 durch das Photoresistmaterial 1300 bedeckt. Insbesondere ist die Photoresistschicht über dem ersten Feldoxidtrench 1250 lediglich über Teilen des ersten Feldoxidtrenches 1250 angeordnet, wohingegen die Photoresistschicht 1300 über dem gesamten zweiten Feldoxidtrench 1260 gebildet ist. Danach wird ein Ätzschritt durchgeführt, um die Siliziumoxidschicht 1660 und die Siliziumnitridschicht 1650 zu ätzen. Beispielsweise kann Siliziumoxid selektiv bezüglich Siliziumnitrid und umgekehrt geätzt werden, sodass die Siliziumnitridschicht 1650 als ein Ätzstopp wirkt, wenn die Siliziumoxidschicht 1660 geätzt wird.
  • 5D zeigt ein Beispiel einer sich ergebenden Struktur nach Durchführen eines entsprechenden Ätzschrittes. Wie gezeigt ist, wird die Feldoxidschicht 1730 über einem Teil des ersten Feldoxidtrenches gebildet. Demgemäß umfasst die Feldoxidschicht in dem ersten Feldoxidtrench 1250 einen ersten Bereich 1710 und einen zweiten Bereich 1720 in ähnlicher Weise, wie dies in 4D gezeigt ist. Weiterhin ist die Siliziumoxidschicht 1660 über dem gesamten zweiten Feldoxidtrench 1260 angeordnet.
  • 6 fasst einige der Prozesse eines Verfahrens zum Herstellen einer Vorrichtung zusammen. Wie dargestellt ist, kann ein Verfahren zum Herstellen einer Halbleitervorrichtung in einem Halbleitersubstrat ein Bilden eines Isolationstrenches (S10) in dem Halbleitersubstrat und ein Bilden einer lateralen Isolationsschicht in dem Isolationstrench, um lateral benachbarte Komponenten der Halbleitervorrichtung zu isolieren, ein Bilden eines Sourcebereiches und eines Drainbereiches (S30), ein Bilden eines Bodybereiches und eines Driftbereiches, um zwischen dem Sourcebereich und dem Drainbereich angeordnet zu sein (S40), ein Bilden einer Gateelektrode benachbart zu wenigstens einem Teil des Bodybereiches (S50) und ein Bilden einer Feldplatte benachbart zu wenigstens einem Teil des Driftbereiches (S55) umfassen.
  • Das Verfahren umfasst weiterhin ein Bilden einer Felddielektrikumschicht (S20), um zwischen dem Driftbereich und der Feldplatte angeordnet zu sein, wobei die Felddielektrikumschicht so gebildet wird, dass eine obere Oberfläche bzw. Oberseite der Felddielektrikumschicht in einer größeren Höhe, gemessen von einer ersten Hauptoberfläche des Halbleitersubstrates, als eine obere Oberfläche bzw. Oberseite der lateralen Isolationsschicht angeordnet ist. Gemäß einem Ausführungsbeispiel können ein Bilden der lateralen Isolationsschicht in dem Isolationstrench und ein Bilden der Felddielektrikumschicht (S20) durch verbundene bzw. gemeinsame Prozessverfahren durchgeführt werden. Weiterhin kann ein Bilden der Gateelektrode (S50) und ein Bilden der Feldplatte (S55) durch verbundene bzw. gemeinsame Prozessverfahren erreicht werden.
  • Obwohl spezifische Ausführungsbeispiele hier dargestellt und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von anderen und/oder äquivalenten Ausführungen für die gezeigten und beschriebenen spezifischen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Erfindung soll alle Anpassungen und Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (27)

  1. Halbleitervorrichtung, die in einem Halbleitersubstrat (1000) gebildet ist, umfassend: einen Isolationstrench (192) in dem Halbleitersubstrat (1000), um lateral benachbarte Komponenten (195) der Halbleitervorrichtung (100) zu isolieren, wobei eine laterale Isolationsschicht (190) in dem Isolationstrench (192) angeordnet ist, einen Sourcebereich (110) und einen Drainbereich (120), einen Bodybereich (130) und einen Driftbereich (140), angeordnet zwischen dem Sourcebereich (110) und dem Drainbereich (120), eine Gateelektrode (150) benachbart zu wenigstens einem Teil des Bodybereiches (130), und eine Feldplatte (160) benachbart zu wenigstens einem Teil des Driftbereiches (140), wobei eine Felddielektrikumschicht (170) zwischen dem Driftbereich (140) und der Feldplatte (160) angeordnet ist, und wobei eine obere Oberfläche (173) der Felddielektrikumschicht (170) in einer größeren Höhe (h1), gemessen von einer ersten Hauptoberfläche (1100) des Halbleitersubstrates (1000), als eine obere Oberfläche (191) der lateralen Isolationsschicht (190) angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der die Feldplatte (160) und die Gateelektrode (150) integral gebildet sind.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die Felddielektrikumschicht (170) in einem Felddielektrikumtrench (178) in dem Substrat (1000) angeordnet ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der eine unterer Teil (171) der Felddielektrikumschicht (170) ein Material der lateralen Isolationsschicht (190) aufweist und bei der ein oberer Teil (172) der Felddielektrikumschicht (170) ein isolierendes Material aufweist, das von dem Material der lateralen Isolationsschicht (190) verschieden ist.
  5. Halbleitervorrichtung nach Anspruch 4, bei der das isolierende Material Siliziumnitrid umfasst.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der der Isolationstrench (192) gestaltet ist, um eine flache Trenchisolation vorzusehen.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei der der Isolationstrench (192) ein LOCOS-("Lokale Oxidation von Silizium"-)Trench ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei der die Feldplatte (160) durch eine leitende Schicht ausgeführt ist, wobei die leitende Schicht in einer Schicht über der Gateelektrode (150) angeordnet und mit einem Bereich bzw. einer Elektrode aus dem Sourcebereich (110) und der Gateelektrode (150) verbunden ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, bei der der Sourcebereich (110), der Drainbereich (120), der Bodybereich (130) und der Driftbereich (140) längs einer ersten Richtung (x) angeordnet sind, wobei die erste Richtung (x) parallel zu der ersten Hauptoberfläche (1100) des Halbleitersubstrates (1000) ist und der Sourcebereich (110), der Drainbereich (120), der Bodybereich (130) und der Driftbereich (140) einen Lateraltransistor bilden.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, bei der der Sourcebereich (110) und der Drainbereich (120) mit Dotierstoffen eines ersten Leitfähigkeitstyps dotiert sind, der Bodybereich (130) mit Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert ist und der Driftbereich (140) mit Dotierstoffen des ersten Leitfähigkeitstyps dotiert ist, wobei die Halbleitervorrichtung (100) außerdem eine Kompensationsschicht (180) aufweist, die einen dotierten Teil des zweiten Leitfähigkeitstyps umfasst, der benachbart zu dem Driftbereich (140) angeordnet ist, und wobei die Kompensationsschicht (180) mit einem Sourceanschluss verbunden ist.
  11. Halbleitervorrichtung nach Anspruch 1, bei der die Felddielektrikumschicht (170) einen ersten Bereich, in welchem eine obere Oberfläche (155) der Felddielektrikumschicht in ungefähr der gleichen Höhe wie die obere Oberfläche der lateralen Isolationsschicht (190) angeordnet ist, und einen zweiten Beriech (172), in welchem die obere Oberfläche der Felddielektrikumschicht (170) in einer größeren Höhe (h1), gemessen von der ersten Hauptoberfläche (1100) des Halbleitersubstrates (1000), als die obere Oberfläche der lateralen Isolationsschicht (190) angeordnet ist, aufweist.
  12. Halbleitervorrichtung nach Anspruch 11, bei der der zweite Bereich (172) auf einer Seite des Driftbereiches (140) benachbart zu dem Drainbereich (120) angeordnet ist, und bei der der erste Bereich (171) auf einer Seite des Driftbereiches (140) entfernt von dem Drainbereich (120) angeordnet ist.
  13. Halbleitervorrichtung, umfassend: einen Sourcebereich (210) und einen Drainbereich (220), einen Bodybereich (230) und einen Driftbereich (240), angeordnet zwischen dem Sourcebereich (210) und dem Drainbereich (220), eine Gateelektrode (250) benachbart zu wenigstens einem Teil des Bodybereiches (230), eine leitende Schicht (215) in einer Schicht über der Gateelektrode (250), wobei die leitende Schicht (215) mit einem Bereich bzw. einer Elektrode aus dem Sourcebereich (210) und der Gateelektrode (250) verbunden ist, und eine Felddielektrikumschicht (270), die zwischen dem Driftbereich (240) und einem Teil der leitenden Schicht (215) angeordnet ist, wobei die Felddielektrikumschicht (270) in Kontakt mit dem Driftbereich (240) und dem Teil der leitenden Schicht (215) ist.
  14. Halbleitervorrichtung nach Anspruch 13, bei der die Felddielektrikumschicht (270) wenigstens zwei verschiedene dielektrische Schichten (271, 272) aufweist.
  15. Halbleitervorrichtung nach Anspruch 13 oder 14, bei der Komponenten (295) der Halbleitervorrichtung (200) in einem Halbleitersubstrat (1000) mit einer ersten Hauptoberfläche (2100) gebildet sind, wobei die Halbleitervorrichtung (200) außerdem ein Nieder-k-Dielektrikummaterial (290), das zwischen Komponenten der in dem Halbleitersubstrat (1000) ausgebildeten Halbleitervorrichtung (200) angeordnet ist, und eine über dem Halbleitersubstrat (1000) gebildete Metallisierungsschicht (256) aufweist, wobei die Felddielektrikumschicht (270) Siliziumoxid umfasst.
  16. Halbleitervorrichtung nach einem der Ansprüche 13 bis 15, bei der die Felddielektrikumschicht (270) in einem Felddielektrikumtrench (277) in dem Halbleitersubstrat (1000) angeordnet ist.
  17. Halbleitervorrichtung nach Anspruch 16, weiterhin umfassend: einen Isolationstrench (292) in dem Halbleitersubstrat (1000), um lateral benachbarte Komponenten der Halbleitervorrichtung (200) zu isolieren, und eine laterale Isolationsschicht (290), die in dem Isolationstrench (292) angeordnet ist.
  18. Verfahren zum Herstellen einer Halbleitervorrichtung (100) in einem Halbleitersubstrat (1000), umfassend: Bilden eines Isolationstrenches (192) in dem Halbleitersubstrat (1000) und Bilden einer lateralen Isolationsschicht (190) in dem Isolationstrench (192), um lateral benachbarte Komponenten (195) der Halbleitervorrichtung (100) zu isolieren, Bilden eines Sourcebereiches (110) und eines Drainbereiches (120), Bilden eines Bodybereiches (130) und eines Driftbereiches (140) zwischen dem Sourcebereich (110) und dem Drainbereich (120), Bilden einer Gateelektrode (150) benachbart zu wenigstens einem Teil des Bodybereiches (130), Bilden einer Feldplatte (160) benachbart zu wenigstens einem Teil des Driftbereiches (140), und Bilden einer Felddielektrikumschicht (170) zwischen dem Driftbereich (140) und der Feldplatte (160), wobei die Felddielektrikumschicht (170) so gebildet wird, dass eine obere Oberfläche (173) der Felddielektrikumschicht (170) in einer größeren Höhe (h1), gemessen von einer ersten Hauptoberfläche (1100) des Halbleitersubstrates (1000), als eine obere Oberfläche (191) der lateralen Isolationsschicht (190) angeordnet ist.
  19. Verfahren nach Anspruch 18, weiterhin umfassend Bilden eines Felddielektrikumtrenches (177) in dem Halbleitersubstrat (1000), wobei die Felddielektrikumschicht (170) in dem Felddielektrikumtrench (177) gebildet wird.
  20. Verfahren nach Anspruch 18 oder 19, bei dem der Isolationstrench (192) durch einen Ätzprozess gebildet wird.
  21. Verfahren nach Anspruch 20, bei dem der Felddielektrikumtrench (177) und der Isolationstrench (192) durch verbundene Ätzprozesse gebildet werden.
  22. Verfahren nach einem der Ansprüche 18 bis 21, bei dem der Isolationstrench (196) durch einen Oxidationsprozess gebildet wird.
  23. Verfahren nach Anspruch 22, bei dem der Felddielektrikumtrench (177) und der Isolationstrench (196) durch verbundene Oxidationsprozesse gebildet werden.
  24. Verfahren nach Anspruch 18, bei dem ein Teil der Felddielektrikumschicht (170) und der lateralen Isolationsschicht (190) durch verbundenes Prozessieren gebildet werden.
  25. Verfahren nach Anspruch 24, bei dem ein Bilden der Felddielektrikumschicht (170) außerdem ein Bilden eines zweiten isolierenden Materials, das von der lateralen Isolationsschicht (190) verschieden ist, aufweist.
  26. Verfahren nach Anspruch 25, bei dem ein Bilden der Felddielektrikumschicht (170) außerdem ein Bilden eines dritten isolierenden Materials, das von dem zweiten isolierenden Material verschieden ist, aufweist.
  27. Verfahren nach Anspruch 24, bei dem ein Bilden der lateralen Isolationsschicht (190) ein Ätzen eines oberen Teiles der lateralen Isolationsschicht aufweist, wobei wenigstens ein Teil der Felddielektrikumschicht durch ein Maskenmaterial während des Ätzens des oberen Teiles der lateralen Isolationsschicht bedeckt ist.
DE102014105339.7A 2013-04-17 2014-04-15 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung Pending DE102014105339A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/864,339 2013-04-17
US13/864,339 US8994113B2 (en) 2013-04-17 2013-04-17 Semiconductor device and method of manufacturing a semiconductor device

Publications (1)

Publication Number Publication Date
DE102014105339A1 true DE102014105339A1 (de) 2014-10-23

Family

ID=51629069

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014105339.7A Pending DE102014105339A1 (de) 2013-04-17 2014-04-15 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung

Country Status (3)

Country Link
US (1) US8994113B2 (de)
CN (1) CN104112775B (de)
DE (1) DE102014105339A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829613B1 (en) * 2013-05-03 2014-09-09 Texas Instruments Incorporated Stepped dielectric for field plate formation
US9337330B2 (en) * 2013-12-19 2016-05-10 Texas Instruments Incorporated Scheme to align LDMOS drain extension to moat
US10205024B2 (en) * 2016-02-05 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having field plate and associated fabricating method
US10424647B2 (en) * 2017-10-19 2019-09-24 Texas Instruments Incorporated Transistors having gates with a lift-up region
DE102017130223B4 (de) 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
CN110767748B (zh) * 2018-07-25 2023-06-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110767749B (zh) * 2018-07-25 2023-06-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111162124B (zh) * 2018-11-08 2023-10-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10825717B1 (en) * 2019-07-09 2020-11-03 Nxp B.V. Method for making high voltage transistors insensitive to needle defects in shallow trench isolation
US11195949B2 (en) * 2019-10-21 2021-12-07 Semiconductor Components Industries, Llc Laterally diffused metal-oxide-semiconductor (LDMOS) transistors
US10930745B1 (en) * 2019-11-27 2021-02-23 Vanguard International Semiconductor Corporation Semiconductor structure
JP7398339B2 (ja) * 2020-05-29 2023-12-14 ルネサスエレクトロニクス株式会社 半導体装置
US20230231020A1 (en) * 2022-01-17 2023-07-20 Texas Instruments Incorporated Field plating at source side of gate bias mosfets to prevent vt shift
CN115116936A (zh) * 2022-06-29 2022-09-27 武汉新芯集成电路制造有限公司 包含ldmos晶体管的半导体器件及其制作方法
CN115084235B (zh) * 2022-07-25 2023-01-17 北京芯可鉴科技有限公司 Ldmos器件、制备方法及芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US7468537B2 (en) * 2004-12-15 2008-12-23 Texas Instruments Incorporated Drain extended PMOS transistors and methods for making the same
CN102971855B (zh) * 2010-06-21 2016-02-24 瑞萨电子株式会社 半导体器件及其制造方法
US8377755B2 (en) * 2010-07-06 2013-02-19 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences Method for fabricating SOI high voltage power chip with trenches
US8916439B2 (en) * 2012-07-20 2014-12-23 Monolithic Power Systems, Inc. Method for forming dual gate insulation layers and semiconductor device having dual gate insulation layers

Also Published As

Publication number Publication date
CN104112775A (zh) 2014-10-22
US8994113B2 (en) 2015-03-31
CN104112775B (zh) 2017-04-12
US20140312417A1 (en) 2014-10-23

Similar Documents

Publication Publication Date Title
DE102014105339A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112014003481B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012113110B4 (de) Integrierte Halbleitervorrichtung mit Heteroübergang und Verfahren zur Erzeugung einer integrierten Halbleitervorrichtung mit Heteroübergang
DE102015106411B4 (de) Obere metallische kontaktpads als lokale verbinder von vertikaltransistoren
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014100877B4 (de) Integrierte Schaltung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112016007257B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE102014109846A1 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102014113946A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102005039131A1 (de) Halbleiterbauteil
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102015106185B4 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE102016105424A1 (de) Halbleitervorrichtung mit planarem Gate und Grabenfeldelektrodenstruktur
DE102005063400A1 (de) Halbleiterbauelementanordnung und Verfahren zu deren Herstellung
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
DE102014106747A1 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES DRESDEN GMBH & CO. KG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES DRESDEN GMBH, 01099 DRESDEN, DE