DE102021134457A1 - Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung - Google Patents

Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung Download PDF

Info

Publication number
DE102021134457A1
DE102021134457A1 DE102021134457.3A DE102021134457A DE102021134457A1 DE 102021134457 A1 DE102021134457 A1 DE 102021134457A1 DE 102021134457 A DE102021134457 A DE 102021134457A DE 102021134457 A1 DE102021134457 A1 DE 102021134457A1
Authority
DE
Germany
Prior art keywords
dielectric
conductive
region
gate
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021134457.3A
Other languages
English (en)
Inventor
Peter A. Burke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of DE102021134457A1 publication Critical patent/DE102021134457A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Abstract

Eine Halbleitervorrichtung schließt einen Bereich von Halbleitermaterial ein, der eine erste große Oberfläche und einen ersten Leitfähigkeitstyp und eine Grabenstruktur mit abgeschirmtem Gate umfasst. Die Grabenstruktur mit abgeschirmtem Gate schließt einen aktiven Graben, eine isolierte Abschirmelektrode im unteren Abschnitt des aktiven Grabens; eine isolierte Gate-Elektrode, angrenzend an das Gate-Dielektrikum in einem oberen Abschnitt des aktiven Grabens; und ein Dielektrikum (IPD) ein, das zwischen der Gate-Elektrode und der Abschirmelektrode eingefügt ist. Eine dielektrische Zwischenschichtstruktur (ILD-Struktur) befindet sich über der großen Oberfläche. Ein leitfähiger Bereich befindet sich innerhalb des aktiven Grabens und erstreckt sich durch die ILD-Struktur, die Gate-Elektrode und das IPD und ist mit der Abschirmelektrode elektrisch verbunden. Der leitfähige Bereich ist durch einen dielektrischen Abstandshalter elektrisch von der Gate-Elektrode isoliert. Die Gate-Elektrode umfasst eine Form, die den leitfähigen Bereich in einer Draufsicht umgibt, sodass die Gate-Elektrode nicht durch den leitfähigen Bereich und den dielektrischen Abstandshalter unterbrochen ist.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Nicht anwendbar.
  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft allgemein Elektronik und insbesondere Halbleitervorrichtungsstrukturen und Verfahren zum Ausbilden von Halbleitervorrichtungen.
  • HINTERGRUND
  • Halbleitervorrichtungen und Verfahren zum Ausbilden von Halbleitervorrichtungen nach dem Stand der Technik sind unzureichend, was zum Beispiel zu überhöhten Kosten, verringerter Zuverlässigkeit, relativ geringer Leistung einschließlich schlechter Schaltleistung oder zu großen Abmessungen führt. Weitere Einschränkungen und Nachteile konventioneller und herkömmlicher Ansätze werden für den Fachmann durch Vergleich solcher Ansätze mit der vorliegenden Offenbarung und Bezugnahme auf die Zeichnungen offensichtlich.
  • Figurenliste
    • 1 veranschaulicht eine Querschnittsansicht einer Halbleitervorrichtung gemäß der vorliegenden Beschreibung;
    • 2 veranschaulicht eine Draufsicht eines Abschnitts der Halbleitervorrichtung von
    • 1 gemäß der vorliegenden Beschreibung;
    • 3 veranschaulicht ein Flussdiagramm eines Verfahrens zum Bereitstellen einer Halbleitervorrichtung gemäß der vorliegenden Beschreibung;
    • 4, 5, 6, 7, 8, 9 und 10 veranschaulichen Querschnittsansichten einer Halbleitervorrichtung in verschiedenen Verarbeitungsstufen gemäß dem Verfahren von 3;
    • 11 veranschaulicht ein Flussdiagramm eines Verfahrens zum Bereitstellen einer Halbleitervorrichtung gemäß der vorliegenden Beschreibung;
    • 12, 13, 14, 15 und 16 veranschaulichen Querschnittsansichten einer Halbleitervorrichtung in verschiedenen Verarbeitungsstufen gemäß dem Verfahren von 11;
    • 17 veranschaulicht ein Flussdiagramm eines Verfahrens zum Bereitstellen einer Halbleitervorrichtung gemäß der vorliegenden Beschreibung;
    • 18, 19, 20, 21 und 22 veranschaulichen Querschnittsansichten einer Halbleitervorrichtung in verschiedenen Verarbeitungsstufen gemäß dem Verfahren von 17; und
    • 23 veranschaulicht eine Draufsicht eines Abschnitts der Halbleitervorrichtung gemäß der vorliegenden Beschreibung.
  • Die folgende Erörterung stellt verschiedene Beispiele von Halbleitervorrichtungen und Verfahren zum Herstellen von Halbleitervorrichtungen bereit. Solche Beispiele sind nicht einschränkend, und der Schutzumfang der beiliegenden Ansprüche sollte nicht auf die bestimmten offenbarten Beispiele beschränkt sein. In der folgenden Erörterung sind die Begriffe „Beispiel“ und „z. B.“ nicht einschränkend.
  • Zur Vereinfachung und Übersichtlichkeit der Darstellung sind die Elemente in den Abbildungen nicht unbedingt maßstabsgetreu gezeichnet, und die gleichen Referenznummern in verschiedenen Abbildungen bezeichnen die gleichen Elemente. Zusätzlich werden Beschreibungen und Details wohlbekannter Schritte und Elemente aus Gründen der Einfachheit bei der Beschreibung ausgelassen.
  • Zur Verdeutlichung der Zeichnungen können bestimmte Bereiche von Strukturen der Vorrichtung, wie dotierte Bereiche oder dielektrische Bereiche, so veranschaulicht werden, dass sie grundsätzlich gerade Linienkanten und präzise Winkelecken aufweisen. Fachleute verstehen jedoch, dass aufgrund der Diffusion und Aktivierung von Dotierstoffen oder Bildung von Schichten, die Kanten von solchen Bereichen grundsätzlich keine geraden Linien und die Ecken keine genauen Winkel sein können.
  • Obwohl die Halbleitervorrichtungen hierin als bestimmte Leitfähigkeitsbereiche vom N-Typ und bestimmte Leitfähigkeitsbereiche vom P-Typ erläutert werden, versteht ein Durchschnittsfachmann, dass die Leitfähigkeitstypen umgekehrt werden können und auch gemäß der vorliegenden Beschreibung unter Berücksichtigung einer erforderlichen Polaritätsumkehr von Spannungen, Inversion des Transistortyps und/oder Stromrichtung usw. möglich sind.
  • Außerdem dient die hier verwendete Terminologie nur der Beschreibung einzelner Beispiele und soll die Offenbarung nicht einschränken. Wie hierin verwendet, sollen die Singularformen auch die Pluralformen einschließen, es sei denn, der Kontext zeigt klar etwas anderes an.
  • Wie hierin verwendet, bedeutet „stromführende Elektrode“ ein Element einer Vorrichtung, die Strom durch die Vorrichtung leitet, wie eine Source (Quelle) oder ein Drain eines MOS-Transistors, ein Emitter oder ein Kollektor eines Bipolartransistors oder eine Kathode oder Anode einer Diode, und eine „Steuerelektrode“ bedeutet ein Element der Vorrichtung, das den Strom durch die Vorrichtung steuert, wie ein Gate eines MOS-Transistors oder eine Basis eines Bipolartransistors.
  • Der Begriff „große Oberfläche“ bei Verwendung in Verbindung mit einem Halbleiterbereich, Wafer oder Substrat bezeichnet die Oberfläche des Halbleiterbereichs, Wafers oder Substrats, die eine Schnittstelle zu einem anderen Material bildet, wie einem Dielektrikum, einem Isolator, einem Leiter oder einem polykristallinen Halbleiter. Die große Oberfläche kann eine Topographie aufweisen, die sich in x-, y- und z-Richtung ändert.
  • Die Begriffe „umfasst“, „umfassend“, „schließt ein“ und/oder „einschließlich“, wenn sie in dieser Beschreibung verwendet werden, sind offene Ausdrücke, die das Vorhandensein von angegebenen Merkmalen, Zahlen, Schritten, Operationen, Elementen und/oder Komponenten spezifizieren, aber nicht das Vorhandensein oder Hinzufügen eines oder mehrerer anderer Merkmale, Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen davon ausschließen.
  • Der Begriff „oder“ bedeutet ein beliebiges oder mehrere der Elemente in der Liste, die durch „oder“ verbunden sind. Als ein Beispiel bedeutet „x oder y“ ein beliebiges Element des dreielementigen Satzes {(x), (y), (x, y)}. Als ein anderes Beispiel bedeutet „x, y oder z“ ein beliebiges Element des siebenelementigen Satzes {(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)}.
  • Obwohl die Ausdrücke „erster“, „zweiter“ usw. hierin zur Beschreibung verschiedener Elemente, Bestandteile, Bereiche, Schichten und/oder Teilabschnitte verwendet werden können, sollten diese Elemente, Bestandteile, Bereiche, Ebenen, Schichten und/oder Teilabschnitte nicht durch diese Begriffe eingeschränkt werden. Diese Begriffe werden nur verwendet, um ein Element, einen Bestandteil, einen Bereich, eine Ebene und/oder einen Abschnitt von einem anderen zu unterscheiden. So könnte beispielsweise ein erstes Element, ein erster Bestandteil, ein erster Bereich, eine erste Schicht und/oder ein erster Abschnitt, der im Folgenden erläutert wird, als ein zweites Element, ein zweites Bestandteil, ein zweiter Bereich, eine zweite Region, eine zweite Schicht und/oder ein zweiter Abschnitt bezeichnet werden, ohne von den Lehren aus der vorliegenden Offenbarung abzuweichen.
  • Ein Fachmann wird feststellen, dass die hier verwendeten Bezeichnungen „während“, „solange“ und „bei“ in Bezug auf die Bedienung der Schaltung keine exakten Begriffe sind, die bedeuten, dass eine Handlung genau mit Beginn einer anderen Handlung stattfindet. Es kann eine kleine, aber angemessene Verzögerung, wie eine Übertragungsverzögerung, zwischen der anfänglichen Handlung und der Reaktion, die dadurch gestartet wird, auftreten. Zusätzlich bedeutet der Begriff „während“, dass eine bestimmte Aktion mindestens während eines Abschnitts einer Dauer der auslösenden Handlung stattfindet.
  • Die Verwendung der Begriffe „etwa“, „ungefähr“ oder „im Wesentlichen“ bedeutet, dass ein Wert eines Elements voraussichtlich nahe an einem Zustandswert oder einer Position liegt. Wie in dem Fachgebiet bekannt ist, gibt es jedoch immer geringe Abweichungen, die eine genaue Angabe von Werten oder Positionen verhindern.
  • Sofern nicht anders angegeben, beinhaltet das hierin verwendete Wort „über“ oder „auf“ Orientierungen, Platzierungen oder Beziehungen, bei denen die angegebenen Elemente in direktem oder indirektem physischem Kontakt stehen können.
  • Sofern nicht anders angegeben und hierin verwendet, beinhaltet das Wort „Überlappung“ Orientierungen, Platzierungen oder Beziehungen, bei denen die angegebenen Elemente zumindest teilweise oder vollständig zusammenfallen oder in den gleichen oder verschiedenen Ebenen ausgerichtet sein können.
  • Es wird ferner davon ausgegangen, dass die im Folgenden veranschaulichten und beschriebenen Beispiele Beispiele in geeigneter Weise haben können und/oder in Abwesenheit eines Elements praktiziert werden können, das hier nicht ausdrücklich offenbart wird.
  • DETAILLIERTE BESCHREIBUNG DER ZEICHNUNGEN
  • Isolierte Gate-Feldeffekttransistoren (IGFET) sind in Leistungsanwendungen weit verbreitet. Eine Grabenmetalloxidhalbleiter-FET-Vorrichtung (MOSFET-Vorrichtung) ist ein Typ von IGFET-Vorrichtung, der in derartigen Anwendungen verwendet wird. Bestimmte Graben-MOSFET-Vorrichtungen schließen eine Abschirmelektrode ein, die von einer Gate-Elektrode innerhalb desselben Grabens (Graben-MOSFET mit abgeschirmtem Gate) elektrisch isoliert ist, und können in Leistungsumwandlungsanwendungen wie synchronen BUCK-Wandlerschaltungen (Abwärtswandlerschaltungen) verwendet werden. Die Leistungsumwandlungseffizienz in Schaltungen, wie synchronen BUCK-Wandlern, hängt von den vielen Faktoren ab, einschließlich der Umschaltfrequenz der in der Anwendung verwendeten Graben-MOSFETs. Je höher die Frequenz der BUCK-Wandler ist, umso wichtiger werden der Abschirmwiderstand (niedriger ist besser) und die Gesamtkapazität (niedriger ist besser) der MOSFETs für den gewünschten Wirkungsgrad. Ein gegensätzliches Problem zu einem niedrigen Abschirmwiderstand (R-Schirm oder Rs) und zu niedrigen Gesamtkapazitäten (QOSS, Qg, Qgd) ist eine unerwünschte Zunahme des Klingelns der Schaltknoten, das durch die hochfrequente Schaltgeschwindigkeit z. B. einer High-Side-MOSFET-Vorrichtung verursacht wird. Wenn es möglich wäre, den R-Schirm unabhängig von der Position innerhalb der Graben-MOSFET-Vorrichtung zu steuern, würde dies dazu beitragen, diesen Effekt zu verringern.
  • Dementsprechend sind kostengünstige Verfahren und Strukturen erforderlich, um einen niedrigeren Abschirmwiderstand (Rs) zu erreichen, der mit dem Gate-Widerstand (R-Gate oder Rg) ausgeglichen wird, indem eine große Anzahl von Gate-Feeds und Shield-Feeds zu den MOSFET-Designs hinzugefügt werden (als Mittel zum Reduzieren von Rg und Rs). Es wäre vorteilhaft, dies zu erreichen, ohne die Vorrichtungskapazitäten signifikant zu erhöhen. Darüber hinaus wäre es vorteilhaft, Rs so einstellen zu können, dass es für eine bestimmte Anwendung besser auf Rg abgestimmt ist, und Flächen mit höherem Rs und niedrigerem Rs innerhalb einer bestimmten Vorrichtung zu ermöglichen, um Effizienz- und Klingelprobleme mit einer gewissen Kontrolle von Rs auf lokaler Ebene anzugehen.
  • Im Allgemeinen beziehen sich die vorliegenden Beispiele auf Strukturen von Halbleitervorrichtungen und Verfahren zum Herstellen von Halbleitervorrichtungen, die einen reduzierten Abschirmwiderstand aufweisen, wodurch die Schaltleistung der Halbleitervorrichtung verbessert wird. Außerdem sorgen die Strukturen und Verfahren dafür, den Abschirmelektrodenwiderstand auf kontrollierte Weise zu reduzieren, die nicht über die aktive Fläche der Halbleitervorrichtung gleichmäßig zu sein braucht. Der Abschirmwiderstand kann gemäß bestimmten Anwendungs- und Designanforderungen abgestimmt werden. Die Strukturen und Verfahren sind kostengünstig zu implementieren, wobei in einigen Beispielen nur eine Maskenschicht und ein Ätzschritt hinzugefügt werden müssen. Es wurde empirisch festgestellt, dass Strukturen und Verfahren der vorliegenden Beschreibung einen geringeren Abschirmwiderstand im Vergleich zu früheren Vorrichtungen aufweisen, was die Leistungsumwandlungseffizienz bei der Leistungsumwandlungsanwendung, derartigen Abwärtswandleranwendungen, verbessert.
  • Gemäß der vorliegenden Beschreibung wird der Kontakt zur Abschirmelektrode durch Einfügen zwischen Source-Metallflächen einer MOSFET-Vorrichtung hergestellt. In einigen Beispielen wird der Kontakt zur Abschirmelektrode durch Herstellen eines elektrisch isolierten Kontakts durch den Gate-Leiter in der aktiven Fläche der MOSFET-Vorrichtung hergestellt. In einigen Beispielen werden Aussparungen periodisch entlang Gate-Leiterstrukturen, wie streifenförmigen Gate-Leitern, in einer Weise bereitgestellt, die die elektrische Kommunikation der Gate-Leiterstruktur nicht unterbricht. Genauer gesagt, werden isolierte Abschirmkontaktbereiche an vorgegebenen Stellen der Gate-Leiterstrukturen platziert und können Aussparungen umfassen, die sich durch den Gate-Leiter zu der Abschirmelektrode erstrecken. Abschnitte des Gate-Leiters verbleiben auf mindestens einer Seite der Aussparungen in einer Querschnittsansicht. Auf diese Weise wird der Gate-Leiter durch den Abschirmleiter nur teilweise unterbrochen. In einigen Beispielen verbleibt eine ausreichende Menge an Gate-Leiter auf beiden Seiten der Aussparungen in der Querschnittsansicht. Auf diese Weise stellt der Gate-Leiter eine Kanalsteuerung auf beiden Seiten des Grabens bereit, an dem sich Source- und Körperbereiche befinden. Der Abschirmleiter wird dann innerhalb der Aussparungen bereitgestellt und durch einen Isolator von dem Gate-Leiter isoliert. In einigen Beispielen umfasst der Isolator einen Abstandshalter.
  • Insbesondere in einem Beispiel enthält eine Halbleitervorrichtung einen Bereich von Halbleitermaterial, der eine erste große Oberfläche und einen ersten Leitfähigkeitstyp und eine Grabenstruktur mit abgeschirmtem Gate umfasst. Die Grabenstruktur mit abgeschirmtem Gate schließt einen aktiven Graben, der sich von der ersten großen Oberfläche in den Bereich des Halbleitermaterials erstreckt; eine dielektrische Abschirmschicht angrenzend an einen unteren Abschnitt des aktiven Grabens; eine Abschirmelektrode angrenzend an die dielektrische Abschirmschicht im unteren Abschnitt des aktiven Grabens; ein Gate-Dielektrikum angrenzend an einen oberen Abschnitt des aktiven Grabens; eine Gate-Elektrode angrenzend an das Gate-Dielektrikum im oberen Abschnitt des aktiven Grabens; und ein Dielektrikum (IPD) ein, das zwischen der Gate-Elektrode und der Abschirmelektrode eingefügt ist. Ein Körperbereich eines zweiten Leitfähigkeitstyps entgegengesetzt zu dem ersten leitfähigen Typ liegt im Bereich von Halbleitermaterial und erstreckt sich von der großen Oberfläche angrenzend an die Grabenstruktur mit abgeschirmtem Gate. Ein Source-Bereich des ersten Leitfähigkeitstyps befindet sich in dem Körperbereich angrenzend an die Grabenstruktur mit abgeschirmtem Gate. Eine dielektrische Zwischenschichtstruktur (Inter-Layer Dielectric structure, ILD-Struktur) befindet sich über der ersten großen Oberfläche; und ein erster leitfähiger Bereich innerhalb des aktiven Grabens und erstreckt sich durch die ILD-Struktur, die Gate-Elektrode und das IPD, wobei der erste leitfähige Bereich mit der Abschirmelektrode gekoppelt ist; der erste leitfähige Bereich durch einen ersten dielektrischen Abstandshalter elektrisch von der Gate-Elektrode isoliert ist; und die Gate-Elektrode eine Form umfasst, die den ersten leitfähigen Bereich in einer Draufsicht umgibt, sodass die Gate-Elektrode nicht durch den ersten leitfähigen Bereich und den ersten dielektrischen Abstandshalter unterbrochen ist.
  • In einem Beispiel schließt eine Halbleitervorrichtung eine Halbleitervorrichtung ein, einschließlich Bereitstellen eines Bereichs von Halbleitermaterial, der eine erste große Oberfläche und einen ersten Leitfähigkeitstyp und eine Grabenstruktur mit abgeschirmtem Gate umfasst. Die Abschirm-Gate-Grabenstruktur schließt einen aktiven Graben, der sich von der ersten großen Oberfläche in den Bereich von Halbleitermaterial erstreckt und eine erste Seite und eine zweite Seite gegenüber der ersten Seite aufweist; eine dielektrische Abschirmschicht angrenzend an einen unteren Abschnitt des aktiven Grabens; eine Abschirmelektrode angrenzend an die dielektrische Abschirmschicht im unteren Abschnitt des aktiven Grabens; ein Gate-Dielektrikum angrenzend an einen oberen Abschnitt des aktiven Grabens; eine Gate-Elektrode angrenzend an das Gate-Dielektrikum im oberen Abschnitt des aktiven Grabens; ein Zwischenpad-Dielektrikum (Inter-Pad Dielectric, IPD) ein, das zwischen der Gate-Elektrode und der Abschirmelektrode eingefügt ist. Ein Körperbereich eines zweiten Leitfähigkeitstyps entgegengesetzt zu dem ersten leitfähigen Typ liegt im Bereich von Halbleitermaterial, das sich von der großen Oberfläche angrenzend an die erste Seite und die zweite Seite des aktiven Grabens erstreckt. Ein Source-Bereich des ersten Leitfähigkeitstyps befindet sich in dem Körperbereich angrenzend an die erste Seite und die zweite Seite des aktiven Grabens. Eine dielektrische Zwischenschichtstruktur (ILD-Struktur) befindet sich über der ersten großen Oberfläche. Ein erster leitfähiger Bereich befindet sich innerhalb des aktiven Grabens und erstreckt sich durch die ILD-Struktur, die Gate-Elektrode und das IPD. Ein zweiter leitfähiger Bereich erstreckt sich durch die ILD-Struktur und den Source-Bereich. Der erste leitfähige Bereich ist mit der Abschirmelektrode gekoppelt; der erste leitfähige Bereich ist durch einen ersten dielektrischen Abstandshalter elektrisch von der Gate-Elektrode isoliert; und die Gate-Elektrode umfasst eine Form in einer Draufsicht, die jede Seite des ersten leitfähigen Bereichs in einer Draufsicht umgibt.
  • In einem Beispiel schließt ein Verfahren zum Ausbilden einer Halbleitervorrichtung das Bereitstellen eines Bereichs von Halbleitermaterial ein, der eine erste große Oberfläche und einen ersten Leitfähigkeitstyp umfasst. Das Verfahren schließt das Bereitstellen einer Grabenstruktur mit abgeschirmtem Gate ein, die einen aktiven Graben, der sich von der ersten großen Oberfläche in den Bereich von Halbleitermaterial erstreckt und eine erste Seite und eine zweite Seite gegenüber der ersten Seite aufweist; eine dielektrische Abschirmschicht angrenzend an einen unteren Abschnitt des aktiven Grabens; eine Abschirmelektrode angrenzend an die dielektrische Abschirmschicht im unteren Abschnitt des aktiven Grabens; ein Gate-Dielektrikum angrenzend an einen oberen Abschnitt des aktiven Grabens; eine Gate-Elektrode angrenzend an das Gate-Dielektrikum im oberen Abschnitt des aktiven Grabens; ein Zwischenpad-Dielektrikum (Inter-Pad Dielectric, IPD) einschließt, das zwischen der Gate-Elektrode und der Abschirmelektrode eingefügt ist. Das Verfahren schließt das Bereitstellen eines Körperbereichs eines zweiten Leitfähigkeitstyps entgegengesetzt zu dem ersten leitfähigen Typ in dem Bereich von Halbleitermaterial ein, der sich von der großen Oberfläche angrenzend an die erste Seite und die zweite Seite des aktiven Grabens erstreckt. Das Verfahren schließt das Bereitstellen eines Source-Bereichs des ersten Leitfähigkeitstyps in dem Körperbereich angrenzend an die erste Seite und die zweite Seite des aktiven Grabens ein. Das Verfahren schließt das Bereitstellen einer ersten dielektrischen Zwischenschichtstruktur (ILD-Struktur) über der ersten großen Oberfläche ein. Das Verfahren schließt das Bereitstellen eines ersten leitfähigen Bereichs innerhalb des aktiven Grabens ein, der sich durch die ILD-Struktur, die Gate-Elektrode und das IPD erstreckt. Das Verfahren schließt das Bereitstellen eines zweiten leitfähigen Bereichs ein, der sich durch die ILD-Struktur und den Source-Bereich erstreckt, wobei der erste leitfähige Bereich mit der Abschirmelektrode gekoppelt ist; der erste leitfähige Bereich durch einen ersten dielektrischen Abstandshalter elektrisch von der Gate-Elektrode isoliert ist; und die Gate-Elektrode umfasst eine Form in einer Draufsicht, die jede Seite des ersten leitfähigen Bereichs in einer Draufsicht umgibt.
  • Weitere Beispiele sind in der vorliegenden Offenbarung eingeschlossen. Solche Beispiele finden sich in den Figuren, in den Ansprüchen oder in der Beschreibung der vorliegenden Offenbarung.
  • 1 veranschaulicht eine vergrößerte Querschnittsansicht einer elektronischen Vorrichtung 10, einer Halbleitervorrichtung 10 oder eines Graben-MOSFET 10 mit abgeschirmtem Gate mit Grabenstrukturen mit abgeschirmtem Gate 13 gemäß der vorliegenden Beschreibung. In einigen Beispielen kann die Grabenstruktur mit abgeschirmtem Gate 13 in einem aktiven Bereich der Halbleitervorrichtung 10 platziert werden. In einigen Beispielen umfasst die Halbleitervorrichtung 10 ein Werkstück 11, wie einen Bereich von Halbleitermaterial 11 mit einer großen Oberfläche 18 und einer ihr gegenüberliegenden großen Oberfläche 19. In einigen Beispielen ist die große Oberfläche 18 als eine aktive Oberfläche der Halbleitervorrichtung 10 konfiguriert. Der Bereich von Halbleitermaterial 11 kann ein Halbleiter-Massesubstrat 12 einschließen, wie ein Siliziumsubstrat mit Leitfähigkeit vom N-Typ, das einen spezifischen Widerstand in einer Spanne von etwa 0,001Ohm-cm bis etwa 0,005Ohm-cm aufweist. Beispielsweise kann das Substrat 12 mit Phosphor, Arsen oder Antimon dotiert sein. In dem veranschaulichten
  • Beispiel stellt das Substrat 12 einen Drain-Bereich, einen Drain-Kontakt oder einen ersten stromführenden Kontakt für die Vorrichtung 10, typischerweise an der großen Oberfläche 19, bereit. In einigen Beispielen kann der Drain-Kontakt an der großen Oberfläche 18 hergestellt werden. In diesem Beispiel ist die Halbleitervorrichtung 10 als vertikale MOSFET-Struktur konfiguriert, aber diese Beschreibung bezieht sich auch auf bipolare Transistoren mit isoliertem Gate (IGBTs), Thyristoren mit MOS-Gate und andere verwandte oder gleichwertige Strukturen, wie sie Durchschnittsfachleuten bekannt sind.
  • In einigen Beispielen schließt der Bereich von Halbleitermaterial 11 ferner eine Halbleiterschicht 14, einen dotierten Bereich 14, eine dotierte Schicht 14 oder dotierte Schichten 14 ein, die in, auf dem Substrat 12 oder dieses überlagernd ausgebildet sein können. In einem Beispiel kann die Halbleiterschicht 14 ein Bereich oder eine Schicht mit Leitfähigkeit vom N-Typ sein, wenn das Substrat 12 Leitfähigkeit vom N-Typ aufweist, und unter Verwendung von epitaktischen Wachstumstechniken, Ionenimplantations- und Diffusionstechniken, anderen Techniken, wie sie einem Durchschnittsfachmann bekannt sind, oder Kombinationen davon ausgebildet werden kann. In einem Beispiel schließt die Halbleiterschicht 14 eine große Oberfläche 18 des Bereichs von Halbleitermaterial 11 ein. Es versteht sich, dass der Bereich von Halbleitermaterial 11, des Halbleitersubstrats 12 und/oder der Halbleiterschicht 14 andere Typen von Materialien einschließen kann, einschließlich, aber nicht beschränkt auf Heteroübergangs-Halbleitermaterialien, und das Halbleitersubstrat 12 und die Halbleiterschicht 14 jeweils unterschiedliche Materialien einschließen können. Solche Materialien können SiGe, SiGeC, SiC, GaN, AlGaN oder andere ähnliche Materialien einschließen, wie sie einem Durchschnittsfachmann bekannt sind.
  • In einigen Beispielen weist die Halbleiterschicht 14 eine Dotierstoffkonzentration auf, die niedriger als die Dotierstoffkonzentration des Substrats 12 ist. Die Dotierstoffkonzentrationen und Dicken der Halbleiterschicht 14 können beispielsweise in Abhängigkeit von dem gewünschten Durchbruchspannungs-Nennwert (BVDSS) und dem Layout-Design der Halbleitervorrichtung 10 erhöht oder verringert werden. In einigen Beispielen kann die Halbleiterschicht 14 ein Dotierungsprofil aufweisen, das sich über seine Tiefe von der großen Oberfläche 18 nach innen verändert. Solche Änderungen können lineare und nichtlineare Profile über die Dicke der Halbleiterschicht 14 einschließen.
  • Im vorliegenden Beispiel schließen Grabenstrukturen mit abgeschirmtem Gate 13 einen aktiven Graben 23 ein, der sich von der großen Oberfläche 18 des Bereichs von Halbleitermaterial 11 nach innen bis zu einer Tiefe innerhalb der Halbleiterschicht 14 erstreckt. Grabenstrukturen mit abgeschirmtem Gate 13 schließen ferner eine Abschirmelektrode 21, eine dielektrische Abschirmschicht 264, die die Abschirmelektrode 21 von der Halbleiterschicht 14 trennt, das Gate-Dielektrikum 26 über Oberseiten des aktiven Grabens 23, Gate-Elektroden 28, die angrenzend an das Gate-Dielektrikum 26 angeordnet sind, und ein Zwischenpad-Dielektrikum (IPD) 27 ein, das die Abschirmelektrode 21 von den Gate-Elektroden 28 elektrisch isoliert,. Wie später beschrieben wird, kann die Grabenstruktur mit abgeschirmtem Gate 13 ferner zusätzliche Abschirmelektrodenleiter oder zusätzliche Gate-Elektrodenleiter, wie ein oder mehrere Metalle oder Silizide, einschließen.
  • In einigen Beispielen umfasst die dielektrische Abschirmschicht 264 ein thermisches Oxid mit einer Dicke in einer Spanne von etwa 800 Ångström bis etwa 1050 Ångström. Die Dicke der dielektrischen Abschirmschicht 264 kann je nach den elektrischen Anforderungen der Halbleitervorrichtung 10 dicker oder dünner gemacht werden. Zum Beispiel kann die Dicke für Vorrichtungen für höhere Spannung, einschließlich einer Dicke von etwa 4000 Angström, zunehmen. In anderen Beispielen kann die dielektrische Schicht 264 mehr als ein dielektrisches Material umfassen, wie Oxide, Nitride, andere dielektrische Materialien, die einem Durchschnittsfachmann bekannt sind, oder Kombinationen davon.
  • In einigen Beispielen kann die Gate-Schicht 26 Oxide, Nitride, Tantalpentoxid, Titandioxid, Bariumstrontiumtitanat, dielektrische Materialien mit hohem k-Wert, Kombinationen davon oder andere verwandte oder gleichwertige Materialien umfassen, wie sie einem Durchschnittsfachmann bekannt sind. In einigen Beispielen umfasst das Gate-Dielektrikum 26 ein thermisches Oxid mit einer Dicke in einer Spanne von etwa 100 Ångström bis etwa 1000 Angström. In einigen Beispielen umfassen die Abschirmelektroden 21 und die Gate-Elektroden 28 ein dotiertes polykristallines Halbleitermaterial, wie dotiertes Polysilizium. In einigen Beispielen ist das Polysilizium mit einem Leitfähigkeitsdotierstoff vom N-Typ, wie Phosphor oder Arsen, dotiert. In anderen Beispielen kann das Polysilizium mit einem Leitfähigkeitsdotierstoff vom P-Typ, wie Bor, dotiert sein.
  • In einigen Beispielen umfasst die Halbleitervorrichtung 10 ferner einen Körperbereich 31, der im vorliegenden Beispiel eine Leitfähigkeit vom P-Typ umfasst, und ist angrenzend an die Grabenstrukturen mit abgeschirmtem Gate 13 angeordnet, wie allgemein in 1 veranschaulicht. Der Körperbereich 31 kann eine Vielzahl von einzelnen dotierten Bereichen sein oder kann ein kontinuierlicher zusammenhängender, dotierter Bereich sein. Die Körperbereiche 31 weisen eine Dotierstoffkonzentration auf, die geeignet ist, um Inversionsschichten auszubilden, die als Leitungskanäle oder Kanalbereiche für die Halbleitervorrichtung 10 wirken, wenn eine geeignete Vorspannung an die Gate-Elektroden 28 angelegt wird. Die Körperbereiche 31 können sich von der großen Oberfläche 18 bis zu einer Tiefe erstrecken, zum Beispiel von etwa 0,7 Mikrometer bis etwa 1,0 Mikrometer. Die Körperbereiche 31 können unter Verwendung von Dotiertechniken, wie Ionenimplantations- und Glühtechniken, ausgebildet werden. Die Körperbereiche 31 können auch auf Basisbereiche oder PHV-Bereiche bezogen werden.
  • In einigen Beispielen können die Source-Bereiche 33 innerhalb, in Körperbereichen 31 oder sie überlagernd ausgebildet werden und können sich in einigen Beispielen von der großen Oberfläche 18 bis zu einer Tiefe von etwa 0,2 Mikrometer bis etwa 0,4 Mikrometer erstrecken. In einigen Beispielen können die Quellbereiche 33 eine Leitung vom N-Typ aufweisen und z. B. mit einer Phosphor- oder Arsen-Dotierstoffquelle gebildet werden. Die Source-Bereiche 33 können unter Verwendung von Dotiertechniken, wie Ionenimplantationsprozessen und Glühprozessen, ausgebildet werden. Die Source-Bereiche 33 können auch auf stromleitende Bereiche oder stromführende Bereiche bezogen werden.
  • In einigen Beispielen kann eine dielektrische Zwischenschichtstruktur (ILD-Struktur) 41 eine große Oberfläche 18 überlagernd ausgebildet werden. In einer Ausführungsform umfasst die ILD-Struktur 41 eine oder mehrere dielektrische oder isolierende Schichten. In einigen Beispielen umfasst die ILD-Struktur 41 eine undotierte Siliziumglasschicht (Undoped Silicon Glass, USG-Schicht), die eine Dicke in einer Spanne von etwa 800 Angström bis etwa 1000 Ångström und eine phosphordotierte Siliziumglasschicht (Phosphorous Doped Silicon Glass, PSG-Schicht) aufweist, die eine Dicke in einer Spanne von etwa 6000 Angström bis etwa 8000 Angström aufweist. Die PSG-Schicht kann einen Phosphorgewichtsanteil in einer Spanne von etwa 3 % bis etwa 5 % aufweisen. Die ILD-Struktur 41 kann unter Verwendung chemischer Gasphasenabscheidungs- (Chemical Vapor Deposition, CVD-) oder ähnlicher Techniken ausgebildet werden. In einigen Beispielen kann die ILD-Struktur 41 geglüht werden, um die Struktur zu verdichten. In einigen Beispielen kann die ILD-Struktur 41 unter Verwendung von zum Beispiel chemischen mechanischen Planarisierungstechniken, (Chemical Mechanical Planarization, CMP-Techniken) planarisiert werden, um eine gleichmäßigere Oberflächentopographie bereitzustellen, was die Herstellbarkeit verbessert.
  • Gemäß der vorliegenden Beschreibung schließt die Halbleitervorrichtung 10 ferner die leitfähigen Bereiche 43A ein, die eine elektrische Verbindung mit den Source-Bereichen 33 und den Körperbereichen 31 bereitstellen, und die leitfähigen Bereiche 43B, die elektrische Verbindungen mit Abschirmelektroden 21 bereitstellen. Gemäß den Lehren der vorliegenden Beschreibung stellen die leitfähigen Bereiche 43B Kontakt zu Abschirmelektroden innerhalb der aktiven Fläche der Halbleitervorrichtung 10 bereit, wodurch der Widerstand der Abschirmelektroden 21 während des Betriebs der Vorrichtung reduziert wird. Dies ist eine Verbesserung gegenüber früheren Halbleitervorrichtungen, die nur mit den Abschirmelektroden in peripheren Bereichen der Halbleitervorrichtung Kontakt herstellen und die auf langen Anschlussverbindungen oder Feeds von peripheren Bereichen zu der aktiven Fläche beruhen, die zusätzlichen Widerstand bieten und die Leistung der Vorrichtung beeinträchtigen können. In einigen Beispielen können die leitfähigen Bereiche 43B anstelle von Elektrodenkontakten des peripheren Bereichs verwendet werden. In anderen Beispielen können die leitfähigen Bereiche 43B zusätzlich zu den Elektrodenkontakten des peripheren Bereichs verwendet werden.
  • Die leitfähigen Bereiche 43A können innerhalb der Kontaktöffnungen 422A oder Kontaktvias 422A ausgebildet sein und sind dazu konfiguriert, mit den Source-Bereichen 33 und den Körperbereichen 31 durch die Kontaktbereiche 36 hindurch elektrischen Kontakt herzustellen. Die Kontaktbereiche 36 können auch als Körperverstärkungsbereiche bezeichnet werden. In einigen Beispielen umfassen die Kontaktbereiche 36 eine Leitfähigkeit vom P-Typ, wenn die Körperbereiche 31 eine Leitfähigkeit vom P-Typ aufweisen. Die Kontaktbereiche 36 können unter Verwendung von Dotiertechniken, wie Ionenimplantationsprozessen und Glühprozessen, ausgebildet sein. Die leitfähigen Bereiche 43B können innerhalb der Kontaktöffnungen 422B oder Kontaktvias 422B ausgebildet sein und sind dazu konfiguriert, einen elektrischen Kontakt zu Abschirmelektroden 21 bereitzustellen. Wie später beschrieben wird, können die leitfähigen Bereiche 43A innerhalb der Kontaktöffnungen 422A ferner dazu ausgebildet werden, eine elektrische Verbindung mit Gate-Elektroden 28 an einer oder mehreren unterschiedlichen Stellen auf der Halbleitervorrichtung 10 bereitzustellen.
  • Gemäß der vorliegenden Beschreibung sind die leitfähigen Bereiche 43B durch das Dielektrikum 53B von den Gate-Elektroden 28 elektrisch isoliert, wie dielektrische Abstandshalter 53B, die entlang von Seitenwänden der Kontaktöffnungen 422B bereitgestellt sind. In einigen Beispielen umfassen die dielektrischen Abstandshalter 53B Oxide, Nitride, organische Dielektrika, andere Isoliermaterialien, wie sie einem Durchschnittsfachmann bekannt sind, oder Kombinationen davon. Die vorliegende Konfiguration ist ein Vorteil gegenüber früheren Ansätzen, die eine Unterbrechung oder Diskontinuität in der Leitung des Gate-Leiters verwendet, um den Gate-Leiter vollständig von dem Abschirmkontakt zu isolieren. Die vorliegende Konfiguration ermöglicht es, dass der Leiter 28 durchgehend ist, wodurch der Gate-Widerstand im Vergleich zu früheren Ansätzen verbessert wird.
  • 2 veranschaulicht eine Draufsicht eines Abschnitts der Halbleitervorrichtung 10, um die vorliegende Konfiguration weiter zu beschreiben. In 2 sind zwei leitfähige Bereiche 43B veranschaulicht, aber es versteht sich, dass die Halbleitervorrichtung 10 mehrere leitfähige Bereiche 43B umfassen kann. In einigen Beispielen umgeben oder umschließen die dielektrischen Abstandshalter 53B die leitfähigen Bereiche 43B vollständig. Obwohl die leitfähigen Bereiche 43B als quadratische Form dargestellt sind, versteht sich, dass andere Formen, wie kreisförmige Formen oder Formen mit abgerundeten Ecken, verwendet werden können. Wie vorstehend beschrieben, umfasst der Gate-Leiter 28 in einigen Beispielen eine durchgehende Streifenform, aber mit dem Vorhandensein von leitfähigen Bereiche 43B schließt der Gate-Leiter 28 die Bereiche 28A ein, die schmaler sind als die Bereiche 28B, da die Bereiche 28A die leitfähigen Bereiche 43B aufnehmen. Die Bereiche 28A sind so ausgelegt, dass sie kritische Abmessungen für den gewählten Prozessfluss aufnehmen, sodass die Designregeln die dielektrischen Abstandshalter 53B und die leitfähigen Bereiche 43B aufnehmen können, während eine ausreichende Breite für die Bereiche 28A beibehalten wird. Auf diese Weise sind die Gate-Leiter 28 durchgehende Strukturen um die leitfähigen Bereiche 43B, sodass der Gate-Widerstand nicht auf unerwünschte Weise beeinflusst wird. Insbesondere umfasst die Gate-Elektrode 28 in einigen Beispielen eine Form, die die leitfähigen Bereiche 43B in der Draufsicht umgibt, sodass die Gate-Elektrode 28 nicht durch die leitfähigen Bereiche 43B und die dielektrischen Abstandshalter 53B unterbrochen ist.
  • Ein weiterer Vorteil der leitfähigen Bereiche 43B besteht darin, dass diese Bereiche an vorgegebenen Stellen innerhalb der aktiven Fläche der Halbleitervorrichtung 10 platziert werden können, die dazu verwendet werden kann, den Abschirmwiderstand je nach der spezifischen Stelle abzustimmen, um spezifische Anwendungsanforderungen zu erfüllen. In einigen Beispielen können die leitfähigen Bereiche 43B gleichmäßig innerhalb einer aktiven Fläche der Halbleitervorrichtung 10 verteilt sein. In einigen Beispielen können die leitfähigen Bereiche 43B ungleichmäßig innerhalb einer aktiven Fläche der Halbleitervorrichtung 10 verteilt sein.
  • In einem Beispiel kann das Gate-Dielektrikum 26 für eine 40-Volt-Vorrichtung (V) eine Dicke von etwa 400 Ångström aufweisen. Die Dicke der dielektrischen Abstandshalter 53B kann etwa aufgrund der Zuverlässigkeit doppelt so groß wie die Dicke des Gate-Dielektrikums 26 sein oder etwa 800 Ångström betragen. Für einen 4,5-Sigma-Prozess kann die Breite des Grabens 23 etwa 5.250 Ångström betragen, die Breite der Gate-Elektrode kann etwa 4.500 Ångström betragen, und die Breite der leitfähigen Bereiche 43B kann etwa 1.200 Angström betragen.
  • In einigen Beispielen können die dielektrischen Abstandshalter 53A entlang der Seitenwände der Öffnungen 422A bereitgestellt werden. Die dielektrischen Abstandshalter 53A können dieselben Materialien wie die dielektrischen Abstandshalter 53B umfassen. In anderen Beispielen können die dielektrischen Abstandshalter 53A weggelassen werden.
  • Unter erneuter Bezugnahme auf 1 erstrecken sich die leitfähigen Bereiche 43B durch den Gate-Leiter 28 und durch IPD 27, um physischen Kontakt mit einer Oberseite 21A der Abschirmelektroden 21 herzustellen. In einigen Beispielen erstrecken sich dielektrische Abstandshalter 53B bis zur gleichen Tiefe oder Stelle wie die leitfähigen Bereiche 43B innerhalb des Bereichs von Halbleitermaterial 11. In anderen Beispielen erstrecken sich die dielektrischen Abstandshalter 53B unter Umständen nur teilweise in IPD 27. Insbesondere erstrecken sich die dielektrischen Abstandshalter 53B bis in eine Tiefe, die ausreicht, um die leitfähigen Bereiche 43B von den Gate-Leitern 28 elektrisch zu isolieren. In einigen Beispielen können sich die dielektrischen Abstandshalter 53A zur großen Oberfläche 18 des Bereichs von Halbleitermaterial 11 erstrecken oder in der Nähe des Gate-Dielektrikums 26 enden.
  • In einigen Beispielen können die leitfähigen Bereiche 43A und 43B leitfähige Stecker oder Steckerstrukturen sein. In einigen Beispielen können die leitfähigen Bereiche 43A und 43B eine leitfähige Barrierestruktur oder -auskleidung und ein leitfähiges Füllmaterial einschließen. In einigen Beispielen kann die Barrierestruktur eine Metall/Metall-Nitrid-Konfiguration einschließen, wie Titan/Titannitrid oder andere verwandte oder äquivalente Materialien, wie sie einem Durchschnittsfachmann bekannt sind. In anderen Beispielen kann die Barrierestruktur ferner eine Metall-Silizid-Struktur einschließen. In einigen Beispielen schließt das leitfähige Füllmaterial Wolfram ein. In einigen Beispielen können die leitfähigen Bereiche 43A und 43B planarisiert werden, um eine gleichmäßigere Oberflächentopographie bereitzustellen.
  • Eine leitfähige Schicht 44A kann die große Oberfläche 18 überlagernd ausgebildet werden, und eine leitfähige Schicht 46 kann die große Oberfläche 19 überlagernd ausgebildet werden. Die leitfähigen Schichten 44A und 46 können dazu konfiguriert werden, eine elektrische Verbindung zwischen den einzelnen Vorrichtungskomponenten der Halbleitervorrichtung 10 und einer nächsten Baugruppenebene herzustellen. In einigen Beispielen kann die leitfähige Schicht 44A aus Titan/Titannitrid/Aluminium-Kupfer oder anderen verwandten oder gleichwertigen Materialien bestehen, wie sie einem Durchschnittsfachmann bekannt sind. Die leitfähige Schicht 44A ist jeweils als externe Source-Elektrode konfiguriert. 1 veranschaulicht ein Beispiel, bei dem die Abschirmelektroden 21 und Source-Bereiche 33 durch die leitfähige Schicht 44A elektrisch miteinander verbunden sind, um sich auf demselben Potenzial zu befinden, wenn der Vorrichtungshalbleiter 10 in Gebrauch ist. In weiteren Beispielen können die Abschirmelektroden 21 so konfiguriert werden, dass sie unabhängig voneinander vorgespannt sind.
  • In einigen Beispielen kann die leitfähige Schicht 46 eine lötbare Metallstruktur wie Titan-Nickel-Silber, Chrom-Nickel-Gold oder andere verwandte oder gleichwertige Materialien sein, wie einem Fachmann bekannt ist, und als Drain-Elektrode oder Anschlussklemme konfiguriert sein. In einigen Beispielen kann eine weitere Passivierungsschicht (nicht dargestellt) die leitfähige Schicht 44A überlagernd ausgebildet werden. Es versteht sich ferner, dass zusätzliche leitfähige Schichten über der leitfähigen Schicht 44A, durch eine zusätzliche ILD-Schicht(en) getrennt, eingeschlossen sein können.
  • Gemäß dem vorliegenden Beispiel ist die Halbleitervorrichtung 10 eine Verbesserung gegenüber früheren Vorrichtungen, da die leitfähigen Bereiche 43B den Abschirmwiderstand reduzieren. Es wurde empirisch festgestellt, dass dies Leistungsumwandlungseffizienzen in bestimmten Anwendungen, wie Abwärtswandler-Anwendungen sowie anderen Anwendungen, verbessert. Wie später ausführlicher beschrieben wird, können leitfähige Bereiche 43B mit nur einem zusätzlichen Maskierungsschritt und zwischen etwa vier (4) bis etwa sieben (7) zusätzlichen Prozessschritten mit einem geschätzten Kosteneinfluss von ca. 25 USD pro Wafer hinzugefügt werden.
  • 3 veranschaulicht ein Flussdiagramm eines Verfahrens 300 zum Bereitstellen einer elektronischen Vorrichtung, wie einer Halbleitervorrichtung. In einigen Beispielen kann die Halbleitervorrichtung des Verfahrens 300 einer oder mehreren der hierin veranschaulichten Halbleitervorrichtungen ähnlich sein, einschließlich der Halbleitervorrichtung 10 oder Variationen davon.
  • Block S310 des Verfahrens 300 umfasst das Bereitstellen eines Halbleitersubstrats mit Grabenstrukturen mit abgeschirmtem Gate. In einigen Beispielen kann das Halbleitersubstrat ähnlich dem Bereich von Halbleitermaterial 11 sein, welches das Substrat 12 und die Halbleiterschicht 14 einschließt, und ferner Grabenstrukturen mit abgeschirmtem Gate 13 in der Nähe der großen Oberfläche 18 einschließt.
  • Insbesondere wurde in Block S310 das Halbleitersubstrat durch mehrere Prozesse von Front-End-Anlagen verarbeitet, wie Prozesse zur Bildung von Dielektrikum, Fotomaskierung, Ätzen, Abscheidung, Ionenimplantation und unter Verwendung der Glühanlage. Solche Anlagenprozesse können verwendet werden, um Strukturen mit abgeschirmtem Gate 13 (einschließlich beispielsweise Abschirmelektroden 21, Abschirmungsdielektrikum 264, IPD 27, Gate-Dielektrikum 26 und Gate-Elektrode 28), Körperbereiche 31 und Source-Bereiche 33, wie in Verbindung mit 1 beschrieben, auszubilden.
  • Block S320 des Verfahrens 300 umfasst das Ausbilden eines Zwischenschicht-Dielektrikums (ILD) über der ersten großen Oberfläche des Halbleitersubstrats. In einigen Beispielen kann das Zwischenschicht-Dielektrikum (ILD) ähnlich der ILD-Struktur 41 oder Variationen davon sein. In einigen Beispielen kann die ILD-Struktur eine undotierte Siliziumglasschicht (USG-Schicht) mit einer Dicke in einer Spanne von etwa 800 Angström bis etwa 1000 Angström und eine PSG-Schicht mit einer Dicke in einer Spanne von etwa 6000 Angström bis etwa 8000 Angström umfassen. Die PSG-Schicht kann einen Phosphorgewichtsanteil in einer Spanne von etwa 3 % bis etwa 5 % aufweisen. Die ILD-Struktur kann unter Verwendung von CVD oder ähnlichen Techniken ausgebildet werden. In einigen Beispielen kann die ILD-Struktur geglüht werden, um die Struktur zu verdichten. In einigen Beispielen kann die ILD-Struktur unter Verwendung von zum Beispiel CMP-Techniken planarisiert werden.
  • Block S330 des Verfahrens 300 umfasst das Ausbilden einer Abschirmkontaktöffnung durch selektives Entfernen eines Abschnitts der ILD-Struktur, des Gate-Leiters und des Zwischenpad-Dielektrikums (IPD). 4 veranschaulicht eine Querschnittsansicht einer elektronischen Vorrichtung, wie der Halbleitervorrichtung 10 nach den in den Blöcken S310, S320 und S330 beschriebenen Schritten. In einigen Beispielen wird eine Maske 64 über der ILD-Struktur 41 mit Öffnungen 64A bereitgestellt, wobei die leitfähigen Bereiche 43B ausgebildet werden, um Kontakte für Abschirmelektroden 21 bereitzustellen. In einigen Beispielen umfasst die Maske 64 eine Fotomaske und kann unter Verwendung von Fotolack-Abscheidungs-, Belichtungs- und Entwicklungsprozessen ausgebildet werden. Als Nächstes können Abschnitte der ILD-Struktur 41, des Gate-Leiters 28 und des IPD 27 entfernt werden, um die Kontaktöffnung 422B bereitzustellen, die in einigen Beispielen die Oberseite 21A der Abschirmelektrode 21 freilegen kann. In einigen Beispielen können Trocken- oder Nassätztechniken verwendet werden, um die unterschiedlichen Materialien zu entfernen. In einigen Beispielen kann die Maske 64 dann nach dem Bereitstellen der Kontaktöffnung 422B entfernt werden.
  • Block S340 des Verfahrens 300 umfasst das Ausbilden eines ersten ILD-Abstandshalters innerhalb der Abschirmkontaktöffnung. In einigen Beispielen kann dies das Ausbilden von dielektrischen Abstandshaltern 53B innerhalb der Kontaktöffnung 422B einschließen, wie in 5 gezeigt, die eine Querschnittsansicht der Halbleitervorrichtung 10 nach der weiteren Verarbeitung veranschaulicht. In einigen Beispielen wird ein Dielektrikum die ILD-Struktur 41 überlagernd und innerhalb der Kontaktöffnung 422B ausgebildet. Das Dielektrikum weist eine Dicke auf, sodass die Kontaktöffnung 422B nicht vollständig gefüllt wird. In einigen Beispielen weist das Dielektrikum eine Dicke auf, die etwa doppelt so dick ist wie die des Gate-Dielektrikums 26, wie zuvor beschrieben. Das Dielektrikum kann Oxide, Nitride, andere Isoliermaterialien, wie sie einem Durchschnittsfachmann bekannt sind, oder Kombinationen davon umfassen. Das Dielektrikum kann unter Verwendung von CVD, plasmaunterstützter CVD (PECVD), Niedertemperaturoxidprozessen (LTO-Prozessen) oder anderen Prozessen ausgebildet werden, wie sie einem Durchschnittsfachmann bekannt sind. Nachdem das Dielektrikum ausgebildet ist, kann ein anisotropes Ätzen verwendet werden, um Abschnitte des Dielektrikums entlang der Oberseite der ILD-Struktur 41 und der Oberseite 21A der Abschirmelektrode 21 zu entfernen. Das verbleibende Dielektrikum stellt dielektrische Abstandshalter 53B bereit, wie in 5 veranschaulicht.
  • Block S350 des Verfahrens 300 umfasst das Ausbilden eines ersten Teils von Source-/Körperkontaktöffnungen durch selektives Entfernen von Abschnitten des ILD. In einigen Beispielen schließt dies ein Bereitstellen einer Maske 66 über der ILD-Struktur 41 mit Öffnungen 66A, wie in 6 gezeigt, ein, die eine Querschnittsansicht der Halbleitervorrichtung 10 nach der weiteren Verarbeitung veranschaulicht. In einigen Beispielen bedeckt die Maske 66 die Kontaktöffnung 422B und die dielektrischen Abstandshalter 53. Die Öffnungen 66A entsprechen den Stellen, an denen die leitfähigen Bereiche 43A ausgebildet werden, um Source-/Körperkontakte für die Halbleitervorrichtung 10 bereitzustellen. In einigen Beispielen umfasst die Maske 66 eine Fotomaske und kann unter Verwendung von Fotolack-Abscheidungs-, Belichtungs- und Entwicklungsprozessen ausgebildet werden. Als Nächstes können Abschnitte der ILD-Struktur 41 entfernt werden, um Kontaktöffnungen 422A bereitzustellen, die die große Oberfläche 18 des Bereichs von Halbleitermaterial 11 freilegen können. In einigen Beispielen entfernt dieser Schritt auch jeden Abschnitt des Gate-Dielektrikums 26, der unter Umständen über der großen Oberfläche 18 vorhanden ist, wie in 6 veranschaulicht. In einigen Beispielen können Trocken- oder Nassätztechniken verwendet werden, um die ILD-Struktur 41 und das Gate-Dielektrikum 26 zu entfernen. In einigen Beispielen kann die Maske 66 dann entfernt werden, nachdem die Kontaktöffnungen 422A bereitgestellt sind. Es versteht sich, dass der Block S350 auch verwendet werden kann, um Gate-Kontaktöffnungen an (einer) vorgegebenen Stelle(n) auszubilden, um Gate-Kontakte zu dem Gate-Leiter 28 bereitzustellen.
  • Block S360 des Verfahrens 300 umfasst das Ausbilden von zweiten ILD-Abstandshaltern innerhalb des ersten Teils der Source-/Körperkontaktöffnungen. In einigen Beispielen können die zweiten ILD-Abstandshalter den dielektrischen Abstandshaltern 53A ähnlich sein, die mit Kontaktöffnungen 422A ausgebildet sind, wie in 7 gezeigt, die eine Querschnittsansicht der Halbleitervorrichtung 10 nach der weiteren Verarbeitung ist. In einigen Beispielen wird ein Dielektrikum die ILD-Struktur 41 überlagernd und in den Kontaktöffnungen 422A ausgebildet. Das Dielektrikum weist eine Dicke auf, sodass die Kontaktöffnungen 422A nicht vollständig gefüllt wird. Das Dielektrikum kann Oxide, Nitride, andere Isoliermaterialien, wie sie einem Durchschnittsfachmann bekannt sind, oder Kombinationen davon umfassen. Das Dielektrikum kann unter Verwendung von CVD-, PECVD-, LTO-Prozessen oder anderen Prozessen ausgebildet werden, wie sie einem Durchschnittsfachmann bekannt sind. Nachdem das Dielektrikum ausgebildet ist, kann ein anisotropes Ätzen verwendet werden, um Abschnitte des Dielektrikums entlang der Oberseite der ILD-Struktur 41 und der freiliegenden Abschnitte der großen Oberfläche 18 zu entfernen. Das verbleibende Dielektrikum stellt dielektrische Abstandshalter 53A bereit, wie in 7 veranschaulicht.
  • Block S370 des Verfahrens 300 umfasst das Ausbilden eines zweiten Teils der Source-/Körperkontaktöffnungen unter Verwendung der zweiten ILD-Abstandshalter, um Abschnitte des Halbleitersubstrats zu entfernen. In einigen Beispielen kann der zweite Teil der Source-/Körperkontakte aus den Kontaktöffnungen 422C bestehen, wie in 7 gezeigt. In einigen Beispielen können fluorbasierte Chemikalien verwendet werden, um Abschnitte des Bereichs von Halbleitermaterial 11 zu entfernen, um die Kontaktöffnungen 422C bereitzustellen, die sich nach innen von der großen Oberfläche 18 erstrecken, die auf dielektrische Abstandshalter 53A ausgerichtet ist. D. h., es werden Kontaktöffnungen 422C unter Verwendung der dielektrischen Abstandshalter 53A als Maske ausgebildet. In einigen Beispielen erstrecken sich die Kontaktöffnungen 422C über die Source-Bereiche 33 hinaus und enden mit den Körperbereichen 31 der Halbleitervorrichtung 10.
  • Block S380 des Verfahrens 300 umfasst das Ausbilden von Körperverstärkungsbereichen in der Nähe der Source-/Körperkontaktöffnungen innerhalb der Körperbereiche des Halbleitersubstrats. In einigen Beispielen können Ionenimplantations- und Glühprozesse verwendet werden, um Kontaktbereiche 36 innerhalb der Körperbereiche 31 auszubilden, wie in 7 veranschaulicht. Die Kontaktbereiche 36 sind dazu konfiguriert, die Kontakteigenschaften zwischen den Körperbereichen 31 und den leitfähigen Bereichen 43A, die anschließend ausgebildet werden, zu unterstützen.
  • Block S390 des Verfahrens 300 umfasst das Ausbilden von Abschirmkontakten innerhalb der Abschirmkontaktöffnungen und der Source-/Körperkontakte innerhalb der Source-/Körperkontaktbereiche. In einigen Beispielen kann dies das Ausbilden der leitfähigen Bereiche 43B innerhalb der Kontaktöffnungen 422B und das Ausbilden der leitfähigen Bereiche 43A innerhalb der Kontaktöffnungen 422A und 422C einschließen, wie in 8 gezeigt, die eine Querschnittsansicht der Halbleitervorrichtung 10 nach der weiteren Verarbeitung ist. In einigen Beispielen können die leitfähigen Bereiche 43A und die leitfähigen Bereiche 43B leitfähige Stecker oder Steckerstrukturen sein. In einigen Beispielen können die leitfähigen Bereiche 43A und 43B eine leitfähige Barrierestruktur oder -auskleidung und ein leitfähiges Füllmaterial einschließen. In einigen Beispielen kann die Barrierestruktur eine Metall/Metall-Nitrid-Konfiguration einschließen, wie Titan/Titannitrid oder andere verwandte oder äquivalente Materialien, wie sie einem Durchschnittsfachmann bekannt sind. In anderen Beispielen kann die Barrierestruktur ferner eine Metall-Silizid-Struktur einschließen. Die leitfähigen Bereiche 43A und 43B können unter Verwendung von Verdampfung, Sputtern, CVD oder anderen Prozessen ausgebildet werden, wie dem Fachmann bekannt ist. In einigen Beispielen schließt das leitfähige Füllmaterial Wolfram ein. In einigen Beispielen können die leitfähigen Bereiche 43A und 43B unter Verwendung der CMP-Verarbeitung planarisiert werden, um eine gleichmäßigere Oberflächentopographie bereitzustellen.
  • Block S395 des Verfahrens 300 umfasst das Endverarbeiten des Halbleitersubstrats. In einigen Beispielen kann dies das Ausbilden der leitfähigen Schicht 44A, das Verringern der Dicke des Bereichs von Halbleitermaterial 11 unter Verwendung von beispielsweise Schleif- und Ätzprozessen und das Ausbilden der leitfähigen Schicht 46, um die Halbleitervorrichtung 10, wie in 1 veranschaulicht, bereitzustellen. Dies schloss ferner das Hinzufügen von Passivierungsschichten, Vereinzeln des Bereichs von Halbleitermaterial 11 in einzelne Halbleitervorrichtungen und das Zusammenbauen der einzelnen Halbleitervorrichtung in eine Schutzverpackung ein.
  • 9 veranschaulicht eine Querschnittsansicht der Halbleitervorrichtung 10 an einer anderen Stelle innerhalb der Halbleitervorrichtung 10. Insbesondere veranschaulicht 9 einen Abschnitt der Halbleitervorrichtung 10, in dem Kontakt mit dem Gate-Leiter 28 hergestellt wird. In einigen Beispielen ist eine Kontaktöffnung 422D durch die ILD-Struktur 41 bereitgestellt, die sich bis zum Gate-Leiter 28 erstreckt. In einigen Beispielen können dielektrische Abstandshalter 53C entlang Seitenwandoberflächen der Kontaktöffnung 422D bereitgestellt werden. In einigen Beispielen können die Kontaktöffnung 422D und die dielektrischen Abstandshalter 53C gleichzeitig als Kontaktöffnungen 422A und dielektrische Abstandshalter 53C ausgebildet werden. In einigen Beispielen ist der leitfähige Bereich 43C innerhalb der Kontaktöffnung 422D bereitgestellt, kann die gleichen Materialien wie die leitfähigen Bereiche 43A und 43B umfassen und kann gleichzeitig mit den leitfähigen Bereichen 43A und 43B ausgebildet werden. In einigen Beispielen können die Kontaktöffnung 422D und die leitfähigen Bereiche 43C in der Nähe eines peripheren Kantenabschnitts der Halbleitervorrichtung 10 bereitgestellt sein. In einigen Beispielen kann ein Abschnitt des Gate-Leiters 28 geätzt werden, sodass der leitfähige Bereich 43C teilweise in den Gate-Leiter 28 eingebettet ist, wie allgemein in 9 veranschaulicht. Der Abschnitt des Gate-Leiters 28 kann beispielsweise entfernt werden, wenn die Kontaktöffnungen 422C wie zuvor beschrieben ausgebildet werden. Wie in 9 veranschaulicht, erstrecken sich in einigen Beispielen dielektrische Abstandshalter 53C nur auf die Oberseite des Gate-Leiters 28. Zusätzlich veranschaulicht 9 eine andere leitfähige Schicht 44B, die gleichzeitig als leitfähige Schicht 44A ausgebildet werden kann und einen Kontakt zum Gate-Leiter 28 durch den leitfähigen Bereich 43C bereitstellt. Die leitfähige Schicht 44B kann das/die gleiche(n) Material(ien) wie die leitfähige Schicht 44B umfassen und kann unter Verwendung von Fotomaskierungs- und Ätzprozessen strukturiert werden.
  • 10 veranschaulicht eine vergrößerte Teil-Querschnittsansicht einer elektronischen Vorrichtung 20, einer Halbleitervorrichtung 20 oder eines Graben-MOSFET 20 mit abgeschirmtem Gate mit Grabenstrukturen mit abgeschirmtem Gate 13 gemäß der vorliegenden Beschreibung. Die Halbleitervorrichtung 20 ist der Halbleitervorrichtung 10 ähnlich und nur die Unterschiede werden im Folgenden ausführlich beschrieben. In der Halbleitervorrichtung 20 können die dielektrischen Abstandshalter 53B und die dielektrischen Abstandshalter 53C mit elektrischer Isolierung, die durch ILD-Struktur 41 bereitgestellt wird, weggelassen werden. Zum Beispiel kann in dem zuvor beschriebenen Verfahren 300 der Block S360 weggelassen werden, und die Blöcke S350 und S370 können kombiniert werden, um die Kontaktöffnungen 422A bereitzustellen, die sich bis ganz zu den Körperbereichen 31 erstrecken, und um die Kontaktöffnung 422D bereitzustellen, die auf der leitfähigen Gate-Schicht 280 (nachstehend beschrieben) enden kann.
  • Zusätzlich umfasst die Halbleitervorrichtung 20 ferner leitfähige Abschirmschichten 210 über den Abschirmelektroden 21 und leitfähige Gate-Schichten 280 über den Gate-Leitern 28. Die leitfähigen Abschirmschichten 210 und die leitfähigen Gate-Schichten 280 sind bereitgestellt, um den Widerstand der Abschirmelektrode 21 und der Gate-Elektroden 28 zu reduzieren. In einigen Beispielen können leitfähige Abschirmschichten 210 und leitfähige Gate-Schichten 280 die gleichen Materialien umfassen, wie ein oder mehrere Metalle, Metallnitride, Silizide oder (ein) andere(s) leitfähige(s) Material(ien), wie sie einem Durchschnittsfachmann bekannt sind. In dieser Hinsicht können die Widerstände der Gate-Elektroden 28 und der Abschirmelektrode 21 genauer angepasst werden. In einigen Beispielen umfassen die leitfähige Abschirmschicht 210 und die leitfähigen Gate-Schichten 280 Wolfram-(W)-Silizid, Kobalt-(Co)-Silizid, Titan-(Ti)-Silizid oder andere Silizide, wie einem Durchschnittsfachmann bekannt ist. In einigen Beispielen umfassen die leitfähigen Abschirmschichten 210 und die leitfähigen Gate-Schichten 280 Titannitrid (TiN). In anderen Beispielen umfassen die leitfähigen Abschirmschichten 210 und die leitfähigen Gate-Schichten 280 eine Kombination von polykristallinem Halbleitermaterial (z. B. Polysilizium) und einem Metall oder Metallnitrid.
  • Wenn die Kontaktöffnung 422B in der Halbleitervorrichtung 20 ausgebildet ist, kann Nassätzen verwendet werden, um einen Abschnitt der leitfähigen Gate-Schicht 280 vor dem Ätzen der Kontaktöffnung 422B durch den Gate-Leiter 28 zu entfernen. In anderen Beispielen kann eine Blockiermaske verwendet werden, sodass die leitfähige Gate-Schicht 280 nicht ausgebildet wird, wo später die Kontaktöffnungen 422BA ausgebildet werden. Es versteht sich, dass die leitfähigen Abschirmschichten 210 und die leitfähigen Gate-Schichten 280 innerhalb der hierin beschriebenen Beispiele einschließlich Variationen davon verwendet werden können.
  • Die Halbleitervorrichtungen 10 und 20 sind Beispiele, bei denen sich der leitfähige Bereich 43B durch die ILD-Struktur 41, die Gate-Elektrode 28 und das IPD 27 bis zu einer ersten Tiefe erstreckt und die dielektrischen Abstandshalter 53B sich bis zu der ersten Tiefe erstrecken.
  • 11 veranschaulicht ein Flussdiagramm eines Verfahrens 300A zum Bereitstellen einer elektronischen Vorrichtung, wie einer Halbleitervorrichtung. In einigen Beispielen kann das Verfahren 300A ein alternatives Verfahren zum Verfahren 300 zur Herstellung der Halbleitervorrichtung 10 sein, die nachstehend in 12-16 als Halbleitervorrichtung 30 beschrieben wird.
  • Die Blöcke S310 und S320 des Verfahrens 300A sind ähnlich den Blöcken S310 und S320 des Verfahrens 300 und die Details der Schritte werden hier nicht erneut wiederholt.
  • Block S330A des Verfahrens 300A umfasst das Ausbilden eines ersten Teils der Abschirmkontaktöffnung durch selektives Entfernen von Abschnitten des ILD, des Gate-Leiters und eines ersten Abschnitts des Zwischenpad-Dielektrikums (IPD). 12 veranschaulicht eine Querschnittsansicht der Halbleitervorrichtung 30, nachdem die Kontaktöffnung 422BA durch die ILD-Struktur 41, den Gate-Leiter 28 und einen ersten Abschnitt von IPD 27 ausgebildet wurde. In einigen Beispielen wird die Maske 64 über der ILD-Struktur 41 mit Öffnungen 64A bereitgestellt, wobei leitfähige Bereiche 43B ausgebildet werden, um Abschirmkontakte für Abschirmelektroden 21 bereitzustellen. In einigen Beispielen umfasst die Maske 64 eine Fotomaske und kann unter Verwendung von Fotolack-Abscheidungs-, Belichtungs- und Entwicklungsprozessen ausgebildet werden. Als Nächstes können Abschnitte von ILD 41, des Gate-Leiters 28 und ein erster Abschnitt von IPD 27 entfernt werden, um die Kontaktöffnung 422BA bereitzustellen. In einigen Beispielen kann die Maske 64 dann entfernt werden, nachdem die Kontaktöffnung 422BA bereitgestellt wurde.
  • Block S335 des Verfahrens 300A umfasst das Ausbilden eines Niedertemperatur-Dielektrikums. In einigen Beispielen kann Niedertemperaturoxidation verwendet werden, um das Dielektrikum 76 mindestens entlang exponierter Abschnitte des Gate-Leiters 28 innerhalb der Kontaktöffnung 422BA, wie in 12 veranschaulicht, bereitzustellen. In anderen Beispielen kann das Dielektrikum 76 eine Dicke in einer Spanne von etwa 100 Ångström bis etwa 200 Ångström aufweisen. Es versteht sich, dass die Maske 64 entfernt werden kann, bevor das Dielektrikum 76 in 12 ausgebildet wird.
  • Block S340A des Verfahrens 300A umfasst das Ausbilden eines ersten ILD-Abstandshalters innerhalb des ersten Teils der Abschirmkontaktöffnung. In einigen Beispielen kann dies das Ausbilden von dielektrischen Abstandshaltern 53B innerhalb der Kontaktöffnung 422BA einschließen, wie in 13 gezeigt, die eine Querschnittsansicht der Halbleitervorrichtung 30 nach der weiteren Verarbeitung veranschaulicht. In einigen Beispielen wird ein Dielektrikum die ILD-Struktur 41 überlagernd und innerhalb der Kontaktöffnung 422BA ausgebildet. Das Dielektrikum weist eine Dicke auf, um die Kontaktöffnung 422BA nicht vollständig zu füllen. In einigen Beispielen weist das Dielektrikum eine Dicke auf, die etwa doppelt so dick ist wie die des Gate-Dielektrikums 26, wie zuvor beschrieben. Das Dielektrikum kann Oxide, Nitride, andere Isoliermaterialien, wie sie einem Durchschnittsfachmann bekannt sind, oder Kombinationen davon umfassen. Das Dielektrikum kann unter Verwendung von CVD-, PECVD-, LTO-Prozessen oder anderen Prozessen ausgebildet werden, wie sie einem Durchschnittsfachmann bekannt sind. Nachdem das Dielektrikum ausgebildet ist, kann ein anisotropes Ätzen verwendet werden, um Abschnitte des Dielektrikums entlang der Oberseite der ILD-Struktur 41 und einer Oberfläche des IPD 27 zu entfernen. Das verbleibende Dielektrikum stellt dielektrische Abstandshalter 53B bereit, wie in 13 veranschaulicht.
  • Block S345 des Verfahrens 300A umfasst das Verwenden der ersten ILD-Abstandshalter, um einen zweiten Teil der Abschirmkontaktöffnung auszubilden, um eine Oberseite der Abschirmelektrode innerhalb der Abschirmkontaktöffnung freizulegen. In einigen Beispielen kann dies die Verwendung von dielektrischen Abstandshaltern 53B einschließen, um einen zweiten Abschnitt des IPD 27 zu entfernen, um die Kontaktöffnung 422BB bereitzustellen und die Oberseite 21A der Abschirmelektrode 12 freizulegen, wie in 13 veranschaulicht. Es versteht sich, dass in diesem Beispiel das Material für die dielektrischen Abstandshalter 53B sich vom IPD 27 unterscheidet, um eine Ätzselektivität zwischen den Materialien bereitzustellen. In einigen Beispielen kann eine Chemikalie auf Fluorbasis verwendet werden, um den zweiten Abschnitt des IPD 27 zu entfernen. In diesem Beispiel erstrecken sich die dielektrischen Abstandshalter 53B nicht auf die gesamte Abschirmkontaktöffnung, die durch die Kontaktöffnungen 422BA und 422BB bereitgestellt wird. Die Kontaktöffnungen 422BA und 422BB können ein Beispiel für die Kontaktöffnungen 422B sein, die in mehreren Schritten ausgebildet werden.
  • Block S350 des Verfahrens 300A ist ähnlich Block S350 des zuvor beschriebenen Verfahrens 300 und umfasst das Ausbilden eines ersten Teils von Source-/Körperkontaktöffnungen durch selektives Entfernen von Abschnitten des ILD. In einigen Beispielen schließt dies ein Bereitstellen einer Maske 66 über der ILD-Struktur 41 mit Öffnungen 66A, wie in 14 gezeigt, ein, die eine Querschnittsansicht der Halbleitervorrichtung 30 nach der weiteren Verarbeitung veranschaulicht. In einigen Beispielen bedeckt die Maske 66 die Kontaktöffnungen 422BA und 422BB und die dielektrischen Abstandshalter 53B. Die Öffnungen 66A entsprechen den Stellen, an denen die leitfähigen Bereiche 43A ausgebildet werden, um Source-/Körperkontakte für die Halbleitervorrichtung 30 bereitzustellen. In einigen Beispielen umfasst die Maske 66 eine Fotomaske und kann unter Verwendung von Fotolack-Abscheidungs-, Belichtungs- und Entwicklungsprozessen ausgebildet werden. Als Nächstes können Abschnitte des ILD 41 entfernt werden, um Kontaktöffnungen 422A bereitzustellen, die die große Oberfläche 18 des Bereichs von Halbleitermaterial 11 freilegen können. In einigen Beispielen entfernt dieser Schritt auch jeden Abschnitt des Gate-Dielektrikums 26, der unter Umständen über der großen Oberfläche 18 vorhanden ist, wie in 14 veranschaulicht. Es versteht sich, dass der Block S350 auch verwendet werden kann, um Gate-Kontaktöffnungen an (einer) vorgegebenen Stelle(n) auszubilden, um Gate-Kontakte zu dem Gate-Leiter 28 bereitzustellen.
  • Block S360 des Verfahrens 300A ist ähnlich dem zuvor beschriebenen Block S360 des Verfahrens 300 und umfasst das Ausbilden zweiter ILD-Abstandshalter mit der ersten der Source-/Körperkontaktöffnungen. In einigen Beispielen können die zweiten ILD-Abstandshalter den dielektrischen Abstandshaltern 53A ähnlich sein, die mit Kontaktöffnungen 422A ausgebildet sind, wie in 15 gezeigt, die eine Querschnittsansicht der Halbleitervorrichtung 30 nach der weiteren Verarbeitung ist. In einigen Beispielen wird ein Dielektrikum die ILD-Struktur 41 überlagernd und in den Kontaktöffnungen 422A ausgebildet. Das Dielektrikum weist eine Dicke auf, sodass die Kontaktöffnungen 422A nicht vollständig gefüllt wird. Das Dielektrikum kann Oxide, Nitride, andere Isoliermaterialien, wie sie einem Durchschnittsfachmann bekannt sind, oder Kombinationen davon umfassen. Das Dielektrikum kann unter Verwendung von CVD-, PECVD-, LTO-Prozessen oder anderen Prozessen ausgebildet werden, wie sie einem Durchschnittsfachmann bekannt sind. Nachdem das Dielektrikum ausgebildet wird, kann ein anisotropes Ätzen verwendet werden, um Abschnitte des Dielektrikums entlang der Oberseite der ILD-Struktur 41 und der freiliegenden Abschnitte der großen Oberfläche 18 zu entfernen. Das verbleibende Dielektrikum stellt dielektrische Abstandshalter 53A bereit, wie in 15 veranschaulicht.
  • Block S370 des Verfahrens 300A ist ähnlich dem Block S370 des Verfahrens 300 und umfasst das Ausbilden eines zweiten Teils der Source-/Körperkontaktöffnungen unter Verwendung der zweiten ILD-Abstandshalter, um Abschnitte des Halbleitersubstrats zu entfernen. In einigen Beispielen kann der zweite Teil der Source-/Körperkontakte aus den Kontaktöffnungen 422C bestehen, wie in 15 gezeigt. In einigen Beispielen können fluorbasierte Chemikalien verwendet werden, um Abschnitte des Bereichs von Halbleitermaterial 11 zu entfernen, um die Kontaktöffnungen 422C bereitzustellen, die sich nach innen von der großen Oberfläche 18 erstrecken, die auf die dielektrischen Abstandshalter 53A ausgerichtet ist. D. h., es werden Kontaktöffnungen 422C unter Verwendung der dielektrische Abstandshalter 53A als Maske ausgebildet. In einigen Beispielen erstrecken sich die Kontaktöffnungen 422C über die Source-Bereiche 33 hinaus und enden mit den Körperbereichen 31 der Halbleitervorrichtung 30.
  • Block S380 des Verfahrens 300A ist ähnlich dem Block S380 des Verfahrens 300 und umfasst das Ausbilden von Körperverstärkungsbereichen in der Nähe der zweiten Source-/Körperkontaktöffnungen innerhalb der Körperbereiche des Halbleitersubstrats. In einigen Beispielen können Ionenimplantations- und Glühprozesse verwendet werden, um Kontaktbereiche 36 innerhalb der Körperbereiche 31 auszubilden, wie in 15 veranschaulicht. Die Kontaktbereiche 36 weisen eine Leitfähigkeit vom P-Typ auf, wenn Körperbereiche 31 eine Leitfähigkeit vom P-Typ aufweisen. Die Kontaktbereiche 36 sind dazu konfiguriert, die Kontakteigenschaften zwischen den Körperbereichen 31 und den leitfähigen Bereichen 43A, die anschließend ausgebildet werden, zu unterstützen.
  • Block S390 des Verfahrens 300A ist ähnlich dem Block S390 des Verfahrens 300 und umfasst das Ausbilden von Abschirmkontakten innerhalb der Abschirmkontaktöffnungen und Source-/Körperkontakte innerhalb der Source-/Körperkontaktbereiche. In einigen Beispielen kann dies die leitfähigen Bereiche 43B innerhalb der Kontaktöffnungen 422BA und 422BB und die leitfähigen Bereiche 43A innerhalb der Kontaktöffnungen 422A und 422C einschließen, wie in 16 gezeigt, die eine Querschnittsansicht der Halbleitervorrichtung 30 nach der weiteren Verarbeitung ist. In einigen Beispielen können die leitfähigen Bereiche 43A und die leitfähigen Bereiche 43B leitfähige Stecker oder Steckerstrukturen sein. In einigen Beispielen können die leitfähigen Bereiche 43A und 43B eine leitfähige Barrierestruktur oder -auskleidung und ein leitfähiges Füllmaterial einschließen. In einigen Beispielen kann die Barrierestruktur eine Metall/Metall-Nitrid-Konfiguration einschließen, wie Titan/Titannitrid oder andere verwandte oder äquivalente Materialien, wie sie einem Durchschnittsfachmann bekannt sind. In anderen Beispielen kann die Barrierestruktur ferner eine Metall-Silizid-Struktur einschließen. Die leitfähigen Bereiche 43A und 43B können unter Verwendung von Verdampfung, Sputtern, CVD oder anderen Prozessen ausgebildet werden, wie dem Fachmann bekannt ist. In einigen Beispielen schließt das leitfähige Füllmaterial Wolfram ein. In einigen Beispielen können die leitfähigen Bereiche 43A und 43B unter Verwendung der CMP-Verarbeitung planarisiert werden, um eine gleichmäßigere Oberflächentopographie bereitzustellen. Block S395 des Verfahrens 300A ist ähnlich dem Block S395 des Verfahrens 300 und die Details werden hier nicht wiederholt. Es versteht sich, dass eine zusätzliche Verarbeitung von Block S395 des Verfahrens 300A verwendet werden kann, um unter anderem die leitfähige Schicht 44A und die leitfähige Schicht 46 bereitzustellen, wie in 1 veranschaulicht, und die leitfähige Schicht 44B, wie in 9 veranschaulicht. Gemäß der vorliegenden Beschreibung ist die Halbleitervorrichtung 30 ein Beispiel, bei dem sich der leitfähige Bereich 43B bis zu einer ersten Tiefe durch die ILD-Struktur 41, die Gate-Elektrode 28 und das IPD 27 erstreckt und wobei sich die dielektrischen Abstandshalter 53B bis zu einer zweiten Tiefe durch die ILD-Struktur 41, die Gate-Elektrode 28 und das IPD 27, die kleiner als die erste Tiefe ist, erstrecken.
  • 17 veranschaulicht ein Flussdiagramm eines Verfahrens 300B zum Bereitstellen einer elektronischen Vorrichtung, wie einer Halbleitervorrichtung. In einigen Beispielen kann das Verfahren 300B ein alternatives Verfahren zum Verfahren 300 zur Herstellung der Halbleitervorrichtung 10 sein, das nachstehend in 18-22 als Halbleitervorrichtung 40 beschrieben wird.
  • Die Blöcke S310 und S320 des Verfahrens 300B sind ähnlich den Blöcken S310 und S320 des Verfahrens 300 und die Details der Schritte werden hier nicht erneut wiederholt.
  • Block S330B des Verfahrens 300B umfasst das Ausbilden eines ersten Teils von Source-/Körperkontaktöffnungen durch selektives Entfernen von Abschnitten des ILD. In einigen Beispielen schließt dies ein Bereitstellen einer Maske 66 über der ILD-Struktur 41 mit Öffnungen 66A, wie in 18 gezeigt, ein, die eine Querschnittsansicht der Halbleitervorrichtung 40 nach der weiteren Verarbeitung veranschaulicht. Die Öffnungen 66A entsprechen den Stellen, an denen die leitfähigen Bereiche 43A ausgebildet werden, um Source-/Körperkontakte für die Halbleitervorrichtung 40 bereitzustellen. In einigen Beispielen umfasst die Maske 66 eine Fotomaske und kann unter Verwendung von Fotolack-Abscheidungs-, Belichtungs- und Entwicklungsprozessen ausgebildet werden. Als Nächstes können Abschnitte der ILD-Struktur 41 entfernt werden, um Kontaktöffnungen 422A bereitzustellen, die die große Oberfläche 18 des Bereichs von Halbleitermaterial 11 freilegen können. In einigen Beispielen entfernt dieser Schritt auch jeden Abschnitt des Gate-Dielektrikums 26, der unter Umständen über der großen Oberfläche 18 vorhanden ist, wie in 18 veranschaulicht. Es versteht sich, dass der Block S330B auch verwendet werden kann, um Gate-Kontaktöffnungen an (einer) vorgegebenen Stelle(n) auszubilden, um Gate-Kontakte zu dem Gate-Leiter 28 bereitzustellen.
  • Block S340B des Verfahrens 300B umfasst das Ausbilden eines ersten Teils der Abschirmkontaktöffnungen durch selektives Entfernen von Abschnitten des ILD, des Gate-Leiters und des IPD. In einigen Beispielen schließt dies ein Bereitstellen einer Maske 64 über der ILD-Struktur 41 mit Öffnungen 64A ein, wobei die leitfähigen Bereiche 43B ausgebildet werden, um Abschirmkontakte zum Abschirmen der Elektroden 21 bereitzustellen, wie in 19 gezeigt, die eine Querschnittsansicht der Halbleitervorrichtung 40 nach der weiteren Verarbeitung ist. In einigen Beispielen umfasst die Maske 64 eine Fotomaske und kann unter Verwendung von Fotolack-Abscheidungs-, Belichtungs- und Entwicklungsprozessen ausgebildet werden. Als Nächstes können Abschnitte der ILD-Struktur 41, des Gate-Leiters 28 und des IPD 27 entfernt werden, um die Kontaktöffnung 422B bereitzustellen, die die Oberseite 21A der Abschirmelektrode 21 freilegen kann. In einigen Beispielen können Trocken- oder Nassätztechniken verwendet werden, um die unterschiedlichen Materialien zu entfernen. In einigen Beispielen kann die Maske 64 dann entfernt werden, nachdem die Kontaktöffnungen 422B bereitgestellt sind.
  • Block S350 A des Verfahrens 300B umfasst das Ausbilden von ILD-Abstandshaltern innerhalb der Abschirmkontaktöffnungen und des ersten Teils der Source-/Körperkontaktöffnungen. In einigen Beispielen kann dies das Ausbilden von dielektrischen Abstandshaltern 53A innerhalb der Kontaktöffnungen 422A und der dielektrischen Abstandshalter 53B innerhalb der Kontaktöffnungen 422B einschließen, wie in 20 veranschaulicht, die eine Querschnittsansicht der Halbleitervorrichtung 40 nach der weiteren Verarbeitung ist. In einigen Beispielen wird ein Dielektrikum die ILD-Struktur 41 überlagernd und innerhalb der Kontaktöffnungen 422A und 422B ausgebildet. Das Dielektrikum weist eine Dicke auf, um die Kontaktöffnungen 422A oder 422B nicht vollständig zu füllen. Das Dielektrikum kann Oxide, Nitride, andere Isoliermaterialien, wie sie einem Durchschnittsfachmann bekannt sind, oder Kombinationen davon umfassen. Das Dielektrikum kann unter Verwendung von CVD-, PECVD-, LTO-Prozessen oder anderen Prozessen ausgebildet werden, wie sie einem Durchschnittsfachmann bekannt sind. Nachdem das Dielektrikum ausgebildet ist, kann ein anisotropes Ätzen verwendet werden, um Abschnitte des Dielektrikums entlang der Oberseite 21A der Abschirmelektrode 28, der Oberseite der ILD-Struktur 41 und der freiliegenden Abschnitte der großen Oberfläche 18 zu entfernen. Das verbleibende Dielektrikum stellt die dielektrischen Abstandshalter 53A und die dielektrischen Abstandshalter 53B bereit, wie in 20 veranschaulicht.
  • Block 360A des Verfahrens 300B umfasst das Ausbilden eines zweiten Teils der Source-/Körperkontaktöffnungen unter Verwendung der ILD-Abstandshalter, um einen Abschnitt des Halbleitersubstrats zu entfernen. In einigen Beispielen kann der zweite Teil der Source-/Körperkontakte Kontaktöffnungen 422C sein, wie in 21 gezeigt, was eine Querschnittsansicht der Halbleitervorrichtung 40 nach der weiteren Verarbeitung ist. In einigen Beispielen können fluorbasierte Chemikalien verwendet werden, um Abschnitte des Bereichs von Halbleitermaterial 11 zu entfernen, um die Kontaktöffnungen 422C bereitzustellen, die sich nach innen von der großen Oberfläche 18 erstrecken, die auf die dielektrischen Abstandshalter 53A ausgerichtet ist. D. h., es werden Kontaktöffnungen 422C unter Verwendung der dielektrische Abstandshalter 53A als Maske ausgebildet. In einigen Beispielen erstrecken sich die Kontaktöffnungen 422C über die Source-Bereiche 33 hinaus und enden mit den Körperbereichen 31 der Halbleitervorrichtung 40.
  • Block S380A des Verfahrens 300B ist ähnlich dem Block S380 des Verfahrens 300 und umfasst das Ausbilden von Körperverstärkungsbereichen in der Nähe der zweiten Source-/Körperkontaktöffnungen mit den Körperbereichen des Halbleitersubstrats. In einigen Beispielen können Ionenimplantations- und Glühprozesse verwendet werden, um Kontaktbereiche 36 innerhalb der Körperbereiche 31 auszubilden, wie in 21 veranschaulicht, die dazu konfiguriert sind, die Kontakteigenschaften zwischen den Körperbereichen 31 und den leitfähigen Bereichen 43A, die anschließend ausgebildet werden, zu unterstützen.
  • Block 380A des Verfahrens 300B ist ähnlich Block S390 des Verfahrens 300 und umfasst das Ausbilden von Abschirmkontakten innerhalb der Abschirmkontaktöffnungen und Source-/Körperkontakten innerhalb der Source-/Körperkontaktöffnungen. In einigen Beispielen kann dies die leitfähigen Bereiche 43B innerhalb der Kontaktöffnungen 422B und die leitfähigen Bereiche 43A innerhalb der Kontaktöffnungen 422A und 422C einschließen, wie in 22 gezeigt, die eine Querschnittsansicht der Halbleitervorrichtung 40 nach der weiteren Verarbeitung ist. In einigen Beispielen können die leitfähigen Bereiche 43A und die leitfähigen Bereiche 43B leitfähige Stecker oder Steckerstrukturen sein. In einigen Beispielen können die leitfähigen Bereiche 43A und 43B eine leitfähige Barrierestruktur oder -auskleidung und ein leitfähiges Füllmaterial einschließen. In einigen Beispielen kann die Barrierestruktur eine Metall/Metall-Nitrid-Konfiguration einschließen, wie Titan/Titannitrid oder andere verwandte oder äquivalente Materialien, wie sie einem Durchschnittsfachmann bekannt sind. In anderen Beispielen kann die Barrierestruktur ferner eine Metall-Silizid-Struktur einschließen. Die leitfähigen Bereiche 43A und 43B können unter Verwendung von Verdampfung, Sputtern, CVD oder anderen Prozessen ausgebildet werden, wie dem Fachmann bekannt ist. In einigen Beispielen schließt das leitfähige Füllmaterial Wolfram ein. In einigen Beispielen können die leitfähigen Bereiche 43A und 43B unter Verwendung der CMP-Verarbeitung planarisiert werden, um eine gleichmäßigere Oberflächentopographie bereitzustellen.
  • Block S390A des Verfahrens 300B ist ähnlich Block S395 des Verfahrens 300 und die Details werden hier nicht wiederholt. Es versteht sich, dass eine zusätzliche Verarbeitung von Block S390A des Verfahrens 300B verwendet werden kann, um unter anderem die leitfähige Schicht 44A und die leitfähige Schicht 46 bereitzustellen, wie in 1 veranschaulicht, und die leitfähige Schicht 44B, wie in 9 veranschaulicht.
  • 23 veranschaulicht eine Draufsicht eines Abschnitts der Halbleitervorrichtung 50, um die vorliegende Konfiguration weiter zu beschreiben. In 23 ist ein leitfähiger Bereich 43B veranschaulicht, aber es versteht sich, dass die Halbleitervorrichtung 50 mehrere leitfähige Bereiche 43B umfassen kann. In einigen Beispielen umgeben oder umschließen die dielektrischen Abstandshalter 53B die leitfähigen Bereiche 43B vollständig. Obwohl die leitfähigen Bereiche 43B als quadratische Form dargestellt sind, versteht sich, dass andere Formen, wie kreisförmige Formen oder Formen mit abgerundeten Ecken, verwendet werden können.
  • Das Beispiel von 23 ist ähnlich dem Beispiel von 2, außer, dass die Form des Gate-Dielektrikums 26 im vorliegenden Beispiel nicht linear ist. Insbesondere umfasst das Gate-Dielektrikum 26 aufgeweitete Abschnitte 26A, die sich seitlich weg von dem leitfähigen Bereich 53B erstrecken. Auf diese Weise weisen die Bereiche 28C des Gate-Leiters 28 auf beiden Seiten des leitfähigen Bereichs 43B die Breiten 280A und 280B auf, sodass bei Kombination die kombinierte Breite näher an einer Breite 280C von 28B des Gate-Leiters 28 liegt. Auf diese Weise kann eine Auswirkung des leitfähigen Bereichs 43B auf den Gate-Widerstand reduziert werden. Die Halbleitervorrichtung 50 ist ein weiteres Beispiel, bei dem die Gate-Elektrode 28 eine Form umfasst, die die leitfähigen Bereiche 43B in der Draufsicht umgibt, sodass die Gate-Elektrode 28 nicht durch die leitfähigen Bereiche 43B und die dielektrischen Abstandshalter 53B unterbrochen ist.
  • Aus all den vorstehenden Ausführungen kann ein Durchschnittsfachmann bestimmen, dass sich der erste leitfähige Bereich gemäß einem Beispiel bis zu einer ersten Tiefe durch die ILD-Struktur, die Gate-Elektrode und die IPD erstrecken kann; und der erste dielektrische Abstandshalter sich bis zur ersten Tiefe erstreckt. In einem anderen Beispiel kann sich ein zweiter leitfähiger Bereich durch das ILD bis zu dem Körperbereich erstrecken; und ein Abstandshalter kann zwischen dem zweiten leitfähigen Bereich und der ILD-Struktur eingefügt sein. In einem weiteren Beispiel kann der Abstandshalter einen zweiten dielektrischen Abstandshalter umfassen. In noch einem weiteren Beispiel ist der erste leitfähige Bereich einer von einer Vielzahl von ersten leitfähigen Bereichen; und die Vielzahl von ersten leitfähigen Bereichen ist gleichmäßig innerhalb einer aktiven Fläche verteilt. In einem anderen Beispiel kann die Vorrichtung ferner eine leitfähige Gate-Schicht einschließen, die zwischen der Gate-Elektrode und der ILD-Struktur eingefügt ist, wobei sich der erste leitfähige Bereich durch die leitfähige Gate-Schicht erstreckt; und die leitfähige Gate-Schicht und die Gate-Elektrode umfassen ein anderes Material. In einem weiteren Beispiel kann die Vorrichtung ferner eine leitfähige Abschirmschicht einschließen, die zwischen dem ersten leitfähigen Bereich und der Abschirmelektrode eingefügt ist, wobei die leitfähige Abschirmschicht und die Abschirmelektrode unterschiedliche Materialien umfassen.
  • Ein Durchschnittsfachmann kann aus all den vorstehenden Ausführungen bestimmen, dass der zwischen dem zweiten leitfähigen Bereich und der ILD-Struktur angeordnete Abstandshalter gemäß einem Beispiel eine zweite dielektrische Schicht umfassen kann; und das erste Dielektrikum und das zweite Dielektrikum ein gleiches Material umfassen. In einem anderen Beispiel umfasst die Halbleitervorrichtung eine aktive Fläche; und der erste leitfähige Bereich ist einer von einer Vielzahl von ersten leitfähigen Bereichen innerhalb der aktiven Fläche. In einem weiteren Beispiel ist die Vielzahl von ersten leitfähigen Bereichen ungleichmäßig innerhalb einer aktiven Fläche verteilt.
  • Aus all den vorstehenden Ausführungen kann ein Durchschnittsfachmann bestimmen, dass gemäß einem Beispiel ein Verfahren zum Ausbilden einer Halbleitervorrichtung das Bereitstellen einer leitfähigen Abschirmschicht, die zwischen dem ersten leitfähigen Bereich und der Abschirmelektrode angeordnet ist; und das Bereitstellen einer leitfähigen Gate-Schicht einschließen kann, die zwischen der Gate-Elektrode und der ILD-Struktur eingefügt ist, wobei sich der erste leitfähige Bereich durch die leitfähige Gate-Schicht erstreckt.
  • Angesichts all der vorstehenden Ausführungen ist es offensichtlich, dass eine neuartige Struktur und ein neuartiges Verfahren offenbart werden. Unter anderen Merkmalen ist eine Halbleitervorrichtung eingeschlossen, die eine Gate-Elektrode mit Grabenstruktur mit abgeschirmtem Gate aufweist, bei der der Kontakt zur Abschirmelektrode durch Herstellen eines elektrisch isolierten Kontakts durch den Gate-Leiter hergestellt wird. In einigen Beispielen werden Aussparungen periodisch entlang Gate-Leiterstrukturen, wie streifenförmigen Gate-Leitern, in einer Weise bereitgestellt, die die elektrische Kommunikation der Gate-Leiterstruktur nicht unterbricht. Genauer gesagt, werden isolierte Abschirmkontaktbereiche an vorgegebenen Stellen der Gate-Leiterstrukturen platziert und können Aussparungen umfassen, die sich durch den Gate-Leiter zu der Abschirmelektrode erstrecken. Abschnitte des Gate-Leiters verbleiben auf mindestens einer Seite der Aussparungen in einer Querschnittsansicht. Auf diese Weise wird der Gate-Leiter durch den Abschirmleiter nur teilweise unterbrochen. In einigen Beispielen verbleibt eine ausreichende Menge an Gate-Leiter auf beiden Seiten der Aussparungen in der Querschnittsansicht. Auf diese Weise stellt der Gate-Leiter eine Kanalsteuerung auf beiden Seiten des Grabens bereit, an dem sich Source- und Körperbereiche befinden. Der Abschirmleiter wird dann innerhalb der Aussparungen bereitgestellt und durch einen Isolator von dem Gate-Leiter isoliert. Die Strukturen und Verfahren verwenden Materialien und Prozesse, die mit typischen Halbleiterwafer-Fertigungseinrichtungen kompatibel sind und bei geringen Kosten herstellbar sind.
  • Der Abschirmwiderstand kann gemäß bestimmten Anwendungs- und Designanforderungen abgestimmt werden. Das heißt, die Abschirmkontakte können in unterschiedlichen Mustern platziert sein, die gleichmäßig oder ungleichmäßig sind, um gewünschte Widerstandseffekte bereitzustellen. Die Strukturen und Verfahren sind kostengünstig zu implementieren, wobei in einigen Beispielen nur eine Maskenschicht und ein Ätzschritt hinzugefügt werden müssen. Es wurde empirisch festgestellt, dass Strukturen und Verfahren der vorliegenden Beschreibung einen geringeren Abschirmwiderstand aufweisen, der die Leistungsumwandlungseffizienz bei der Leistungsumwandlungsanwendung, derartigen Abwärtswandleranwendungen, verbessert.
  • Während der Gegenstand der Erfindung mit spezifischen bevorzugten Beispielen beschrieben wird, stellen die vorstehenden Zeichnungen und Beschreibungen davon nur übliche Beispiele dar und werden daher nicht als den Schutzumfang einschränkend betrachtet. Es ist offensichtlich, dass viele Alternativen und Variationen für den Fachmann ersichtlich sein werden. Zum Beispiel können Materialien für die Gate-Elektroden, Abschirmelektroden, leitfähigen Gate-Schichten und leitfähigen Abschirmschichten ein oder mehrere Materialien umfassen. Wenn eine Vielzahl von Materialien verwendet werden, können die Materialien nacheinander abgeschieden werden, um eine laminierte Struktur bereitzustellen. In anderen Beispielen kann eine erste Schicht abgeschieden und strukturiert werden (zum Beispiel einen ersten Abstandshalterabschnitt), und nachfolgende Schichten können auf ähnliche Weise abgeschieden und strukturiert werden. Leitfähige Materialien für die Gate- und Abschirmstrukturen können polykristalline Halbleitermaterialien, Silizide, Metalle, Metallnitride, Metalloide und andere leitfähige Materialien einschließen, wie einem Durchschnittsfachmann bekannt ist. Verschiedene Abscheidungstechniken können für die Materialien verwendet werden, einschließlich CVD, PECVD, MOCVD, ALD sowie andere Abscheidungstechniken, die einem Durchschnittsfachmann bekannt sind. Zusätzlich können die hierin beschriebenen Abstandshalter andere Materialien umfassen, die ähnliche Merkmale wie die hierin beschriebenen Materialien bereitstellen. Zum Beispiel können die Abstandshalter 53A polykristalline Halbleitermaterialien, leitfähige Materialien, organische Dielektrika, gedruckte Folien oder andere Materialien umfassen, wie einem Durchschnittsfachmann bekannt ist.
  • Wie die nachfolgenden Ansprüche widerspiegeln, können erfinderische Gesichtspunkte in weniger als allen Merkmalen eines einzelnen vorstehenden offenbarten Beispiels liegen. Somit sind die nachfolgend ausgedrückten Ansprüche hiermit ausdrücklich in diese ausführliche Beschreibung der Zeichnungen aufgenommen, wobei jeder Anspruch für sich allein als ein separates Beispiel der Erfindung steht. Während einige hierin beschriebene Beispiele außerdem einige, aber nicht andere Merkmale einschließen, die in anderen Beispielen eingeschlossen sind, sollen Kombinationen von Merkmalen unterschiedlicher Beispiele innerhalb des Schutzumfangs der Erfindung liegen und sollen unterschiedliche Beispiele ausbilden, wie für die Fachleute auf dem Gebiet verständlich ist.

Claims (10)

  1. Halbleitervorrichtung, umfassend: einen Bereich von Halbleitermaterial, der eine erste große Oberfläche und einen ersten Leitfähigkeitstyp umfasst; eine Grabenstruktur mit abgeschirmtem Gate, umfassend: einen aktiven Graben, der sich von der ersten großen Oberfläche in den Bereich des Halbleitermaterials erstreckt; eine dielektrische Abschirmschicht angrenzend an einen unteren Abschnitt des aktiven Grabens; eine Abschirmelektrode angrenzend an die dielektrische Abschirmschicht im unteren Abschnitt des aktiven Grabens; ein Gate-Dielektrikum angrenzend an einen oberen Abschnitt des aktiven Grabens; eine Gate-Elektrode angrenzend an das Gate-Dielektrikum im oberen Abschnitt des aktiven Grabens; und ein Zwischenpad-Dielektrikum (IPD), das zwischen der Gate-Elektrode und der Abschirmelektrode eingefügt ist; einen Körperbereich eines zweiten Leitfähigkeitstyps entgegengesetzt zu dem ersten leitfähigen Typ im Bereich von Halbleitermaterial, der sich von der großen Oberfläche angrenzend an die Grabenstruktur mit abgeschirmtem Gate erstreckt; einen Source-Bereich vom ersten Leitfähigkeitstyp, der sich in dem Körperbereich angrenzend an die Grabenstruktur mit abgeschirmtem Gate befindet; eine dielektrische Zwischenschichtstruktur (ILD-Struktur) über der ersten großen Oberfläche; und einen ersten leitfähigen Bereich innerhalb des aktiven Grabens, der sich durch die ILD-Struktur, die Gate-Elektrode und das IPD erstreckt, wobei: der erste leitfähige Bereich mit der Abschirmelektrode gekoppelt ist; der erste leitfähige Bereich durch einen ersten dielektrischen Abstandshalter elektrisch von der Gate-Elektrode isoliert ist; und die Gate-Elektrode eine Form umfasst, die den ersten leitfähigen Bereich in einer Draufsicht umgibt, sodass die Gate-Elektrode nicht durch den ersten leitfähigen Bereich und den ersten dielektrischen Abstandshalter unterbrochen ist.
  2. Vorrichtung nach Anspruch 1, wobei: sich der erste leitfähige Bereich bis zu einer ersten Tiefe durch die ILD-Struktur, die Gate-Elektrode und das IPD erstreckt; und sich der erste dielektrische Abstandshalter bis zu einer zweiten Tiefe, die kleiner als die erste Tiefe ist, durch die ILD-Struktur, die Gate-Elektrode und das IPD erstreckt.
  3. Vorrichtung nach Anspruch 1, wobei: die Halbleitervorrichtung eine aktive Fläche umfasst; und der erste leitfähige Bereich einer von einer Vielzahl von ersten leitfähigen Bereichen ist.
  4. Vorrichtung nach Anspruch 3, wobei: die Vielzahl von ersten leitfähigen Bereichen innerhalb der aktiven Fläche ungleichmäßig verteilt ist.
  5. Halbleitervorrichtung, umfassend: einen Bereich von Halbleitermaterial, der eine erste große Oberfläche und einen ersten Leitfähigkeitstyp umfasst; eine Grabenstruktur mit abgeschirmtem Gate, umfassend: einen aktiven Graben, der sich von der ersten großen Oberfläche in den Bereich von Halbleitermaterial erstreckt und eine erste Seite und eine der ersten Seite gegenüberliegende zweite Seite aufweist; eine dielektrische Abschirmschicht angrenzend an einen unteren Abschnitt des aktiven Grabens; eine Abschirmelektrode angrenzend an die dielektrische Abschirmschicht im unteren Abschnitt des aktiven Grabens; ein Gate-Dielektrikum angrenzend an einen oberen Abschnitt des aktiven Grabens; eine Gate-Elektrode angrenzend an das Gate-Dielektrikum im oberen Abschnitt des aktiven Grabens; ein Zwischenpad-Dielektrikum (IPD), das zwischen der Gate-Elektrode und der Abschirmelektrode eingefügt ist; einen Körperbereich eines zweiten Leitfähigkeitstyps entgegengesetzt zu dem ersten leitfähigen Typ in dem Bereich von Halbleitermaterial, der sich von der großen Oberfläche angrenzend an die erste Seite und die zweite Seite des aktiven Grabens erstreckt; einen Source-Bereich des ersten Leitfähigkeitstyps, der sich in dem Körperbereich angrenzend an die erste Seite und die zweite Seite des aktiven Grabens befindet; eine dielektrische Zwischenschichtstruktur (ILD-Struktur) über der ersten großen Oberfläche; einen ersten leitfähigen Bereich, der sich innerhalb des aktiven Grabens befindet und sich durch die ILD-Struktur, die Gate-Elektrode und das IPD erstreckt; und einen zweiten leitfähigen Bereich, der sich durch die ILD-Struktur und den Source-Bereich erstreckt, wobei: der erste leitfähige Bereich mit der Abschirmelektrode gekoppelt ist; der erste leitfähige Bereich durch einen ersten dielektrischen Abstandshalter elektrisch von der Gate-Elektrode isoliert ist; und die Gate-Elektrode eine Form in einer Draufsicht umfasst, die jede Seite des ersten leitfähigen Bereichs in einer Draufsicht umgibt.
  6. Vorrichtung nach Anspruch 5, ferner umfassend einen Abstandshalter, der zwischen dem zweiten leitfähigen Bereich und der ILD-Struktur eingefügt ist.
  7. Vorrichtung nach Anspruch 5, ferner umfassend: eine leitfähige Abschirmschicht, die zwischen dem ersten leitfähigen Bereich und der Abschirmelektrode eingefügt ist; und eine leitfähige Gate-Schicht, die zwischen der Gate-Elektrode und der ILD-Struktur eingefügt ist, wobei: sich der erste leitfähige Bereich durch die leitfähige Gate-Schicht erstreckt.
  8. Verfahren zum Ausbilden einer Halbleitervorrichtung, umfassend: Bereitstellen eines Bereichs von Halbleitermaterial, der eine erste große Oberfläche und einen ersten Leitfähigkeitstyp umfasst; Bereitstellen einer Grabenstruktur mit abgeschirmtem Gate, umfassend: einen aktiven Graben, der sich von der ersten großen Oberfläche in den Bereich von Halbleitermaterial erstreckt und eine erste Seite und eine der ersten Seite gegenüberliegende zweite Seite aufweist; eine dielektrische Abschirmschicht angrenzend an einen unteren Abschnitt des aktiven Grabens; eine Abschirmelektrode angrenzend an die dielektrische Abschirmschicht im unteren Abschnitt des aktiven Grabens; ein Gate-Dielektrikum angrenzend an einen oberen Abschnitt des aktiven Grabens; eine Gate-Elektrode angrenzend an das Gate-Dielektrikum im oberen Abschnitt des aktiven Grabens; ein Zwischenpad-Dielektrikum (IPD), das zwischen der Gate-Elektrode und der Abschirmelektrode eingefügt ist; Bereitstellen eines Körperbereichs eines zweiten Leitfähigkeitstyps entgegengesetzt zu dem ersten leitfähigen Typ in dem Bereich von Halbleitermaterial, der sich von der großen Oberfläche angrenzend an die erste Seite und die zweite Seite des aktiven Grabens erstreckt; Bereitstellen eines Quellbereichs des ersten Leitfähigkeitstyps in dem Körperbereich angrenzend an die erste Seite und die zweite Seite des aktiven Grabens; Bereitstellen einer dielektrischen Zwischenschichtstruktur (ILD-Struktur) über der ersten großen Oberfläche; Bereitstellen eines ersten leitfähigen Bereichs innerhalb des aktiven Grabens, der sich durch die ILD-Struktur, die Gate-Elektrode und das IPD erstreckt; und Bereitstellen eines zweiten leitfähigen Bereichs, der sich durch die ILD-Struktur und den Quellbereich erstreckt, wobei: der erste leitfähige Bereich mit der Abschirmelektrode gekoppelt ist; der erste leitfähige Bereich durch einen ersten dielektrischen Abstandshalter elektrisch von der Gate-Elektrode isoliert ist; und die Gate-Elektrode eine Form in einer Draufsicht umfasst, die jede Seite des ersten leitfähigen Bereichs in einer Draufsicht umgibt.
  9. Verfahren nach Anspruch 8, wobei: das Bereitstellen des ersten leitfähigen Bereichs umfasst: Ausbilden einer ersten Kontaktöffnung, die sich durch die ILD-Struktur, den Gate-Leiter und mindestens einen Abschnitt des IPD erstreckt; Ausbilden des ersten dielektrischen Abstandshalters innerhalb der ersten Kontaktöffnung; und Bereitstellen eines leitfähigen Materials angrenzend an den ersten dielektrischen Abstandshalter innerhalb der ersten Kontaktöffnung; und das Bereitstellen des zweiten leitfähigen Bereichs umfasst: Ausbilden einer zweiten Kontaktöffnung, die sich durch die ILD-Struktur und den Source-Bereich erstreckt; Ausbilden eines zweiten dielektrischen Abstandshalters innerhalb der zweiten Kontaktöffnung; und Bereitstellen des leitfähigen Materials angrenzend an den zweiten dielektrischen Abstandshalter innerhalb der zweiten Kontaktöffnung.
  10. Verfahren nach Anspruch 9, wobei: das Ausbilden der ersten Kontaktöffnung und das Ausbilden des ersten dielektrischen Abstandshalters erfolgt, bevor die zweite Kontaktöffnung ausgebildet wird.
DE102021134457.3A 2021-01-05 2021-12-23 Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung Pending DE102021134457A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/248,008 US11482616B2 (en) 2021-01-05 2021-01-05 Methods and structures for contacting shield conductor in a semiconductor device
US17/248,008 2021-01-05

Publications (1)

Publication Number Publication Date
DE102021134457A1 true DE102021134457A1 (de) 2022-07-07

Family

ID=82020533

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021134457.3A Pending DE102021134457A1 (de) 2021-01-05 2021-12-23 Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung

Country Status (3)

Country Link
US (2) US11482616B2 (de)
CN (1) CN114725202A (de)
DE (1) DE102021134457A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11777026B2 (en) * 2021-06-21 2023-10-03 Infineon Technologies Austria Ag Power semiconductor device having low-k dielectric gaps between adjacent metal contacts

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405452B2 (en) * 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US7956411B2 (en) * 2008-01-15 2011-06-07 Fairchild Semiconductor Corporation High aspect ratio trench structures with void-free fill material
US11244896B2 (en) * 2019-01-27 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US8907415B2 (en) * 2011-05-16 2014-12-09 Force Mos Technology Co., Ltd. High switching trench MOSFET
KR101828495B1 (ko) * 2013-03-27 2018-02-12 삼성전자주식회사 평탄한 소스 전극을 가진 반도체 소자
US9595587B2 (en) 2014-04-23 2017-03-14 Alpha And Omega Semiconductor Incorporated Split poly connection via through-poly-contact (TPC) in split-gate based power MOSFETs
JP2020150185A (ja) * 2019-03-14 2020-09-17 株式会社東芝 半導体装置
US20210028305A1 (en) * 2019-07-22 2021-01-28 Nami MOS CO., LTD. Trench mosfets with oxide charge balance region in active area and junction charge balance region in termination area

Also Published As

Publication number Publication date
CN114725202A (zh) 2022-07-08
US20220216336A1 (en) 2022-07-07
US20230155022A1 (en) 2023-05-18
US11482616B2 (en) 2022-10-25

Similar Documents

Publication Publication Date Title
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE112014007341B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE102014019360B4 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013108147B4 (de) Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102012105738A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE102019116328B4 (de) Halbleiterbauelement und verfahren
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE102014105339A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102011004476B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102009034405B4 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102018102109A1 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE102019006359A1 (de) Super-junction- mosfet mit schmaler mesa
DE102019110004A1 (de) Schlitzkontakte und verfahren zu deren herstellung
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE102021201635A1 (de) Halbleitervorrichtung mit Vertikalem DMOS und Herstellungsverfahren derselben
DE102004002181B4 (de) Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren
DE102019219072B4 (de) Dummy-Füllschema zur Verwendung mit passiven Vorrichtungen

Legal Events

Date Code Title Description
R163 Identified publications notified