DE102018102109A1 - Leistungshalbleitervorrichtung und herstellungsverfahren dafür - Google Patents

Leistungshalbleitervorrichtung und herstellungsverfahren dafür Download PDF

Info

Publication number
DE102018102109A1
DE102018102109A1 DE102018102109.7A DE102018102109A DE102018102109A1 DE 102018102109 A1 DE102018102109 A1 DE 102018102109A1 DE 102018102109 A DE102018102109 A DE 102018102109A DE 102018102109 A1 DE102018102109 A1 DE 102018102109A1
Authority
DE
Germany
Prior art keywords
region
substrate
semiconductor device
power semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018102109.7A
Other languages
English (en)
Inventor
Soo Chang Kang
Seong Jo HONG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of DE102018102109A1 publication Critical patent/DE102018102109A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung enthält ein Bilden einer Driftregion in einem Substrat, ein Bilden eines Grabens in der Driftregion, ein Bilden einer Gate-Isolierschicht im Graben, ein Abscheiden eines leitfähigen Materials auf dem Substrat, ein Bilden einer Gate-Elektrode im Graben, ein Bilden einer Körperregion im Substrat, ein Bilden einer hoch dotierten Source-Region in der Körperregion, ein Bilden einer Isolierschicht, die die Gate-Elektrode bedeckt, ein Ätzen der Isolierschicht, um die Körperregion zu öffnen, ein Implantieren eines Dotierungsmittels in einen Abschnitt der Körperregion, um eine hoch dotierte Körperkontaktregion zu bilden, sodass die hoch dotierte Source-Region und die hoch dotierte Körperkontaktregion abwechselnd in der Körperregion gebildet sind; und ein Bilden einer Source-Elektrode auf der hoch dotierten Körperkontaktregion und der hoch dotierten Source-Region.

Description

  • HINTERGRUND
  • Gebiet
  • Die folgende Beschreibung betrifft eine Leistungshalbleitervorrichtung. Die folgende Beschreibung betrifft auch ein Herstellungsverfahren einer solchen Leistungshalbleitervorrichtung. Zusätzlich betrifft die folgende Beschreibung eine Leistungshalbleitervorrichtung, die eine Source und eine Körperkontaktregion enthält, die abwechselnd gebildet sind. Die folgende Beschreibung betrifft auch ein Herstellungsverfahren einer solchen Leistungshalbleitervorrichtung.
  • Beschreibung des Standes der Technik
  • In einem herkömmlichen Graben-Metall-Oxid-Halbleiter Feldeffekttransistor (MOSFET) wird ein Verfahren zum Bilden eines Source-Metalls durch Ätzen eines Teils eines Substrats für ein Kontaktbildungsverfahren verwendet. Ein solches Verfahren wird als Kontaktvertiefungsätzen bezeichnet. Eine solche Methode kann die Vorrichtung stabil betreiben, hat aber Einschränkungen bezüglich der Verringerung des Zellenabstands für die Vorrichtung. Andere Verfahren einer Kontaktbildung enthalten eine Selbstausrichtung, aber solche Herstellungsverfahren sind komplex.
  • KURZDARSTELLUNG
  • Diese Kurzdarstellung dient einer Vorstellung einer Auswahl von Konzepten in vereinfachter Form, die in der Folge unter „Ausführliche Beschreibung“ näher beschrieben sind. Diese Kurzdarstellung soll keine Schlüsselmerkmale oder wesentlichen Merkmale des beanspruchten Gegenstands identifizieren, noch soll sie als Hilfe bei der Bestimmung des Umfangs des beanspruchten Gegenstands herangezogen werden.
  • In einem allgemeinen Aspekt enthält ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung ein Bilden einer Driftregion eines ersten Leitfähigkeitstyps in einem Substrat, ein Bilden eines Grabens in der Driftregion, ein Bilden einer Gate-Isolierschicht im Graben, ein Abscheiden eines leitfähigen Materials auf dem Substrat, ein Bilden einer Gate-Elektrode im Graben, ein Bilden einer Körperregion im Substrat, ein Bilden einer hoch dotierten Source-Region des ersten Leitfähigkeitstyps in der Körperregion, ein Bilden einer Isolierschicht, die die Gate-Elektrode bedeckt, ein Ätzen der Isolierschicht, um die Körperregion zu öffnen, ein Implantieren eines Dotierungsmittels eines zweiten Leitfähigkeitstyps in einen Abschnitt der Körperregion, um eine hoch dotierte Körperkontaktregion des zweiten Leitfähigkeitstyps zu bilden, sodass die hoch dotierte Source-Region und die hoch dotierte Körperkontaktregion abwechselnd in der Körperregion gebildet sind, und ein Bilden einer Source-Elektrode auf der hoch dotierten Körperkontaktregion und der hoch dotierten Source-Region, wobei das Bilden der hoch dotierten Source-Region beginnend bei einer oberen Oberfläche des Substrats und entlang einer Seitenwand des Grabens in Überlappung mit der Gate-Elektrode durchgeführt wird.
  • Eine Deckfläche der Gate-Elektrode kann an einer Position gelegen sein, die höher als eine halbe Tiefe des Grabens ist.
  • Die hoch dotierte Source-Region kann einen ersten Abschnitt neben der oberen Oberfläche des Substrats und einen zweiten Abschnitt neben der Seitenwand des Grabens enthalten und eine Tiefe des zweiten Abschnitts kann eine tiefere Tiefe als eine Tiefe des ersten Abschnitts in Bezug auf die obere Oberfläche des Substrats sein.
  • Das Abscheiden des leitfähigen Materials kann ein Abscheiden des leitfähigen Materials auf der Gate-Isolierschicht und einem Abschnitt des Substrats enthalten und das Verfahren kann ferner ein Bilden einer Zenerdiode im leitfähigen Material enthalten, das auf dem Abschnitt des Substrats abgeschieden ist.
  • Das Bilden der Zenerdiode kann ein Implantieren von Ionen eines zweiten Leitfähigkeitstyps in das leitfähige Material, ein Bilden eines Maskenmusters auf dem leitfähigen Material, ein Implantieren von Ionen eines ersten Leitfähigkeitstyps in das leitfähige Material durch das Maskenmuster und Entfernen des Maskenmusters enthalten.
  • Das Verfahren kann ferner ein Bilden einer dicken Oxidschicht auf dem Abschnitt des Substrats enthalten, wobei das Abscheiden des leitfähigen Materials ein Abscheiden des leitfähigen Materials auf der Gate-Isolierschicht und der dicken Oxidschicht enthält, und das Bilden der Zenerdiode kann ein Bilden der Zenerdiode im leitfähigen Material, das auf der dicken Oxidschicht abgeschieden ist, enthalten.
  • Das Verfahren kann ferner ein Bilden eines Gate-Pads enthalten, das mit der Gate-Elektrode verbunden ist, wobei die Zenerdiode mit dem Gate-Pad und der Source-Elektrode verbunden ist.
  • Die Zenerdiode kann eine Anzahl von Ringen, abhängig von einer Durchbruchspannung der Leistungshalbleitervorrichtung, enthalten.
  • Das Substrat kann eine Drain-Region enthalten und die Driftregion kann eine Epitaxieschicht sein, die mit einer geringeren Konzentration als die Drain-Region dotiert ist.
  • Eine Fläche der hoch dotierten Source-Region kann größer sein als eine Fläche der hoch dotierten Körperkontaktregion.
  • In einem anderen allgemeinen Aspekt enthält eine Leistungshalbleitervorrichtung eine Driftregion, die in einem Substrat gebildet ist, einen Graben, der in der Driftregion gebildet ist, eine Gate-Isolierschicht und eine Gate-Elektrode, die im Graben gebildet sind, ein leitfähiges Material, das auf dem Substrat gebildet ist, eine Körperregion, die im Substrat gebildet ist, eine hoch dotierte Source-Region und eine hoch dotierte Körperkontaktregion, die abwechselnd in der Körperregion gebildet sind, eine Isolierschicht, die auf der Gate-Elektrode gebildet ist, und eine Source-Elektrode, die auf dem Substrat gebildet ist, wobei die hoch dotierte Source-Region bei einer oberen Oberfläche des Substrats beginnt und entlang einer Seitenwand des Grabens in Überlappung mit der Gate-Elektrode verläuft.
  • Die hoch dotierte Source-Region kann einen ersten Abschnitt neben der oberen Oberfläche des Substrats und einen zweiten Abschnitt neben der Seitenwand des Grabens enthalten und eine Tiefe des zweiten Abschnitts kann eine tiefere Tiefe als eine Tiefe des ersten Abschnitts in Bezug auf die obere Oberfläche des Substrats sein.
  • Die Leistungshalbleitervorrichtung kann ferner eine Zenerdiode enthalten, die im leitfähigen Material gebildet ist.
  • Die Leistungshalbleitervorrichtung kann ferner ein Gate-Pad enthalten, das mit der Gate-Elektrode verbunden ist, wobei die Zenerdiode mit dem Gate-Pad und der Source-Elektrode verbunden ist.
  • Die Zenerdiode kann eine Anzahl von Ringen, abhängig von einer Durchbruchspannung der Leistungshalbleitervorrichtung, enthalten.
  • Eine Fläche der hoch dotierten Source-Region kann größer sein als eine Fläche der hoch dotierten Körperkontaktregion.
  • Das Substrat kann eine Drain-Region enthalten und die Driftregion kann eine Epitaxieschicht sein, die mit einer geringeren Konzentration als die Drain-Region dotiert ist.
  • Andere Merkmale und Aspekte gehen aus der folgenden ausführlichen Beschreibung, den Zeichnungen und den Ansprüchen hervor.
  • Figurenliste
    • 1A ist eine Draufsicht einer Leistungshalbleitervorrichtung gemäß einem Beispiel.
    • 1B ist eine vergrößerte Ansicht eines Abschnitts der aktiven Zellregion der Leistungshalbleitervorrichtung, die in dem Beispiel von 1A dargestellt ist.
    • 2 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung gemäß einem Beispiel entlang der Linie II-II' in 1B.
    • 3 ist eine Zeichnung, die eine Struktur eines Betriebs einer Leistungshalbleitervorrichtung gemäß einem Beispiel zeigt.
    • 4 ist eine Zeichnung, die ein Herstellungsverfahren einer Leistungshalbleitervorrichtung gemäß einem Beispiel zeigt.
    • 5 bis 8 sind Zeichnungen, die die Querschnittsansichten einer Leistungshalbleitervorrichtung gemäß jedem Prozess des Beispiels von 4 zeigen.
    • 9 ist eine Zeichnung, die eine Struktur einer Zenerdiode gemäß einem Beispiel zeigt.
    • 10 ist eine Zeichnung, die ein Herstellungsverfahren einer Zenerdiode gemäß einem Beispiel zeigt.
    • 11 ist ein Schaltungsdiagramm einer Leistungshalbleitervorrichtung, die eine Zenerdiode gemäß einem Beispiel enthält.
    • 12 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung, die eine Zenerdiode gemäß einem Beispiel enthält, entlang der Linie XII-XII' in 1A.
  • In allen Zeichnungen und der ausführlichen Beschreibung beziehen sich dieselben Bezugszeichen auf dieselben Elemente. Die Zeichnungen könnten nicht maßstabsgetreu sein und die relative Größe, Proportionen und Abbildung von Elementen in den Zeichnungen können der Deutlichkeit, Veranschaulichung und Einfachheit wegen übertrieben sein.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende ausführliche Beschreibung ist vorgesehen, um dem Leser zu helfen, ein umfassendes Verständnis der hier beschriebenen Verfahren, Vorrichtungen und/oder Systeme zu erlangen. Verschiedene Änderungen, Modifizierungen und Äquivalente der hier beschriebenen Verfahren, Vorrichtungen und/oder Systeme sind jedoch in Kenntnis der Offenbarung dieser Anmeldung offensichtlich. Zum Beispiel sind die hier beschriebenen Abfolgen von Operationen nur Beispiele und nicht auf die hier angegebenen beschränkt, sondern können, wie in Kenntnis der Offenbarung dieser Anmeldung offensichtlich ist, geändert werden, mit Ausnahme von Operationen, die unbedingt in einer bestimmten Reihenfolge eintreten müssen. Ebenso können Beschreibungen von Merkmalen, die in der Technik bekannt sind, der besseren Klarheit und Prägnanz wegen fehlen.
  • Die hier beschriebenen Merkmale können in verschiedenen Formen ausgeführt sein und sind nicht als auf die hier beschriebenen Beispiele beschränkt auszulegen. Vielmehr sind die hier beschriebenen Beispiele nur zur Veranschaulichung einiger der vielen Möglichkeiten zur Implementierung der hier beschriebenen Verfahren, Vorrichtungen und/oder Systeme vorgesehen, die in Kenntnis der Offenbarung dieser Anmeldung offensichtlich sind.
  • Wenn in der gesamten Beschreibung ein Element, wie eine Schicht, Region, oder ein Substrat, als „auf“ einem anderen, „verbunden mit“ einem anderen oder „gekoppelt an“ ein anderes Element beschrieben ist, kann es direkt „auf“ dem anderen, „verbunden mit“ dem anderen oder „gekoppelt an“ das andere Element sein oder es können ein oder mehrere andere Elemente dazwischenliegen. Wenn im Gegensatz ein Element als „direkt auf“ einem anderen, „direkt verbunden mit“ einem anderen oder „direkt gekoppelt an“ ein anderes Element beschrieben ist, kann kein anderes Element dazwischenliegen.
  • Wie hier verwendet, enthält der Begriff „und/oder“ eine und jede Kombination von beliebigen zwei oder mehr der zugehörigen angeführten Elemente.
  • Obwohl Begriffe, wie „erste“, „zweite“ und „dritte“ hier zum Beschreiben verschiedener Elemente, Komponenten, Regionen, Schichten oder Abschnitte verwendet werden, sind diese Elemente, Komponenten, Regionen, Schichten oder Abschnitte nicht durch diese Begriffe beschränkt. Vielmehr werden diese Begriffe nur zur Unterscheidung eines Elements, einer Komponente, einer Region, einer Schicht oder eines Abschnitts von einem anderen Element, einer anderen Komponente, einer anderen Region, einer anderen Schicht oder einem anderen Abschnitt verwendet. So kann ein erstes Element, eine erste Komponente, eine erste Region, eine erste Schicht oder ein erster Abschnitt, auf die in den hier beschriebenen Beispielen verwiesen wird, auch als ein zweites Element, eine zweite Komponente, eine zweite Region, eine zweite Schicht oder ein zweiter Abschnitt bezeichnet werden, ohne von den Lehren der Beispiele abzuweichen.
  • Raumbezogene Begriffe wie „über“, „oberer“, „unter“ und „unterer“ können hier der einfachen Beschreibung wegen verwendet werden, um ein Verhältnis eines Elements zu einem anderen Element, wie in den Figuren dargestellt, zu beschreiben. Solche raumbezogenen Begriffe sollen verschiedene Orientierungen der Vorrichtung in Verwendung oder Betrieb zusätzlich zu der in den Figuren dargestellten Orientierung umfassen. Falls zum Beispiel die Vorrichtung in den Figuren umgedreht wird, wird dann ein Element, das als „über“ oder „oberhalb“ relativ zu einem anderen Element beschrieben ist, dann „unter“ oder „unterhalb“ relativ zu dem anderen Element. Somit umfasst der Begriff „über“ sowohl die Orientierung oberhalb wie auch unterhalb, abhängig von der räumlichen Orientierung der Vorrichtung. Die Vorrichtung kann auch anders orientiert sein (zum Beispiel um 90 Grad gedreht oder in anderen Orientierungen sein) und die hier verwendeten raumbezogenen Begriffe sind entsprechend zu interpretieren.
  • Die hier verwendete Terminologie dient nur der Beschreibung verschiedener Beispiele und wird nicht zur Einschränkung der Offenbarung verwendet. Die Artikel „einer“, „eine“, „eines“ und „der“, „die“, „das“ sollen auch den Plural enthalten, falls der Zusammenhang nicht eindeutig anders verlangt. Die Begriffe „umfasst“, „enthält“ und „hat“ spezifizieren das Vorhandensein genannter Merkmale, Zahlen, Operationen, Bauteile, Elemente und/oder Kombinationen davon, schließen aber das Vorhandensein oder Hinzufügen anderer Merkmale, Zahlen, Operationen, Bauteile, Elemente und/oder Kombinationen davon nicht aus.
  • Aufgrund der Herstellungstechniken und/oder -toleranzen können Variationen der in den Zeichnungen dargestellten Formen auftreten. Daher sind die hier beschriebenen Beispiele nicht auf die speziellen Formen beschränkt, die in den Zeichnungen dargestellt sind, sondern enthalten Änderungen in der Form, die während der Herstellung auftreten.
  • Die Merkmale der hier beschriebenen Beispiele können auf verschiedene Weisen kombiniert werden, wie in Kenntnis der Offenbarung dieser Anmeldung offensichtlich ist. Obwohl ferner die hier beschriebenen Beispiele eine Reihe von Konfigurationen aufweisen, sind andere Konfigurationen möglich, wie in Kenntnis der Offenbarung dieser Anmeldung offensichtlich ist.
  • Ausdrücke wie „erster Leitfähigkeitstyp“ und „zweiter Leitfähigkeitstyp“, wie hier verwendet, können sich auf entgegengesetzte Leitfähigkeitstypen wie N- und P-Leitfähigkeitstypen beziehen und hier beschriebene Beispiele, die solche Ausdrücke verwenden, beinhalten auch komplementäre Beispiele. Zum Beispiel beinhaltet ein Beispiel, in dem ein erster Leitfähigkeitstyp N ist und ein zweiter Leitfähigkeitstyp P ist, ein Beispiel, in dem der erste Leitfähigkeitstyp P ist und der zweite Leitfähigkeitstyp N ist.
  • Ferner können bei der Beschreibung der Bauteile der vorliegenden Offenbarung dieselben Bezugszeichen Bauteilen verliehen werden, die denselben Namen haben und dieselben Bezugszeichen können verschiedenen Zeichnungen verliehen werden. Selbst in einem solchen Fall jedoch bedeutet dies nicht, dass die entsprechenden Komponenten unterschiedliche Funktionen gemäß den Ausführungsformen haben oder dass sie dieselben Funktionen in verschiedenen Ausführungsformen haben, und die Funktionen der jeweiligen Komponenten sind anhand der Beschreibung zu verstehen, die jeder Komponente der Ausführungsformen entspricht.
  • Es besteht ein möglicher Nutzen beim Vorsehen eines Verfahrens zum Bilden eines vereinfachten Kontakts, während gleichzeitig der Zellenabstand verringert wird und während auch die Vorrichtung in einer solchen Graben-MOSFET-Vorrichtung stabil betrieben sind.
  • Beispiele versuchen ein vereinfachtes Herstellungsverfahren für einen Kontakt vorzusehen, während gleichzeitig der Zellenabstand bei einem stabilen Betrieb der Leistungshalbleitervorrichtung verringert wird.
  • Beispiele vereinfachen den Herstellungsprozess, da kein Kontaktvertiefungsätzen notwendig ist. Es ist möglich, eine Source-Region und eine Körperkontaktregion zu bilden, die abwechselnd, vorzugsweise direkt abwechselnd auf der Substratoberfläche gebildet sind. Da der Substrat Ätzprozess eliminiert ist, kann auch der Zellenabstand verringert werden, da der Raum entsprechend gesichert ist.
  • Ferner enthalten Beispiele eine Zenerdiode, die so gebildet ist, dass die Vorrichtung stabil betrieben werden kann.
  • Ferner verringern Beispiele auch die Drain-Source-Durchlasswiderstand-, RdsON-Kenngröße, während die Kanallänge verkürzt wird. Das heißt, beginnend bei der oberen Oberfläche des Substrats ist es möglich, eine hoch dotierte Source-Region zu bilden, die sich entlang der Seitenwände des Grabens erstreckt und mit der Gate-Elektrode überlappt.
  • 1A ist eine Draufsicht einer Leistungshalbleitervorrichtung 500 gemäß einem Beispiel.
  • Die Leistungshalbleitervorrichtung gemäß dem Beispiel von 1A hat eine Struktur, die einige hundert oder mehr Graben-MOSFETs enthält. Die Region, die eine solche Graben-MOSFET-Struktur enthält, wird als aktive Zellregion 450 bezeichnet, die die größte Fläche der Leistungshalbleitervorrichtung 500 einnimmt, wie in dem Beispiel von 1A dargestellt. In der aktiven Zellregion 450 befinden sich eine hoch dotierte Source-Region und eine hoch dotierte Körperkontaktregion und auch eine Emitterelektrode oder eine Source-Elektrode 200, die elektrisch mit der Source-Region verbunden ist. Die Körperkontaktregion liegt über der aktiven Zellregion 450. Zusätzlich ist ein Gate-Pad 300, das elektrisch mit der Gate-Elektrode verbunden ist, die in der Graben-MOSFET-Struktur angeordnet ist, an der unteren Ecke gelegen. Die Source-Elektrode 200 und das Gate-Pad 300 sind beide aus einem Metallmaterial gebildet und sind voneinander getrennt gebildet. Eine Reihe von Metallmaterialien mit passenden leitfähigen Eigenschaften kann zur Bildung der Source-Elektrode 200 und des Gate-Pads 300 verwendet werden. Zusätzlich enthält die Leistungshalbleitervorrichtung 500 eine Zenerdiode 100. Die Zenerdiode 100 ist zwischen der Source-Elektrode 200 und dem Gate-Pad 300 gelegen. Zusätzlich ist die Zenerdiode 100 so angeschlossen, dass sie den Rand des Gate-Pads 300 umgibt. Somit ist die Zenerdiode 100 in einer Form von zwei oder drei Ringen gebildet. Die Anzahl von Ringen kann abhängig von der Durchbruchspannung des Leistungshalbleiters variieren, sodass angemessene elektrische Eigenschaften für die Struktur erreicht werden, in der die Zenerdiode 100 enthalten ist.
  • 1B ist eine vergrößerte Ansicht eines Abschnitts 450A der aktiven Zellregion 450 der Leistungshalbleitervorrichtung, die in dem Beispiel von 1A dargestellt ist.
  • Wie in dem Beispiel von 1B dargestellt, enthält die Leistungshalbleitervorrichtung 500 gemäß einem Beispiel Gräben 40, hoch dotierte Source-Regionen 80 mit einem ersten Leitfähigkeitstyp N und hoch dotierte Körperkontaktregionen 90 mit einem zweiten Leitfähigkeitstyp P. Die hoch dotierten Source-Regionen 80 und die hoch dotierten Körperkontaktregionen 90 werden gemeinsam als aktive Regionen 80, 90 bezeichnet. Die aktiven Regionen 80, 90 sind zwischen den Gräben 40 gebildet, wobei bei Betrachtung in der Y-Y Richtung die Breite dieser aktiven Regionen 80,90 größer als die Breite der Gräben 40 ist. Eine größere Breite für die aktiven Regionen 80, 90 ist erforderlich, da eine solche Breite notwendig ist, um als Durchlass zu dienen, durch den sich die Elektron- oder Lochträger in den aktiven Regionen 80, 90 bewegen.
  • In dem Beispiel von FIG. 1B, sind die Source-Region 80 und die Körperkontaktregion 90 abwechselnd gebildet. Zum Beispiel wird die hoch dotierte Körperkontaktregion 90 durch Implantieren von Ionen des zweiten Leitfähigkeitstyps P bei einer hohen Konzentration neben der hoch dotierten Source-Region 80 gebildet. Daher ist die hoch dotierte Körperkontaktregion 90 abwechselnd neben, vorzugsweise direkt neben der hoch dotierten Source-Region 80 gebildet. Auf diese Weise sind die hoch dotierte Source-Region 80 und die hoch dotierte Körperkontaktregion 90 jeweils in einer sich wiederholenden Musterstruktur, wie oben erklärt, gebildet. Somit wird auf diese Weise eine leiterartige Musterstruktur dargestellt, in der die hoch dotierte Source-Region 80 und die hoch dotierte Körperkontaktregion 90 der Reihe nach wiederholt werden.
  • Ein Grund, warum die Fläche der Source-Region 80 viel größer als die Fläche der Körperkontaktregion 90 ist, ist, dass mehr Strom fließen kann. Da Elektronen vorwiegend durch die Source-Region 80 zugeführt werden, ist die Fläche dementsprechend vergrößert, um den Fluss von mehr Ladungsträgern zu erlauben. Das Beispiel von 1B zeigt nur einen Teil der aktiven Zellregion entsprechend dem Beispiel von 1A bei 450. Solche Muster werden mehrere Male wiederholt, um einen vollständigen Graben-MOSFET zu bilden.
  • 2 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung gemäß einem Beispiel entlang der Linie II-II' in 1B. 3 ist eine Zeichnung, die eine Struktur eines Betriebs einer Leistungshalbleitervorrichtung mit einem Graben-MOSFET gemäß einem Beispiel zeigt.
  • Wie in dem Beispiel von 2 gezeigt, enthält eine Leistungshalbleitervorrichtung gemäß einem Beispiel ein Substrat 10, eine Driftregion 30, Gräben 40, eine Gate-Isolierschicht 55, eine Gate-Elektrode 50 aus leitfähigem Material, eine gering dotierte Körperregion 70, eine hoch dotierte Source-Region 80, eine hoch dotierte Source-Randregion 85, eine hoch dotierte Körperkontaktregion 90, eine Isolierschicht 60 und eine Source-Elektrode 200, wie in 2-3 dargestellt. In einem solchen Beispiel enthält die Leistungshalbleitervorrichtung möglicherweise ferner ein Gate-Pad 300 und eine Drain-Elektrode 400, wie in 3 dargestellt.
  • Anschließend wird jede Komponente der Leistungshalbleitervorrichtung gemäß dem Beispiel von 2 ausführlicher beschrieben.
  • In einem Beispiel kann das Substrat 10 eine Epitaxieschicht oder ein Si-Substrat sein. Dies sind jedoch nur Beispiele und das Substrat kann in anderen Beispielen andere Materialien enthalten. Die Drain-Region 20 ist an der Bodenseite des Substrats 10 gebildet. Zum Beispiel kann die Drain-Region 20 eine hoch dotierte N-Typ Drain-Region sein. Ferner wird eine N-Typ Driftregion 30 auf, vorzugsweise direkt auf der Drain-Region 20 gebildet. In einem solchen Beispiel ist die Driftregion 30 eine Epitaxieschicht, die durch ein Epitaxialverfahren abgeschieden wird. Da die Driftregion 30 hohen Spannungen widerstehen muss, wird in der Driftregion 30 eine Epitaxieschicht verwendet, die mit einer geringeren Konzentration als die Drain-Region 20 dotiert ist.
  • Zur Bildung einer Graben-MOSFET-Struktur werden Gräben 40 auf der Driftregion 30 in der Deckfläche der Driftregion gebildet. Zusätzlich wird eine aktive Region zwischen den Gräben 40 gebildet. Eine Gate-Isolierschicht 55 und eine Gate-Elektrode 50 werden in den Gräben 40 gebildet. Ein leitfähiges Material wie Polysilizium wird auf, vorzugsweise direkt auf der gattergesteuerten Isolierschicht 55 abgeschieden. Dieses leitfähige Material wird zurückgeätzt, um die Gate-Elektrode 50 in den Gräben 40 zu bilden. Ebenso wird die Gate-Elektrode 50 auf, vorzugsweise direkt auf der Gate-Isolierschicht 55 gebildet.
  • Die schwach dotierte P-Typ Körperregion 70 wird in der aktiven Region gebildet und dient als Kanalregion. Ferner werden die hoch dotierte Source-Region 80 und die hoch dotierte Körperkontaktregion 90 abwechselnd auf, vorzugsweise direkt auf der Körperregion 70 gebildet. In einem solchen Beispiel enthält die hoch dotierte Source-Region 80 ferner eine hoch dotierte Source-Randregion 85. Die hoch dotierte Source-Randregion 85 beginnt bei der aktiven Region und verläuft entlang der Seitenwand der Gräben 40. Die hoch dotierte Source-Randregion 85 wird in Überlappung mit der Gate-Elektrode 50 gebildet. In einem Beispiel hat eine solche hoch dotierte Source-Region 80 eine erste Tiefe, die auf der aktiven Region gebildet ist, und eine zweite Tiefe, die entlang der Seitenwand der Gräben gebildet ist. Ebenso wird in einem Beispiel die zweite Tiefe tiefer als die erste Tiefe der hoch dotierten Source-Region 80 gebildet. Mit anderen Worten, die zweite Tiefe hat einen höheren Wert als die erste Tiefe.
  • Die hoch dotierte Source-Randregion 85 wird infolge des Vorhandenseins der Grabenneigung verursacht. Je tiefer die Grabentiefe, umso mehr nimmt die Grabenneigung zu, wie von 85 bis 89 Grad. Infolgedessen ist der untere Abschnitt der hoch dotierten Source-Region 80 nicht flach und aufgrund der Gegenwart der hoch dotierten Source-Randregion 85 an beiden Enden tiefer gebildet. Somit wird die Kanallänge entsprechend verkürzt, sodass der RdsON verringert ist, wobei sich RdsON auf den Drain-Source-Durchflusswiderstand der Vorrichtung oder den Gesamtwiderstand zwischen dem Drain und der Source im relevanten MOSFET bezieht.
  • In dem Beispiel von 3 wird eine Isolierschicht 60 auf, vorzugsweise direkt auf der Gate-Elektrode 50 gebildet, um die Gate-Elektrode 50 elektrisch von der Source-Elektrode 200 zu isolieren. Die Isolierschicht 60, die als Zwischenschichtdielektrikum (Inter-Layer Dielectric, ILD), bezeichnet wird, kann eine Borphosphosilicatglas- (BPSG) Schicht und eine Hochtemperatur-, Niederdruck-, dielektrische (HLD) Oxidschicht enthalten. Die Isolierschicht 60 trennt die Gate-Elektrode 50 und die Source-Elektrode 200 voneinander. Dies sind jedoch nur Beispiele und andere Materialien und Strukturen können, wie angemessen, für die Isolierschicht 60 verwendet werden.
  • Die Source-Elektrode 200 wird in der hoch dotierten Körperkontaktregion 90 und der hoch dotierten Source-Region 80 unter Verwendung eines Metallmaterials wie Aluminium (Al), Kupfer (Cu), Titan (Ti) oder Wolfram (W) gebildet. Dies sind jedoch nur Beispiele und es werden in anderen Beispielen andere Metalle mit angemessenen leitfähigen Eigenschaften verwendet.
  • Wie übrigens in dem Beispiel von 3 gezeigt ist, arbeitet eine Leistungshalbleitervorrichtung gemäß einem Beispiel als ein N-Kanal Graben-MOSFET.
  • Zunächst wird ein Einschaltbetrieb erklärt. Als Reaktion auf ein Anlegen einer positiven (+) Spannung an das Gate-Pad 300 während des Einschaltbetriebs sammeln sich Elektronen auf der Seitenfläche der Gräben 40 an. Infolgedessen bildet sich ein Kanal, der eine Inversionsschicht ist, aufgrund von Elektronen, die sich in der schwach dotierten Körperregion 70 anhäufen. Wenn zu diesem Zeitpunkt eine negative (-) Spannung an die Source-Elektrode 200 angelegt wird und eine positive (+) Spannung an die Drain-Elektrode 400 im Ausmaß einer Betriebsspannung angelegt wird, gehen Elektronen, die durch die Source-Elektrode injiziert werden, durch die hoch dotierte Source-Region 80. Somit treffen die Elektronen bei der Driftregion 30 durch den Kanal der schwach dotierten Körperregion 70 ein und fließen dann zur hoch dotierten Drain-Region 20.
  • Im Gegensatz dazu wird ferner auch ein Ausschaltbetrieb erklärt. Als Reaktion auf ein Anlegen einer negativen (-) Spannung an das Gate-Pad 300 während des Ausschaltbetriebs verschwindet der invertierte Kanal. Gleichzeitig wird der Strom aufgrund der Elektronen unterbrochen und die Vorrichtung arbeitet nicht mehr.
  • 4 ist eine Zeichnung, die ein Herstellungsverfahren einer Leistungshalbleitervorrichtung gemäß einem Beispiel zeigt. 5 bis 8 sind auch Zeichnungen, die die Querschnittsansichten einer Leistungshalbleitervorrichtung gemäß jedem Prozess des Beispiels von 4 zeigen.
  • Wie in dem Beispiel von 4 dargestellt, wird ein Herstellungsverfahren einer Leistungshalbleitervorrichtung gemäß einem Beispiel nach Schritten S101 bis S107 durchgeführt, die in dem Beispiel von 4 gezeigt sind.
  • In der Folge werden unter Bezugnahme auf die Beispiele von 4 und 5 bis 8, ein Herstellungsverfahren einer Leistungshalbleitervorrichtung und eine Struktur einer solchen Leistungshalbleitervorrichtung gemäß jedem Prozess näher beschrieben.
  • Wie in dem Beispiel von 5 dargestellt, bildet Schritt S101 eine Driftregion 30, eine Trennschicht 11 vom LOCal Oxidation of Silicon (LOCOS) Typ und Gräben 40. Zuerst wird eine Driftregion 30 des ersten Leitfähigkeitstyps auf, vorzugsweise direkt auf der Drain-Region 20 gebildet. Eine solche anfängliche Substratdicke wird sehr dünn gebildet. Eine Epitaxieschicht geringer Konzentration wird jedoch dick auf dem anfänglichen Substrat abgeschieden um ein dickes Substrat 10 zu bilden, das die Driftregion 30 enthält. Das Substrat kann durch Bilden einer dicken Epitaxieschicht 30 geringer Konzentration auf der dünnen Epitaxieschicht 20 hoher Konzentration gebildet werden. Eine solche Epitaxieschicht hoher Konzentration kann als Drain-Region 20 verwendet werden. In einem solchen Beispiel wird die dicke Epitaxieschicht geringer Konzentration als Driftregion 30 verwendet.
  • Gräben 40 werden auf der Driftregion 30 in der Deckfläche der Driftregion 30 gebildet. In einem solchen Beispiel ist die Neigung der Gräben 40 85 bis 90 Grad. So werden Gräben 40 mit 1 bis 3 um Tiefe unter Verwendung eines Trockenätzprozesses gebildet. Wenn zu diesem Zeitpunkt die Gräben gebildet werden, um die Tiefen der schwach dotierten Körperregion 70 und der hoch dotierten Source-Region 80 zu steuern, wird der Epitaxial-Wafer geätzt, um die Neigung der Gräben bei 85 bis 89 Grad zu halten.
  • Wie in dem Beispiel von 6 gezeigt, wird im Schritt S102 eine Gate-Isolierschicht 55 in den Gräben 40 gebildet. Ebenso wird eine Gate-Isolierschicht 55 auf, vorzugsweise direkt auf der Seitenwand der Gräben 40 mittels thermischer Oxidation gebildet. Zur Bildung einer Vorrichtung mit einer Schwellenspannung ungefähr zwischen 1,0 und 1,2 V ist eine Dicke der Gate-Isolierschicht 55 von 20 bis 100 nm erforderlich. Dann wird ein leitfähiges Material, das zur Bildung der Gate-Elektrode 50 verwendet wird, auf, vorzugsweise direkt auf der Gate-Isolierschicht 55 abgeschieden.
  • Zur Bildung der Gate-Elektrode 50 wird ein Polysiliziummaterial verwendet. In diesem Moment wird in einem solchen Beispiel zur Steuerung des Widerstands der Elektrode selektiv ein dotiertes Polysilizium (dotiertes Poly-Si) oder undotiertes Polysilizium (undotiertes Poly-Si) gebildet.
  • Der Schritt S102 enthält übrigens ein Verfahren zum Bilden einer Zenerdiode unter Verwendung eines Polysiliziummaterials. Ein Verfahren zum Bilden einer Zenerdiode und einer Struktur einer solchen Zenerdiode in einer Leistungshalbleitervorrichtung ist in 9 bis FIG. 10 näher beschrieben.
  • Danach wird in Schritt S103 das leitfähige Material, das zur Bildung der Gate-Elektrode 50 verwendet wurde, das auf, vorzugsweise direkt auf der Gate-Isolierschicht 55 abgeschieden wurde, zurückgeätzt, um die Gate-Elektrode 50 in den Gräben 40 zu bilden. Daher ist die obere Oberfläche der Gate-Elektrode 50 wegen der Effizienz der Leistungshalbleitervorrichtung höher gelegen als die halbe Tiefe des Gräben 40.
  • In den vorliegenden Beispielen werden 600 bis 900 nm der Höhe eines oberen Abschnitts von Poly-Si von dem anfänglich abgeschiedenen Polysilizium entfernt, um eine Höhe von 500 bis 1000 nm der Gate-Elektrode zu belassen. Daher werden die Durchbruchspannung, die Kanaltiefe und der Ohm'sche Kontaktwert für die Vorrichtung gemäß der Höhe der Gate-Elektrode geändert. Daher ist die Höhe der Gate-Elektrode unter Berücksichtigung dieser elektrischen Kenngrößen der Leistungshalbleitervorrichtung entsprechend optimiert.
  • Wie in Beispiel 7 gezeigt, wird im Schritt S104 eine schwach dotierte P-Typ Körperregion 70 auf der aktiven Region gebildet.
  • Nach dem Poly-Si-Ätzen wird eine Ionenimplantation auf dem Substrat durchgeführt, um eine schwach dotierte Körperregion 70 zu bilden. Die implantierte Dosis und Energie zur Bildung einer schwach dotierten Körperregion 70 werden gemäß den Kenngrößen der Schwellenspannung und des RdsON eingestellt.
  • Ebenso bildet der Schritt S105 selektiv eine hoch dotierte Source-Region 80 in der Körperregion 70. Für ein selektives Bilden einer solchen hoch dotierten Source-Region 80 wird ein N+ Maskenmuster verwendet, das durch einen Schritt wie einen N+ Photo Schritt gebildet wird. Der Prozess zum Bilden der hoch dotierten Source-Region 80 beginnt bei einer Deckfläche der aktiven Region, verläuft entlang der Seitenwand des Grabens 40 und überlappt mit der Gate-Elektrode 50. In einem solchen Beispiel ist die hoch dotierte Source-Region 80 so definiert, dass sie die erste Tiefe in der aktiven Region und die zweite Tiefe entlang der Seitenwand der Gräben 40 hat. Zum Beispiel wird die zweite Tiefe der hoch dotierten Source-Region 80 so gebildet, dass sie tiefer als die erste Tiefe ist. Daher enthält die hoch dotierte Source-Region 80 einen ersten Abschnitt neben der oberen Oberfläche des Substrats 10 und einen zweiten Abschnitt neben der Seitenwand des Grabens 40. In einem Beispiel ist eine Tiefe des zweiten Abschnitts eine tiefere Tiefe als eine Tiefe des ersten Abschnitts in Bezug auf eine obere Oberfläche des Substrats 10.
  • Ferner wird im Schritt S105, wenn eine Source-Region 80 des ersten Leitfähigkeitstyps gebildet wird, eine N-Typ Source-Region 80 durch Ionenimplantation in der P-Typ Körperregion 70 in einer Richtung senkrecht zur Deckfläche von Substrat 10 oder durch Ionenimplantation in einer Richtung, die um einen vorbestimmten Winkel geneigt ist, die zu den angemessenen elektrischen Kenngrößen führt, gebildet, wie weiter oben beschrieben ist.
  • Die hoch dotierte Source-Region 80 wird dotiert, um länglich entlang der Seitenfläche des Grabens 40 zu verlaufen, wenn die Dotierungsmittel implantiert werden. Eine solche Struktur bildet die hoch dotierte Source-Region 80, die im Inneren der schwach dotierten Körperregion 70 verläuft, wodurch die Kanallänge verkürzt und die Schwellenspannung verringert wird. Eine solche Struktur kann auch die RdsON Kenngröße verringern. Die Körperregion 70 schrumpft weiter, falls die Source-Region weiter entlang der Seitenwand der Gräben verläuft. Daher wird die Kanallänge auch verkürzt, da die Körperregion 70 ebenso schrumpft.
  • Der Schritt S105 bildet auch eine Isolierschicht 60, die eine Gate-Elektrode 50, eine hoch dotierte Source-Region 80 und eine Körperkontaktregion 90 bedeckt. Die Isolierschicht 60 enthält eine chemische Aufdampfungs- (CVD) Isolierschicht. Zum Beispiel kann eine solche Isolierschicht 60 HLD- und BPSG-Abschnitte enthalten, wie oben näher besprochen. In einem solchen Beispiel dient die CVD-Isolierschicht zum Verhindern, dass Bor aus dem BPSG-Abschnitt in die Gate-Elektrode 50 während der BPSG-Abscheidung eindringt, um den Widerstand zu ändern. Daher wird eine CVD-Isolierschicht mit einer Dicke von etwa 50 bis 200 nm gemäß einem Beispiel abgeschieden.
  • Wie in dem Beispiel von 8 gezeigt, werden im Schritt S106 ein erster Kontaktphotoprozess und ein Kontaktätzprozess durchgeführt, um die hoch dotierte Source-Region 80 und die Körperregion 70 freizulegen. Die Isolierschicht 60 wird geätzt, um alle aktiven Zellregionen zu öffnen. Bei einem solchen Kontaktätzen verwendet der Kontaktätzprozess einen Selbstausrichtungskontakt- (SAC) Ätzprozess, der kein weiteres Maskenmuster erfordert. Somit wird in dem Kontaktätzprozess gemäß einem Beispiel die aktive Fläche freigelegt, selbst wenn nur das erste Trockenätzen oder das Nassätzen durchgeführt wird. Die Source-Region 80 und die Körperregion 70 werden daher gleichzeitig freigelegt. Eine solche Methode erfordert keine zusätzlichen Ätzprozesse.
  • Zum selektiven Bilden einer hoch dotierten Körperkontaktregion 90 wird auch ein zweiter Kontaktphotoprozess, Schritt S106, durchgeführt. Durch den zweiten Kontaktphotoprozess wird ein neues Maskenmuster gebildet. Es wird auch eine hoch dotierte Körperkontaktregion 90 durch Ionenimplantation des Dotierungsmittels in der schwach dotierten Körperregion 70 unter Verwendung des neuen Maskenmusters gebildet. Die hoch dotierte Source-Region 80 und die hoch dotierte Körperkontaktregion 90 werden abwechselnd, vorzugsweise direkt abwechselnd ohne dazwischenliegenden Spalt auf einer solchen schwach dotierten Körperregion 70 gebildet. Daher wird eine hoch dotierte Körperkontaktregion 90 zwischen den hoch dotierten Source-Regionen 80 gebildet.
  • In der Folge bildet der Schritt S107 eine Source-Elektrode 200, die elektrisch mit der hoch dotierten Körperkontaktregion 90 und der hoch dotierten Source-Region 80 verbunden ist. Zum Beispiel werden Titannitrid (TiN) und Aluminium (Al) abgeschieden, um die Source-Elektrode 200 zu bilden. Dies sind jedoch nur Beispiele und es können andere Materialien mit ähnlichen Eigenschaften zur Bildung der Source-Elektrode abgeschieden werden.
  • Eine Leistungshalbleitervorrichtung wird durch Abscheiden einer Tetraethylorthosilicat- (TEOS) Schicht und einer Siliziumnitridschicht (SiN) hergestellt, um eine Passivierungsschicht zu bilden. Eine solche Passivierungsschicht verbessert eine weiche Durchbruchspannung und blockiert auch ein Eindringen von Feuchtigkeit in die Leistungshalbleitervorrichtung.
  • 9 ist eine Zeichnung, die eine Struktur einer Zenerdiode gemäß einem Beispiel zeigt.
  • Wie in dem Beispiel von 9 gezeigt, hat die Zenerdiode 100 eine Struktur, in der eine NPNP-Schichtung wiederholt wird. Die N + Region 120 hoher Konzentration und die P + Region 110 hoher Konzentration werden wiederholt gebildet. In dem Beispiel von 9 wird die Zenerdiode 100 durch Dotieren von P-Typ Unreinheiten und dann Implantieren der N-Typ Unreinheiten 120 durch ein ESD-Maskenmuster 115 gebildet, wie in 10 dargestellt.
  • Die Zenerdiode 100 hat eine PN-Übergangsstruktur im Allgemeinen ähnlich einer Diode. Eine Zenerdiode 100 hat jedoch eine sehr geringe und kontante Durchbruchspannungskenngröße und Strom fließt, wenn eine gewisse Durchbruchspannung oder mehr in die umgekehrte Richtung angelegt wird. Daher werden ein solches Zener-Durchbruchphänomen und ein Elektronenlawinendurchbruchphänomen als vorteilhafte Merkmale verwendet. Wenn die angelegte Spannung kleiner als 5,6V ist, wird der Zener-Durchbruch die Hauptkenngröße und darüber wird das Elektronenlawinendurchbruchphänomen die Hauptkenngröße. Die Zenerdiode 100 wird zum Schutz einer Schaltungsvorrichtung vor einer Überspannung verwendet, die andernfalls möglicherweise eine Beschädigung verursacht. Das heißt, wenn eine elektrostatische Entladungs- (ESD) Spannung mit hoher Spannung oder Strömen fließt, ist ein solcher Betrieb zum Schutz der Vorrichtung notwendig.
  • 10 ist eine Zeichnung, die ein Herstellungsverfahren einer Zenerdiode gemäß einem Beispiel zeigt.
  • Wie in Teil (a) von 10 gezeigt, wird eine dicke Oxidschicht LOCOS 11 auf dem Substrat 10 gebildet und ein leitfähiges Material, das zur Bildung der Gate-Elektrode 50 verwendet wird, wie Polysilizium oder Metall, wird über der dicken Oxidschicht LOCOS 11 abgeschieden. Polysilizium ist ein Beispiel eines leitfähigen Materials in einem solchen Beispiel. Polysilizium, das das leitfähige Material sein kann, das zur Bildung der Gate-Elektrode 50 verwendet wird, wird auch gleichzeitig im Inneren der Gräben der aktiven Zellregion 450 abgeschieden. Daher werden Poly-Si, das für die Zenerdiode 100 verwendet wird, und das Poly-Si, das für den Graben-MOSFET verwendet werden, elektrisch miteinander verbunden. Selbst wenn jedoch eine ESD-Belastung eingeführt wird, wird die ESD-Belastung geplant durch die Zenerdiode 100 unterbrochen und fließt aus der Source-Elektrode 200, ohne eine Belastung in die Gate-Elektrode 50 selbst in den Gräben 40 einzuführen. Daher kann verhindert werden, dass die Gate-Isolierschicht 55 durch ein solches ESD-Ereignis gebrochen wird. Zum Beispiel werden die Ionen vom zweiten Leitfähigkeitstyp P in das Polysilizium injiziert, das zum Bilden der Gate-Elektrode 50 verwendet wird. Dadurch wird es in das durch P+ dotierte Polysilizium 110 umgeformt. Dann wird ein ESD-Maskenmuster 115 auf dem P+ Polysilizium 110 gebildet. Wie in Teil (b) von 10 gezeigt, werden die ersten Typ N Ionen in das P+ Polysilizium 110 injiziert. Wie in Teil (c) von 10 gezeigt, wird das P+ Polysilizium 110 unter dem ESD- Maskenmuster 115 durch das Maskenmuster geschützt und der übrige Abschnitt wird zu Polysilizium 120 geändert, das mit N+ dotiert ist.
  • 11 ist ein Schaltungsdiagramm einer Leistungshalbleitervorrichtung, die eine Zenerdiode gemäß einem Beispiel enthält.
  • Der Leistungshalbleiterchip 700 gemäß dem Beispiel von 11 besteht aus dem ersten und zweite Leistungshalbleiterelement 500, 600. Source-Elektroden S1 und S2, Drain-Elektroden D1 und D2 und Gate-Elektroden G1 und G2 sind in jeder der Leistungshalbleitervorrichtungen 500, 600 enthalten. Die Gate-Elektroden G1 und G2 sind voneinander getrennt, aber die Drain-Elektroden D1 und D2 sind miteinander verbunden. Ebenso ist die Zenerdiode 100 zwischen der Gate-Elektrode G1 und der Source-Elektrode S1 angeordnet. In dem Beispiel von FIG. 11 können die Gate-Elektroden G1, G2 als Gate-Pad 300 angesehen werden. Die Zenerdiode 100 ist elektrisch mit dem Gate-Pad 300 und der Source-Elektrode 200 verbunden. Wenn daher eine ESD-Belastung in die Gate-Pads G1, G2 aufgrund des Betriebs der Zenerdiode 100 fließt, wird die Belastung nicht in die Gate-Elektrode 50 des Grabens eingeführt, sondern stattdessen planmäßig zu den Source-Elektroden S1, S2, 300 entladen. Auf diese Weise ist die interne Schaltung, nämlich der Graben-MOSFET, geschützt.
  • 12 ist eine Querschnittsansicht einer Leistungshalbleitervorrichtung, die eine Zenerdiode gemäß einem Beispiel enthält, entlang der Linie XII-XII' von 1A.
  • Wie in dem Beispiel von 12 dargestellt, enthält die Leistungshalbleitervorrichtung 500 eine Drain-Region 20, eine N-epitaxiale Schicht 30, eine P Körperregion 70, eine Gate-Elektrode 50 und eine Isolierschicht 60, N + Source-Regionen 80, 85, die abwechselnd gebildet sind, und eine P+ Körperkontaktregion 90.
  • Wie weiter oben erklärt ist, enthält die Leistungshalbleitervorrichtung 500 auch eine Zenerdiode 100. Die Zenerdiode 100 ist elektrisch und physikalisch mit dem Gate-Pad 300 und der Source-Elektrode 200 verbunden.
  • Während diese Offenbarung spezielle Beispiele enthält, ist in Kenntnis der Offenbarung dieser Anmeldung offensichtlich, dass verschiedene Änderungen in Form und Einzelheiten in diesen Beispielen vorgenommen werden können, ohne vom Umfang der Ansprüche und ihrer Äquivalente abzuweichen. Die hier beschriebenen Beispiele sind nur in einem beschreibenden Sinn zu verstehen und nicht zum Zweck der Einschränkung. Beschreibungen von Merkmalen oder Aspekten in jedem Beispiel sind als bei ähnlichen Merkmalen oder Aspekten in anderen Beispielen anwendbar anzusehen. Geeignete Resultate können erzielt werden, falls die beschriebenen Techniken in einer anderen Reihenfolge durchgeführt werden und/oder falls Komponenten in einem beschriebenen System, einer beschriebenen Architektur, Vorrichtung oder Schaltung auf andere Weise kombiniert und/oder durch andere Komponenten oder deren Äquivalente ersetzt oder ergänzt werden. Daher ist der Umfang der Offenbarung nicht durch die ausführliche Beschreibung, sondern durch die Ansprüche und ihre Äquivalente definiert und alle Variationen innerhalb des Umfangs der Ansprüche und ihrer Äquivalente sind als in der Offenbarung liegend auszulegen.

Claims (14)

  1. Verfahren zur Herstellung einer Leistungshalbleitervorrichtung (500), das Verfahren umfassend: Bilden einer Driftregion (30) eines ersten Leitfähigkeitstyps in einem Substrat (10); Bilden eines Grabens (40) in der Driftregion (30); Bilden einer Gate-Isolierschicht (55) im Graben (40); Abscheiden eines leitfähigen Materials auf dem Substrat (10); Bilden einer Gate-Elektrode (50) im Graben (40); Bilden einer Körperregion (70) im Substrat (10); Bilden einer hoch dotierten Source-Region (80) des ersten Leitfähigkeitstyps in der Körperregion (70); Bilden einer Isolierschicht (60), die die Gate-Elektrode (50) bedeckt; Ätzen der Isolierschicht (60) um die Körperregion (70) zu öffnen; Implantieren eines Dotierungsmittels eines zweiten Leitfähigkeitstyps in einen Abschnitt der Körperregion (70), um eine hoch dotierte Körperkontaktregion (90) des zweiten Leitfähigkeitstyps zu bilden, sodass die hoch dotierte Source-Region (80) und die hoch dotierte Körperkontaktregion (90) abwechselnd in der Körperregion (70) gebildet sind; und Bilden einer Source-Elektrode (200) auf der hoch dotierten Körperkontaktregion (90) und der hoch dotierten Source-Region (80), wobei das Bilden der hoch dotierten Source-Region (80) beginnend an einer oberen Oberfläche des Substrats (10) und entlang einer Seitenwand des Grabens (40) verlaufend, in Überlappung mit der Gate-Elektrode (50) durchgeführt wird.
  2. Verfahren zur Herstellung einer Leistungshalbleitervorrichtung (500) nach Anspruch 1, wobei eine Deckfläche der Gate-Elektrode (50) an einer Position höher als eine halbe Tiefe des Grabens (40) gelegen ist.
  3. Verfahren zur Herstellung einer Leistungshalbleitervorrichtung (500) nach Anspruch 1 oder 2, wobei die hoch dotierte Source-Region (80) einen ersten Abschnitt neben der oberen Oberfläche des Substrats (40) und einen zweiten Abschnitt neben der Seitenwand des Grabens (40) umfasst und wobei eine Tiefe des zweiten Abschnitts eine tiefere Tiefe als eine Tiefe des ersten Abschnitts in Bezug auf die obere Oberfläche des Substrats (40) ist.
  4. Verfahren zur Herstellung einer Leistungshalbleitervorrichtung (500) nach einem der vorangehenden Ansprüche, wobei das Abscheiden des leitfähigen Materials ein Abscheiden des leitfähigen Materials auf der Gate-Isolierschicht (55) und einem Abschnitt des Substrats (10) umfasst; und das Verfahren ferner umfasst: Bilden einer Zenerdiode (100) im leitfähigen Material, das auf dem Abschnitt des Substrats (10) abgeschieden ist.
  5. Verfahren zur Herstellung einer Leistungshalbleitervorrichtung (500) nach Anspruch 4, wobei das Bilden der Zenerdiode (100) umfasst: Implantieren von Ionen eines zweiten Leitfähigkeitstyps in das leitfähige Material; Bilden eines Maskenmusters (115) auf dem leitfähigen Material; Implantieren von Ionen eines ersten Leitfähigkeitstyps in das leitfähige Material durch das Maskenmuster (115); und Entfernen des Maskenmusters (115).
  6. Verfahren zur Herstellung einer Leistungshalbleitervorrichtung (500) nach Anspruch 4 oder 5, ferner umfassend ein Bilden einer dicken Oxidschicht auf dem Abschnitt des Substrats (10), wobei das Abscheiden des leitfähigen Materials ein Abscheiden des leitfähigen Materials auf der Gate-Isolierschicht (55) und der dicken Oxidschicht umfasst und das Bilden der Zenerdiode (100) umfasst Bilden der Zenerdiode (100) im leitfähigen Material, das auf der dicken Oxidschicht abgeschieden ist.
  7. Verfahren zur Herstellung einer Leistungshalbleitervorrichtung (500) nach einem der Ansprüche 4, 5 oder 6, ferner umfassend ein Bilden eines Gate-Pads (300), das mit der Gate-Elektrode (50) verbunden ist; wobei die Zenerdiode (100) mit dem Gate-Pad (300) und der Source-Elektrode (200) verbunden ist.
  8. Verfahren zur Herstellung einer Leistungshalbleitervorrichtung (500) nach einem der Ansprüche 4 bis 7, wobei die Zenerdiode (100) eine Anzahl von Ringen umfasst, abhängig von einer Durchbruchspannung der Leistungshalbleitervorrichtung (500).
  9. Verfahren zur Herstellung einer Leistungshalbleitervorrichtung (500) nach einem der vorangehenden Ansprüche, wobei das Substrat (10) eine Drain-Region (20) umfasst und die Driftregion (30) eine Epitaxieschicht dotiert mit einer geringeren Konzentration als die Drain-Region (20) ist.
  10. Verfahren zur Herstellung einer Leistungshalbleitervorrichtung (500) nach einem der vorangehenden Ansprüche, wobei eine Fläche der hoch dotierten Source-Region (80) größer ist als eine Fläche der hoch dotierten Körperkontaktregion (90).
  11. Leistungshalbleitervorrichtung (500), umfassend: eine Driftregion (30), die in einem Substrat (10) gebildet ist; einen Graben (40), der in der Driftregion (30) gebildet ist; eine Gate-Isolierschicht (55) und eine Gate-Elektrode (50), die im Graben (40) gebildet sind; ein leitfähiges Material, das auf dem Substrat (10) gebildet ist; eine Körperregion (70), die im Substrat (10) gebildet ist; eine hoch dotierte Source-Region (80) und eine hoch dotierte Körperkontaktregion (90), die abwechselnd in der Körperregion (70) gebildet sind; eine Isolierschicht (55), die auf der Gate-Elektrode (50) gebildet ist; und eine Source-Elektrode (200), die auf dem Substrat (10) gebildet ist, wobei die hoch dotierte Source-Region (80) bei einer oberen Oberfläche des Substrats (10) beginnt und entlang einer Seitenwand des Grabens (40) in Überlappung mit der Gate-Elektrode (50) verläuft.
  12. Leistungshalbleitervorrichtung (500) nach Anspruch 11, wobei die hoch dotierte Source-Region (80) einen ersten Abschnitt neben der oberen Oberfläche des Substrats (10) und einen zweiten Abschnitt neben der Seitenwand des Grabens (40) umfasst und wobei eine Tiefe des zweiten Abschnitts eine tiefere Tiefe als eine Tiefe des ersten Abschnitts in Bezug auf die obere Oberfläche des Substrats (10) ist.
  13. Leistungshalbleitervorrichtung (500) nach Anspruch 11 oder 12, ferner umfassend eine Zenerdiode (100), die im leitfähigen Material gebildet ist.
  14. Leistungshalbleitervorrichtung (500) nach Anspruch 13, ferner umfassend ein Gate-Pad (300), das mit der Gate-Elektrode (50) verbunden ist, wobei die Zenerdiode (100) mit dem Gate-Pad (300) und der Source-Elektrode (200) verbunden ist.
DE102018102109.7A 2017-02-03 2018-01-31 Leistungshalbleitervorrichtung und herstellungsverfahren dafür Pending DE102018102109A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0015664 2017-02-03
KR1020170015664A KR102281493B1 (ko) 2017-02-03 2017-02-03 전력 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
DE102018102109A1 true DE102018102109A1 (de) 2018-08-09

Family

ID=62910150

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018102109.7A Pending DE102018102109A1 (de) 2017-02-03 2018-01-31 Leistungshalbleitervorrichtung und herstellungsverfahren dafür

Country Status (3)

Country Link
US (2) US11056575B2 (de)
KR (1) KR102281493B1 (de)
DE (1) DE102018102109A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153966A (zh) * 2023-02-09 2023-05-23 上海功成半导体科技有限公司 超结mos器件结构及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021136241A (ja) * 2020-02-21 2021-09-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7512624B2 (ja) 2020-03-17 2024-07-09 富士電機株式会社 炭化珪素半導体装置
CN112289787B (zh) * 2020-09-17 2024-01-26 南京通华芯微电子有限公司 一种具有多种控制功能的mos器件
TWI809577B (zh) * 2021-11-26 2023-07-21 帥群微電子股份有限公司 溝槽式功率半導體元件及其製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085685A (ja) * 1999-09-13 2001-03-30 Shindengen Electric Mfg Co Ltd トランジスタ
US6818946B1 (en) * 2000-08-28 2004-11-16 Semiconductor Components Industries, L.L.C. Trench MOSFET with increased channel density
JP2002270840A (ja) * 2001-03-09 2002-09-20 Toshiba Corp パワーｍｏｓｆｅｔ
GB0312514D0 (en) 2003-05-31 2003-07-09 Koninkl Philips Electronics Nv Termination structures for semiconductor devices and the manufacture thereof
US7372088B2 (en) 2004-01-27 2008-05-13 Matsushita Electric Industrial Co., Ltd. Vertical gate semiconductor device and method for fabricating the same
KR20100079012A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 반도체 소자의 제조 방법
US20100176446A1 (en) 2009-01-13 2010-07-15 Force Mos Technology Co. Ltd. MOSFET with source contact in trench and integrated schottky diode
US9252239B2 (en) * 2014-05-31 2016-02-02 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
US8466514B2 (en) * 2011-10-17 2013-06-18 Force Mos Technology Co., Ltd. Semiconductor power device integrated with improved gate source ESD clamp diodes
US8785278B2 (en) * 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153966A (zh) * 2023-02-09 2023-05-23 上海功成半导体科技有限公司 超结mos器件结构及其制备方法
CN116153966B (zh) * 2023-02-09 2023-12-12 上海功成半导体科技有限公司 超结mos器件结构及其制备方法

Also Published As

Publication number Publication date
US20210288165A1 (en) 2021-09-16
KR102281493B1 (ko) 2021-07-23
US11855184B2 (en) 2023-12-26
KR20180090928A (ko) 2018-08-14
US20180226495A1 (en) 2018-08-09
US11056575B2 (en) 2021-07-06

Similar Documents

Publication Publication Date Title
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE69307216T2 (de) Verfahren für DMOS-Transistor mit Grabenstruktur unter Verwendung von sechs Masken
DE102014117297B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE69621200T2 (de) Durchgriff-feldeffekttransistor
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018102109A1 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE102013112361B4 (de) Halbleitervorrichtung mit metallgefüllter Nut in einer Polysilicium-Gateelektrode und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE102017210665A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung des siliziumkarbid-halbleiterbauelements
WO2000042665A1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE10296457T5 (de) Leistungshalbleitervorrichtung mit einer Grabengateelektrode und Verfahren zum Herstellen derselben
DE102013105567A1 (de) Halbleitervorrichtung mit Trenchstrukturen
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102018130927A1 (de) Halbleiterbauelement mit integriertem pn-Dioden-Temperatursensor
DE112016006380T5 (de) Halbleiterbauelement
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102021114181A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication